JP3474636B2 - Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で所定の周波数帯域を減衰させる
ことができるＬＣ素子，半導体装置及びＬＣ素子の製造
方法に関する。

【０００２】

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、したがって
これら各電子回路を外部からの影響を受けることなく安
定して確実に動作させることが望まれる。

【０００３】しかし、このような電子回路には、直接あ
るいは間接的に外部からノイズが侵入する。このため、
電子回路を使用した各種電子機器に誤動作が引き起こさ
れる場合が少なくないという問題がある。

【０００４】特に、電子回路は、直流電源としてスイッ
チングレギュレータを用いる場合が多い。したがって、
スイッチング等の過渡電流により、または使用するデジ
タルＩＣのスイッチング動作に起因する負荷変動によ
り、スイッチングレギュレータの電源ラインには各種の
周波数成分を持った大きなノイズが発生することが多
い。そして、これらのノイズは、同じ機器内の他の回路
へ電源ラインを介して、または輻射により伝搬され誤動
作やＳ／Ｎ比の低下等の悪影響を及ぼし、さらに近くで
使用中の他の電子機器の誤動作を引き起こすことがあ
る。

【０００５】このようなノイズを除去するため、一般に
電子回路では各種のノイズフィルタが用いられている。
特に、近年では各種構成の電子機器を多数使用している
ため、ノイズに対する規制もますます激しくなってお
り、このため発生するノイズを確実に除去することがで
きる小型でしかも高性能なノイズフィルタとして機能す
るＬＣ素子の開発が望まれる。

【０００６】このようなＬＣ素子の１つとして、特開平
３−２５９６０８号公報に開示されたＬＣノイズフィル
タが知られている。このＬＣノイズフィルタは、Ｌ成分
とＣ成分とが分布定数的に存在するものであり、集中定
数タイプのＬＣノイズフィルタに比べて比較的広い帯域
にわたって良好な減衰特性を得ることができるというも
のである。

【０００７】

【発明が解決しようとする課題】ところで、上述したＬ
Ｃノイズフィルタは、絶縁シートの一方の面にキャパシ
タ用導電体を、他方の面にインダクタ用導電体をそれぞ
れ形成した後に、この絶縁シートを折りたたむことによ
り製造されるものであり、絶縁シートの折り返し等の工
程が必要なため製造工程が複雑になるという問題があっ
た。

【０００８】また、このＬＣノイズフィルタをＩＣやＬ
ＳＩの電源ラインあるいは信号ラインに直接挿入して使
用する場合には、ＬＣノイズフィルタとＩＣ等とを配線
しなければならず、部品組み付けの手間がかかるという
問題点があった。

【０００９】さらに、このＬＣノイズフィルタは部品単
体として形成されるため、ＩＣやＬＳＩの回路に含ませ
て、すなわちＩＣやＬＳＩ等の内部配線間に挿入するこ
とがほとんど不可能であるという問題があった。

【００１０】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、半導体製造技術を用
いることにより簡単に製造することができ、後工程にお
ける部品の組み付け作業を省略することができ、しかも
ＩＣやＬＳＩの一部として形成することが可能なＬＣ素
子，半導体装置及びＬＣ素子の製造方法を提供すること
にある。

【００１１】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１のＬＣ素子は、半導体基板上に形成さ
れ、ゲートとして機能する渦巻き形状の電極と、前記渦
巻き形状の電極と前記半導体基板との間に形成された絶
縁層と、前記半導体基板内にあって、前記渦巻き形状の
電極に対応して形成されるチャネルの両端付近に形成さ
れたソースおよびドレインと、を備え、前記渦巻き形状
の電極とこれに対応して形成される前記チャネルのそれ
ぞれによって形成されるインダクタと、これらの間に形
成されるキャパシタとが分布定数的に存在し、少なくと
も前記チャネルを信号入出力路として用いることを特徴
とする。

【００１２】請求項２のＬＣ素子は、半導体基板上に形
成され、ゲートとして機能する渦巻き形状の電極と、前
記渦巻き形状の電極と前記半導体基板との間に形成され
た絶縁層と、前記半導体基板内にあって、前記渦巻き形
状の電極に対応して形成されるチャネルの一方端付近に
形成されたソースあるいはドレインと、を備え、前記渦
巻き形状の電極とこれに対応して形成される前記チャネ
ルのそれぞれによって形成されるインダクタと、これら
の間に形成されるキャパシタとが分布定数的に存在し、
前記渦巻き形状の電極を信号入出力路として用いること
を特徴とする。

【００１３】請求項３のＬＣ素子は、請求項１または２
のＬＣ素子において、前記半導体基板表面であって前記
渦巻き形状の電極に対応する位置に、予めキャリアを注
入することを特徴とする。

【００１４】請求項４のＬＣ素子は、請求項１または２
のＬＣ素子において、前記半導体基板表面であって前記
チャネルが形成される位置の少なくとも一部に予めキャ
リアを注入するとともに、前記渦巻き形状の電極に対し
て前記チャネルの長さを長くあるいは短く設定すること
により、前記渦巻き形状の電極と前記チャネルとを部分
的に対応させることを特徴とする。

【００１５】請求項５のＬＣ素子は、請求項１，３，４
のいずれかのＬＣ素子において、前記渦巻き形状の電極
を複数に分割し、分割された複数の電極片のそれぞれの
一部を電気的に接続することを特徴とする。

【００１６】請求項６のＬＣ素子は、請求項２〜４のい
ずれかのＬＣ素子において、前記チャネルが形成される
位置の一部に予めキャリアを注入しておくことにより、
前記渦巻き形状の電極に対応して形成される前記チャネ
ルを複数に分割し、分割されたそれぞれのチャネルの一
方端付近に前記ソースあるいは前記ドレインを設け、こ
れら複数のソースあるいはドレインを電気的に接続する
ことを特徴とする。

【００１７】請求項７のＬＣ素子は、請求項１，３，４
のいずれかのＬＣ素子において、前記チャネルの両端付
近に形成された前記ソースおよび前記ドレインのそれぞ
れに電気的に接続された第１および第２の入出力電極
と、前記渦巻き形状の電極の一方端付近に電気的に接続
されたアース電極と、を有し、前記第１および第２の入
出力電極のいずれか一方から信号を入力し、他方から信
号を出力するとともに、前記アース電極を固定電位の電
源に接続あるいは接地することを特徴とする。

【００１８】請求項８のＬＣ素子は、請求項２〜４のい
ずれかのＬＣ素子において、前記渦巻き形状の電極の両
端付近に電気的に接続された第１および第２の入出力電
極と、前記チャネルの一方端付近に形成された前記ソー
スあるいは前記ドレインに電気的に接続されたアース電
極と、を有し、前記第１および第２の入出力電極のいず
れか一方から信号を入力し、他方から信号を出力すると
ともに、前記アース電極を固定電位の電源に接続あるい
は接地することを特徴とする。

【００１９】請求項９のＬＣ素子は、請求項１，３，４
のいずれかのＬＣ素子において、前記渦巻き形状の電極
の両端付近に電気的に接続された第１および第２の入出
力電極と、前記チャネルの両端付近に形成された前記ソ
ースおよび前記ドレインのそれぞれに電気的に接続され
た第３および第４の入出力電極と、を有し、前記渦巻き
形状の電極とこれに対応して形成される前記チャネルと
の両方を信号入出力路とするコモンモード型の素子とし
て用いられることを特徴とする。

【００２０】請求項１０のＬＣ素子は、請求項１〜９の
いずれかのＬＣ素子において、前記渦巻き形状の電極に
対して印加するゲート電圧を可変に設定することによ
り、少なくとも前記チャネルの抵抗値を可変に制御する
ことを特徴とする。

【００２１】請求項１１の半導体装置は、請求項１〜１
０のいずれかのＬＣ素子を基板の一部として形成し、前
記渦巻き形状の電極およびこれに対応して形成されたチ
ャネルの少なくとも一方を信号ラインあるいは電源ライ
ンに挿入して一体形成したことを特徴とする。

【００２２】請求項１２のＬＣ素子は、請求項１〜１０
のいずれかのＬＣ素子において、全表面に化学液相法に
より絶縁膜を形成し、前記渦巻き形状の電極の端部近傍
あるいは前記入出力電極または前記アース電極に対応す
る前記絶縁膜の一部をエッチングあるいはレーザ光照射
によって除去して孔をあけ、その孔を半田で表面に盛り
上がる程度に封じることにより端子付けを行うことを特
徴とする。

【００２３】請求項１３の半導体装置は、請求項１，３
〜５，７，９のいずれかのＬＣ素子の前記ソースおよび
前記ドレインのいずれか一方に、前記チャネルを介して
出力される信号を増幅するバッファを接続したことを特
徴とする。

【００２４】請求項１４の半導体装置は、請求項１，３
〜５，７，９のいずれかのＬＣ素子の前記ソースおよび
前記ドレインのいずれか一方に、前記チャネルを介して
出力される信号の電圧レベルを変更するレベル変換回路
を接続したことを特徴とする。

【００２５】請求項１５のＬＣ素子は、請求項１〜９の
いずれかのＬＣ素子において、前記渦巻き形状の電極に
過電圧を動作電源ライン側あるいはアース側にバイパス
させる保護回路を設けたことを特徴とする。

【００２６】請求項１６のＬＣ素子の製造方法は、半導
体基板に部分的に不純物を注入することによりソースと
ドレインを形成する第１の工程と、前記半導体基板上の
全面あるいは部分的に絶縁層を形成する第２の工程と、
前記絶縁層のさらに表面に前記ソースと前記ドレインを
結ぶように渦巻き形状の電極を形成する第３の工程と、
前記ソース，ドレインと前記渦巻き形状の電極のそれぞ
れに電気的に接続される配線層を形成する第４の工程
と、を含むことを特徴とする。

【００２７】請求項１７のＬＣ素子の製造方法は、半導
体基板に部分的に不純物を注入することによりソースあ
るいはドレインを形成する第１の工程と、前記半導体基
板上の全面あるいは部分的に絶縁層を形成する第２の工
程と、前記絶縁層のさらに表面に前記ソースあるいは前
記ドレインの近傍に一方端が位置するように渦巻き形状
の電極を形成する第３の工程と、前記ソースあるいはド
レインと前記渦巻き形状の電極のそれぞれに電気的に接
続される配線層を形成する第４の工程と、を含むことを
特徴とする。

【００２８】

【作用】請求項１のＬＣ素子では、半導体基板上に絶縁
層が、さらにその上にゲートとして機能する渦巻き形状
の電極が形成されており、渦巻き形状の電極と絶縁層と
半導体基板とからなるＭＯＳ構造となっている。

【００２９】ここで、ゲートとして機能する渦巻き形状
の電極とこれに対応して形成されるチャネルとがそれぞ
れインダクタとして機能することになる。また、渦巻き
形状の電極とこれに対応して形成されるチャネルとの間
には絶縁層が介在しており、これらによってキャパシタ
が形成される。しかも、このキャパシタは渦巻き形状の
電極およびチャネルの全長にわたって分布定数的に形成
されている。このため、広い帯域にわたって良好な減衰
特性を有するＬＣ素子が形成されており、上述したチャ
ネルの一方端に形成されたソースに入力された信号から
は、分布定数的に存在するインダクタおよびキャパシタ
を介して伝搬される際に、ノイズ等の特定周波数成分の
みが除去される。

【００３０】特に、請求項１のＬＣ素子は、半導体基板
にソースおよびドレインを形成するとともに、さらにそ
の表面に絶縁層と渦巻き形状の電極を形成することによ
り製造することができ、製造が非常に容易となる。ま
た、このＬＣ素子は、半導体基板上に形成されるため、
ＩＣやＬＳＩの一部として形成することも可能であり、
このような部品の一部として形成した場合には、後工程
における部品の組み付け作業を省略することができる。

【００３１】また、請求項２のＬＣ素子では、上述した
ＬＣ素子がチャネルを信号入出力路として使用していた
のに対し、渦巻き形状の電極を信号入出力路として使用
したものであり、チャネルを介して信号を伝搬しないた
めソースあるいはドレインのいずれか一方が省略されて
いる。

【００３２】したがって、チャネルと渦巻き形状の電極
とがそれぞれインダクタとして機能するとともに、これ
らの間に分布定数的にキャパシタが形成される点は、上
述した請求項１のＬＣ素子と同じであり、広い帯域にわ
たって良好な減衰特性を有するＬＣ素子が形成され、し
かも、製造が容易であり、基板の一部として形成するこ
とが可能となる。

【００３３】また、請求項３のＬＣ素子では、渦巻き形
状の電極に対応する位置に予めキャリアが注入されてお
り、デプレション型の素子が形成されている。この場合
には、ＬＣ素子の特性そのものは変えずに、渦巻き形状
の電極に電圧（ゲート電圧）を印加しない状態でチャネ
ルを形成し、あるいは印加するゲート電圧とチャネル幅
や深さ等との関係を変更することができる。

【００３４】また、請求項４のＬＣ素子では、渦巻き形
状の電極とチャネルのいずれか一方を短く形成してお
り、この場合であっても同様に、長さが異なる渦巻き形
状の電極とチャネルのそれぞれはインダクタとして機能
し、これらの間には絶縁層を挟んで形成されるキャパシ
タが分布定数的に存在する。したがって、このＬＣ素子
は広い帯域にわたって良好な減衰特性を有するＬＣ素子
が形成され、しかも、製造が容易であり基板の一部とし
て形成することが可能であるという利点がある。

【００３５】但し、半導体基板の全面を同一状態に形成
した場合には、渦巻き形状の電極の全長に対応してチャ
ネルが形成されてしまうため、このチャネルの一部に予
めキャリアを注入しておいて、エッチング等によりチャ
ネルの一部を分断することにより、チャネルを短くする
必要がある。

【００３６】また、請求項５のＬＣ素子では、渦巻き形
状の電極を複数の電極片に分割するとともにこれらの一
部を電気的に接続して使用する。この場合には、各分割
片の自己インダクタンスが小さくなり、これら各分割片
の自己インダクタンスの影響が少ない分布定数型のＬＣ
素子を形成することができる。

【００３７】また、請求項６のＬＣ素子では、渦巻き形
状の電極に対応して形成されるチャネルを複数に分割す
るとともに、分割されたそれぞれのチャネルの一方端付
近のソースあるいはドレインを電気的に接続して使用す
る。したがって、請求項５のＬＣ素子と同様に、各分割
チャネルの自己インダクタンスが小さくなり、これによ
る影響が少ない分布定数型のＬＣ素子となる。

【００３８】また、請求項７のＬＣ素子では、渦巻き形
状の電極に対応して形成されるチャネルの両端付近のソ
ースおよびドレインに接続される第１および第２の入出
力電極を設けるとともに、渦巻き形状の電極の一方端近
傍にアース電極を設けることにより、チャネルが信号入
出力路として使用される３端子型のＬＣ素子を容易に形
成することができる。

【００３９】また、請求項８のＬＣ素子は、請求項７の
ＬＣ素子において入出力電極とアース電極とを入れ替え
たものである。すなわち、渦巻き形状の電極の両端付近
に第１および第２の入出力電極を設けるとともに、チャ
ネルの一方端に形成されたソースあるいはドレインに接
続されたアース電極を設けることにより、渦巻き形状の
電極が信号入出力路として使用される３端子型のＬＣ素
子を容易に成形することができる。

【００４０】また、請求項９のＬＣ素子では、渦巻き形
状の電極の両端付近に第１および第２の入出力電極を設
けるとともに、この渦巻き形状の電極に対応するチャネ
ルの両端付近に形成されたソースおよびドレインに第３
および第４の入出力電極を設けることにより、４端子コ
モンモード型のＬＣ素子を容易に形成することができ
る。

【００４１】また、請求項１０のＬＣ素子では、渦巻き
形状の電極に印加するゲート電圧を可変に設定すること
により、この渦巻き形状の電極に対応して形成されるチ
ャネルの幅や深さが変わり、これに伴ってチャネルの抵
抗値が変化する。したがって、ゲート電圧を変えること
により、全体としての減衰特性、すなわち周波数特性を
必要に応じて可変に制御することができる。

【００４２】また、請求項１１の半導体装置では、上述
した各請求項のＬＣ素子を基板の一部に、信号ラインあ
るいは電源ラインに挿入するように形成している。これ
により、半導体基板上の他の部品と一体的に製造するこ
とができ、製造が容易になるとともに後工程における部
品の組み付け作業が不要となる。

【００４３】また、請求項１２のＬＣ素子は、上述した
請求項１〜１０のいずれかのＬＣ素子を半導体基板上に
形成した後に、化学液相法により全表面に絶縁膜を形成
する。その後、この絶縁膜の一部にエッチングやレーザ
光照射により孔をあけ、この孔に半田を盛ることにより
半導体基板表面に形成されている電極に対する端子付け
が行われる。したがって、表面実装型のＬＣ素子を簡単
に製造することができ、表面実装型とすることによりこ
のＬＣ素子の組み付け作業も容易となる。

【００４４】また、請求項１３の半導体装置では、上述
したＬＣ素子のチャネルを介して出力される信号を増幅
するバッファが接続されており、アルミニウム等の金属
材料に比べて比抵抗が大きなチャネルを介することによ
り電圧レベルが減衰した信号を、ＳＮ比が良好な元の信
号に復元することが可能となる。

【００４５】また、請求項１４の半導体装置では、上述
したバッファの変わりにレベル変換回路が接続されてい
る。このレベル変換回路を接続することにより、チャネ
ルを介して減衰した信号レベルを復元するとともに、所
定のレベルの変換あるいはレベル補正を行なうことが可
能となる。

【００４６】また、請求項１５の半導体装置では、渦巻
き形状の電極に保護回路が接続されている。したがっ
て、この渦巻き形状の電極に対して静電気等による過電
圧が印加された場合であっても、動作電源ライン側ある
いはアース側にバイパス電流が流れるため、渦巻き形状
の電極と半導体基板との間の絶縁破壊を防止することが
できる。

【００４７】また、請求項１６および請求項１７のＬＣ
素子の製造方法は、上述した各ＬＣ素子を半導体製造技
術を適用して製造するための方法である。すなわち、第
１の工程において半導体基板にソース，ドレインの両方
を、あるいはいずれか一方を形成し、次に第２の工程に
おいて半導体基板表面に絶縁層を、第３の工程において
渦巻き形状の電極をそれぞれ形成する。そして、第４の
工程において入出力電極等を含む配線層が形成されて上
述したＬＣ素子が完成する。

【００４８】このように、上述したＬＣ素子は、一般的
な半導体製造技術（特にＭＯＳ製造技術）を応用するこ
とにより製造することができ、小型化および低コスト化
が可能であるとともに、複数個同時に大量生産すること
も可能となる。

【００４９】

【実施例】以下、本発明を適用した一実施例のＬＣ素子
について、図面を参照しながら具体的に説明する。

【００５０】〔第１実施例〕図１は、本発明を適用した
第１実施例のＬＣ素子の平面図である。また、図２は図
１のＡ−Ａ線拡大断面図、図３は図１のＢ−Ｂ線拡大断
面図、図４は図１のＣ−Ｃ線拡大断面図である。

【００５１】これらの図に示すように、本実施例のＬＣ
素子１００は、半導体基板であるｐ型シリコン基板（ｐ
−Ｓｉ基板）３０の表面付近の隔たった位置に形成され
たソース１２とドレイン１４の間をゲートとして機能す
る渦巻き形状のスパイラル電極１０に対する電圧の印加
によって形成されるチャネル２２によって接続すること
により形成されている。

【００５２】上述したソース１２およびドレイン１４
は、ｐ−Ｓｉ基板３０を反転させたｎ⁺ 領域の拡散領域
として形成される。例えば、Ａｓ⁺ イオンを熱拡散ある
いはイオン打ち込みにより注入することにより、不純物
濃度を高めることにより形成される。

【００５３】また、ゲートとして機能するスパイラル電
極１０は、渦巻き形状の一方の端部がソース１２の一部
に、他方の端部がドレイン１４の一部にオーバラップす
るように、ｐ−Ｓｉ基板３０の表面に形成された絶縁層
２６を挟んで形成されている。スパイラル電極１０は、
例えばアルミニウムや銅あるいは金や銀等の薄膜を形成
することによって、あるいは拡散またはイオン注入でＰ
を多量にドープすることにより形成する。

【００５４】また、絶縁層２６は、ｐ−Ｓｉ基板３０の
表面において、このｐ−Ｓｉ基板３０とスパイラル電極
１０とを絶縁するためのものであり、ゲート膜の機能を
有する。ｐ−Ｓｉ基板３０の全表面（あるいは少なくと
もスパイラル電極１０に対応する部分）がこの絶縁層２
６によって覆われており、さらにこの絶縁層２６の表面
に上述したスパイラル電極１０が形成される。この絶縁
層２６は、例えばＰを添加したＳｉＯ₂ （Ｐ−ガラス）
によって形成されている。

【００５５】また、上述したスパイラル電極１０，ソー
ス１２，ドレイン１４のそれぞれには、図１〜図４に示
すように、アース電極１６及び入出力電極１８，２０が
接続されている。スパイラル電極１０に対するアース電
極１６の取り付けは、図１に示すように、薄いゲート膜
を傷付けないように能動領域の外側で行われる。また、
ソース１２への入出力電極１８の取り付け、及びドレイ
ン１４への入出力電極２０の取り付けは、図４あるいは
図２に示すように、ソース１２及びドレイン１４の一部
を露出させた後に、アルミニウムや銅あるいは金や銀等
の金属膜を付けることにより行われる。また、渦巻き形
状のほぼ中心部分に位置するドレイン１４に接続された
入出力電極２０は、図３に示すように、スパイラル電極
１０の各周回部分と絶縁状態を保つように外周側に引き
出されている。

【００５６】上述した構造を有する本実施例のＬＣ素子
は、ｎチャネルエンハンスメント型の構造を有している
ものとすれば、スパイラル電極１０に正の電圧が印加さ
れたときに初めてｎ型のチャネル２２が形成されること
になる。そして、このチャネル２２と上述したスパイラ
ル電極１０のそれぞれが渦巻き形状のインダクタ用導体
として機能するとともに、これらチャネル２２およびス
パイラル電極１０の間には分布定数的にキャパシタが形
成される。

【００５７】図５は、チャネル２２が形成される状態を
示す断面図であり、スパイラル電極１０の渦巻き方向に
対して垂直方向にとった断面が示されている。スパイラ
ル電極１０に対して、すなわちスパイラル電極１０に接
続されたアース電極１６に正のゲート電圧が印加されて
いない状態では、同図（Ａ）に示すようにｐ−Ｓｉ基板
３０の表面にはチャネル２２が現れない。したがって、
この状態では図１に示したソース１２とドレイン１４と
が絶縁された状態にある。

【００５８】ところが、スパイラル電極１０に対して正
のゲート電圧を印加すると、図５（Ｂ）に示すように、
スパイラル電極１０に対応するｐ−Ｓｉ基板３０の表面
付近にｎ領域からなるチャネル２２が出現する。このチ
ャネル２２は、スパイラル電極１０の全長にわたって形
成されるため、スパイラル電極１０とチャネル２２のそ
れぞれに蓄積される電荷によりこれらの間には分布定数
的にキャパシタが形成されることになる。

【００５９】図６は、本実施例のＬＣ素子１００の断面
構造であり、スパイラル電極１０の渦巻き方向に沿った
断面が示されている。同図に示すように、スパイラル電
極１０に平行にチャネル２２が形成され、このチャネル
２２によってソース１２とドレイン１４とが導通状態に
なる。例えば、エンハンスメント型の場合は、スパイラ
ル電極１０に所定のゲート電圧を印加した状態で初めて
このチャネル２２が形成されてソース１２とドレイン１
４とが導通状態となるが、スパイラル電極１０に印加す
るゲート電圧を変えることによりチャネル２２の幅およ
び深さが変わるため、ソース１２とドレイン１４との間
の抵抗値を変化させることができる。

【００６０】なお、アース電極１６を介してスパイラル
電極１０に印加するゲート電圧は、実際には図６におけ
るサブストレート２４に対する相対的なものである。特
に、本実施例のＬＣ素子１００は、渦巻き方向に沿って
長いスパイラル電極１０がゲートとして機能し、このス
パイラル電極１０の全長にわたって確実にチャネル２２
を形成する必要がある。例えば、スパイラル電極１０の
一方端に設けられたアース電極１６とソース１２との間
にゲート電圧に相当する所定の電位差を設定するだけで
は不充分であり、ドレイン１４近傍のチャネル２２が形
成されないおそれがある。このため、スパイラル電極１
０とこの近傍に位置するサブストレート２４との間に所
定のゲート電圧の印加を行う必要がある。また、最も好
ましくは、サブストレート２４の全面（図６に示したｐ
−Ｓｉ基板３０の下面側）に電極を形成してこの電極と
アース電極１６との間に所定の電位差を設定する。

【００６１】図７は、第１実施例のＬＣ素子の等価回路
を示す図である。同図（Ａ）に示す等価回路は、入出力
電極１８，２０が設けられたチャネル２２側を信号の入
出力路として使用するとともに、スパイラル電極１０の
一方端近傍に設けられたアース電極１６を接地した場合
が示されており、３端子型ＬＣ素子として機能するもの
である。

【００６２】この場合には、アース電極１６が接地され
ているため、入出力電極１８，２０に入出力する信号の
電圧レベルおよびｐ−Ｓｉ基板３０のサブストレート２
４側に印加する電圧レベルを負に保つ必要がある。この
ようにすれば、相対的に正のゲート電圧がスパイラル電
極１０側に印加されたことになり、しかもソース１２お
よびドレイン１４近傍でチャネル２２が分断されること
がない。

【００６３】なお、後述するように、チャネル２２が形
成される位置に予めｎ型のキャリアを注入しておくデプ
レション型構造とすることにより、入出力電極１８，２
０に入出力される信号の電圧レベルが正であってもチャ
ネル２２が形成されるようにすることもできる。

【００６４】このような等価回路を有する本実施例のＬ
Ｃ素子１００において、信号入出力路となるチャネル２
２は、渦巻き形状に形成されているため、インダクタン
スＬ１を有するインダクタ導体として機能する。同様
に、スパイラル電極１０も渦巻き形状に形成されている
ため、インダクタンスＬ２を有するインダクタ導体とし
て機能する。また、これら２つのインダクタ導体は、絶
縁層２６を挟んで配置されているため、これらチャネル
２２とスパイラル電極１０によって所定のキャパシタン
スＣを有するキャパシタが分布定数的に形成される。

【００６５】したがって、本実施例のＬＣ素子１００
は、インダクタンスとキャパシタンスとが分布定数的に
存在し、従来の集中定数型の素子にはない優れた減衰特
性を発揮することができ、入出力電極１８，２０のいず
れか一方から入力された信号からは所定の周波数成分の
みが除去され他方から出力されるようになる。特に、本
実施例のＬＣ素子１００は、スパイラル電極１０および
これに対応するチャネル２２が渦巻き形状に、しかも各
周回部分の径が連続的に次第に変化するように形成され
ている。そのため、分布定数的に形成されたインダクタ
とキャパシタとにより決定される減衰特性（チャネル２
２を介して信号を伝搬した場合の挿入損失特性）も広帯
域にわたって信号を減衰させるものとなるため、このＬ
Ｃ素子１００は、ノイズ等の特定周波数成分のみを除去
する場合に特に有効となる。

【００６６】また、図７（Ｂ）は、アース電極１６に対
して可変のコントロール用電圧Ｖｃを印加する場合の等
価回路を示すものである。アース電極１６に印加するコ
ントロール電圧Ｖｃを変えることにより、チャネル２２
の深さが変わるためチャネル２２の移動度が変わって、
結果的にチャネル２２の抵抗値を任意に変化させること
ができる。

【００６７】これにより、チャネル２２とスパイラル電
極１０の各インダクタンスやこれらの間に分布定数的に
形成されたキャパシタが有するキャパシタンス、さらに
はチャネル２２が有する抵抗値により決定されるＬＣ素
子１００全体の減衰特性が変化することになる。換言す
れば、このコントロール用電圧Ｖｃを変化させることに
より、本実施例のＬＣ素子１００の特性をある範囲で任
意に変化させることができる。

【００６８】なお、上述したＬＣ素子１００は、ソース
１２とドレイン１４の間にｎチャネルを形成する場合を
説明したが、この場合は、キャリアとして電子が使用さ
れるため移動度が大きく、チャネル２２の抵抗が小さく
なる。これに対し、ｎ型シリコン（ｎ−Ｓｉ）基板上に
ｐチャネルを形成することにより、上述したＬＣ素子１
００を形成するようにしてもよい。この場合は、キャリ
アとしてホールが用いられるため、チャネル２２の抵抗
が比較的大きくなり、上述したｎチャネルの場合と比較
すると異なる特性を有することになる。

【００６９】図８は、渦巻き形状のスパイラル電極１０
に印加するゲート電圧（コントロール電圧Ｖｃ）を変化
させてチャネル２２の深さ等を変えた場合のチャネル抵
抗Ｒを説明するための図である。同図（Ａ）は、実際に
は渦巻き形状のスパイラル電極１０を直線形状と仮定し
た場合の平面図であり、同図（Ｂ）は、そのＡ−Ａ線断
面図である。

【００７０】同図において、Ｗはゲート幅であり、Ｘは
チャネルの深さである。このように、幅Ｗのスパイラル
電極１０によってチャネル２２が形成されると、この形
成されたチャネル２２のチャネル幅は（Ｗ＋２Ｘ）とな
る。したがって、チャネル２２のソース１２及びドレイ
ン１４間の抵抗Ｒは、 Ｒ＝ρＬ／（Ｗ＋２Ｘ） で計算することができる。ここで、ρはチャネル２２の
単位面積当たりの抵抗であり、上述した式はチャネル抵
抗Ｒがチャネルの長さＬに比例し、チャネル幅（Ｗ＋２
Ｘ）に反比例していることを示す。

【００７１】次に、本実施例のＬＣ素子１００の製造工
程について説明する。

【００７２】図９は、本実施例のＬＣ素子１００の製造
工程を示す図であり、一例としてエンハンスメント型の
ＬＣ素子１００の場合が示されている。なお、同図はス
パイラル電極１０の渦巻き方向に断面をとったものであ
る。

【００７３】（1)酸化膜の形成：まず最初に、ｐ−Ｓｉ
基板３０の表面を熱酸化することにより、二酸化シリコ
ンＳｉＯ₂ を形成する（同図（Ａ））。

【００７４】（2)ソース・ドレインの窓開け：次に、ｐ
−Ｓｉ基板３０表面の酸化膜に対してフォトエッチング
を行うことにより、ソース１２及びドレイン１４に対応
する部分の窓開けを行う（同図（Ｂ））。

【００７５】（3)ソース・ドレインの形成：次に、窓開
けした部分からｎ型不純物を注入することによりソース
１２及びドレイン１４を形成する（同図（Ｃ））。例え
ば、ｎ型不純物としてＡｓ⁺ が用いられ、この不純物が
熱拡散によって注入される。また、このｎ型不純物をイ
オン打ち込みにより注入する場合には、上述した（2)に
おける窓開けは不要となる。

【００７６】（4)ゲート領域の除去：次に、スパイラル
電極１０を形成したい部分の酸化膜を除去することによ
り、ゲート領域の開口部を形成する（同図（Ｄ））。本
実施例のＬＣ素子１００の場合は、スパイラル電極１０
を渦巻き形状に形成する必要があるため、このゲート領
域開口部の形成も渦巻き形状になるように行われる。こ
のようにしてスパイラル電極１０に対応する部分のみｐ
−Ｓｉ基板３０が露出することになる。

【００７７】（5)ゲート酸化膜の形成：次に、このよう
にして部分的に露出したｐ−Ｓｉ基板３０に対して新し
い酸化膜、すなわち絶縁層２６の形成を行う（同図
（Ｅ））。

【００７８】（6)ゲート及び電極の形成：次に、例えば
アルミニウム等を蒸着することにより、ゲートとして機
能するスパイラル電極１０を形成するとともに、ソース
１２に接続される入出力電極１８及びドレイン１４に接
続される入出力電極２０のそれぞれを形成する（同図
（Ｆ））。

【００７９】（7)絶縁層の形成：最後に、全面にＰ−ガ
ラスを付着させた後、加熱して平滑な表面を形成する
（同図（Ｇ））。

【００８０】このようにしてＬＣ素子１００を製造する
工程は、基本的には通常のＭＯＳ−ＦＥＴを製造する工
程と類似しており、スパイラル電極１０の形状等が異な
るのみであるといえる。したがって、一般のＭＯＳ−Ｆ
ＥＴやバイポーラトランジスタと同一基板上に形成する
ことが可能であり、ＩＣやＬＳＩの一部として形成する
ことができる。しかも、ＩＣやＬＳＩの一部として形成
した場合には、後工程における部品の組み付け作業を省
略することができる。

【００８１】このように、本実施例のＬＣ素子１００
は、渦巻き形状のスパイラル電極１０とこれに対応して
形成されるチャネル２２のそれぞれがインダクタを形成
するとともに、これらスパイラル電極１０とチャネル２
２との間には分布定数的にキャパシタが形成される。

【００８２】したがって、スパイラル電極１０の一方端
に設けられたアース電極１６を接地あるいは固定電位に
接続するとともに、チャネル２２を信号の入出力路とし
て用いた場合には、入力された信号に対して広い帯域で
良好な減衰特性を有するＬＣ素子となる。

【００８３】また、上述したようにこのＬＣ素子１００
は、一般のＭＯＳ−ＦＥＴ等の製造技術を応用して製造
することができるため、製造が容易であり小型化等にも
適している。また、半導体基板の一部としてＬＣ素子を
製造した場合には、他の部品との配線も同時に行うこと
ができ、後工程における組み付け作業等が不要となる。

【００８４】また、本実施例のＬＣ素子１００は、スパ
イラル電極１０に印加するゲート電圧（コントロール電
圧Ｖｃ）の値を変えることによりチャネル２２の抵抗値
を可変に制御することができ、ＬＣ素子１００の特性を
ある範囲で調整あるいは変更することができる。

【００８５】なお、上述した第１実施例は、渦巻き形状
のスパイラル電極１０に対応して形成されるチャネル２
２を信号の入出力路として用いたが、チャネル２２と電
極１０の機能を入れ替えるようにしてもよい。すなわ
ち、図１０に示すように、スパイラル電極１０の両端に
入出力電極１８，２０を接続することによりこのスパイ
ラル電極１０を信号の入出力路として用いるとともに、
チャネル２２の一方端に形成されたソース１２（あるい
はドレイン１４）にアース電極１６を接続し、このアー
ス電極１６を接地あるいは可変の固定電位に接続する。

【００８６】一般に、アース電極１６に接続される側の
インダクタ導体の抵抗値を小さくした方が特定の周波数
成分について急峻な減衰特性を有するＬＣ素子となるこ
とが知られている。したがって、図１に示したＬＣ素子
（スパイラル電極１０側が接地）に比べると図１０に示
したＬＣ素子（チャネル２２側が接地）の方が小さなＱ
を有し、特定の周波数成分について緩やかな減衰特性を
有することになる。

【００８７】但し、上述した場合にはソース１６あるい
はドレイン１４のいずれか一方にアース電極１６を接続
することになるため、他方を省略することができる。

【００８８】また、上述した第１実施例は、スパイラル
電極１０に印加する電圧レベルをサブストレート２４に
比べて相対的に高くしたときにチャネル２２が形成され
るエンハンスメント型のＬＣ素子について説明したが、
デプレション型とすることもできる。すなわち、図１等
に示したチャネル２２の領域に予めキャリア（ｎ型不純
物）を注入することによりｎチャネルを形成しておく。
これにより、スパイラル電極１０の電位をサブストレー
ト２４の電位よりも相対的に高くすることなくチャネル
２２を形成することができ、あるいは印加するゲート電
圧とチャネル幅等との関係を変えることができる。ま
た、注入するキャリアは電極１０に沿った一部の領域の
みに注入してもよい。

【００８９】〔第２実施例〕次に、本発明の第２実施例
のＬＣ素子について、図面を参照しながら具体的に説明
する。

【００９０】上述した第１実施例のＬＣ素子１００は、
渦巻き形状のスパイラル電極１０とこれに対応して形成
されるチャネル２２とがほぼ全長にわたって平行に、す
なわちほぼ同一の長さに形成されたものであるが、本実
施例のＬＣ素子２００は、図１に示したスパイラル電極
１０を約１ターン分短くするとともに、この削除した部
分に対応するｐ−Ｓｉ基板３０の表面にキャリアを注入
した点に特徴がある。

【００９１】図１１は、第２実施例のＬＣ素子２００の
平面図である。同図に示すように、第２実施例のＬＣ素
子２００は、ｐ−Ｓｉ基板３０の表面付近の隔たった位
置に形成されたソース１２とドレイン１４の間をチャネ
ル２２によって接続することにより形成されている。こ
のチャネル２２の外周側の約半分は、ゲートとして機能
する渦巻き形状のスパイラル電極１０に対応している。
一方、チャネル２２の内周側の約半分は、不純物である
ｎ型キャリアを予め注入しておいて、対応するスパイラ
ル電極１０がない場合であっても渦巻き形状のチャネル
２２が形成されるようになっている。

【００９２】このように、スパイラル電極１０の一部を
省略してスパイラル電極１０の長さをチャネル２２より
も短くした場合であっても、短くなった渦巻き形状のス
パイラル電極１０が一方のインダクタ導体として機能す
るとともに、渦巻き形状のチャネル２２が他方のインダ
クタ導体として機能することに変わりはなく、図１に示
した第１実施例のＬＣ素子１００と同様に良好な減衰特
性を有する。特に、本実施例のＬＣ素子２００は、スパ
イラル電極１０の長さを任意に設定することができるこ
とから、分布定数的に形成されるキャパシタの容量値も
任意に設定することができ、設計の自由度が増すことに
もなる。

【００９３】図１２は、本実施例のＬＣ素子２００の等
価回路を示す図である。同図に示すように、スパイラル
電極１０のターン数が少なくなった分だけインダクタン
スＬ３も小さくなり、これに対応して分布定数的に存在
するキャパシタンスＣ１も小さくなる。したがって、図
１等に示したＬＣ素子１００とは周波数特性が異なる素
子となり、このスパイラル電極１０の長さ（ターン数）
を調整することにより、ある範囲で周波数特性を調整あ
るいは変更することができるようになる。

【００９４】また、アース電極１６に印加するゲート電
圧を変えることにより、スパイラル電極１０に対応して
形成されるチャネル２２の抵抗値を変化させることがで
き、ＬＣ素子２００の減衰特性を可変に制御できる点は
上述した第１実施例のＬＣ素子１００と同様である。

【００９５】このように、本実施例のＬＣ素子２００
は、電極１０とチャネル２２とによりインダクタとキャ
パシタが分布定数的に形成され、良好な減衰特性をもっ
た素子として機能することになる。

【００９６】また、ＬＣ素子２００を半導体製造技術を
利用して製造できる点や、ＬＳＩ等の一部として形成す
ることができるとともに、この場合には後工程における
配線処理を省略できる点、ゲート電圧を変えることによ
り減衰特性を変更できる点等については上述した第１実
施例のＬＣ素子１００と同じであり、これらについては
第１実施例と同様の利点を有する。

【００９７】なお、本実施例のＬＣ素子２００は、チャ
ネル２２を信号の入出力路として用いたが、スパイラル
電極１０とチャネル２２の機能を入れ換えて、スパイラ
ル電極１０を信号の入出力路として用い、チャネル２２
側を接地あるいは固定電位に接続するようにしてもよ
い。特に、この場合において、チャネル２２をスパイラ
ル電極１０に比べて短くするには、一部にｐ型不純物を
多量に注入しておいて、渦巻き形状のチャネル２２が形
成された際にこのｐ型不純物を多量に注入した部分でチ
ャネル２２を分断すればよく、また、このような多量の
ｐ型不純物を注入する代わりにｐ−Ｓｉ基板３０の一部
をエッチングにより掘り下げて、チャネル２２を分断す
るようにしてもよい。

【００９８】〔第３実施例〕次に、本発明の第３実施例
のＬＣ素子について、図面を参照しながら具体的に説明
する。

【００９９】上述した第１実施例のＬＣ素子１００およ
び第２実施例のＬＣ素子２００は、３端子のノーマルモ
ード型素子として機能するものであるが、本実施例のＬ
Ｃ素子３００は、４端子のコモンモード型素子として機
能するよう形成されている点に特徴がある。

【０１００】図１３は、第２実施例のＬＣ素子の平面図
である。同図に示すように、第３実施例のＬＣ素子３０
０は、ｐ−Ｓｉ基板３０の表面付近の隔たった位置に形
成されたソース１２とドレイン１４の間をスパイラル電
極１０に対応して形成されるチャネル２２によって接続
することにより形成されている。また、このスパイラル
電極１０の両端には入出力電極４６，４８が接続されて
おり、この点が図１に示したＬＣ素子１００と異なって
いる。

【０１０１】図１４は、第３実施例のＬＣ素子の等価回
路を示す図である。同図に示すように、２つの入出力電
極１８，２０の間にソース１２およびドレイン１４を介
して形成されたチャネル２２がインダクタンスＬ１を有
するインダクタとして機能するとともに、２つの入出力
電極４６，４８間に形成されたスパイラル電極１０がイ
ンダクタンスＬ２を有するインダクタとして機能する。
しかも、これらチャネル２２とスパイラル電極１０とが
それぞれ信号の入出力路として使用されるとともに、こ
れらの間には第１実施例のＬＣ素子１００と同様にキャ
パシタンスＣを有するキャパシタが分布定数的に形成さ
れる。

【０１０２】このように、本実施例のＬＣ素子３００
は、スパイラル電極１０に対応して形成されるチャネル
２２のみならずスパイラル電極１０の両端にも２つの入
出力電極４６，４８を設けることにより、良好な減衰特
性をもった４端子コモンモード型素子として機能するこ
とができる。

【０１０３】また、上述したＬＣ素子１００，２００と
同様に、スパイラル電極１０に印加するゲート電圧を変
えることにより、スパイラル電極１０に対応して形成さ
れるチャネル２２の抵抗値を変えることができ、ＬＣ素
子３００の減衰特性をある範囲で可変に制御することが
できる。

【０１０４】また、上述した構造の違い（すなわちこの
構造の違いに起因する特性の相違）を除けば、本実施例
のＬＣ素子３００は上述した第１実施例および第２実施
例と同じ断面構造等を有しており、このＬＣ素子３００
をＭＯＳ製造技術を利用して製造することができる点、
ＬＳＩ等の一部として形成することができるとともにこ
の場合には後工程における配線処理を省略することがで
きる点等については上述した第１実施例のＬＣ素子１０
０等と同じである。

【０１０５】〔第４実施例〕次に、本発明の第４実施例
のＬＣ素子について、図面を参照しながら具体的に説明
する。

【０１０６】上述した各実施例のＬＣ素子は、渦巻き形
状のスパイラル電極１０を１本の導体で形成していた
が、本実施例のＬＣ素子４００はこの電極１０を複数に
分割（例えば２分割）した点に特徴がある。

【０１０７】図１５は、第４実施例のＬＣ素子の平面図
である。同図に示すように、第４実施例のＬＣ素子４０
０は、図１に示したＬＣ素子１００に用いられている渦
巻き形状のスパイラル電極１０を２本の分割電極片１０
−１，１０−２に置き換えた構造を有している。全体と
して渦巻き形状を有するこれらの分割電極片１０−１，
１０−２のそれぞれの一方端（外周側にある分割電極片
１０−１については外周側端部、内周側にある分割電極
片１０−２については内周側端部）にはアース電極１６
が接続されており、２つのアース電極１６を接地するこ
とにより、各分割電極片１０−１，１０−２のそれぞれ
によって形成されるインダクタの一部が接地される。あ
るいは２つのアース電極１６を固定電位の電源に接続す
ることにより、各分割電極片１０−１，１０−２のそれ
ぞれによって形成されるインダクタの一部がこの固定電
位となる。

【０１０８】なお、電極１０を２分割してあるので各分
割電極片間には隙間ができることになり、このままでは
チャネル２２が分断されるおそれがある。そのため、本
実施例では、この各分割電極片間の隙間部分に対応する
ｐ−Ｓｉ基板３０の表面にｎ型不純物を注入した拡散領
域１３が設けられており、各分割電極片１０−１，１０
−２のそれぞれに対応して形成される２本のチャネル２
２がこの拡散領域１３を介して１本の導体して機能する
ようになっている。

【０１０９】図１６は、第４実施例のＬＣ素子４００の
等価回路を示す図である。同図に示すように、２本の分
割電極片１０−１，１０−２に対応して形成されるチャ
ネル２２の全体がインダクタンスＬ１を有するインダク
タとして機能するとともに、各分割電極片１０−１，１
０−２がインダクタンスＬ４，Ｌ５を有するインダクタ
として機能する。そして、チャネル２２と分割電極片１
０−１あるいはチャネル２２と分割電極片１０−２のそ
れぞれがキャパシタンスＣ２，Ｃ３を有するキャパシタ
として機能し、しかもこれらのキャパシタが分布定数的
に形成される。

【０１１０】本実施例のＬＣ素子４００は、各分割電極
片１０−１，１０−２の自己インダクタンスＬ４，Ｌ５
が小さくなる。したがって、これらの自己インダクタン
スによるＬＣ素子４００全体の特性への影響は小さくな
り、チャネル２２が有するインダクタンスＬ１と分布定
数的に形成されるキャパシタンスＣ２，Ｃ３とによって
ＬＣ素子４００全体の特性がほぼ決定されることにな
る。このため、スパイラル電極１０の分割状態を変える
ことにより、第１実施例等に示したＬＣ素子とは異なる
特性を有するＬＣ素子を形成することができ、設計の自
由度が増すことになる。

【０１１１】また、スパイラル電極１０に印加するゲー
ト電圧を変えることによりＬＣ素子４００全体の特性を
可変に制御できる点は上述した各実施例と同様である。

【０１１２】なお、図１５に平面構造を示した本実施例
のＬＣ素子４００は、チャネル２２を信号の入出力路と
して用いるとともに渦巻き形状のスパイラル電極１０を
２分割したが、これとは反対にスパイラル電極１０側を
複数に分割するようにしてもよい。この場合には、スパ
イラル電極１０に電圧が印加された状態でチャネル２２
側を電気的に複数に分割する必要があるため、このチャ
ネル２２が形成される位置の一部に予めｐ型不純物を多
量に注入したり、エッチング等によりｐ−Ｓｉ基板３０
の一部を掘り下げることにより、チャネル２２が複数に
分断されるようにすればよい。

【０１１３】〔その他の実施例〕次に、本発明のその他
の実施例に係るＬＣ素子について、図面を参照しながら
具体的に説明する。

【０１１４】図１７および図１８は、化学液相法を用い
て端子付けを行う場合の概略を示す図である。図１７に
は本実施例において端子付けを行うＬＣ素子の平面構造
が示されており、例えば第１実施例のＬＣ素子１００
（他の実施例のＬＣ素子に端子付けを行う場合も同様で
ある）に化学液相法による端子付けを行う場合が示され
ている。図１７に示したＬＣ素子は、第１実施例に示し
たＬＣ素子１００と比較すると、２つの入出力電極１
８，２０を短く設定するとともに、アース電極１６を削
除した点が異なっている。また、図１８には図１７のＡ
−Ａ線拡大断面が示されている。

【０１１５】図１７に示す断面構造を有する半導体基板
を１個のＬＣ素子ごとに切り離した後に、個別に切り離
されたチップ（素子）の全表面に化学液相法により絶縁
膜としてシリコン酸化膜６０を形成する。その後、エッ
チングにより電極１０あるいは入出力電極１８，２０上
のシリコン酸化膜６０を除去して孔をあけ、その孔を半
田６２で表面に盛り上がる程度に封じることにより、突
出した半田６２をプリント配線基板のランドと直接接触
させることができる。したがって、表面実装する場合に
は好都合となる。特に、図１８に示した入出力電極１８
（入出力電極２０も同様）とスパイラル電極１０の高さ
を同じにすることにより、突出した半田６２もほぼ同一
の高さに形成することができ、表面実装に際してさらに
好都合である。

【０１１６】なお、素子表面の保護膜に合成樹脂等の他
の絶縁材料を使用してもよく、保護膜の穿孔にレーザ光
線を利用してもよい。また、図１７に示した平面図にお
いて、スパイラル電極１０の一方端にアース電極極１６
を形成しておき、この一部に半田６２を盛るようにして
もよい。

【０１１７】図１９は、上述した各実施例のＬＣ素子を
実際のＬＳＩ等の一部として形成する場合の説明図であ
る。同図に示すように、半導体チップ４４上の各種信号
あるいは電源のライン４６に上述した各実施例のＬＣ素
子１００等を挿入する形で組み込む。特に、上述した各
実施例のＬＣ素子は、半導体チップ４４上に各種回路を
形成する工程において同時に製造することができるた
め、後工程における配線処理等が不要になるといった利
点がある。

【０１１８】次に、上述した各実施例のＬＣ素子を実際
の回路の一部として使用する場合の一例について説明す
る。なお、以下に説明する各図面においては、第１実施
例のＬＣ素子１００を用いた各種回路を示してあるが、
同様に第２実施例以下の各実施例のＬＣ素子を用いる場
合であってもよい。

【０１１９】一般に、上述した各実施例のＬＣ素子にお
いてインダクタを形成するチャネル２２は高抵抗を有
し、しかもこのチャネル２２の全長が長いため、２つの
入出力電極１８，２０間で信号の電圧レベルの減衰が生
じる。そのため、実際に各実施例のＬＣ素子を回路の一
部として使用する場合には、出力側に高入力インピーダ
ンスのバッファを接続することにより実用的な構成とな
る。

【０１２０】図２０は、出力側にバッファを接続した例
を示す図である。同図（Ａ）は、バッファとしてＭＯＳ
−ＦＥＴと抵抗からなるソースホロワ回路３２を用いた
場合を示している。このソースホロワ回路３２を構成す
るＭＯＳ−ＦＥＴは上述した各実施例のＬＣ素子と同じ
ＭＯＳ構造を有しているため、このソースホロワ回路３
２を含めた全体をＬＣ素子として一体的に形成すること
ができる。

【０１２１】また、同図（Ｂ）は、バッファとして２つ
のバイポーラトランジスタと抵抗からなるエミッタホロ
ワ回路３４を用いた場合を示している。各実施例のＬＣ
素子とバイポーラトランジスタでは構造は若干異なるも
のの同一の半導体基板上に形成することが可能であるた
め、このエミッタホロワ回路３４を含めた全体をＬＣ素
子として一体的に形成することができる。

【０１２２】このように出力側にバッファを設けること
により、ＬＣ素子１００等のインダクタ部分（チャネル
２２）によって減衰した信号レベルが増幅によって復元
されて、ＳＮ比が良好な出力信号を得ることが可能にな
る。

【０１２３】図２１は、出力側にレベル変換回路を接続
した例を示す図である。同図（Ａ）は、レベル変換回路
として２つのエミッタホロワ回路３６，３８を直列に接
続した場合を示している。同図（Ｂ）は、レベル変換回
路として２つのソースホロワ回路４０，４２を直列に接
続した場合を示している。

【０１２４】このように、出力側にレベル変換回路を接
続することにより、ＬＣ素子１００等のインダクタ部分
によって減衰した信号レベルが増幅されるとともに、所
定のレベル変換あるいはレベル補正を容易に行うことが
できる。

【０１２５】なお、これらのレベル変換回路をＬＣ素子
と同一の基板に一体的に形成することができる点は、上
述したバッファの場合と同じである。

【０１２６】図２２は、上述した各実施例のＬＣ素子に
入力保護回路を追加した場合の構成の一例を示す図であ
る。ＭＯＳ構造を有する各実施例のＬＣ素子は、スパイ
ラル電極１０の一方端に設けられたアース電極１６等に
静電気によって発生する高電圧が印加されると、スパイ
ラル電極１０とｐ−Ｓｉ基板３０との間に介在する絶縁
層２６（ゲート膜）が破壊される。したがって、この静
電気による絶縁層２６の破壊を防止するために保護回路
が必要となる。

【０１２７】同図に示す保護回路は、ともに複数のダイ
オードと抵抗とにより構成されており、スパイラル電極
１０に高電圧が印加されると、動作電源ライン側あるい
は筐体アース側に電流がバイパスされるようになってい
る。特に同図（Ａ）の回路では数１００Ｖ、同図（Ｂ）
の回路では１０００〜２０００Ｖの静電耐量があり、使
用環境等に応じて使用する保護回路を適宜選択すること
ができる。

【０１２８】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。

【０１２９】例えば、上述した各実施例においては、Ｌ
Ｃ素子１００等をＬＳＩ等の一部として形成できる点を
効果としてあげたが、必ずしもＬＳＩ等の一部として形
成する必要はなく、半導体基板上にＬＣ素子１００等を
形成した後にアース電極１６及び入出力電極１８，２０
のそれぞれに端子付けを行って、あるいは図１７および
図１８に示したような化学液相法を利用して端子付けを
行って、単体の素子として形成するようにしてもよい。
この場合には、同一の半導体基板上に複数個のＬＣ素子
１００を同時に形成し、その後半導体基板を切り離して
各ＬＣ素子に端子付けを行うようにすれば、容易に大量
生産が可能となる。

【０１３０】また、上述した各実施例においては、電極
１０の一方の端部にアース電極１６を設けるようにした
が、必ずしも最端部に設ける必要はなく、周波数特性を
検討した後に必要に応じてその取り付け位置をずらすよ
うにしてもよい。

【０１３１】また、上述した各実施例のＬＣ素子は、ｐ
−Ｓｉ基板３０を利用して形成したが、同様にｎ型半導
体基板（ｎ−Ｓｉ基板）を利用して形成するようにして
もよい。また、半導体基板はゲルマニウム等のシリコン
以外の材料、あるいは非晶質材料であるアモルファスシ
リコン等を用いるようにしてもよい。

【０１３２】

【０１３３】

【０１３４】

【０１３５】

【０１３６】

【０１３７】

【０１３８】

【０１３９】

【０１４０】

【０１４１】

【０１４２】

【０１４３】

【０１４４】

【０１４５】

【０１４６】

【図面の簡単な説明】

【図１】本発明を適用した第１実施例のＬＣ素子の平面
図である。

【図２】図１のＡ−Ａ線拡大断面図である。

【図３】図１のＢ−Ｂ線拡大断面図である。

【図４】図１のＣ−Ｃ線拡大断面図である。

【図５】チャネルが形成される状態を示す図である。

【図６】第１実施例のＬＣ素子のスパイラル電極に沿っ
た断面構造を示す図である。

【図７】第１実施例のＬＣ素子の等価回路を示す図であ
る。

【図８】チャネルの抵抗値を説明するための図である。

【図９】第１実施例のＬＣ素子の製造工程を示す図であ
る。

【図１０】第１実施例のＬＣ素子の変形例を示す図であ
る。

【図１１】第２実施例のＬＣ素子の平面図である。

【図１２】第２実施例のＬＣ素子の等価回路を示す図で
ある。

【図１３】第３実施例のＬＣ素子の平面図である。

【図１４】第３実施例のＬＣ素子の等価回路を示す図で
ある。

【図１５】第４実施例のＬＣ素子の平面図である。

【図１６】第４実施例のＬＣ素子の等価回路を示す図で
ある。

【図１７】化学液相法を用いて端子付けを行う場合の概
略を示す図である。

【図１８】化学液相法を用いて端子付けを行う場合の概
略を示す図である。

【図１９】各実施例のＬＣ素子をＬＳＩ等の一部として
形成する場合の説明図である。

【図２０】各実施例のＬＣ素子の出力側にバッファを接
続した例を示す図である。

【図２１】各実施例のＬＣ素子の出力側にレベル変換回
路を接続した例を示す図である。

【図２２】各実施例のＬＣ素子の入力側に保護回路を接
続した例を示す図である。

【符号の説明】

１０ スパイラル電極 １２ ソース １４ ドレイン １６ アース電極 １８，２０ 入出力電極 ２２ チャネル ２６ 絶縁層 ３０ ｐ型シリコン（ｐ−Ｓｉ）基板 １００ ＬＣ素子

フロントページの続き (56)参考文献 特開 昭62−171150（ＪＰ，Ａ) 特開 平３−259608（ＪＰ，Ａ) 特開 平６−104674（ＪＰ，Ａ) 特開 昭62−9661（ＪＰ，Ａ) 特公 昭50−32186（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/822 H01F 27/00 H01G 4/40 H01L 27/04 H03H 7/01

Claims (17)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上に形成され、ゲートとして
   機能する渦巻き形状の電極と、 前記渦巻き形状の電極と前記半導体基板との間に形成さ
   れた絶縁層と、 前記半導体基板内にあって、前記渦巻き形状の電極に対
   応して形成されるチャネルの両端付近に形成されたソー
   スおよびドレインと、 を備え、前記渦巻き形状の電極とこれに対応して形成さ
   れる前記チャネルのそれぞれによって形成されるインダ
   クタと、これらの間に形成されるキャパシタとが分布定
   数的に存在し、少なくとも前記チャネルを信号入出力路
   として用いることを特徴とするＬＣ素子。
2. 【請求項２】 半導体基板上に形成され、ゲートとして
   機能する渦巻き形状の電極と、 前記渦巻き形状の電極と前記半導体基板との間に形成さ
   れた絶縁層と、 前記半導体基板内にあって、前記渦巻き形状の電極に対
   応して形成されるチャネルの一方端付近に形成されたソ
   ースあるいはドレインと、 を備え、前記渦巻き形状の電極とこれに対応して形成さ
   れる前記チャネルのそれぞれによって形成されるインダ
   クタと、これらの間に形成されるキャパシタとが分布定
   数的に存在し、前記渦巻き形状の電極を信号入出力路と
   して用いることを特徴とするＬＣ素子。
3. 【請求項３】 請求項１または２において、 前記半導体基板表面であって前記渦巻き形状の電極に対
   応する位置に、予めキャリアを注入することを特徴とす
   るＬＣ素子。
4. 【請求項４】 請求項１または２において、 前記半導体基板表面であって前記チャネルが形成される
   位置の少なくとも一部に予めキャリアを注入するととも
   に、前記渦巻き形状の電極に対して前記チャネルの長さ
   を長くあるいは短く設定することにより、前記渦巻き形
   状の電極と前記チャネルとを部分的に対応させることを
   特徴とするＬＣ素子。
5. 【請求項５】 請求項１，３，４のいずれかにおいて、 前記渦巻き形状の電極を複数に分割し、分割された複数
   の電極片のそれぞれの一部を電気的に接続することを特
   徴とするＬＣ素子。
6. 【請求項６】 請求項２〜４のいずれかにおいて、 前記チャネルが形成される位置の一部に予めキャリアを
   注入しておくことにより、前記渦巻き形状の電極に対応
   して形成される前記チャネルを複数に分割し、分割され
   たそれぞれのチャネルの一方端付近に前記ソースあるい
   は前記ドレインを設け、これら複数のソースあるいはド
   レインを電気的に接続することを特徴とするＬＣ素子。
7. 【請求項７】 請求項１，３，４のいずれかにおいて、インダクタとして機能する 前記チャネルの両端付近に形
   成された前記ソースおよび前記ドレインのそれぞれに電
   気的に接続された第１および第２の入出力電極と、インダクタおよびゲートとして機能する 前記渦巻き形状
   の電極の一方端付近に電気的に接続されたアース電極
   と、 を有し、前記第１および第２の入出力電極のいずれか一
   方から信号を入力し、他方から信号を出力するととも
   に、前記アース電極を固定電位の電源に接続あるいは接
   地することを特徴とするＬＣ素子。
8. 【請求項８】 請求項２〜４のいずれかにおいて、インダクタおよびゲートとして機能する 前記渦巻き形状
   の電極の両端付近に電気的に接続された第１および第２
   の入出力電極と、インダクタとして機能する 前記チャネルの一方端付近に
   形成された前記ソースあるいは前記ドレインに電気的に
   接続されたアース電極と、 を有し、前記第１および第２の入出力電極のいずれか一
   方から信号を入力し、他方から信号を出力するととも
   に、前記アース電極を固定電位の電源に接続あるいは接
   地することを特徴とするＬＣ素子。
9. 【請求項９】 請求項１，３，４のいずれかにおいて、 前記渦巻き形状の電極の両端付近に電気的に接続された
   第１および第２の入出力電極と、 前記チャネルの両端付近に形成された前記ソースおよび
   前記ドレインのそれぞれに電気的に接続された第３およ
   び第４の入出力電極と、 を有し、前記渦巻き形状の電極とこれに対応して形成さ
   れる前記チャネルとの両方を信号入出力路とするコモン
   モード型の素子として用いられることを特徴とするＬＣ
   素子。
10. 【請求項１０】 請求項１〜９のいずれかにおいて、 前記渦巻き形状の電極に対して印加するゲート電圧を可
    変に設定することにより、少なくとも前記チャネルの抵
    抗値を可変に制御することを特徴とするＬＣ素子。
11. 【請求項１１】 請求項１〜１０のいずれかのＬＣ素子
    を基板の一部として形成し、前記渦巻き形状の電極およ
    びこれに対応して形成されたチャネルの少なくとも一方
    を信号ラインあるいは電源ラインに挿入して一体形成し
    たことを特徴とする半導体装置。
12. 【請求項１２】 請求項１〜１０のいずれかにおいて、 全表面に化学液相法により絶縁膜を形成し、前記渦巻き
    形状の電極の端部近傍あるいは前記入出力電極または前
    記アース電極に対応する前記絶縁膜の一部をエッチング
    あるいはレーザ光照射によって除去して孔をあけ、その
    孔を半田で表面に盛り上がる程度に封じることにより端
    子付けを行うことを特徴とするＬＣ素子。
13. 【請求項１３】 請求項１，３〜５，７，９のいずれか
    のＬＣ素子の前記ソースおよび前記ドレインのいずれか
    一方に、前記チャネルを介して出力される信号を増幅す
    るバッファを接続したことを特徴とする半導体装置。
14. 【請求項１４】 請求項１，３〜５，７，９のいずれか
    のＬＣ素子の前記ソースおよび前記ドレインのいずれか
    一方に、前記チャネルを介して出力される信号の電圧レ
    ベルを変更するレベル変換回路を接続したことを特徴と
    する半導体装置。
15. 【請求項１５】 請求項１〜９のいずれかにおいて、 前記渦巻き形状の電極に過電圧を動作電源ライン側ある
    いはアース側にバイパスさせる保護回路を設けたことを
    特徴とするＬＣ素子。
16. 【請求項１６】 半導体基板に部分的に不純物を注入す
    ることによりソースとドレインを形成する第１の工程
    と、 前記半導体基板上の全面あるいは部分的に絶縁層を形成
    する第２の工程と、 前記絶縁層のさらに表面に前記ソースと前記ドレインを
    結ぶようにインダクタおよびゲートとして機能する渦巻
    き形状の電極を形成する第３の工程と、前記半導体基板内にあって、前記渦巻き形状の電極に対
    応する位置にインダクタとして機能すると共に、前記渦
    巻き形状の電極との間にキャパシタを分布定数的に形成
    する信号入出力路としてのチャネルを生成するために、
    前記ソース，ドレインと前記渦巻き形状の電極のそれぞ
    れに電気的に接続される配線層を形成する 第４の工程
    と、 を含むことを特徴とするＬＣ素子の製造方法。
17. 【請求項１７】 半導体基板に部分的に不純物を注入す
    ることによりソースあるいはドレインを形成する第１の
    工程と、 前記半導体基板上の全面あるいは部分的に絶縁層を形成
    する第２の工程と、 前記絶縁層のさらに表面に前記ソースあるいは前記ドレ
    インの近傍に一方端が位置するようにインダクタおよび
    ゲートとして機能する渦巻き形状の電極を形成する第３
    の工程と、前記半導体基板内にあって、前記渦巻き形状の電極に対
    応する位置にインダクタとして機能すると共に、前記渦
    巻き形状の電極との間にキャパシタを分布定数的に形成
    するチャネルを生成するとともに、前記渦巻き形状の電
    極を信号入出力路として機能させるために、前記ソース
    あるいはドレインと前記渦巻き形状の電極のそれぞれに
    電気的に接続される配線層を形成する 第４の工程と、 を含むことを特徴とするＬＣ素子の製造方法。