JP3290276B2 - Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で所定の周波数帯域を減衰させる
ことができるＬＣ素子，半導体装置及びＬＣ素子の製造
方法に関する。

【０００２】

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、従ってこれ
ら各電子回路を外部からの影響を受けることなく安定し
て確実に動作させることが望まれる。

【０００３】しかし、このような電子回路には、直接あ
るいは間接的に外部からノイズが侵入する。このため、
電子回路を使用した各種電子機器に誤動作が引き起こさ
れる場合が少なくないという問題がある。

【０００４】特に、電子回路は、直流電源としてスイッ
チングレギュレータを用いる場合が多い。従って、スイ
ッチング等の過渡電流により、または使用するデジタル
ＩＣのスイッチング動作に起因する負荷変動により、ス
イッチングレギュレータの電源ラインには各種の周波数
成分を持った大きなノイズが発生することが多い。そし
て、これらのノイズは、同じ機器内の他の回路へ電源ラ
インを介して、または輻射により伝搬され誤動作やＳ／
Ｎ比の低下等の悪影響を及ぼし、さらに近くで使用中の
他の電子機器の誤動作を引き起こすことがある。

【０００５】このようなノイズを除去するため、一般に
電子回路では各種のノイズフィルタが用いられている。
特に、近年では各種構成の電子機器を多数使用している
ため、ノイズに対する規制もますます激しくなってお
り、このため発生するノイズを確実に除去することがで
きる小型でしかも高性能なノイズフィルタとして機能す
るＬＣ素子の開発が望まれる。

【０００６】このようなＬＣ素子の１つとして、特開平
３−２５９６０８号公報に開示されたＬＣノイズフィル
タが知られている。このＬＣノイズフィルタは、Ｌ成分
とＣ成分とが分布定数的に存在するものであり、集中定
数タイプのＬＣノイズフィルタに比べて比較的広い帯域
にわたって良好な減衰特性を得ることができるというも
のである。

【０００７】

【発明が解決しようとする課題】ところで、上述したＬ
Ｃノイズフィルタは、絶縁シートの一方の面にキャパシ
タ用導電体を、他方の面にインダクタ用導電体をそれぞ
れ形成した後に、この絶縁シートを折りたたむことによ
り製造されるものであり、絶縁シートの折り返し等の工
程が必要なため製造工程が複雑になるという問題があっ
た。

【０００８】また、このＬＣノイズフィルタをＩＣやＬ
ＳＩの電源ラインあるいは信号ラインに直接挿入して使
用する場合には、ＬＣノイズフィルタとＩＣ等とを配線
しなければならず、部品組み付けの手間がかかるという
問題があった。

【０００９】また、このＬＣノイズフィルタは部品単体
として形成されるため、ＩＣやＬＳＩの回路に含ませ
て、すなわちＩＣやＬＳＩ等の内部配線管に挿入するこ
とがほとんど不可能であるという問題があった。

【００１０】さらに、このＬＣノイズフィルタにおいて
分布定数的に形成されるキャパシタは、インダクタ用導
電体とキャパシタ用導電体のそれぞれの形状や配置によ
り決定されるため、部品として完成した後はキャパシタ
ンスが一定となり、全体としての特性も固定化されてし
まい汎用性がないという問題があった。例えば、キャパ
シタンスのみを変更したい場合にはキャパシタ用導電体
の形状を変更する必要があり、組み込んだ回路中で必要
に応じてキャパシタンスを任意に変更して使用すること
は困難である。

【００１１】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、製造が簡単であり後
工程における部品の組み付け作業を省略することがで
き、しかもＩＣやＬＳＩの一部として形成することが可
能なＬＣ素子，半導体装置及びＬＣ素子の製造方法を提
供することにある。

【００１２】また、本発明の他の目的は、分布定数的に
存在するキャパシタンスを必要に応じて変えることによ
り特性を任意に変更することができるＬＣ素子，半導体
装置およびＬＣ素子の製造方法を提供することにある。

【００１３】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１のＬＣ素子は、同一平面内であって、
ほぼ平行で隣接して配置された非スパイラル形状の２つ
の電極と、前記２つの電極に沿った位置に形成され、こ
れら２つの電極のいずれか一方にｐ領域が、他方にｎ領
域が電気的に接続された非スパイラル形状のｐｎ接合層
と、を備え、前記２つの電極のそれぞれによって形成さ
れるインダクタと、これら２つの電極間の前記ｐｎ接合
層によって形成されるキャパシタとが分布定数的に存在
し、前記２つの電極の少なくとも一方を信号入出力路と
して用いることを特徴とする。

【００１４】請求項２のＬＣ素子は、同一平面内であっ
て、ほぼ平行で隣接して配置された長さが異なる非スパ
イラル形状の２つの電極と、前記２つの電極の短い方に
沿った位置に形成され、前記２つの電極のいずれか一方
にｐ領域が、他方にｎ領域が電気的に接続された非スパ
イラル形状のｐｎ接合層と、を備え、前記２つの電極の
それぞれによって形成されるインダクタと、これら２つ
の電極間の前記ｐｎ接合層によって形成されるキャパシ
タとが分布定数的に存在し、前記２つの電極の少なくと
も一方を信号入出力路として用いることを特徴とする。

【００１５】請求項３のＬＣ素子は、ほぼ対向して配置
された非スパイラル形状の２つの電極と、前記２つの電
極に挟まれた位置に形成されており、これら２つの電極
のいずれか一方にｐ領域が、他方にｎ領域が電気的に接
続されたｐｎ接合層と、を備え、前記２つの電極のそれ
ぞれによって形成されるインダクタと、これら２つの電
極間の前記ｐｎ接合層によって形成されるキャパシタと
が分布定数的に存在し、前記２つの電極の少なくとも一
方を信号入出力路として用いることを特徴とする。

【００１６】請求項４のＬＣ素子は、ほぼ対向して配置
された長さが異なる非スパイラル形状の２つの電極と、
少なくとも前記２つの電極に挟まれた位置に形成されて
おり、これら２つの電極のいずれか一方にｐ領域が、他
方にｎ領域が電気的に接続されたｐｎ接合層と、を備
え、前記２つの電極のそれぞれによって形成されるイン
ダクタと、これら２つの電極間の前記ｐｎ接合層によっ
て形成されるキャパシタとが分布定数的に存在し、前記
２つの電極の少なくとも一方を信号入出力路として用い
ることを特徴とする。

【００１７】請求項５のＬＣ素子は、請求項１〜４のい
ずれかのＬＣ素子において、前記電極の形状は、蛇行形
状であることを特徴とする。

【００１８】請求項６のＬＣ素子は、請求項１〜４のい
ずれかのＬＣ素子において、前記電極の形状は、波形形
状であることを特徴とする。

【００１９】請求項７のＬＣ素子は、請求項１〜４のい
ずれかのＬＣ素子において、前記電極の形状は、曲線形
状であることを特徴とする。

【００２０】請求項８のＬＣ素子は、請求項１〜４のい
ずれかのＬＣ素子において、前記電極の形状は、直線形
状であることを特徴とする。

【００２１】請求項９のＬＣ素子は、請求項１〜８のい
ずれかのＬＣ素子において、前記２つの電極のいずれか
一方を複数に分割し、あるいは前記２つの電極のいずれ
か一方とともに対応する前記ｐｎ接合層を複数に分割
し、分割された複数の電極片のそれぞれの一部を電気的
に接続することを特徴とする。

【００２２】請求項１０のＬＣ素子は、請求項１〜９の
いずれかのＬＣ素子において、非スパイラル形状の前記
２つの電極のいずれか一方の両端近傍に設けられた第１
及び第２の入出力電極と、非スパイラル形状の前記２つ
の電極の他方の一端近傍に設けられたアース電極と、を
有し、前記第１及び第２の入出力電極のいずれか一方か
ら信号を入力し、他方から信号を出力するとともに、前
記アース電極を固定電位の電源に接続あるいは接地する
ことを特徴とする。

【００２３】請求項１１のＬＣ素子は、請求項１〜８の
いずれかのＬＣ素子において、非スパイラル形状の前記
２つの電極のいずれか一方の両端近傍に設けられた第１
及び第２の入出力電極と、非スパイラル形状の前記２つ
の電極の他方の両端近傍に設けられた第３及び第４の入
出力電極と、を有し、非スパイラル形状の前記２つの電
極のそれぞれを信号入出力路とするコモンモード型の素
子として用いられることを特徴とする。

【００２４】請求項１２のＬＣ素子は、請求項１〜１１
のいずれかのＬＣ素子において、非スパイラル形状の前
記２つの電極に対して、前記ｐｎ接合層の逆バイアスの
電圧レベルの信号の入力を行なうことを特徴とする。

【００２５】請求項１３のＬＣ素子は、請求項１〜１１
のいずれかのＬＣ素子において、前記ｐｎ接合層に所定
の逆バイアス電圧を印加するバイアス回路と、入力信号
から直流成分を除去した信号を非スパイラル形状の前記
２つの電極の少なくとも一方に入力する直流成分除去回
路と、をさらに含むことを特徴とする。

【００２６】請求項１４のＬＣ素子は、請求項１〜１１
のいずれかのＬＣ素子において、非スパイラル形状の前
記２つの電極の少なくとも一方と前記ｐｎ接合層との間
に絶縁層を形成するとともに、前記ｐｎ接合層に所定の
逆バイアス電圧を印加するバイアス回路を設けることを
特徴とする。

【００２７】請求項１５のＬＣ素子は、請求項１３また
は１４のＬＣ素子において、前記バイアス回路は前記ｐ
ｎ接合層に印加する逆バイアス電圧を変更可能であり、
前記ｐｎ接合層に印加する逆バイアス電圧を変えること
により前記ｐｎ接合層が有するキャパシタンスを任意に
変更することを特徴とする。

【００２８】請求項１６の半導体装置は、請求項１〜１
５のいずれかのＬＣ素子を基板の一部として形成し、非
スパイラル形状の前記２つの電極の少なくとも一方を信
号ラインあるいは電源ラインに挿入して一体成形したこ
とを特徴とする。

【００２９】請求項１７のＬＣ素子は、請求項１〜９の
いずれかのＬＣ素子において、半導体基板上に前記ｐｎ
接合層を、さらにその上に非スパイラル形状の前記２つ
の電極を形成し、この半導体基板の全表面に化学液相法
により絶縁膜を形成し、この絶縁膜の一部をエッチング
あるいはレーザ光照射によって除去して孔をあけ、その
孔を半田で表面に盛り上がる程度に封じることにより端
子付けを行なうことを特徴とする。

【００３０】請求項１８のＬＣ素子の製造方法は、半導
体基板に、非スパイラル形状のｐ領域あるいはｎ領域を
形成する第１の工程と、前記第１の工程において形成さ
れたｐ領域あるいはｎ領域の表面の一部に、反転層であ
るｎ領域あるいはｐ領域を形成することにより、非スパ
イラル形状のｐｎ接合層を形成する第２の工程と、前記
ｐｎ接合層の表面であって、ｐ領域及びｎ領域のそれぞ
れに電気的に接続された非スパイラル形状の２つの電極
を形成する第３の工程と、非スパイラル形状の前記２つ
の電極のそれぞれに接続される配線層を形成する第４の
工程と、を含むことを特徴とする。

【００３１】

【作用】請求項１のＬＣ素子では、非スパイラル形状の
２つの電極がほぼ平行に形成されている。一般には、導
体を渦巻き形状に形成することによりインダクタとして
機能するが、その導体の形状を工夫することにより、あ
るいは使用する周波数帯域によっては導体を渦巻き形状
以外の形状とした場合でもインダクタとして機能するよ
うになる。

【００３２】したがって、請求項１のＬＣ素子において
は、非スパイラル形状の２つの電極のそれぞれがインダ
クタとして機能する。また、これら２つの電極間にはｐ
ｎ接合層が形成されており、このｐｎ接合層がキャパシ
タとして機能する。しかも、このキャパシタは非スパイ
ラル形状の電極の全長にわたって分布定数的に形成され
ている。このため、上述した２つの電極の少くとも一方
に入力された信号は、分布定数的に存在するインダクタ
およびキャパシタを介して伝搬される際に、広い帯域に
わたり良好な減衰特性が得られる。

【００３３】特に、請求項１のＬＣ素子は、半導体基板
上に非スパイラル形状のｐｎ接合層を形成するととも
に、さらにその表面側に非スパイラル形状の２つの電極
を形成することにより製造することができ、製造が非常
に容易となる。また、このＬＣ素子は、半導体基板上に
形成されるため、ＩＣやＬＳＩの一部として形成するこ
とも可能であり、このような部品の一部として形成した
場合には、後工程における部品の組み付け作業を省略す
ることができる。

【００３４】また、請求項２のＬＣ素子では、上述した
非スパイラル形状の２つの電極のいずれか一方を短く形
成している。この場合であっても同様に、長さが異なる
２つの電極のそれぞれはインダクタとして機能し、これ
らの電極間にはｐｎ接合層によって形成されるキャパシ
タが分布定数的に存在する。したがって、このＬＣ素子
は広い帯域にわたって良好な減衰特性を有するととも
に、製造容易及び基板の一部として形成することが可能
であるという効果がある。

【００３５】また、請求項３のＬＣ素子は、上述した請
求項１のＬＣ素子ではほぼ同一面内で平行に配置されて
いた非スパイラル形状の２つの電極を、半導体基板を挟
んでほぼ対向するように配置しており、これらの電極が
それぞれインダクタとして機能し、これらの電極間には
ｐｎ接合層によって形成されるキャパシタが分布定数的
に存在する。したがって、このＬＣ素子は広い帯域にわ
たって良好な減衰特性を有するとともに、製造容易及び
基板の一部として形成することが可能であるという効果
がある。

【００３６】同様に、請求項４のＬＣ素子は、上述した
請求項２のＬＣ素子ではほぼ同一面内で平行に配置され
ていた非スパイラル形状の２つの電極を、半導体基板を
挟んでほぼ対向するように配置しており、これらの電極
がそれぞれインダクタとして機能し、これらの電極間に
はｐｎ接合層によって形成されるキャパシタが分布定数
的に存在する。したがって、このＬＣ素子は広い帯域に
わたって良好な減衰特性を有するとともに、製造容易及
び基板の一部として形成することが可能であるという効
果がある。

【００３７】また、請求項５〜８のＬＣ素子は、上述し
た電極の非スパイラル形状を具体的に蛇行形状，波形形
状，曲線形状，直線形状に特定したものである。

【００３８】すなわち、電極を蛇行形状あるいは波形形
状とした場合には、各凹凸部の１つ１つが約１／２ター
ンのコイルとなってこれらが直列に接続されるため、全
体として所定のインダクタンスを有することになる。特
に、蛇行形状とすることにより、隣接する電極を接近さ
せることができるため、スペースの有効利用を図ること
ができる。また、使用する周波数帯域を高周波領域に限
った場合には、電極を曲線形状あるいは直線形状とした
場合にも所定のインダクタンスを有することになり、電
極を蛇行形状等に形成した場合と同様の動作を行わせる
ことができる。

【００３９】また、請求項９のＬＣ素子では、上述した
非スパイラル形状の２つの電極のいずれか一方を複数の
電極片に分割するとともにこれらの一部を電気的に接続
して使用する。この場合には、分割された各電極片の自
己インダクタンスが小さくなり、この自己インダクタン
スの影響が少ない分布定数型のＬＣ素子となる。

【００４０】特に、請求項１０では、上述した各ＬＣ素
子の非スパイラル形状の電極のいずれか一方の両端近傍
に第１及び第２の入出力電極を設けるとともに、非スパ
イラル形状の他方の電極の一方端近傍にアース電極を設
けることにより、第１及び第２の入出力電極が設けられ
た側の非スパイラル形状の電極が信号入出力路として使
用される３端子型のＬＣ素子を容易に形成することがで
きる。

【００４１】また、請求項１１では、他方の非スパイラ
ル形状の電極の両端にも第３及び第４の入出力電極を設
けることにより、４端子コモンモード型のＬＣ素子を容
易に形成することができる。

【００４２】また、請求項１２のＬＣ素子では、上述し
た非スパイラル形状の２つの電極のそれぞれに対して、
ｐｎ接合層に逆バイアスがかかるような電圧レベルの信
号を入力することにより、２つの電極間に分布定数的に
キャパシタが確実に形成されるようになっている。

【００４３】すなわち、ｐｎ接合層においては逆バイア
スをかけたときにキャパシタとして機能させることがで
きるため、非スパイラル形状のｐｎ接合層がキャパシタ
として機能するような信号を入力することにより、全体
として広い帯域で良好な減衰特性を有するＬＣ素子とし
て動作することができる。

【００４４】また、請求項１３のＬＣ素子においては、
このｐｎ接合層に対する逆バイアス電圧をバイアス回路
によって印加している。また、これに対応して直流成分
除去回路が設けられており、入力信号から直流成分が除
去された信号がバイアス回路から印加される逆バイアス
電圧に重畳されて入力される。これにより、ｐｎ接合層
を完全に逆バイアスで用いることができ、非スパイラル
形状の２つの電極間に確実にキャパシタを形成すること
ができる。

【００４５】また、請求項１４のＬＣ素子では、上述し
た非スパイラル形状の２つの電極の少なくとも一方とｐ
ｎ接合層との間に絶縁層を形成し、バイアス回路によっ
てｐｎ接合層に逆バイアス電圧を印加している。したが
って、この場合もｐｎ接合層を確実にキャパシタとして
動作させることができ、全体として広い帯域において良
好な減衰特性を有するＬＣ素子として動作する。また、
この場合には絶縁層によって非スパイラル形状の電極と
ｐｎ接合層とが直流的に分離されているため、上述した
請求項１３で用いるような直流成分除去回路を付加する
必要はない。

【００４６】また、請求項１５のＬＣ素子では、上述し
たバイアス回路によって印加する逆バイアス電圧を可変
に設定することができる。これにより、非スパイラル形
状の２つの電極間に形成されるキャパシタの容量を任意
に変更することができ、減衰特性を必要に応じて可変に
制御することができる。

【００４７】また、請求項１６の半導体装置では、上述
した各請求項のＬＣ素子を基板の一部に、信号ラインあ
るいは電源ラインに挿入するように形成している。これ
により、半導体基板上の他の部品と一体的に製造するこ
とができ、製造が容易になるとともに後工程における部
品の組み付け作業が不要となる。

【００４８】また、請求項１７のＬＣ素子は、上述した
請求項１〜９のいずれかのＬＣ素子を半導体基板上に形
成した後に化学液相法により全表面に絶縁膜を形成す
る。その後、この絶縁膜の一部にエッチングやレーザ光
照射により孔をあけ、この孔に半田を盛ることにより端
子付けが行われる。したがって、表面実装型のＬＣ素子
を簡単に製造することができ、表面実装型とすることに
よりこのＬＣ素子の組み付け作業も容易となる。

【００４９】また、請求項１８のＬＣ素子の製造方法
は、上述した各ＬＣ素子を半導体製造技術を適用して製
造するための方法である。すなわち、第１の工程におい
て非スパイラル形状のｐ領域あるいはｎ領域を形成し、
次に第２工程においてその一部に反転層であるｎ領域あ
るいはｐ領域を形成することにより、全体として非スパ
イラル形状を有するｐｎ接合層が形成される。そして、
第３の工程において非スパイラル形状の２つの電極を形
成することにより上述したＬＣ素子が完成する。また、
必要に応じてその後の工程で非スパイラル形状の２つの
電極のそれぞれに接続される配線層が形成される。

【００５０】このように、上述したＬＣ素子は一般的な
半導体製造技術を応用することにより製造することがで
き、小型化あるいは低コスト化が可能であるとともに、
複数個同時に大量生産することも可能となる。

【００５１】

【実施例】以下、本発明を適用した一実施例のＬＣ素子
について、図面を参照しながら具体的に説明する。

【００５２】第１実施例 図１は、本発明を適用した第１実施例のＬＣ素子の平面
図である。また、図２は図１のＡ−Ａ線拡大断面図であ
る。

【００５３】これらの図に示すように、本実施例のＬＣ
素子１００は、半導体基板であるｐ型シリコン基板（ｐ
−Ｓｉ基板）２４の表面付近に形成された蛇行形状のｎ
⁺ 領域２２と、さらにその一部に形成された蛇行形状の
ｐ⁺ 領域２０とを含んでおり、これらのｎ⁺ 領域２２と
ｐ⁺ 領域２０とがｐｎ接合層２６を形成している。ま
た、上述したｐ−Ｓｉ基板２４に比べて、ｎ⁺ 領域２２
およびｐ⁺ 領域２０のそれぞれは不純物濃度が高目に設
定されており、このｐ−Ｓｉ基板２４とｎ⁺ 領域２２と
の間に逆バイアス電圧を印加することによりアイソレー
ション領域として機能するようになっている。実際は、
後述するアース電極１８とｐ−Ｓｉ基板２４とを同電位
とすることにより確実に逆バイアスの電圧を印加すれば
よい。

【００５４】また、本実施例のＬＣ素子１００は、上述
したｎ⁺ 領域２２の表面側であって、このｎ⁺ 領域２２
に沿った位置に蛇行形状の第１の電極１０が形成されて
いる。同様に、ｐ⁺ 領域２０の表面側であって、ｐ⁺ 領
域２０に沿った位置に第２の電極１２が形成されてい
る。そして、第１の電極１０の両端には２つの入出力電
極１４，１６が接続されている。第２の電極１２の一方
端（例えば入出力電極１４側）にはアース電極１８が設
けられている。このように、第１及び第２の電極１０，
１２に対する入出力電極１４，１６あるいはアース電極
１８の取り付けは、図１に示すように薄いｎ⁺ 領域２２
あるいはｐ⁺ 領域２０を傷付けないように能動領域の外
側で行われる。

【００５５】図３は、蛇行形状の電極によって形成され
るインダクタの原理を示す図である。同図に示すよう
に、凹凸状に屈曲した蛇行形状を有する電極１０あるい
は１２に一方向の電流を流した場合には、隣接する凹凸
部分で向きが反対となるような磁束が交互に発生し、あ
たかも１／２ターンのコイルが直列に接続された状態に
なる。実際に、蛇行形状の電極と渦巻き形状の電極とを
比較すると、電極の幅および隣接する電極の間隔を同一
にしたときには、同じ面積に形成することができる電極
の長さは、蛇行形状の電極の方が渦巻き形状の電極より
も長くなり、インダクタンスの値にはあまり差がないこ
とが確認されている。

【００５６】また、渦巻き形状の電極にした場合には、
電極の両端部の内の一方が中心部に位置し、他方が周辺
部に位置するのに対し、蛇行形状の電極では電極の両端
が周辺部に位置するので、端子を設けたり他の回路素子
と接続する際に好都合である。

【００５７】このような構造を有する本実施例のＬＣ素
子１００は、蛇行形状を有している第１及び第２の電極
１０，１２がそれぞれインダクタ導体として機能するこ
とになる。また、第１及び第２の電極１０，１２のそれ
ぞれに電気的に接続されたｐｎ接合層２６が逆バイアス
の状態で使用されると蛇行形状のキャパシタとして機能
する。したがって、第１及び第２の電極１０，１２によ
り形成されるインダクタとｐｎ接合層２６によって形成
されるキャパシタが分布定数的に存在するＬＣ素子１０
０となる。

【００５８】図４は、本実施例のＬＣ素子１００の等価
回路を示す図である。同図（Ａ）に示すように、蛇行形
状を有する第１の電極１０がインダクタンスＬ１を有す
るインダクタとして機能し、一方の入出力電極１４から
入力された信号がこの第１の電極１０を介して伝搬され
他方の入出力電極１６から出力される。また、蛇行形状
を有する第２の電極１２がインダクタンスＬ２を有する
インダクタとして機能し、一方端に設けられたアース電
極１８が接地され、あるいは固定電位Ｅの電源に接続さ
れて使用される。

【００５９】このような接続状態において、入出力電極
１４に入力される電圧レベルをアース電極１８の電圧レ
ベル（０Ｖあるいは固定電位Ｅ）よりも高く設定した場
合には、ｎ⁺ 領域２２とｐ⁺ 領域２０とからなるｐｎ接
合層２６に逆バイアス電圧がかかるため、このｐｎ接合
層２６がキャパシタタンスＣを有するキャパシタとして
機能する。また、このキャパシタは第１の電極１０と第
２の電極１２との全長にわたって分布定数的に形成され
ており、従来の集中定数型のＬＣ素子にはない優れた減
衰特性を発揮することができる。

【００６０】また、図４（Ｂ）は、ｐｎ接合層２６に強
制的に逆バイアス電圧を印加したものであり、これによ
り確実にｐｎ接合層２６をキャパシタとして動作させる
ことができる。具体的には、入出力電極１４とアース電
極１８との間に所定の逆バイアス電圧を印加するための
バイアス用電源２８を接続するとともに、入力信号の中
の直流成分のみを除去するためのコンデンサ３０を入出
力電極１４側に接続する。このような回路を付加するこ
とにより、ｐｎ接合層２６に対して一定の逆バイアス電
圧を常に印加することができるとともに、この逆バイア
ス電圧に重畳された信号を本実施例のＬＣ素子１００に
入力することができる。

【００６１】なお、入出力電極１６から出力される信号
には逆バイアス電圧が加わっているため、さらにその外
側にコンデンサ３２を接続することにより、直流成分で
あるこの逆バイアス電圧分を除去することが望ましい。

【００６２】また、図４（Ｃ）は、上述したバイアス用
電源２８に代えて、逆バイアスの電圧レベルを任意に変
更することができる可変バイアス用電源３４を接続した
ものである。一般に、ｐｎ接合層２６に印加される逆バ
イアス電圧の大小に応じてｐｎ接合面に生じる空乏層の
幅が変化するため、これにともないキャパシタンスＣも
変動する。したがって、２つの入出力電極１４，１６を
介してｐｎ接合層２６に印加される逆バイアス電圧を変
えることにより、分布定数的に存在するキャパシタンス
Ｃを任意に変化させ、ＬＣ素子１００全体としての減衰
特性を調整あるいは変更することができる。

【００６３】図５は、本実施例のＬＣ素子１００の製造
工程を示す図であり、図１のＢ−Ｂ線断面の各製造工程
毎の状態が示されている。

【００６４】（1)エピタキシャル層の成長：まず最初
に、ｐ−Ｓｉ基板２４（ウエハ）表面の酸化膜を除去し
た後に、ｐ−Ｓｉ基板２４の表面全体にｎ⁺ 形エピタキ
シャル層２５を成長させる（同図（Ａ））。

【００６５】（2)アイソレーション領域の形成：次に、
図１に示したｎ⁺ 領域２２及びｐ⁺ 領域２０を除く領域
をアイソレーション領域とするために、ｐ形不純物の拡
散あるいはイオン注入を行なう。

【００６６】具体的には、まずエピタキシャル層２５の
表面を熱酸化して酸化膜７０を形成する。そして、フォ
トリソグラフィによってｐ領域を形成すべき位置の酸化
膜７０を除去した後に、ｐ形不純物を熱拡散あるいはイ
オン注入により選択的に添加することにより、ｐ領域が
選択的に形成される。このようにして形成されたｐ領域
は、ｐ−Ｓｉ基板２４の一部となってアイソレーション
領域を形成する（同図（Ｂ））。

【００６７】このようにしてアイソレーション領域の形
成が行われた結果、残されたエピタキシャル層２５によ
って蛇行形状のｎ⁺ 領域２２が形成される。

【００６８】（3)ｐｎ接合層の形成：次に、蛇行形状に
形成されたｎ⁺ 領域２２の一部にｐ形不純物を熱拡散あ
るいはイオン注入により導入することにより、蛇行形状
のｐ⁺ 領域２０を形成する。

【００６９】具体的には、まずｎ⁺ 領域２２を含むｐ−
Ｓｉ基板２４の表面を熱酸化して酸化膜７２を形成す
る。そして、フォトリソグラフィによってｐ⁺ 領域２０
を形成すべき位置の酸化膜７２を除去した後に、ｐ形不
純物を熱拡散あるいはイオン注入により選択的に添加す
ることにより、ｐ⁺ 領域２０が選択的に形成される。

【００７０】このｐ⁺ 領域２０は、先に形成されたｎ⁺
領域２２中に形成する必要があるため、既に導入されて
いるｎ形不純物の量以上のｐ形不純物を添加することに
より、ｐ⁺ 領域２０が形成される（同図（Ｃ））。

【００７１】このようにして、ｎ⁺ 領域２２とｐ⁺ 領域
２０とからなる蛇行形状のｐｎ接合層２６が形成され
る。

【００７２】（4)スパイラル電極の形成：次に、熱酸化
により表面に酸化膜７４を形成した後にフォトリソグラ
フィによってｎ⁺ 領域２２とｐ⁺ 領域２０のそれぞれの
表面に蛇行形状の孔あけを行ない、その後この蛇行形状
に孔あけされた部分に、例えばアルミニウムや銅あるい
は金等を蒸着することにより第１及び第２の電極１０，
１２を形成する（同図（Ｄ））。また、その後２つの入
出力電極１４，１６及びアース電極１８のそれぞれをア
ルミニウム等の蒸着により形成する。

【００７３】最後に、全面にＰ−ガラスを付着させた
後、加熱して平坦な表面を形成することによりＬＣ素子
１００が完成する。

【００７４】本実施例のＬＣ素子１００を製造する工程
は、基本的には通常のバイポーラトランジスタあるいは
ダイオードを製造する工程と類似しており、ｐｎ接合層
２６やその間のアイソレーション領域の形状等が異なる
ものである。したがって、一般のバイポーラトランジス
タを製造する工程においてフォトマスクの形状を変更す
ることにより対応することができ、製造が容易になると
ともに小型化にも適している。また、一般のバイポーラ
トランジスタやＭＯＳ−ＦＥＴ等の半導体部品と同一基
板上に形成することが可能であり、ＩＣやＬＳＩの一部
として形成することができる。しかも、ＩＣやＬＳＩの
一部として形成した場合には、後工程における部品の組
み付け作業を省略することができる。

【００７５】なお、上述した本実施例の製造工程におい
ては、最初にエピタキシャル成長によりｎ⁺ 領域を表面
全体に形成した後にアイソレーションを行なう場合を例
にとり説明したが、ｐ−Ｓｉ基板２４の表面に酸化膜を
形成した後にフォトリソグラフィにより蛇行形状のｎ⁺
領域２２に対応する窓あけを行ない、この部分に熱拡散
あるいはイオン注入によりｎ形不純物を導入することに
よりｎ⁺ 領域２２を形成した後に、同様の方法により直
接的にｐ⁺ 領域２０を形成してもよい。また、ｐｎ接合
層を形成する方法については、一般的な半導体製造技術
を用いることができる。

【００７６】このように、本実施例のＬＣ素子１００
は、第１及び第２の電極１０，１２のそれぞれがインダ
クタを形成するとともに、これらの電極に沿って形成さ
れた蛇行形状のｐｎ接合層２６が逆バイアスで使用され
ることによりキャパシタとして機能する。しかも、第１
及び第２の電極１０，１２の全長にわたってｐｎ接合層
２６が形成されているため、第１及び第２の電極１０，
１２に形成されるインダクタンスＬ１，Ｌ２とｐｎ接合
層２６によって形成されるキャパシタンスＣとが分布定
数的に存在する。

【００７７】したがって、第２の電極１２の一方端に設
けられたアース電極１８を接地あるいは固定電位に接続
するとともに、第１の電極１０を信号の入出力路として
用いた場合には、入力された信号に対して広い帯域で良
好な減衰特性を有するＬＣ素子となる。

【００７８】また、上述したようにこのＬＣ素子１００
は、一般のバイポーラトランジスタ等の製造技術を応用
して製造することができるため、製造が容易であり小型
化等にも適している。また、半導体基板の一部としてこ
のＬＣ素子を製造した場合には他の部品との配線も同時
に行なうことができ、後工程における組み付け作業等が
不要となる。

【００７９】また、本実施例のＬＣ素子１００は、ｐｎ
接合層２６に加える逆バイアス電圧の値を変えることに
より、分布定数的に形成されるキャパシタの容量Ｃを可
変に制御することができ、ＬＣ素子１００の全体の周波
数特性を調整あるいは変更することができる。

【００８０】なお、上述した第１実施例は、第１の電極
１０を信号の入出力路として用いたが、第２の電極１２
を信号の入出力路として用いるようにしてもよい（この
点は後述する各実施例についても同様である）。すなわ
ち、第２の電極１２の両端に入出力電極１４，１６を接
続することによりこの第２の電極１２を信号の入出力路
として用いるとともに、第１の電極１０の一方端にアー
ス電極１８を接続し、このアース電極１８を接地あるい
は固定電位に接続する。

【００８１】また、図６は第２の電極１２をｐ−Ｓｉ基
板２４の反対の面（裏面）側に第１の電極１０にほぼ対
向するように配置した場合の変形例を示す図である。ま
た、図７は図６のＡ−Ａ線拡大断面を示す図であり、図
２に対応するものである。このように、蛇行形状の２つ
の電極１０，１２をｐｎ接合層２６を介してほぼ対向さ
せて配置した場合であっても、図１および図２に示した
ＬＣ素子１００と同様に、第１および第２の電極１０，
１２のそれぞれがインダクタとして機能するとともに、
これらの間には分布定数的にキャパシタが形成されるこ
とに変わりはなく、良好な周波数特性を有するとともに
製造容易等の利点を有することになる。特に、このよう
に第１および第２の電極１０，１２をほぼ対向させる場
合には、図１に示したようにほぼ同一面内に平行に配置
した場合に比べて、実装面積を小さくできる利点もあ
る。

【００８２】ところで、図７に断面構造を示すＬＣ素子
においては、ｐｎ接合層２６全体が大きな対向電極（ｎ
領域２３とｐ領域２１のそれぞれが対向電極に相当す
る）を有する１つのキャパシタと考えられる。しかし、
一般にｎ領域２３とｐ領域２１のそれぞれは第１および
第２の電極１０，１２に比べて比抵抗が大きいため、第
１および第２の電極１０，１２間に交流信号を流した場
合には、対向する第１および第２の電極１０，１２間の
蛇行形状のキャパシタを介してのみ交流信号が流れ、第
１および第２の電極１０，１２の隣接する蛇行部分間に
形成されるキャパシタにはほとんど交流信号が流れな
い。したがって、第１および第２の電極１０，１２間の
対向して配置される部分同士以外のｐｎ接合層２６はキ
ャパシタとして機能することはなく、第１および第２の
電極１０，１２の対向部分のみがキャパシタとして機能
することになる。

【００８３】第２実施例 次に、本発明の第２実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【００８４】上述した第１実施例のＬＣ素子１００は、
蛇行形状の第１及び第２の電極１０，１２がほぼ全長に
わたって平行に、すなわちほぼ同一の長さに形成された
ものであるが、本実施例のＬＣ素子２００は、図１に示
した第２の電極１２を約半分の長さにするとともに、こ
れに対応するｐｎ接合層２６も約半分の長さにした点に
特徴がある。

【００８５】図８は、第２実施例のＬＣ素子２００の平
面図である。図８に示すように第２の電極１２及び対応
するｐｎ接合層２６を部分的に省略した場合であって
も、短くなった第２の電極１２により形成されるインダ
クタと、短くなったｐｎ接合層２６により形成されるキ
ャパシタとが分布定数的に形成されるため、図１に示し
たＬＣ素子１００と同様に良好な減衰特性を有すること
になる。

【００８６】図９は、本実施例のＬＣ素子２００の等価
回路を示す図である。同図（Ａ）に示すように、第２の
電極１２の蛇行数が少くなった分だけインダクタンスＬ
３も小さくなり、これに対応して分布定数的に存在する
キャパシタンスＣ１も小さくなる。

【００８７】また、同図（Ｂ）及び同図（Ｃ）に示すよ
うに、入出力電極１４とアース電極１８との間にバイア
ス用電源２８あるいは可変バイアス用電源３４とともに
コンデンサ３０を接続することにより、ｐｎ接合層２６
の逆バイアスを確実に実現することができるとともに、
この逆バイアス電圧の値を可変に制御することにより特
性値が変更できる点は上述した第１実施例と同様であ
る。

【００８８】このように、本実施例のＬＣ素子２００
は、一方が短い第１及び第２の電極１０，１２ととも
に、これらの間にｐｎ接合層２６を形成することにより
インダクタとキャパシタとが分布定数的に存在し、良好
な減衰特性を持った素子として機能することができる。
また、ＬＣ素子２００を半導体製造技術を利用して製造
できる点や、ＬＳＩ等の一部として形成することができ
るとともにこの場合には後工程における配線処理を省略
できる等については上述した第１実施例のＬＣ素子１０
０と同じである。

【００８９】図１０は、第２の電極１２をｐ−Ｓｉ基板
２４の反対の面側に第１の電極１０にほぼ対向するよう
に配置した場合の変形例を示す図である。同図に示すよ
うに、蛇行形状で長さが異なる第１および第２の電極１
０，１２をほぼ対向させて配置した場合であっても、図
８に示したＬＣ素子２００と同様に、第１および第２の
電極１０，１２のそれぞれがインダクタとして機能する
とともに、これらの間に分布定数的にキャパシタが形成
されることに変わりはなく、良好な周波数特性を有する
とともに製造容易等の利点を有することになる。

【００９０】第３実施例 次に、本発明の第３実施例のＬＣ素子３００について図
面を参照しながら具体的に説明する。

【００９１】上述した第１実施例のＬＣ素子１００及び
第２の実施例のＬＣ素子２００は、３端子型のノーマル
モード型素子として機能するものであるが、本実施例の
ＬＣ素子３００は、４端子型のコモンモード型素子とし
て機能するよう形成されている点に特徴がある。

【００９２】図１１は、第３実施例のＬＣ素子の平面図
である。同図に示すように、第３実施例のＬＣ素子３０
０は、蛇行形状の第２の電極１２の両端に入出力電極３
６，３８が設けられており、この点が図１に示したＬＣ
素子１００と異なっている。

【００９３】図１２は、第３実施例のＬＣ素子の等価回
路を示す図である。同図（Ａ）に示すように、２つの入
出力電極１４，１６の間に形成された第１の電極１０が
インダクタンスＬ１を有するインダクタとして機能する
とともに、２つの入出力電極３６，３８間に形成された
第２の電極１２がインダクタンスＬ２を有するインダク
タとして機能する。しかも、これら２つのインダクタの
間には、第１実施例のＬＣ素子１００と同様にキャパシ
タンスＣを有するキャパシタがｐｎ接合層２６により分
布定数的に形成される。

【００９４】このように、本実施例のＬＣ素子３００
は、第１の電極１０のみならず第２の電極１２の両端に
も２つの入出力電極３６，３８を設けることにより、良
好な減衰特性をもった４端子コモンモード型素子として
機能することができる。

【００９５】また、ｐｎ接合層２６は、第２の電極１２
に対して第１の電極１０の相対的電位が高い逆バイアス
のときにキャパシタとして動作するため、上述した４端
子コモンモード素子として動作させるためには、第１の
電極１０側に入力する信号レベルを第２の電極１２側に
入力する信号レベルよりも高く設定する必要がある。

【００９６】図１２（Ｂ）は、第１及び第２の電極１
０，１２間に強制的に逆バイアス電圧を印加するように
したものであり、この逆バイアス電圧の印加はバイアス
用電源２８により行われる。また、本実施例のＬＣ素子
３００においては入出力電極１４及び３６の両方に対し
て信号が入力されるため、第１実施例で用いたコンデン
サ３０の他にコンデンサ４０を入出力電極３６側に接続
する。

【００９７】このように、２つのコンデンサ３０，４０
を用いることにより２つの入出力電極１４，３６のそれ
ぞれに入力される信号からは直流成分が取り除かれ、そ
れぞれの信号の交流成分のみがバイアス用電源２８から
印加される逆バイアス電圧に重畳されて本実施例のＬＣ
素子３００に入力されるようになる。

【００９８】したがって、本実施例のＬＣ素子３００
は、ｐｎ接合層２６に対して確実に逆バイアス電圧を印
加することができ、インダクタとともにキャパシタが分
布定数的に形成される。これにより、良好な減衰特性が
得られる。

【００９９】また、図１２（Ｃ）は、同図（Ｂ）のバイ
アス用電源２８を可変バイアス用電源３４に置き換えた
ものである。すなわち、可変バイアス用電源３４により
逆バイアス電圧を可変に設定することができ、これによ
りｐｎ接合層２６が有するキャパシタンスＣの変更、す
なわちＬＣ素子３００全体の特性値の変更が可能とな
る。

【０１００】図１３は、第２の電極１２をｐ−Ｓｉ基板
２４の反対の面側に第１の電極１０にほぼ対向するよう
に配置した場合の変形例を示す図である。同図に示すよ
うに、蛇行形状の第１および第２の電極１０，１２をほ
ぼ対向させて配置した場合であっても、図１１に示した
ＬＣ素子３００と同様に、第１および第２の電極１０，
１２のそれぞれがインダクタとして機能し、これらの間
に分布定数的にキャパシタが形成される４端子コモンモ
ード型素子とすることができ、良好な周波数特性を有す
るとともに製造容易等の利点を有することになる。

【０１０１】第４実施例 次に、本発明の第４実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【０１０２】上述した各実施例のＬＣ素子１００，２０
０，３００のそれぞれは、第２の電極１２を１本の導体
で形成していたが、本実施例のＬＣ素子４００はこの第
２の電極１２を複数の（例えば２本の）分割電極片１２
−１，１２−２に分割した点に特徴がある。

【０１０３】図１４は、第４実施例のＬＣ素子の平面図
である。同図に示すように、第４実施例のＬＣ素子４０
０は、図１に示したＬＣ素子１００に用いられている第
２の電極１２を２本の分割電極片１２−１，１２−２に
置き換えた構造を有している。全体として蛇行形状を有
するこれらの分割電極片１２−１，１２−２のそれぞれ
には、アース電極１８が接続されており、２つのアース
電極１８を接地することにより、各分割電極片１２−
１，１２−２のそれぞれによって形成されるインダクタ
の一方端が接地される。あるいは、２つのアース電極１
８を固定電位の電源に接続することにより、各分割電極
片１２−１，１２−２のそれぞれによって形成されるイ
ンダクタの一方端がこの固定電位となる。

【０１０４】図１５は、第４実施例のＬＣ素子４００の
等価回路を示す図である。同図（Ａ）に示すように、第
１の電極１０の全体がインダクタンスＬ１を有するイン
ダクタとして機能するとともに、各分割電極片１２−
１，１２−２のそれぞれがインダクタンスＬ３，Ｌ４を
有するインダクタとして機能する。そして、第１の電極
１０と２つの分割電極片１２−１，１２−２とそれぞれ
の間にあるｐｎ接合層２６とがキャパシタンスＣ２，Ｃ
３を有するキャパシタとして機能し、しかもこれらのキ
ャパシタが分布定数的に形成される。

【０１０５】また、図１５（Ｂ）及び同図（Ｃ）には、
強制的な逆バイアス電圧あるいは可変に設定可能な逆バ
イアス電圧を印加する場合の回路が示されている。これ
らの図は、図４（Ｂ）及び（Ｃ）に対応するものであ
り、このような回路構成とすることにより、ｐｎ接合層
２６を確実にキャパシタとして動作させることができ、
あるいはこのキャパシタの容量を変えることによりＬＣ
素子４００全体としての特性を変更することができる。

【０１０６】本実施例のＬＣ素子４００においては、各
分割電極片１２−１，１２−２の自己インダクタンスＬ
３，Ｌ４が小さくなる。したがって、これらの自己イン
ダクタンスによるＬＣ素子４００全体の特性への影響は
小さくなり、第１の電極１０が有するインダクタンスＬ
１と分布定数的に形成されるキャパシタンスＣ２，Ｃ３
とによってＬＣ素子全体の特性がほぼ決定されることに
なる。

【０１０７】なお、上述した本実施例のＬＣ素子４００
は、第２の電極１２を２分割したが、３以上の数に分割
するようにしてもよく、分割数を増すことによりそれぞ
れの分割電極片の自己インダクタンスがさらに小さくな
る。

【０１０８】図１６は、２本の分割電極片１２−１，１
２−２をｐ−Ｓｉ基板２４の反対の面側に第１の電極１
０にほぼ対向するように配置した場合の変形例を示す図
である。同図に示すように、蛇行形状の第１の電極１０
と２本の分割電極片１２−１，１２−２とをほぼ対向さ
せて配置した場合であっても、図１４に示したＬＣ素子
４００と同様に、第１の電極１０および各分割電極片１
２−１，１２−２のそれぞれがインダクタとして機能す
るとともに、これらの間に分布定数的にキャパシタが形
成されることに変わりはなく、良好な周波数特性を有す
るとともに製造容易等の利点を有することになる。

【０１０９】第５実施例 次に、本発明の第５実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【０１１０】一般に、導電体は渦巻き形状とすることに
より所定のインダクタンスを有するインダクタ導体とし
て機能する。また、上述したように電極１０，１２を蛇
行形状とした場合であっても所定のインダクタンスを有
するインダクタ導体として機能する。ところが、入力さ
れる信号の周波数帯域を高周波に限った場合には、渦巻
き形状や蛇行形状以外の形状、極端な場合には直線形状
であってもインダクタンス成分を有するインダクタ導体
として機能する。本実施例のＬＣ素子は、このような点
に着目して、電極１０等を蛇行形状以外の形状に形成し
た点に特徴がある。

【０１１１】図１７および図１８は、第１および第２の
電極１０，１２のそれぞれを直線形状とした本実施例の
ＬＣ素子の平面図である。

【０１１２】図１７（Ａ）は上述した図１に対応してお
り、第１および第２の電極１０，１２の長さがほぼ等し
く、しかもほぼ平行に形成された３端子型のＬＣ素子が
示されている。同図（Ｂ）は図８に対応しており、第２
の電極１２が第１の電極１０の一部に対応して設けられ
たＬＣ素子が示されている。

【０１１３】図１８（Ａ）は図１１に対応しており、第
２の電極１２の両端のそれぞれに入力電極３６，３８を
設けて４端子のコモンモード型素子とした場合が示され
ている。同図（Ｂ）は図１４に対応しており、第２の電
極１２側を２本の分割電極片１２−１，１２−２に分割
したＬＣ素子が示されている。

【０１１４】上述した図１７および図１８には、第１の
電極１０と第２の電極１２とが同一面内に形成されたＬ
Ｃ素子が示されているが、図６等に示したように第１の
電極１０と第２の電極１２とをｐｎ接合層２６を挟んで
ほぼ対向するように配置する場合についても同様であ
る。

【０１１５】図１９は、第１および第２の電極１０，１
２を曲線形状とした場合のＬＣ素子の平面図であり、曲
率半径が大きな曲線形状の場合が示されている。２つの
入出力電極１４，１６を直線で結んだ位置に他の部品等
を配置しなければならない場合には、同図に示すように
第１および第２の電極１０，１２を曲線形状とすればよ
い。

【０１１６】図２０は、第１および第２の電極１０，１
２を波形形状とした場合のＬＣ素子の平面図である。こ
のＬＣ素子は、図１等に示した蛇行形状ほどではない
が、第１および第２の電極１０，１２を直線形状あるい
は曲率半径の大きな曲線形状とした場合に比べると大き
なインダクタンスを有することになる。

【０１１７】図２１は、第１および第２の電極１０，１
２を１周に満たない周回形状とした場合のＬＣ素子の平
面図である。同図に示すように、第１および第２の電極
１０，１２をほぼ周回形状に形成することにより、小さ
なインダクタンスを有するＬＣ素子を形成することがで
きる。また、第１および第２の電極１０，１２の一方端
あるいは両端を部分的に折り返すことにより、第１の電
極１０等が発生する磁束を部分的に打ち消してインダク
タンスを減らし、ＬＣ素子全体のインダクタンス、すな
わち周波数特性を調整することができる。

【０１１８】なお、上述した図１９〜図２１のそれぞれ
は、説明を簡単にするために、図１７（Ａ）に対応する
ＬＣ素子のみが示されているが、図１７（Ｂ），図１８
のそれぞれに対応するタイプおよび第１の電極１０と第
２の電極１２とをｐｎ接合層２６を挟んでほぼ対向する
ように配置するタイプについても同様に考えることがで
きる。

【０１１９】このように、図１７〜図２１に示したＬＣ
素子は、第１および第２の電極１０，１２を蛇行形状以
外の形状としたものであり、上述した第１実施例〜第４
実施例と同様に、良好な減衰特性を有する素子として機
能することができる。また、ｐｎ接合層２６に印加する
逆バイアス電圧を変えることにより分布定数的に形成さ
れるキャパシタのキャパシタンスも変わり、ＬＣ素子全
体の特性を可変に制御することができる点も上述した各
実施例と同じである。

【０１２０】その他の実施例 次に、本発明のその他の実施例に係るＬＣ素子につい
て、図面を参照しながら具体的に説明する。

【０１２１】図２２及び図２３は、化学液相法を用いて
端子付けを行なう場合の概略を示す図である。図２２
は、図１等に対応する本実施例のＬＣ素子５００の平面
図であり、同図に示すように、ＬＣ素子５００の第１及
び第２の電極１０，１２の両端には、入出力電極１４等
が設けられていない。このような形状を有する第１及び
第２の電極１０，１２を含む半導体基板を切り離した後
に、図２３に図２２のＣ−Ｃ線断面を示すように、個別
に切り離されたチップ（素子）の全表面に化学液相法に
より絶縁膜としてシリコン酸化膜４２を形成する。その
後、エッチングにより第１及び第２の電極１０，１２の
端部上のシリコン酸化膜４２を除去して孔をあけ、その
孔を半田４４で表面に盛り上がる程度に封じることによ
り、突出した半田４２をプリント配線基板のランド等と
直接接触させることができるので、表面実装に際して好
都合である。

【０１２２】なお、素子表面の保護膜に、合成樹脂等の
他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ
光線を利用してもよい。

【０１２３】図２４は、上述した各実施例のＬＣ素子１
００等をＬＳＩ等の一部として形成する場合の説明図で
ある。同図に示すように、半導体チップ４６上の各種信
号あるいは電源のライン４８に上述した各ＬＣ素子１０
０等を挿入する形で組み込む。特に、上述した各実施例
のＬＣ素子１００等は、半導体チップ４６上に各種回路
を形成する工程において同時に製造することができるた
め、後工程における配線処理等が不要になるといった利
点がある。

【０１２４】なお、図２４および後述する図２５〜図２
７においては、代表として第１実施例のＬＣ素子１００
を回路の一部に組み込んだ場合を描いてあるが、このＬ
Ｃ素子１００をＬＣ素子２００等に置き換えて考えるこ
とができることを言うまでもない。

【０１２５】図２５は、上述した各実施例のＬＣ素子１
００等の出力側にバッファを接続した例を示す図であ
る。同図（Ａ）は、バッファとしてＭＯＳ−ＦＥＴと抵
抗からなるソースホロワ回路５０を用いた場合を示して
いる。このソースホロワ回路５０を構成するＭＯＳ−Ｆ
ＥＴは、上述した各実施例のＬＣ素子とは若干異なる構
成を有するものの同一の半導体基板上に形成することが
可能であるため、ソースホロワ回路５０を含めた全体を
ＬＣ素子として一体的に形成することができる。

【０１２６】また、同図（Ｂ）は、バッファとして２つ
のバイポーラトランジスタと抵抗からなるエミッタホロ
ワ回路５２を用いた場合を示している。このエミッタホ
ロワ回路５２を構成するバイポーラトランジスタは、上
述した各実施例のＬＣ素子とと同じ構造を有しているた
め、このエミッタホロワ回路５２を含めた全体をＬＣ素
子として一体的に形成することができる。

【０１２７】なお、同図に示したＬＣ素子１００を第３
実施例のＬＣ素子３００に置き換える場合には、第１及
び第２の電極１０，１２の両方を信号入出力路として用
いるため、第２の電極１２の出力側にも上述したソース
ホロワ回路５０あるいはエミッタホロワ回路５２を接続
するようにする。

【０１２８】このように出力側にバッファを設けること
により、ＬＣ素子１００等によって比較的広帯域の周波
数成分が除去されるとともに、第１の電極１０等を介す
ることにより減衰した信号レベルが増幅によって復元さ
れ、ＳＮ比が良好な出力信号を得ることが可能となる。

【０１２９】図２６は、上述した各実施例のＬＣ素子の
出力側にレベル変換回路を接続した例を示す図である。
同図（Ａ）には、レベル変換回路として２つのエミッタ
ホロワ回路５４，５６を直列に接続した場合を示してい
る。同図（Ｂ）は、レベル変換回路として２つのソース
ホロワ回路５８，６０を直列に接続した場合を示してい
る。このように出力側にレベル変換回路を接続すること
により、ＬＣ素子の第１の電極１０等を介することによ
り減衰した信号レベルが増幅されるとともに、所定のレ
ベル変換あるいはレベル補正を容易に行なうことができ
る。

【０１３０】なお、これらのレベル変換回路を各実施例
のＬＣ素子と同一の半導体基板に一体的に形成すること
ができる点は、上述したバッファの場合と同じである。

【０１３１】また、第３実施例のＬＣ素子３００につい
ては、図２６（Ａ），（Ｂ）に示した回路を第２の電極
１２の出力側にも接続する点も上述したバッファの場合
と同じである。

【０１３２】図２７は、上述した各実施例のＬＣ素子１
００等を用いて電圧制御発振器（ＶＣＯ）を構成した場
合の一例を示す図である。同図に示すように、上述した
各実施例のＬＣ素子の出力側にアンプ６１を接続すると
ともに、このアンプ６１の出力をＬＣ素子の入力側に帰
還させる。このような帰還ループを形成することにより
発振動作が行われる。しかも、この発振周波数は入出力
電極１４側に外部から印加される制御用電圧を逆バイア
ス電圧として用いることにより、すなわちこれにともな
い分布定数的に存在するキャパシタンスを変更すること
により、一定範囲で任意に変えることができる。

【０１３３】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。

【０１３４】例えば、上述した各実施例においては、ｐ
ｎ接合層２６の表面に第１及び第２の電極１０，１２を
直接接触させて形成するようにしたが、これらの第１及
び第２の電極１０，１２の少くとも一方とｐｎ接合層２
６との間にＳｉＯ₂ 等の絶縁層６２を介在させるように
してもよい。

【０１３５】図２８は、同一面内に形成された第１及び
第２の電極１０，１２とｐｎ接合層２６との間の少くと
も一方に絶縁層６２を形成した場合の断面構造を示す図
である。同図（Ａ）は、２つの電極１０，１２の両方を
絶縁層６２を介して形成した場合であり、この場合には
ｐｎ接合層２６に直接逆バイアス電圧を印加するととも
に、第１の電極１０の一方端に設けられた入出力電極１
４に直接信号の入力を行なうことができる。すなわち、
絶縁層６２を介して配置された第１の電極１０とｎ+ 領
域２２との間、あるいは第２の電極１２とｐ+ 領域２０
との間がコンデンサとして機能することになり、上述し
た図４等に示したような直流成分除去のためのコンデン
サ３０が不要となる。

【０１３６】また、図２８（Ｂ）は、第２の電極１２側
のみに絶縁層６２を形成した場合を、同図（Ｃ）は反対
に第１の電極１０側のみに絶縁層６２を形成した場合を
それぞれ示している。これらの場合も、同図（Ａ）と同
様に、ｐｎ接合層２６に直接逆バイアス電圧を印加する
とともに、第１の電極１０の一方端側に設けられた入出
力電極１４に直接信号を入力することができる。

【０１３７】図２９は、ほぼ対向して配置された第１及
び第２の電極１０，１２とｐｎ接合層２６との間の少く
とも一方に絶縁膜６２を形成した場合の断面構造を示す
図である。同図（Ａ）は、２つの電極１０，１２の両方
を絶縁層６２を介して形成した場合であり、この場合に
はｐｎ接合層２６に直接逆バイアス電圧を印加するとと
もに、第１の電極１０の一方端に設けられた入出力電極
１４に直接信号の入力を行なうことができる。同図
（Ｂ）は、第２の電極１２側のみに絶縁層６２を形成し
た場合を、同図（Ｃ）は反対に第１の電極１０側のみに
絶縁層６２を形成した場合をそれぞれ示している。

【０１３８】また、上述した各実施例では、最後の工程
においてアルミニウム等の蒸着を行なうことにより第１
及び第２の電極１０，１２を形成するようにしたため、
これらの各電極１０，１２が図２に示すように突出した
断面形状となるが、エッチング等によりｐｎ接合層２６
の一部に蛇行形状の溝を形成することにより、図３０あ
るいは図３１に示すようにｐｎ接合層２６にこれら各電
極１０，１２を埋め込むようにしてもよい。このように
することにより、表面側に凹凸がなくほぼ平坦なＬＣ素
子を形成することができ、組み付け作業等が容易にな
る。

【０１３９】また、上述した各実施例においてはｐ−Ｓ
ｉ基板２４を含むｐｎｐ構造を利用してＬＣ素子の形成
を行なったが、同様にｎｐｎ構造とすることもできる。
図３２はｎｐｎ構造とした場合のＬＣ素子の部分的断面
を示す図である。このような構造とした場合には、ｐｎ
接合層に印加する逆バイアス電圧の極性を反対にする必
要がある。図３３は、このようにして印加する逆バイア
ス電圧の極性を反対にした場合の構成を示す図であり、
図４（Ｃ）に対応する回路が示されている。

【０１４０】また、上述した第１および第２の電極１
０，１２をｐｎ接合層２６を挟んでほぼ対向した位置に
配置した各実施例のＬＣ素子（図６に示したＬＣ素子１
００等）は、ｐ−Ｓｉ基板２４の全体をｎ領域２３とｐ
領域２１からなるｐｎ接合層２６とした場合を例にとり
説明したが、図３４に示すように、ｎ領域２３（あるい
はｐ領域２１でもよい）を第１の電極１０等に沿った蛇
行形状としてもよい。この場合には、蛇行形状に沿って
形成されたｎ領域２３とｐ領域２１との境界面（ｐｎ接
合面）に空乏層が生じて蛇行形状のキャパシタが形成さ
れることになるため、図７等に示した構造よりも確実に
蛇行形状のキャパシタを形成することができる。

【０１４１】また、実際にｐ−Ｓｉ基板２４の全体をｎ
領域２３とｐ領域２１からなるｐｎ接合層２６とする場
合には、ｐ−Ｓｉ基板２４の厚みをウエハの状態より薄
くする必要がある。また、一般にはｎ型ウエハの方が入
手し易いことを考慮して、図３５に示すような構造とし
てもよい。

【０１４２】すなわち、同図（Ａ）に示すように、ｎ−
Ｓｉ基板６４の表面にエピタキシャル成長等によりｐ領
域２１を形成した後にｎ−Ｓｉ基板６４の裏面側にエッ
チングを行い、このエッチングを行った部分に第１およ
び第２の電極１０，１２を形成する。また、同図（Ｂ）
に示すように、ｎ−Ｓｉ基板６４の表面側に順にｐ⁺領
域６６およびｎ⁺ 領域６８を形成した後にｎ−Ｓｉ基板
６４のエッチングを行い、このエッチングを行った部分
に第１および第２の電極１０，１２を形成する。また、
同図（Ｃ）に示すように、ｎ−Ｓｉ基板６４の一部に第
１の電極１０にほぼ沿うように蛇行形状のＰ⁺ 領域６６
を形成した後に、さらにその上に蛇行形状のｎ⁺ 領域６
８を形成し、その後ｎ−Ｓｉ基板６４の裏面側であって
第２の電極１２に対応する部分のエッチングを行い、こ
のエッチングを行った部分に第１および第２の電極１
０，１２を形成する。

【０１４３】また、上述した各実施例においては、ＬＣ
素子１００等をＬＳＩ等の一部として形成できる点を効
果としてあげたが、必ずしもＬＳＩ等の一部として形成
する必要はなく、半導体基板上にＬＣ素子１００等を形
成した後に入出力電極１４，１６及びアース電極１８の
それぞれに端子付けを行なって、あるいは図２２および
２３に示したような化学液相法を利用した端子付けを行
なって、単体の素子として形成するようにしてもよい。
この場合には、同一の半導体基板上に複数個のＬＣ素子
１００等を同時に形成し、その後半導体基板を切り離し
て各ＬＣ素子１００等に端子付けを行なうようにすれ
ば、容易に大量生産が可能となる。

【０１４４】また、上述した各実施例においては、入出
力電極１４，１６およびアース電極１８のそれぞれを第
１および第２の電極１０，１２の最端部に設けるように
したが、必ずしも最端部に設ける必要はなく、必要に応
じてその取り付け位置をずらすようにしてもよい。

【０１４５】また、上述した各実施例においては、第１
の電極の両端近傍であって隔たった位置に第１および第
２の入出力電極１４，１６を配置するようにしたが、第
１の電極１２の形状を工夫して２つの入出力電極１４，
１６を接近させて配置するようにしてもよい。

【０１４６】例えば、図３６に示すように、２つの入出
力電極１４，１６を隣接するように配置するとともに、
図１に示したＬＣ素子１００の第１および第２の電極１
０，１２の一方端を入出力電極１６に達するまで延長す
る。あるいは、図３７に示すように、２つの入出力電極
１４，１６を隣接するように配置するとともに、図１に
示したＬＣ素子１００の第１および第２の電極１０，１
２を蛇行形状を維持したまま折り返す。

【０１４７】このように、第１の電極１０（あるいは第
１および第２の電極１０，１２の両方）の形状を工夫す
ることにより、２つの入出力電極１４，１６の位置が接
近し、アース電極１８とこれら入出力電極１４，１６と
をほぼ同一位置に形成することができる。したがって、
端子付けに際しての配線を容易に行うことができ、製造
工程の簡略化が可能となる。

【０１４８】また、上述した各実施例のＬＣ素子１００
等は、逆バイアス電圧を変えることにより、分布定数的
に存在するキャパシタの容量も変わり、これによりＬＣ
素子としての周波数特性が可変に制御できるというもの
である。したがって、ＬＣ素子１００等を回路の一部と
して用いることにより、同調回路，変調回路，発振回
路，フィルタ等を容易に構成することができる。

【０１４９】また、上述した各実施例のＬＣ素子１００
等は、ｐ−Ｓｉ基板２４上にｐｎ接合層２６を形成する
場合を例にとり説明したが、ゲルマニウム等の他の種類
の半導体を用いた場合や、アモルファスシリコン等の非
晶質材料を用いる場合であってもよい。

【０１５０】

【発明の効果】上述したように、請求項１の発明によれ
ば、非スパイラル形状の２つの電極のそれぞれがインダ
クタとして機能するとともに、これら２つの電極間に形
成されたｐｎ接合層が分布定数的なキャパシタとして機
能し、入力された信号はこの分布定数的に形成されたイ
ンダクタおよびキャパシタを介して伝搬されるため、広
い帯域にわたり良好な減衰特性が得られる。また、半導
体基板上に非スパイラル形状のｐｎ接合層を形成すると
ともに、さらにその表面側に非スパイラル形状の２つの
電極を形成することにより製造することができ、製造が
非常に容易となる。また、このＬＣ素子は、半導体基板
上に形成されるため、ＩＣやＬＳＩの一部として形成す
ることも可能であり、このような部品の一部として形成
した場合には、後工程における部品の組み付け作業を省
略することができる。

【０１５１】また、請求項２の発明によれば、上述した
非スパイラル形状の２つの電極のいずれか一方を短く形
成しており、この場合であっても同様に、分布定数的に
インダクタとキャパシタとが形成されるため、広い帯域
にわたって良好な減衰特性を有するとともに、製造容易
及び基板の一部として形成することが可能となる。

【０１５２】また、請求項３の発明によれば、上述した
請求項１のＬＣ素子ではほぼ同一面内で平行に配置され
ていた非スパイラル形状の２つの電極を、半導体基板を
挟んでほぼ対向するように配置しており、これらの電極
がそれぞれインダクタとして機能し、これらの電極間に
はｐｎ接合層によって形成されるキャパシタが分布定数
的に存在する。したがって、このＬＣ素子は広い帯域に
わたって良好な減衰特性を有するとともに、製造容易及
び基板の一部として形成することが可能となる。

【０１５３】また、請求項４の発明によれば、上述した
請求項２のＬＣ素子ではほぼ同一面内で平行に配置され
ていた非スパイラル形状の２つの電極を、半導体基板を
挟んでほぼ対向するように配置しており、これらの電極
がそれぞれインダクタとして機能し、これらの電極間に
はｐｎ接合層によって形成されるキャパシタが分布定数
的に存在する。したがって、このＬＣ素子は広い帯域に
わたって良好な減衰特性を有するとともに、製造容易及
び基板の一部として形成することが可能となる。

【０１５４】また、請求項５〜８の発明によれば、上述
した電極の非スパイラル形状を具体的に蛇行形状，波形
形状，曲線形状，直線形状に特定しており、電極を蛇行
形状あるいは波形形状とした場合には、各凹凸部の１つ
１つが約１／２ターンのコイルとなってこれらが直列に
接続されるため、全体として所定のインダクタンスを有
することになる。特に、蛇行形状とすることにより、隣
接する電極を接近させることができるため、スペースの
有効利用を図ることができる。また、使用する周波数帯
域を高周波領域に限った場合には、電極を曲線形状ある
いは直線形状とした場合にも所定のインダクタンスを有
することになり、電極を蛇行形状等に形成した場合と同
様の動作を行わせることができる。

【０１５５】また、請求項９の発明によれば、上述した
非スパイラル形状の２つの電極のいずれか一方を複数の
電極片に分割するとともにこれらの一部を電気的に接続
して使用しており、この場合には、分割された各電極片
の自己インダクタンスが小さくてこれらによる影響が少
ない分布定数型のＬＣ素子を形成することができる。

【０１５６】また、請求項１０の発明によれば、上述し
た各ＬＣ素子の非スパイラル形状の電極のいずれか一方
の両端近傍に第１及び第２の入出力電極を設けるととも
に、非スパイラル形状の他方の電極の一方端近傍にアー
ス電極を設けることにより、第１及び第２の入出力電極
が設けられた側の非スパイラル形状の電極が信号入出力
路として使用される３端子型のＬＣ素子を容易に形成す
ることができる。

【０１５７】また、請求項１１の発明によれば、他方の
非スパイラル形状の電極の両端にも第３及び第４の入出
力電極を設けることにより、４端子コモンモード型のＬ
Ｃ素子を容易に形成することができる。

【０１５８】また、請求項１２の発明によれば、上述し
た非スパイラル形状の２つの電極のそれぞれに対して、
ｐｎ接合層に逆バイアスがかかるような電圧レベルの信
号を入力することにより、２つの電極間に分布定数的な
キャパシタを確実に形成することができる。

【０１５９】また、請求項１３の発明によれば、このｐ
ｎ接合層に対する逆バイアス電圧をバイアス回路によっ
て印加しているとともに直流成分除去回路が設けられて
おり、入力信号から直流成分が除去された信号がバイア
ス回路から印加される逆バイアス電圧に重畳されて入力
される。これにより、ｐｎ接合層を完全に逆バイアスで
用いることができ、非スパイラル形状の２つの電極間に
確実にキャパシタを形成することができる。

【０１６０】また、請求項１４の発明によれば、上述し
た非スパイラル形状の２つの電極の少なくとも一方とｐ
ｎ接合層との間に絶縁層を形成し、バイアス回路によっ
てｐｎ接合層に逆バイアス電圧を印加しており、この場
合もｐｎ接合層を確実にキャパシタとして動作させるこ
とができ、全体として広い帯域において良好な減衰特性
を有するＬＣ素子として動作する。また、この場合には
絶縁層によって非スパイラル形状の電極とｐｎ接合層と
が直流的に分離されているため、上述した請求項１３で
用いるような直流成分除去回路を省略することができ
る。

【０１６１】また、請求項１５の発明によれば、上述し
たバイアス回路によって印加する逆バイアス電圧を可変
に設定することができるため、非スパイラル形状の２つ
の電極間に形成されるキャパシタの容量を任意に変更す
ることができ、減衰特性を必要に応じて可変に制御する
ことができる。

【０１６２】また、請求項１６の発明によれば、上述し
た各請求項のＬＣ素子を基板の一部に、信号ラインある
いは電源ラインに挿入するように形成しており、これに
より、半導体基板上の他の部品と一体的に製造すること
ができ、製造が容易になるとともに後工程における部品
の組み付け作業が不要となる。

【０１６３】また、請求項１７の発明によれば、上述し
た請求項１〜９のいずれかのＬＣ素子を半導体基板上に
形成した後に化学液相法により全表面に絶縁膜を形成
し、その後、この絶縁膜の一部にエッチングやレーザ光
照射により孔をあけ、この孔に半田を盛ることにより端
子付けが行われる。したがって、表面実装型のＬＣ素子
を簡単に製造することができ、表面実装型とすることに
よりこのＬＣ素子の組み付け作業も容易となる。

【０１６４】また、請求項１８の発明によれば、上述し
た各ＬＣ素子一般的な半導体製造技術を応用することに
より製造することができ、小型化あるいは低コスト化が
可能であるとともに、複数個同時に大量生産することも
可能となる。

【図面の簡単な説明】

【図１】本発明を適用した第１実施例のＬＣ素子の平面
図である。

【図２】図１のＡ−Ａ線拡大断面図である。

【図３】蛇行形状の電極によって形成されるインダクタ
の原理を示す図である。

【図４】第１実施例のＬＣ素子の等価回路を示す図であ
る。

【図５】第１実施例のＬＣ素子の製造工程を示す図であ
る。

【図６】第１実施例の変形例を示す図である。

【図７】図６のＡ−Ａ線拡大断面を示す図である。

【図８】第２実施例のＬＣ素子の平面図である。

【図９】第２実施例のＬＣ素子の等価回路を示す図であ
る。

【図１０】第２実施例の変形例を示す図である。

【図１１】第３実施例のＬＣ素子の平面図である。

【図１２】第３実施例のＬＣ素子の等価回路を示す図で
ある。

【図１３】第３実施例の変形例を示す図である。

【図１４】第４実施例のＬＣ素子の平面図である。

【図１５】第４実施例のＬＣ素子の等価回路を示す図で
ある。

【図１６】第４実施例の変形例を示す図である。

【図１７】第５実施例のＬＣ素子の平面図である。

【図１８】第５実施例のＬＣ素子の平面図である。

【図１９】第５実施例の変形例を示す図である。

【図２０】第５実施例の変形例を示す図である。

【図２１】第５実施例の変形例を示す図である。

【図２２】化学液相法を用いて端子付けを行う場合の概
略を示す図である。

【図２３】化学液相法を用いて端子付けを行う場合の概
略を示す図である。

【図２４】ＬＣ素子をＬＳＩ等の一部として形成する場
合の説明図である。

【図２５】出力側にバッファを接続した例を示す図であ
る。

【図２６】出力側にレベル変換回路を接続した例を示す
図である。

【図２７】電圧制御発振器を構成した場合の一例を示す
図である。

【図２８】電極と半導体基板との間に絶縁層を形成した
場合の断面構造を示す図である。

【図２９】電極と半導体基板との間に絶縁層を形成した
場合の断面構造を示す図である。

【図３０】表面を平坦に形成した変形例を示す図であ
る。

【図３１】表面を平坦に形成した変形例を示す図であ
る。

【図３２】ｎｐｎ構造とした場合のＬＣ素子の断面を示
す図である。

【図３３】ｎｐｎ構造を有するＬＣ素子とバイアス印加
回路との接続状態を示す図である。

【図３４】蛇行形状のｐｎ接合層を形成した場合の変形
例を示す図である。

【図３５】エッチングを行って半導体基板の一部の厚み
を薄くした変形例を示す図である。

【図３６】入出力電極の位置を変更した変形例を示す図
である。

【図３７】入出力電極の位置を変更した変形例を示す図
である。

【符号の説明】

１０ 第１の電極 １２ 第２の電極 １４，１６ 入出力電極 １８ アース電極 ２０ ｐ⁺領域 ２２ ｎ⁺領域 ２４ ｐ−Ｓｉ基板 ２５ エピタキシャル層 ２６ ｐｎ接合層 ２８ バイアス用電源 ３０，３２ コンデンサ ３４ 可変バイアス用電源

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｐ 11/00 Ｈ０１Ｌ 27/04 Ｌ Ｈ０３Ｈ 7/34 Ｈ０１Ｆ 15/00 Ｄ Ｈ０３Ｋ 17/61 Ｈ０３Ｋ 17/60 Ｄ 19/003 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/822 H01L 27/04 H01P 1/00 H01P 9/00 H01P 11/00 H03H 7/34 H03K 17/61 H03K 19/003

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】 同一平面内であって、ほぼ平行で隣接し
   て配置された非スパイラル形状の２つの電極と、 前記２つの電極に沿った位置に形成され、これら２つの
   電極のいずれか一方にｐ領域が、他方にｎ領域が電気的
   に接続された非スパイラル形状のｐｎ接合層と、 を備え、前記２つの電極のそれぞれによって形成される
   インダクタと、これら２つの電極間の前記ｐｎ接合層に
   よって形成されるキャパシタとが分布定数的に存在し、
   前記２つの電極の少なくとも一方を信号入出力路として
   用いることを特徴とするＬＣ素子。
2. 【請求項２】 同一平面内であって、ほぼ平行で隣接し
   て配置された長さが異なる非スパイラル形状の２つの電
   極と、 前記２つの電極の短い方に沿った位置に形成され、前記
   ２つの電極のいずれか一方にｐ領域が、他方にｎ領域が
   電気的に接続された非スパイラル形状のｐｎ接合層と、 を備え、前記２つの電極のそれぞれによって形成される
   インダクタと、これら２つの電極間の前記ｐｎ接合層に
   よって形成されるキャパシタとが分布定数的に存在し、
   前記２つの電極の少なくとも一方を信号入出力路として
   用いることを特徴とするＬＣ素子。
3. 【請求項３】 請求項１、２のいずれかにおいて、 前記電極の形状は、蛇行形状、波形形状、曲線形状、直
   線形状のいずれかであることを特徴とするＬＣ素子。
4. 【請求項４】 請求項１〜３のいずれかにおいて、 前記２つの電極のいずれか一方を複数に分割し、あるい
   は前記２つの電極のいずれか一方とともに対応する前記
   ｐｎ接合層を複数に分割し、分割された複数の電極片の
   それぞれの一部を電気的に接続することを特徴とするＬ
   Ｃ素子。
5. 【請求項５】 請求項１〜４のいずれかにおいて、 非スパイラル形状の前記２つの電極のいずれか一方の両
   端近傍に設けられた第１及び第２の入出力電極と、 非スパイラル形状の前記２つの電極の他方の一端近傍に
   設けられたアース電極と、 を有し、前記第１及び第２の入出力電極のいずれか一方
   から信号を入力し、他方から信号を出力するとともに、
   前記アース電極を固定電位の電源に接続あるいは接地す
   ることを特徴とするＬＣ素子。
6. 【請求項６】 請求項１〜４のいずれかにおいて、 非スパイラル形状の前記２つの電極のいずれか一方の両
   端近傍に設けられた第１及び第２の入出力電極と、 非スパイラル形状の前記２つの電極の他方の両端近傍に
   設けられた第３及び第４の入出力電極と、 を有し、非スパイラル形状の前記２つの電極のそれぞれ
   を信号入出力路とするコモンモード型の素子として用い
   られることを特徴とするＬＣ素子。
7. 【請求項７】 請求項１〜６のいずれかにおいて、 非スパイラル形状の前記２つの電極に対して、前記ｐｎ
   接合層の逆バイアスの電圧レベルの信号の入力を行なう
   ことを特徴とするＬＣ素子。
8. 【請求項８】 請求項１〜６のいずれかにおいて、 前記ｐｎ接合層に所定の逆バイアス電圧を印加するバイ
   アス回路と、 入力信号から直流成分を除去した信号を非スパイラル形
   状の前記２つの電極の少なくとも一方に入力する直流成
   分除去回路と、 をさらに含むことを特徴とするＬＣ素子。
9. 【請求項９】 請求項１〜６のいずれかにおいて、 非スパイラル形状の前記２つの電極の少なくとも一方と
   前記ｐｎ接合層との間に絶縁層を形成するとともに、前
   記ｐｎ接合層に所定の逆バイアス電圧を印加するバイア
   ス回路を設けることを特徴とするＬＣ素子。
10. 【請求項１０】 請求項８、９のいずれかにおいて、 前記バイアス回路は前記ｐｎ接合層に印加する逆バイア
    ス電圧を変更可能であり、前記ｐｎ接合層に印加する逆
    バイアス電圧を変えることにより前記ｐｎ接合層が有す
    るキャパシタンスを任意に変更することを特徴とするＬ
    Ｃ素子。
11. 【請求項１１】 請求項１〜１０のいずれかのＬＣ素子
    を基板の一部として形成し、非スパイラル形状の前記２
    つの電極の少なくとも一方を信号ラインあるいは電源ラ
    インに挿入して一体成形したことを特徴とする半導体装
    置。
12. 【請求項１２】 半導体基板に、非スパイラル形状のｐ
    領域あるいはｎ領域を形成する第１の工程と、 前記第１の工程において形成されたｐ領域あるいはｎ領
    域の表面の一部に、反転層であるｎ領域あるいはｐ領域
    を形成することにより、非スパイラル形状のｐｎ接合層
    を形成する第２の工程と、 前記ｐｎ接合層の表面であって、ｐ領域及びｎ領域のそ
    れぞれに電気的に接続された非スパイラル形状の２つの
    電極を形成する第３の工程と、 非スパイラル形状の前記２つの電極のそれぞれに接続さ
    れる配線層を形成する第４の工程と、 を含むことを特徴とするＬＣ素子の製造方法。