JP3512472B2

JP3512472B2 - 正弦波発振回路

Info

Publication number: JP3512472B2
Application number: JP14859794A
Authority: JP
Inventors: 毅池田; 忠孝大江
Original assignee: Nigata Semitsu Co Ltd
Current assignee: NSC Co Ltd
Priority date: 1994-06-06
Filing date: 1994-06-06
Publication date: 2004-03-29
Anticipated expiration: 2019-03-29
Also published as: JPH07336138A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＣ共振を利用して所
定周波数の正弦波信号を得る正弦波発振回路に関する。

【０００２】

【従来の技術】従来から、通信等各種分野において正弦
波が使われており、この正弦波を得る発振回路も種々の
ものが知られている。例えば、高周波の正弦波を得るこ
とができる代表的な回路として、コルピッツ型やハート
レー型等の各種ＬＣ発振回路が知られている。

【０００３】これらの各種ＬＣ発振回路は、いずれも原
理的にはトランジスタ等の増幅器とＬＣ回路を組み合わ
せて構成されており、所望の発振周波数の正弦波を得る
ために各素子定数を決定する必要がある。

【０００４】

【発明が解決しようとする課題】ところで、従来の正弦
波発振回路は、ＬＣ回路を構成するインダクタとキャパ
シタとを個別に用意して組み合わせていたため、設計の
自由度が増す反面、設計者等が決定する素子定数が多く
て設計が複雑になる。特に、正弦波を使用する装置によ
っては、より少ない種類の部品を組み合わせるだけで簡
単に所望の発振周波数を有することができれば便利であ
る。

【０００５】また、ＬＣ回路を構成するインダクタはコ
アやボビンに巻線を施すものが多く、一般には集積化に
不向きである。ＬＣ回路を含む正弦波発振回路の全体を
ＩＣ化しようとした場合であっても、インダクタのみは
外付けしなければならないという不都合があり、回路全
体を半導体基板上に一体形成することができないという
問題があった。

【０００６】本発明は、このような点に鑑みて創作され
たものであり、その目的はより少ない種類の部品を組み
合わせて簡単に正弦波を発生させることができる正弦波
発振回路を提供することにある。

【０００７】また、本発明の他の目的は、回路全体を半
導体基板上に一体形成可能な正弦波発振回路を提供する
ことにある。

【０００８】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１の正弦波発振回路は、入力信号を増幅
するとともに位相反転を行う反転増幅器と、半導体基板
上にほぼ並行して形成されており、それぞれの一方端近
傍が電気的に接続されているとともにいずれか一方が信
号入出力路として使用される２本のインダクタ導体を有
し、これら２本のインダクタ導体による２本のインダク
タとそれらの間のキャパシタとが分布定数的に形成され
ているＬＣ素子と、を備え、前記反転増幅器の出力を前
記ＬＣ素子の信号入出力路として機能する一方のインダ
クタを介して入力側に帰還させ、前記信号入出力路とし
て機能しない他方のインダクタの他方端側を電気的に開
放することにより前記ＬＣ素子を共振回路として用いる
ことにより正弦波発振を行うことを特徴とする。

【０００９】請求項２の正弦波発振回路は、請求項１の
正弦波発振回路において、前記反転増幅器をインバータ
論理回路により構成することを特徴とする。

【００１０】請求項３の正弦波発振回路は、請求項１の
正弦波発振回路において、前記反転増幅器をソース接地
回路あるいはエミッタ接地回路により構成することを特
徴とする。

【００１１】請求項４の正弦波発振回路は、請求項１〜
３のいずれかの正弦波発振回路において、前記ＬＣ素子
は、同一平面内でほぼ同心状で隣接して配置されてお
り、前記２本のインダクタ導体として機能する渦巻き形
状の２つの電極と、前記半導体基板の表面近傍であって
前記２つの電極に沿った位置に形成され、これら２つの
電極のいずれか一方にｐ領域が、他方にｎ領域が電気的
に接続されており、逆バイアス電圧を印加することによ
り前記キャパシタとして動作する渦巻き形状のｐｎ接合
層と、を備えることを特徴とする。

【００１２】請求項５の正弦波発振回路は、請求項１〜
３のいずれかの正弦波発振回路において、前記ＬＣ素子
は、前記半導体基板を挟んでほぼ対向して配置されてお
り、前記２本のインダクタ導体として機能する渦巻き形
状の２つの電極と、前記半導体基板内であって前記２つ
の電極に挟まれた位置に形成され、これら２つの電極の
いずれか一方にｐ領域が、他方にｎ領域が電気的に接続
されており、逆バイアス電圧を印加することにより前記
キャパシタとして動作する渦巻き形状のｐｎ接合層と、
を備えることを特徴とする。

【００１３】請求項６の正弦波発振回路は、請求項１〜
３のいずれかの正弦波発振回路において、前記ＬＣ素子
は、同一平面内でほぼ平行に隣接して配置されており、
前記２本のインダクタ導体として機能する蛇行形状の２
つの電極と、前記半導体基板の表面近傍であって前記２
つの電極に沿った位置に形成され、これら２つの電極の
いずれか一方にｐ領域が、他方にｎ領域が電気的に接続
されており、逆バイアス電圧を印加することにより前記
キャパシタとして動作する蛇行形状のｐｎ接合層と、を
備えることを特徴とする。

【００１４】請求項７の正弦波発振回路は、請求項１〜
３のいずれかの正弦波発振回路において、前記ＬＣ素子
は、前記半導体基板を挟んで対向して配置されており、
前記２本のインダクタ導体として機能する蛇行形状の２
つの電極と、前記半導体基板内であって前記２つの電極
に挟まれた位置に形成され、これら２つの電極のいずれ
か一方にｐ領域が、他方にｎ領域が電気的に接続されて
おり、逆バイアス電圧を印加することにより前記キャパ
シタとして動作する渦巻き形状のｐｎ接合層と、を備え
ることを特徴とする。

【００１５】請求項８の正弦波発振回路は、請求項４〜
７のいずれかの正弦波発振回路において、前記２つの電
極のいずれか一方の長さを他方に比べて短く形成するこ
とを特徴とする。

【００１６】請求項９の正弦波発振回路は、請求項４〜
８のいずれかの正弦波発振回路において、前記他方のイ
ンダクタとして機能する前記２つの電極の一方を複数に
分割し、あるいは前記他方のインダクタとして機能する
前記２つの電極の一方とともに対応する前記ｐｎ接合層
を複数に分割し、各分割片の一方端側を相互に接続し、
他方端側を電気的に開放することを特徴とする。

【００１７】請求項１０の正弦波発振回路は、請求項４
〜９のいずれかの正弦波発振回路において、前記ｐｎ接
合層に印加する逆バイアス電圧を変更することにより、
前記ＬＣ素子内に分布定数的に形成されるキャパシタの
容量値を変えることを特徴とする。

【００１８】請求項１１の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、ＭＯＳ構造におけるゲートを形成する渦巻き形状
の電極と、前記渦巻き形状の電極と前記半導体基板との
間に形成された絶縁層と、前記半導体基板内にあって、
前記渦巻き形状の電極に対応して形成されるチャネルの
両端付近に形成されてソースおよびドレインとして機能
する第１および第２の拡散領域と、を備え、前記渦巻き
形状の電極とこれに対応して形成されるチャネルのそれ
ぞれが前記２本のインダクタ導体として機能するととも
に、前記チャネルを前記信号入出力路として使用するこ
とを特徴とする。

【００１９】請求項１２の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、ＭＯＳ構造におけるゲートを形成する渦巻き形状
の電極と、前記渦巻き形状の電極と前記半導体基板との
間に形成された絶縁層と、前記半導体基板内にあって、
前記渦巻き形状の電極に対応して形成されるチャネルの
一方端付近に形成されてソースあるいはドレインとして
機能する第１の拡散領域と、を備え、前記渦巻き形状の
電極とこれに対応して形成されるチャネルのそれぞれが
前記２本のインダクタ導体として機能するとともに、前
記渦巻き形状の電極を前記信号入出力路として使用する
ことを特徴とする。

【００２０】請求項１３の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、ＭＯＳ構造におけるゲートを形成する蛇行形状の
電極と、前記蛇行形状の電極と前記半導体基板との間に
形成された絶縁層と、前記半導体基板内にあって、前記
蛇行形状の電極に対応して形成されるチャネルの両端付
近に形成されてソースおよびドレインとして機能する第
１および第２の拡散領域と、を備え、前記蛇行形状の電
極とこれに対応して形成されるチャネルのそれぞれが前
記２本のインダクタ導体として機能するととにも、前記
チャネルを前記信号入出力路として使用することを特徴
とする。

【００２１】請求項１４の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、ＭＯＳ構造におけるゲートを形成する蛇行形状の
電極と、前記蛇行形状の電極と前記半導体基板との間に
形成された絶縁層と、前記半導体基板内にあって、前記
蛇行形状の電極に対応して形成されるチャネルの一方端
付近に形成されてソースあるいはドレインとして機能す
る第１の拡散領域と、を備え、前記蛇行形状の電極とこ
れに対応して形成されるチャネルのそれぞれが前記２本
のインダクタ導体として機能するととにも、前記蛇行形
状の電極を前記信号入出力路として使用することを特徴
とする。

【００２２】請求項１５の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、ＭＯＳ構造におけるゲートを形成する渦巻き形状
の第１の電極と、渦巻き形状の前記第１の電極と前記半
導体基板との間に形成された絶縁層と、前記半導体基板
表面であって、前記第１の電極と同心状で隣接して形成
された渦巻き形状の第２の電極と、前記半導体基板内に
あって、渦巻き形状の前記第１の電極に対応して形成さ
れるチャネルの両端付近に形成されてソースおよびドレ
インとして機能する第１および第２の拡散領域と、を備
え、渦巻き形状の前記第１の電極に対応して形成される
チャネルと前記第２の電極のそれぞれが前記２本のイン
ダクタ導体として機能するととにも、前記チャネルを前
記信号入出力路として使用することを特徴とする。

【００２３】請求項１６の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、ＭＯＳ構造におけるゲートを形成する渦巻き形状
の第１の電極と、渦巻き形状の前記第１の電極と前記半
導体基板との間に形成された絶縁層と、前記半導体基板
表面であって、前記第１の電極と同心状で隣接して形成
された渦巻き形状の第２の電極と、前記半導体基板内に
あって、渦巻き形状の前記第１の電極に対応して形成さ
れるチャネルの一方端付近に形成されてソースあるいは
ドレインとして機能する第１の拡散領域と、を備え、渦
巻き形状の前記第１の電極に対応して形成されるチャネ
ルと前記第２の電極のそれぞれが前記２本のインダクタ
導体として機能するととにも、前記第２の電極を前記信
号入出力路として使用することを特徴とする。

【００２４】請求項１７の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、ＭＯＳ構造におけるゲートを形成する蛇行形状の
第１の電極と、蛇行形状の前記第１の電極と前記半導体
基板との間に形成された絶縁層と、前記半導体基板表面
であって、前記第１の電極に沿ってほぼ平行に隣接して
形成された蛇行形状の第２の電極と、前記半導体基板内
にあって、蛇行形状の前記第１の電極に対応して形成さ
れるチャネルの両端付近に形成されてソースおよびドレ
インとして機能する第１および第２の拡散領域と、を備
え、蛇行形状の前記第１の電極に対応して形成されるチ
ャネルと前記第２の電極のそれぞれが前記２本のインダ
クタ導体として機能するとともに、前記チャネルを前記
信号入出力路として使用することを特徴とする。

【００２５】請求項１８の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、ＭＯＳ構造におけるゲートを形成する蛇行形状の
第１の電極と、蛇行形状の前記第１の電極と前記半導体
基板との間に形成された絶縁層と、前記半導体基板表面
であって、前記第１の電極に沿ってほぼ平行に隣接して
形成された蛇行形状の第２の電極と、前記半導体基板内
にあって、蛇行形状の前記第１の電極に対応して形成さ
れるチャネルの一方端付近に形成されてソースあるいは
ドレインとして機能する第１の拡散領域と、を備え、蛇
行形状の前記第１の電極に対応して形成されるチャネル
と前記第２の電極のそれぞれが前記２本のインダクタ導
体として機能するとともに、前記第２の電極を前記信号
入出力路として使用することを特徴とする。

【００２６】請求項１９の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、前記半導体基板の一方の面側に形成され、ＭＯＳ
構造におけるゲートを形成する渦巻き形状の第１の電極
と、渦巻き形状の前記第１の電極と前記半導体基板との
間に形成された絶縁層と、前記半導体基板の他方の面側
に形成され、前記第１の電極とほぼ対向する位置に形成
された渦巻き形状の第２の電極と、前記半導体基板内に
あって、渦巻き形状の前記第１の電極に対応して形成さ
れるチャネルの両端付近に形成されてソースおよびドレ
インとして機能する第１および第２の拡散領域と、を備
え、渦巻き形状の前記第１の電極に対応して形成される
チャネルと前記第２の電極のそれぞれが前記２本のイン
ダクタ導体として機能するとともに、前記チャネルを前
記信号入出力路として使用することを特徴とする。

【００２７】請求項２０の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、前記半導体基板の一方の面側に形成され、ＭＯＳ
構造におけるゲートを形成する渦巻き形状の第１の電極
と、渦巻き形状の前記第１の電極と前記半導体基板との
間に形成された絶縁層と、前記半導体基板の他方の面側
に形成され、前記第１の電極とほぼ対向する位置に形成
された渦巻き形状の第２の電極と、前記半導体基板内に
あって、渦巻き形状の前記第１の電極に対応して形成さ
れるチャネルの一方端付近に形成されてソースあるいは
ドレインとして機能する第１の拡散領域と、を備え、渦
巻き形状の前記第１の電極に対応して形成されるチャネ
ルと前記第２の電極のそれぞれが前記２本のインダクタ
導体として機能するとともに、前記第２の電極を前記信
号入出力路として使用することを特徴とする。

【００２８】請求項２１の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、前記半導体基板の一方の面側に形成され、ＭＯＳ
構造におけるゲートを形成する蛇行形状の第１の電極
と、蛇行形状の前記第１の電極と前記半導体基板との間
に形成された絶縁層と、前記半導体基板の他方の面側に
形成され、前記第１の電極とほぼ対向する位置に形成さ
れた蛇行形状の第２の電極と、前記半導体基板内にあっ
て、蛇行形状の前記第１の電極に対応して形成されるチ
ャネルの両端付近に形成されてソースおよびドレインと
して機能する第１および第２の拡散領域と、を備え、蛇
行形状の前記第１の電極に対応して形成されるチャネル
と前記第２の電極のそれぞれが前記２本のインダクタ導
体として機能するとともに、前記チャネルを信号入出力
路として使用することを特徴とする。

【００２９】請求項２２の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、前記半導体基板の一方の面側に形成され、ＭＯＳ
構造におけるゲートを形成する蛇行形状の第１の電極
と、蛇行形状の前記第１の電極と前記半導体基板との間
に形成された絶縁層と、前記半導体基板の他方の面側に
形成され、前記第１の電極とほぼ対向する位置に形成さ
れた蛇行形状の第２の電極と、前記半導体基板内にあっ
て、蛇行形状の前記第１の電極に対応して形成されるチ
ャネルの一方端付近に形成されてソースあるいはドレイ
ンとして機能する第１の拡散領域と、を備え、蛇行形状
の前記第１の電極に対応して形成されるチャネルと前記
第２の電極のそれぞれが前記２本のインダクタ導体とし
て機能するとともに、前記第２の電極を信号入出力路と
して使用することを特徴とする。

【００３０】請求項２３の正弦波発振回路は、請求項１
１〜１４のいずれかの正弦波発振回路において、前記半
導体基板表面近傍であって前記チャネルが形成される位
置の少なくとも一部に予めキャリアを注入するととも
に、前記渦巻き形状あるいは前記蛇行形状の電極に対し
て前記チャネルの長さを長くあるいは短く設定すること
により、渦巻き形状あるいは蛇行形状の前記電極と前記
チャネルとを部分的に対向させることを特徴とする。

【００３１】請求項２４の正弦波発振回路は、請求項１
５〜２２のいずれかの正弦波発振回路において、前記第
１および第２の電極のいずれか一方の長さを他方に比べ
て短く形成することにより、渦巻き形状あるいは蛇行形
状の前記第２の電極と前記チャネルとを部分的に対向さ
せることを特徴とする。

【００３２】請求項２５の正弦波発振回路は、請求項１
１〜２２，２４のいずれかの正弦波発振回路において、
前記半導体基板表面近傍であって前記チャネルが形成さ
れる位置に、予めキャリアを注入することを特徴とす
る。

【００３３】請求項２６の正弦波発振回路は、請求項１
６，１８，２０，２２，２４，２５のいずれかの正弦波
発振回路において、前記第１の電極に対応して形成され
る前記チャネルを前記他方のインダクタとして使用する
場合において、前記第１の電極を複数に分割することに
より前記第１の電極に対応して形成される前記チャネル
を複数に分割し、各分割チャネルの一方端近傍に形成さ
れた前記拡散領域を相互に接続し、他方端近傍に形成さ
れた前記拡散領域を電気的に開放することを特徴とす
る。

【００３４】請求項２７の正弦波発振回路は、請求項１
５，１７，１９，２１，２４，２５のいずれかの正弦波
発振回路において、前記第２の電極を前記他方のインダ
クタとして使用する場合において、前記第２の電極を複
数に分割し、各分割電極片の一方端側を相互に接続し、
他方端側を電気的に開放することを特徴とする。

【００３５】請求項２８の正弦波発振回路は、請求項１
１〜２７のいずれかの正弦波発振回路において、前記ゲ
ートを形成する電極に印加するゲート電圧を変更するこ
とにより、前記チャネルが有する抵抗値を可変に制御す
ることを特徴とする。

【００３６】請求項２９の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、前記半導体表面に直接あるいは第１の絶縁層を挟
んで形成された渦巻き形状の第１の電極と、前記第１の
電極の表面に形成された第２の絶縁層と、前記第１の電
極とほぼ対向する位置に前記第２の絶縁層を挟んで形成
された渦巻き形状の第２の電極と、を備え、前記第１お
よび第２の電極のそれぞれが前記２本のインダクタ導体
として機能することを特徴とする。

【００３７】請求項３０の正弦波発振回路は、請求項１
〜３のいずれかの正弦波発振回路において、前記ＬＣ素
子は、前記半導体表面に直接あるいは第１の絶縁層を挟
んで形成された蛇行形状の第１の電極と、前記第１の電
極の表面に形成された第２の絶縁層と、前記第１の電極
とほぼ対向する位置に前記第２の絶縁層を挟んで形成さ
れた蛇行形状の第２の電極と、を備え、前記第１および
第２の電極のそれぞれが前記２本のインダクタ導体とし
て機能することを特徴とする。

【００３８】請求項３１の正弦波発振回路は、請求項２
９または３０の正弦波発振回路において、前記第２の絶
縁層は、前記第１の電極を酸化することにより形成され
た酸化膜であることを特徴とする。

【００３９】請求項３２の正弦波発振回路は、請求項２
９または３０の正弦波発振回路において、前記第２の絶
縁層は、化学気相法により形成された半導体酸化膜ある
いは窒化膜であることを特徴とする。

【００４０】請求項３３の正弦波発振回路は、請求項２
９〜３２のいずれかの正弦波発振回路において、前記第
１および第２の電極のいずれか一方の長さを他方に比べ
て短く形成することを特徴とする。

【００４１】請求項３４の正弦波発振回路は、請求項２
９〜３３のいずれかの正弦波発振回路において、前記他
方のインダクタとして機能する前記第１および第２の電
極の一方を複数に分割し、各分割片の一方端側を相互に
接続し、他方端側を電気的に開放することを特徴とす
る。

【００４２】請求項３５の正弦波発振回路は、請求項１
〜３４のいずれかの正弦波発振回路において、前記ＬＣ
素子と前記反転増幅器とを共通する前記半導体基板上に
一体形成することを特徴とする。

【００４３】

【作用】請求項１の正弦波発振回路は、反転増幅器とＬ
Ｃ素子とをリング状に接続することにより構成されてい
る。信号の位相のみに着目すると、ＬＣ素子において１
８０度位相がずれ、さらに反転増幅器によって１８０度
位相がずれて、出力される信号の位相と一巡して戻って
くる信号の位相とが一致するような周波数で発振が行わ
れる。しかも、上述したＬＣ素子は、２本のインダクタ
の一方端同士を相互に接続して、単一の２端子素子とし
て扱うことができ、部品の取扱いが容易になる。

【００４４】このように、請求項１の発明によれば、反
転増幅器とＬＣ素子とを接続するだけで正弦波発振が行
われており、より少ない種類の部品を組み合わせるだけ
で簡単に正弦波を発生されることができる。

【００４５】さらに、上述したＬＣ素子は半導体基板上
に形成されているため、反転増幅器を含む全ての部品を
半導体基板上に形成することが可能であり、半導体製造
技術を利用した大量生産や回路の小型化が可能となる。
特に、これら各部品は１つの半導体基板上に形成するこ
ともでき、この場合は回路全体を半導体基板上に一体形
成することになるため、大量生産や回路の小型化がさら
に容易になる。

【００４６】また、請求項２または３の正弦波発振回路
は、上述した反転増幅器をインバータ論理回路やトラン
ジスタを利用したソース接地回路あるいはエミッタ接地
回路により構成している。すなわち、これらはいずれも
入力信号の論理を反転させて出力すると同時に入力信号
の電圧レベルを増幅するものであり、このような構造が
単純な反転増幅器とＬＣ素子とを組み合わせるだけで、
簡単に正弦波を発生させることができる。特に、上述し
たインバータ論理回路やソース接地回路あるいはエミッ
タ接地回路は一般には半導体基板上に形成されるもので
あり、他の部品とともに一体形成する場合にさらに好都
合となる。

【００４７】請求項４〜７の正弦波発振回路は、上述し
た請求項１〜３で用いたＬＣ素子の具体的構成を示した
第１の例を示したものである。

【００４８】請求項４の発明によれば、半導体基板上で
あって同心状に隣接して配置された２つの電極と、これ
ら２つの電極に沿って形成された渦巻き形状のｐｎ接合
層とにより上述したＬＣ素子が形成されている。このｐ
ｎ接合層に逆バイアス電圧を印加することにより、渦巻
き形状のキャパシタが形成される。したがって、２つの
電極のそれぞれにより形成されるインダクタとこのキャ
パシタとが半導体基板上に分布定数的に形成されること
になる。特に、このＬＣ素子は、半導体製造技術を用い
て半導体基板に形成されるため、反転増幅器等のそれ以
外の部品とともに半導体基板上に一体形成する際に好都
合となる。

【００４９】また、請求項５の発明によれば、請求項４
において半導体基板上に同心状に設けられていた２つの
電極を互いに半導体基板を挟んで対向配置することによ
りＬＣ素子を形成しており、これにより各電極によるイ
ンダクタとその間のｐｎ接合層によるキャパシタとが分
布定数的に形成されることになる。請求項４のＬＣ素子
と同様に、このＬＣ素子は半導体製造技術を用いて半導
体基板に形成されるため、反転増幅器等のそれ以外の部
品とともに一体形成する際に好都合となる。

【００５０】また、請求項６，７の発明によれば、請求
項４，５における電極を渦巻き形状から蛇行形状に置き
換えることによりＬＣ素子が形成されている。一般に
は、導体を渦巻き形状に形成することによりインダクタ
として機能させることができるが、使用する周波数帯域
によっては導体を蛇行形状とした場合でもインダクタと
して機能させることができる。すなわち、電極を蛇行形
状に形成した場合には、各凹凸部の１つ１つが約１／２
ターンのコイルとなってこれらが直列に接続されるた
め、電極全体が所定のインダクタンスを有するインダク
タとして機能する。特に、使用する信号の周波数が高周
波領域に達するような場合には小さなインダクタンスで
足りるため、蛇行形状のインダクタで足りる場合があ
る。

【００５１】特に、電極を蛇行形状に形成した場合に
は、電極の一方端あるいは両端に配線を施す場合に、こ
の配線を電極の一部と交差せずに引き出せる利点があ
り、正弦波発振回路全体の製造工程の簡略化が可能とな
る。

【００５２】また、請求項８の発明によれば、２つの電
極のいずれか一方を短く形成することにより、インダク
タ導体が部分的に対向したＬＣ素子が形成されている。
一般に、正弦波発振回路全体の発振周波数は、分布定数
的に形成されたインダクタンスとキャパシタンスとによ
り決定されるため、一方の電極を短く形成することによ
りキャパシタンスを小さくすれば、それに伴って発振周
波数も変更されることになる。したがって、部分対向さ
せる電極の割合等を変えることにより発振周波数をある
範囲で調整することができ、正弦波発振回路の設計の自
由度が増すことにもなる。

【００５３】また、請求項９の発明によれば、２つの電
極のいずれか一方を複数に分割、あるいはこの電極の分
割とともに対応するｐｎ接合層を複数に分割することに
より、分割されたインダクタ導体による影響が少ないＬ
Ｃ素子が形成されている。すなわち、各分割電極片の自
己インダクタンスは小さくなるため、分割されない電極
が有するインダクタンスと分布定数的に形成されたキャ
パシタンスとによりＬＣ素子の特性がほぼ決定されるこ
とになる。したがって、電極の分割状態を変えることに
より発振周波数をある範囲で調整することができ、正弦
波発振回路の設計の自由度が増すことにもなる。

【００５４】また、請求項１０の発明によれば、ｐｎ接
合層に印加する逆バイアス電圧を変更することにより、
分布定数的に形成されるキャパシタの容量値が変更可能
なＬＣ素子が形成されている。一般に、ｐｎ接合層は可
変の逆バイアス電圧を印加することによりバリキャップ
として動作する。したがって、印加する逆バイアス電圧
を可変に制御して渦巻き形状あるいは蛇行形状を有する
ｐｎ接合層の全域をバリキャップとして動作させること
により、ある範囲で周波数特性を変更可能なＬＣ素子と
することができ、電圧制御型の正弦波発振回路を容易に
実現することができる。

【００５５】請求項１１〜２２の正弦波発振回路は、上
述した請求項１〜３で用いたＬＣ素子の具体的構成を示
した第２の例を示したものである。

【００５６】請求項１１〜１４の発明によれば、ゲート
が渦巻き形状あるいは蛇行形状を有するＭＯＳ構造のＬ
Ｃ素子が形成されており、ゲート電極とこれに対応して
形成されるチャネルとがそれぞれインダクタ導体として
機能するとともにこれらの間に分布定数的なキャパシタ
が形成されている。これらの各ＬＣ素子は、マスクの形
状等を変更するだけで通常のＭＯＳトランジスタを製造
する工程を利用して製造可能であり、反転増幅器等のそ
れ以外の部品とともに半導体基板上に一体形成する際に
好都合となる。特に、反転増幅器もＭＯＳ構造を有する
場合、例えばＭＯＳトランジスタやＣＭＯＳ等のインバ
ータ論理回路により構成した場合には、正弦波発振回路
全体をＭＯＳ構造とすることができることから、製造工
程の簡略化や各部品の高密度実装化が可能となり、ＩＣ
やＬＣＩの一部として組み込む場合に特に好都合とな
る。

【００５７】請求項１５〜２２の発明によれば、上述し
た請求項１１〜１４の各ＬＣ素子のゲート電極にほぼ平
行に、あるいはほぼ対向するように第２の電極を設ける
ことによりＭＯＳ構造のＬＣ素子が形成されており、ゲ
ート電極は独立して逆バイアス印加用に用いられてい
る。したがって、ゲート電極への電圧印加とチャネルや
第２の電極を介した信号の伝送とを切り離すことがで
き、設計の自由度が増す。

【００５８】また、請求項２３の発明によれば、請求項
１１〜１４におけるゲート電極とチャネルとを部分的に
対向させることによりＬＣ素子が形成されている。一般
に、ゲート電極に対応する半導体基板表面にチャネルが
形成されるが、予めこのチャネルが形成される位置の少
なくとも一部にキャリアを注入しておくことにより、所
定のゲート電圧が印加されたときにゲート電極に対応す
る一部の領域にのみチャネルが形成されるようにするこ
ともできる。

【００５９】また、請求項２４の発明によれば、請求項
１５〜２２における２つの電極のいずれか一方を短くし
てチャネルと電極とを部分的に対向させることによりＬ
Ｃ素子が形成されている。

【００６０】このように、ＭＯＳ構造を有するＬＣ素子
においてもチャネルあるいは電極により形成されるイン
ダクタ導体を部分的に対向させることが可能であり、部
分対向させる割合等を変えることにより発振周波数をあ
る範囲で調整することができ、正弦波発振回路の設計の
自由度が増すことにもなる。

【００６１】また、請求項２５の発明によれば、上述し
たチャネルが形成される位置に予めキャリアを注入して
おくことによりＬＣ素子が形成されており、デプレショ
ン型のＭＯＳ構造を有するＬＣ素子となっている。特
に、予め注入するキャリアの量を調整することによりチ
ャネル抵抗やソース・ドレイン間電流を変えることがで
きるため、ＬＣ素子の特性をある範囲で調整することが
でき、正弦波発振回路の設計の自由度が増すことにもな
る。

【００６２】また、請求項２６の発明によれば、上述し
た第２の電極を信号路として使用する場合において、ゲ
ート電極を複数に分割することにより対応するチャネル
が分割されたＬＣ素子が形成されており、分割されない
第２の電極が有するインダクタンスと分布定数的に形成
されたキャパシタンスとによりＬＣ素子の特性がほぼ決
定されることになる。したがって、このチャネルの分割
状態を変えることにより発振周波数をある範囲で調整す
ることができ、正弦波発振回路の設計の自由度が増すこ
とにもなる。

【００６３】また、請求項２７の発明によれば、これと
は反対にチャネルを信号路として使用する場合におい
て、第２の電極が複数に分割されたＬＣ素子が形成され
ており、第２の電極側を分割した場合であってもこの分
割状態を変えることにより発振周波数をある範囲で調整
することができ、正弦波発振回路の設計の自由度が増す
ことになる。

【００６４】また、請求項２８の発明によれば、請求項
１１〜２７の各ゲート電圧を変えることによりチャネル
抵抗が変更可能なＬＣ素子が形成されている。このよう
に一方のインダクタ導体の抵抗であるチャネル抵抗を可
変に制御した場合には、この可変の程度に伴ってＬＣ素
子の周波数特性も変更されることになるため、電圧制御
型の正弦波発振回路を容易に実現することができる。

【００６５】また、請求項２９または３０の発明によれ
ば、半導体基板上に直接あるいは第１の絶縁層を形成し
た後に、第１の電極，第２の絶縁層，第２の電極を積層
するように形成することによりＬＣ素子が形成されてい
る。しかも、これら第１および第２の電極をほぼ対向さ
せることにより、インダクタ導体として機能するこれら
２つの電極の間には分布定数的なキャパシタが形成され
る。このＬＣ素子は、上述した請求項４〜２８において
示したＬＣ素子が半導体基板の内部も利用しているのに
対し、半導体基板表面を利用している点で異なるが、こ
の半導体基板を利用して反転増幅器等の他の部品ととも
に一体形成できることに変わりはなく、正弦波発振回路
の大量生産や小型化に適している。

【００６６】また、請求項３１または３２の発明によれ
ば、２つの電極間に形成する絶縁層を、電極の酸化ある
いは化学気相法による酸化物や窒化物により構成したＬ
Ｃ素子が形成されている。このようにして絶縁層を形成
する工程や渦巻きあるいは蛇行形状の電極を形成する工
程は一般的な半導体製造技術によって実現されるもので
あり、他の部品とともに正弦波発振回路の全体を一体形
成する際に好都合となる。

【００６７】また、請求項３３の発明によれば、請求項
２９〜３２における２つの電極のいずれか一方を短くし
てこれらの電極を部分的に対向させることによりＬＣ素
子が形成されている。

【００６８】このように、半導体基板の表面を利用して
形成されたＬＣ素子においても２つの電極により形成さ
れるインダクタ導体を部分的に対向させることが可能で
あり、部分対向させる割合等を変えることにより発振周
波数をある範囲で調整することができ、正弦波発振回路
の設計の自由度が増すことにもなる。

【００６９】また、請求項３４の発明によれば、請求項
２９〜３３における２つの電極のいずれか一方が複数に
分割されたＬＣ素子が形成されており、この分割状態を
変えることにより発振周波数をある範囲で調整すること
ができ、正弦波発振回路の設計の自由度が増すことにな
る。

【００７０】また、請求項３５の発明によれば、正弦波
発振回路の全体が半導体基板上に一体形成されている点
が明確になっている。すなわち、上述したように各請求
項のＬＣ素子は半導体基板を利用して形成されるもので
あり、インバータ論理回路あるいはソース接地回路やエ
ミッタ接地回路により構成される反転増幅器やその他の
部品とともに１つの半導体基板に一体形成した正弦波発
振回路を実現することは容易である。

【００７１】

【実施例】以下、本発明を適用した一実施例の正弦波発
振回路について、図面を参照しながら具体的に説明す
る。

【００７２】〔第１実施例〕図１は、本発明を適用した
第１実施例の正弦波発振回路１の詳細な構成を示す図で
ある。

【００７３】同図に示すように、第１実施例の正弦波発
振回路１は、反転増幅器として機能するインバータ論理
回路１０と、半導体基板上にインダクタ成分とキャパシ
タ成分とが分布定数的に形成されたＬＣ素子１２と、負
荷として機能するキャパシタ１６とを含んで構成されて
いる。

【００７４】インバータ論理回路１０は、入力信号の論
理を反転、すなわち位相を１８０度ずらして出力すると
ともに、増幅器として動作する。このインバータ論理回
路１０は、ＴＴＬロジック等任意のロジックを用いて実
現することができるが、入力インピーダンスが高くて回
路設計が容易なＣＭＯＳロジック、その中でも周波数が
高い正弦波を発振させる場合には高速タイプである７４
ＨＣシリーズ等のＣＭＯＳロジックが適している。

【００７５】キャパシタ１６は、負荷として機能するも
のである。インバータ論理回路１０の内部容量で兼用で
きる場合にはこのキャパシタ１６を省略することもでき
る。

【００７６】ＬＣ素子１２は、半導体基板上に２つのイ
ンダクタ成分とキャパシタ成分とが分布定数的に形成さ
れたものであり、この一方のインダクタ部分を介して信
号の帰還が行われる。以下、このＬＣ素子１２の具体例
を説明する。

【００７７】図２は、半導体基板上に渦巻き形状のスパ
イラル電極を形成することによりＬＣ素子を構成した場
合の平面図である。また、図３は図２に示したＡ−Ａ線
拡大断面図である。

【００７８】本実施例のＬＣ素子１２は、半導体基板で
あるｐ型シリコン基板（ｐ−Ｓｉ基板）３４の表面付近
に形成された渦巻き形状のｎ⁺領域３２と、さらにその
一部に形成された渦巻き形状のｐ⁺領域３０とを含んで
おり、これらのｎ⁺領域３２とｐ⁺領域３０とがｐｎ接
合層３６を形成している。また、上述したｐ−Ｓｉ基板
３４に比べて、ｎ⁺領域３２およびｐ⁺領域３０のそれ
ぞれは不純物濃度が高めに設定されており、このｐ−Ｓ
ｉ基板３４とｎ⁺領域３２との間に逆バイアス電圧を印
加することにより、このｐ−Ｓｉ基板３４が良好なアイ
ソレーション領域として機能するようになっている。実
際は、ｐ−Ｓｉ基板３４と後述する入出力電極２８とを
同電位とすることにより、ｐ−Ｓｉ基板３４とｎ⁺領域
３２との間に確実に逆バイアス電圧を印加すればよい。

【００７９】また、本実施例のＬＣ素子１２は、上述し
たｎ⁺領域３２の表面側であって、このｎ⁺領域３２に
沿った位置に渦巻き形状の第１のスパイラル電極２０が
形成されている。同様に、ｐ⁺領域３０の表面側であっ
て、ｐ⁺領域３０に沿った位置に第２のスパイラル電極
２２が形成されている。そして、第１のスパイラル電極
２０の両端には２つの入出力電極２４，２６が接続され
ている。第２のスパイラル電極２２の一方端（例えば外
周側）には入出力電極２８が設けられている。このよう
に、第１および第２のスパイラル電極２０，２２に対す
る入出力電極２４，２６あるいは入出力電極２８の取り
付けは、図２に示すように薄いｎ⁺領域３２あるいはｐ
⁺領域３０を傷つけないように能動領域の外側で行われ
る。

【００８０】このような構造を有する本実施例のＬＣ素
子１２は、渦巻き形状を有している第１および第２のス
パイラル電極２０，２２のそれぞれがインダクタ導体と
して機能することになる。また、第１および第２のスパ
イラル電極２０，２２のそれぞれに電気的に接続された
ｐｎ接合層３６が逆バイアスの状態で使用されると渦巻
き形状のキャパシタとして機能する。したがって、第１
および第２のスパイラル電極２０，２２により形成され
るインダクタとｐｎ接合層３６によって形成されるキャ
パシタとが分布定数的に存在するＬＣ素子１２が形成さ
れる。

【００８１】図４は、本実施例のＬＣ素子１２の等価回
路を示す図である。同図（Ａ）に示すように、第１のス
パイラル電極２０がインダクタンスＬ１を有するインダ
クタとして機能する。そして、図１に示す接続を行った
場合には、一方の入出力電極２６から入力された信号が
この第１のスパイラル電極２０を介して伝搬され、他方
の入出力電極２４から出力される。また、他方の第２の
スパイラル電極２２がインダクタンスＬ２を有するイン
ダクタとして機能する。

【００８２】このような等価回路を有するＬＣ素子１２
において、第１のスパイラル電極２０の電圧レベルを第
２のスパイラル電極２２の電圧レベルよりも高く設定し
た場合には、ｎ⁺領域３２とｐ⁺領域３０とからなるｐ
ｎ接合層３６に逆バイアス電圧がかかるため、このｐｎ
接合層３６がキャパシタンスＣを有するキャパシタとし
て機能する。また、このキャパシタは第１のスパイラル
電極２０と第２のスパイラル電極２２の全長にわたって
分布定数的に形成されている。

【００８３】図４（Ｂ）は、上述した逆バイアスを印加
するための構成である。具体的には、入出力電極２４と
２８との間に所定の逆バイアス電圧を印加するためのバ
イアス用電源３８を接続する。

【００８４】また、同図（Ｃ）に示すように、このバイ
アス用電源３８の代わりに、逆バイアスの電圧レベルを
任意に変更することができる可変バイアス用電源４４を
接続することにより、渦巻き形状に形成されたｐｎ接合
層３６のキャパシタンスＣを任意に変化させることもで
きる。

【００８５】一般に、ｐｎ接合層３６に印加される逆バ
イアス電圧の大小に応じてｐｎ接合面に生じる空乏層の
幅が変化するため、これに伴いキャパシタンスＣの値も
変動する。したがって、２つの入出力電極２４、２８を
介してｐｎ接合層３６に印加される逆バイアス電圧を変
えることにより、分布定数的に形成されるキャパシタン
スＣを任意に変化させ、ＬＣ素子１２全体としての周波
数特性を変更することができる。

【００８６】また、図５は図１に示した正弦波発振回路
１内において実際にＬＣ素子１２に逆バイアスを印加す
るための具体的構成を示す図であり、一例として逆バイ
アス電圧を任意に変更可能な可変バイアス用電源４４を
接続した場合が示されている。

【００８７】本実施例の正弦波発振回路１では、図１に
示すようにＬＣ素子１２の第１および第２のスパイラル
電極２０，２２の一方端同士を接続することにより、こ
のＬＣ素子１２を共振回路として用いている。ところ
が、ｐｎ接合層３６に逆バイアス電圧を印加するために
は、これら第１および第２のスパイラル電極２０，２２
を異なる電位に設定する必要があるため、若干の工夫が
必要となる。

【００８８】図５（Ａ）において、２つの入出力電極２
４，２８間（第１および第２のスパイラル電極２０，２
２間）に挿入されたキャパシタ１６はこのためのもので
ある。すなわち、キャパシタ１６を挿入することによ
り、第１および第２のスパイラル電極２０，２２を交流
的に接続するとともに直流的に分離しており、上述した
共振回路としての動作の確保とｐｎ接合層３６に対する
逆バイアス電圧の印加を可能にしている。このキャパシ
タ１６は、ＬＣ素子１２の共振特性に影響を与えないよ
うに充分大きな容量を有することが好ましいが、このキ
ャパシタ１６の容量を考慮に入れて正弦波発振回路１全
体の発振周波数を決定する場合にはこの限りではない。

【００８９】また、同図（Ａ）に示す可変バイアス電源
４４は、実際に回路の一部として組み込む場合には、同
図（Ｂ）に示すように可変抵抗５２と充分に大きな抵抗
値を有する抵抗５４とを組み合わせて構成することがで
きる。すなわち、可変抵抗５２により所定の逆バイアス
電圧を作り出し（但し、実際の逆バイアス電圧はこの可
変抵抗５２により設定される第２のスパイラル電極２２
側の電位と、インバータ論理回路１０の出力端に直接接
続された第１のスパイラル電極２０の電位との差とな
る）、この逆バイアス電圧を充分大きな抵抗５４を介し
てＬＣ素子１２の入出力電極２８に印加することによ
り、信号の交流成分に影響を与えない、すなわちＬＣ素
子１２の共振特性に影響を与えない逆バイアス電圧の印
加が可能となる。

【００９０】また、同図（Ｃ）は、第２のスパイラル電
極２２側のキャパシタ１６に代えて、第１のスパイラル
電極２０の両側に２つのキャパシタ４６，４８を設けた
場合である。帰還ループに挿入された第１のスパイラル
電極２０の電位を上げ下げするため、第１のスパイラル
電極２０の全体を直流的に分離する必要があり、このた
めに上述した２つのキャパシタ４６，４８が必要とな
る。

【００９１】このように、ＬＣ素子１２内のｐｎ接合層
３６に逆バイアス電圧を印加するためには、第１および
第２のスパイラル電極２０，２２間にキャパシタを設け
てこれらを直流的に分離する必要があるが、第１および
第２のスパイラル電極２０，２２のいずれの側の電位を
上げ下げするかは自由であり、相対的にｐｎ接合層３６
に逆バイアス電圧が印加されればよい。

【００９２】なお、図５ではｐｎ接合層３６に可変の逆
バイアス電圧を印加する場合を例にとり説明したが、図
４のバイアス用電源３８によって固定の逆バイアス電圧
を印加するようにしてもよい。また、このバイアス用電
源３８を実際の回路の一部として組み込む場合には、図
５（Ｂ）等に示した可変抵抗５２を例えば２つの固定抵
抗からなる分圧回路に置き換えればよい。

【００９３】図６は、本実施例のＬＣ素子１２の製造工
程を示す図である。図２のＢ−Ｂ線断面の各製造工程毎
の状態が示されている。

【００９４】（１）エピタキシャル層の成長：まず最初
に、ｐ−Ｓｉ基板３４（ウエハ）表面の酸化膜を除去し
た後に、ｐ−Ｓｉ基板３４の表面全体にｎ⁺型エピタキ
シャル層３５を成長させる（同図（Ａ））。

【００９５】（２）アイソレーション領域の形成：次
に、図２に示したｎ⁺領域３２およびｐ⁺領域３０を除
く領域をアイソレーション領域とするために、ｐ型不純
物の拡散あるいはイオン注入を行う。

【００９６】具体的には、まずエピタキシャル層３５の
表面を熱酸化して酸化膜４０を形成する。そして、フォ
トリソグラフィによってｐ領域を形成すべき位置の酸化
膜４０を除去した後に、ｐ型不純物を熱拡散あるいはイ
オン注入により選択的に添加することにより、ｐ領域が
選択的に形成される。このようにして形成されたｐ領域
は、ｐ−Ｓｉ基板３４の一部となってアイソレーション
領域を形成する（同図（Ｂ））。

【００９７】このようにしてアイソレーション領域の形
成が行われた結果、残されたエピタキシャル層３５によ
って渦巻き形状のｎ⁺領域３２が形成される。

【００９８】（３）ｐｎ接合層の形成：次に、渦巻き形
状に形成されたｎ⁺領域３２の一部にｐ型不純物を熱拡
散あるいはイオン注入により導入することにより、渦巻
き形状のｐ⁺領域３０を形成する（同図（Ｄ））。

【００９９】具体的には、まずｎ⁺領域３２を含むｐ−
Ｓｉ基板３４の表面を熱酸化して酸化膜４２を形成す
る。そして、フォトリソグラフィによってｐ⁺領域３０
を形成すべき位置の酸化膜４２を除去した後に、ｐ型不
純物を熱拡散あるいはイオン注入により選択的に添加す
ることにより、ｐ⁺領域３０が選択的に形成される。

【０１００】このｐ⁺領域３０は、先に形成されたｎ⁺
領域３２中に形成する必要があるため、既に導入されて
いるｎ型不純物の量以上のｐ型不純物を添加することに
より、ｐ⁺領域３０が形成される。

【０１０１】このようにして、ｎ⁺領域３２とｐ⁺領域
３０とからなる渦巻き形状のｐｎ接合層３６が形成され
る。

【０１０２】（４）スパイラル電極の形成：次に、熱酸
化により表面に酸化膜４３を形成した後にフォトリソグ
ラフィによってｎ⁺領域３２とｐ⁺領域３０のそれぞれ
の表面に渦巻き形状の窓あけを行い、その後この渦巻き
形状に窓あけされた部分に、例えばアルミニウムを蒸着
することにより第１および第２のスパイラル電極２０，
２２を形成する（同図（Ｄ））。また、その後３つの入
出力電極２４，２６，２８のそれぞれをアルミニウムの
蒸着により形成する。

【０１０３】本実施例のＬＣ素子１２を製造する工程
は、基本的には通常のバイポーラトランジスタあるいは
ダイオードを製造する工程と類似しており、ｐｎ接合層
３６やその間のアイソレーション領域の形状等が異なる
ものである。したがって、一般のバイポーラトランジス
タを製造する工程においてフォトマスクの形状を変更す
ることにより対応することができ、製造が容易になると
ともに小型化にも適している。

【０１０４】なお、上述した本実施例のＬＣ素子１２の
製造工程においては、最初にエピタキシャル成長により
ｎ⁺領域を表面全体に形成した後にアイソレーションを
行う場合を例にとり説明したが、ｐ−Ｓｉ基板３４の表
面に酸化膜を形成した後にフォトリソグラフィにより渦
巻き形状のｎ⁺領域３２に対応する窓あけを行い、この
部分に熱拡散あるいはイオン注入によりｎ型不純物を導
入することによりｎ⁺領域３２を形成した後に、同様の
方法により直接的にｐ⁺領域３０を形成してもよい。ま
た、ｐｎ接合層を形成する方法については、一般的な半
導体製造技術を用いることができる。

【０１０５】このように、本実施例のＬＣ素子１２は、
第１および第２のスパイラル電極２０，２２のそれぞれ
がインダクタを形成するとともに、これらの電極間に形
成された渦巻き形状のｐｎ接合層３６が逆バイアスで使
用されることによりキャパシタとして機能する。しか
も、第１および第２のスパイラル電極２０，２２の全長
にわたってｐｎ接合層３６が形成されているため、第１
および第２のスパイラル電極２０，２２によって形成さ
れるインダクタンスＬ１，Ｌ２の２つのインダクタとｐ
ｎ接合層３６によって形成されるキャパシタンスＣのキ
ャパシタとが分布定数的に存在している。

【０１０６】図７は、図２および図３に示す構造を有す
る分布定数型のＬＣ素子１２の一般的な特性を示す図で
ある。

【０１０７】なお、同図に示した特性は、両端近傍に入
出力リードが取り付けられている帯状導電体と、一端近
傍に接地用リードが取り付けられている帯状導電体とを
誘電体シートを挟んで積層した後に巻き回すことにより
形成されたＬＣ素子（例えば、特開平２−２６１１４号
公報に開示された「３端子型ノイズフィルタ」を用いて
測定したものである。このＬＣ素子の接地用リードとそ
の近傍に設けられた一方の入出力リードとを電気的に接
続して共通のリードとして取り扱うことにより、このＬ
Ｃ素子を２端子素子として使用し、この２つの端子間の
特性をベクトルインピーダンスメータにより測定した結
果が示されている。なお、同図のＡおよびＢで示した特
性曲線は帯状導電体の各種寸法と巻回し数とを変えて測
定した結果をそれぞれ示している。

【０１０８】同図の特性曲線ＡあるいはＢで示されるＬ
Ｃ素子１２について、低周波側から高周波側に向かって
インピーダンスの大きさを観察していくと、まず極大
（ａ１あるいはｂ１）となった後に極小（ａ２あるいは
ｂ２）となるように変化する。この極大点は並列共振回
路としての傾向を示しており、極小点は直列共振回路と
しての傾向を示している。一般に、この極大点と極小点
の間で位相が大きく変化することが知られており、本実
施例の正弦波発振回路１においては、負荷となるキャパ
シタ１６やその他の部品の素子定数との関係で決まるこ
の間の特定周波数で共振による発振が生じる。

【０１０９】実際に図２および図３に構造を示したＬＣ
素子１２を形成した場合には、第１および第２のスパイ
ラル電極２０，２２をｐ−Ｓｉ基板３４上に小さな径で
形成することになるため、２枚の帯状導電体を誘電体シ
ートを挟んで積層して巻き回すことにより形成したＬＣ
素子に比べると、特性全体が高周波側に移行することが
考えられが、いずれのＬＣ素子も分布定数的にインダク
タとキャパシタとが形成されている点は同じであり、イ
ンピーダンス特性自体の傾向に変わりはない。

【０１１０】本実施例の正弦波発振回路１は、このよう
な特性を有するＬＣ素子１２とインバータ論理回路１０
とをリング状に接続している。したがって、インバータ
論理回路１０の増幅度をある値以上にすることによりル
ープ利得を１以上に設定した場合には、ＬＣ素子１２と
インバータ論理回路１０のそれぞれにおいて信号の位相
が１８０度ずれて一巡して戻ってくる信号の位相のずれ
が０度あるいは３６０度となるような周波数で発振す
る。

【０１１１】換言すれば、インバータ論理回路１０によ
って位相が１８０度ずれるため、ＬＣ素子１２によって
位相を１８０度ずらすとともに、帰還ループを一巡した
ときの減衰分を反転増幅器であるインバータ論理回路１
０の増幅率によって補うことができれば、ある周波数の
発振が継続されることになる。

【０１１２】このように、本実施例の正弦波発振回路１
は、基本的には１つのインバータ論理回路１０とＬＣ素
子１２，キャパシタ１６といった少ない種類の部品を組
み合わせるだけで、簡単に正弦波を発生させることがで
きる。特に、２端子素子として使用されるＬＣ素子１２
は、従来のＬＣ直列共振回路やＬＣ並列共振回路等と異
なり、１つの素子内にインダクタとキャパシタとが分布
定数的に形成されたものであるため、発振回路を構成す
る際にインダクタとキャパシタとを別々に用意して接続
する手間がなくなる。

【０１１３】例えば、所定のＬとＣを有するインダクタ
とキャパシタを個別に用意してＬＣ共振回路を構成して
正弦波発振回路を製造する場合には、異なった材料およ
び異なった工程により製造された各部品を回路設計者が
任意に組み合わせることができるため、回路設計者に多
くの自由度を与える反面、設計・製造について大きな負
担を強いることになる。

【０１１４】一方、図２に示したＬＣ素子１２は、イン
ダクタとキャパシタとが同一工程で同時に製造すること
ができるため、回路設計者の負担を軽減できると同時に
製造も容易になる利点がある。また、同一工程でインダ
クタとキャパシタとが一体的に形成されているため、配
線の手間が低減できることは勿論であるが、特性も安定
化することになる。

【０１１５】したがって、このような数々の利点を有す
るＬＣ素子１２を用いて正弦波発振回路１を構成するこ
とができれば、その利点はそのまま正弦波発振回路１全
体の利点でもあり、本実施例の正弦波発振回路１は、従
来の正弦波発振回路よりも設計および製造が容易であ
り、特性が安定しているといえる。

【０１１６】さらに、本実施例の正弦波発振回路１は、
インダクタ成分とキャパシタ成分とを有するＬＣ素子１
２が半導体基板（ｐ−Ｓｉ基板３４）上に形成されてい
る点に大きな特徴がある。しかも、当然ながら図１に示
したインバータ論理回路１０やキャパシタ１６も同一の
半導体基板上に形成することができるため、正弦波発振
回路１の全体を１つの半導体基板上に一体形成すること
ができ、回路全体の大量生産や小型化が可能になる。ま
た、この半導体基板上への回路の一体形成は、現在の半
導体製造技術を用い、フォトマスクの形状の変更等を行
うだけで容易に行うことができるので、大量生産や小型
化に伴う大幅なコストダウンも可能になる。

【０１１７】また、図２および図３に構造を示したＬＣ
素子１２は、ｐｎ接合層３６に印加する逆バイアス電圧
の値を変更するだけで、分布定数的に形成されるキャパ
シタンスＣの値を変更することができる。一般に、図７
に示した特性は、インバータ論理回路１０とキャパシタ
１６の各素子特性を固定化して考えると、ＬＣ素子１２
のインダクタンスＬ１，Ｌ２とキャパシタンスＣに基づ
いて決定されるため、ＬＣ素子１２のキャパシタンスＣ
を変更することができれば、その変更の度合いに応じて
正弦波発振回路１の発振周波数自体が変わることにな
る。

【０１１８】このように、本実施例の正弦波発振回路１
は、ＬＣ素子１２のｐｎ接合層３６に印加する逆バイア
ス電圧を変えることにより、容易に電圧制御型の発振回
路とすることができる。しかも、このような電圧制御型
の発振回路とした場合であっても、周波数変更用の素子
を追加する必要もなく、正弦波発振回路１の構成部品を
最小限に押さえることができる。

【０１１９】図８は、上述したＬＣ素子１２の変形例を
示す図である。図２および図３に構造を示したＬＣ素子
１２は、第１および第２のスパイラル電極２０，２２が
ほぼ全長にわたって平行に、すなわちほぼ同一の長さに
形成されたものであるが、図８に示したＬＣ素子１２ａ
は、図２および図３に示した第２のスパイラル電極２２
を所定のターン数（例えば約１ターン）短くするととも
に、これに対応するｐｎ接合層３６も所定のターン数分
短くした点に特徴がある。

【０１２０】図８に示すように、第２のスパイラル電極
２２および対応するｐｎ接合層３６を部分的に省略した
場合であっても、短くなった第２のスパイラル電極２２
およびこれに隣接する第１のスパイラル電極２０により
形成されるインダクタと、短くなったｐｎ接合層３６に
より形成されるキャパシタとが分布定数的に形成される
ため、基本的には図２および図３に示したＬＣ素子１２
と同様の特性を有することになる。

【０１２１】図９は、図８に示したＬＣ素子の等価回路
を示す図である。同図（Ａ）に示すように、第２のスパ
イラル電極２２のターン数が少なくなった分だけインダ
クタンスＬ３も小さくなり、これに対応して分布定数的
に形成されるキャパシタンスＣ１も小さくなる。

【０１２２】また、同図（Ｂ），（Ｃ）には短くなった
ｐｎ接合層３６に固定あるいは可変の逆バイアス電圧を
印加するための構成が示されている。図４（Ｂ），
（Ｃ）と同様に、入出力電極２４と２８との間に固定あ
るいは可変の逆バイアス電圧を印加するためのバイアス
用電源３８あるいは可変バイアス用電源４４を接続すれ
ばよい。

【０１２３】このように、ＬＣ素子１２ａの第１および
第２のスパイラル電極２０，２２を部分的に対向させる
とともにそれらの電極間に形成されたｐｎ接合層３６を
短く形成した場合には、このｐｎ接合層３６により分布
定数的に形成されるキャパシタンスＣ１が図２および図
３に示したＬＣ素子の場合に比べて小さくなるため周波
数特性も変化する。換言すれば、この部分的に対向する
第１および第２のスパイラル電極２０，２２の長さを調
整するとともに、その間に形成されるｐｎ接合層３６を
所定の長さとすることにより、所望の周波数特性が得ら
れることになり、本実施例の正弦波発振回路１等におけ
る発振周波数を任意に設定することができる。これによ
り、正弦波発振回路の設計の自由度が増すことにもな
る。

【０１２４】図１０は、上述したＬＣ素子１２の他の変
形例を示す図である。同図に示すＬＣ素子１２ｂは、第
２のスパイラル電極２２側を複数に分割（例えば２分
割）するとともに、第１および第２のスパイラル電極２
０，２２間に形成されるｐｎ接合層３６も複数に分割し
た点に特徴がある。すなわち、同図に示すＬＣ素子１２
ｂは、第２のスパイラル電極２２が２つの分割電極片２
２−１，２２−２から構成されており、これら各分割電
極片２２−１，２２−２に接するｐ⁺領域３０も分割さ
れている。分割された各ｐ⁺領域３０のそれぞれとｎ⁺
領域３２とにより２組のｐｎ接合層３６が形成されてい
る。さらに、２つの分割電極片２２−１，２２−２の各
一方端（最外周側と最内周側）にはそれぞれ入出力電極
２８が設けられている。

【０１２５】図１１は、図１０に示したＬＣ素子の等価
回路を示す図である。同図（Ａ）に示すように、第１の
スパイラル電極２０の全体がインダクタンスＬ１を有す
るインダクタとして機能するとともに、各分割電極片２
２−１，２２−２のそれぞれがインダクタンスＬ４，Ｌ
５を有するインダクタとして機能する。そして、第１の
スパイラル電極２０と各分割電極片２２−１，２２−２
のそれぞれの間に形成されたｐｎ接合層３６がキャパシ
タンスＣ２，Ｃ３を有するキャパシタとして機能し、し
かもこれらのキャパシタが分布定数的に形成される。

【０１２６】また、図１１（Ｂ）および（Ｃ）には、分
割されたｐｎ接合層３６に固定あるいは可変の逆バイア
ス電圧を印加するための構成が示されている。図４
（Ｂ），（Ｃ）と同様に、入出力電極２４と２８との間
に固定あるいは可変の逆バイアス電圧を印加するための
バイアス用電源３８あるいは可変バイアス用電源４４を
接続すればよい。また、このような電源を実際の回路内
で実現する場合には、図５（Ｂ）あるいは（Ｃ）に示す
ような可変抵抗５２（バイアス電圧が固定の場合はこれ
に代えて２つの抵抗からなる分圧回路）と充分大きな抵
抗値を有する抵抗５４を用いればよい。

【０１２７】このように、ＬＣ素子１２ｂの第２のスパ
イラル電極２２およびこれに対応するｐｎ接合層３６を
分割した場合には、各分割電極片２２−１，２２−２の
自己インダクタンスＬ４，Ｌ５が小さくなる。したがっ
て、これらの自己インダクタンスによるＬＣ素子全体の
特性への影響は小さくなり、第１のスパイラル電極２０
が有するインダクタンスＬ１と分布定数的に形成される
キャパシタＣ２，Ｃ３とによってＬＣ素子１２の特性が
ほぼ決定されることになる。このため、図８に示したＬ
Ｃ素子１２ａと同様に、第２のスパイラル電極２２の分
割状態や、ほぼ特性を決定する第１のスパイラル電極２
０の形状等を検討することにより、所望の周波数特性を
有するＬＣ素子とすることができ、設計の自由度が増す
ことになる。

【０１２８】〔第２実施例〕図１２は、本発明を適用し
た第２実施例の正弦波発振回路２の詳細な構成を示す図
である。本実施例の正弦波発振回路２は、上述した第１
実施例の正弦波発振回路１が反転増幅器としてインバー
タ論理回路１０を用いていたのに対し、反転増幅器とし
てＭＯＳ型（あるいは接合型）のＦＥＴによるソース接
地回路を使用している点に特徴がある。

【０１２９】すなわち、同図に示す正弦波発振回路２
は、図１に示すインバータ論理回路１０を、ソース側が
接地されたＭＯＳ型のＦＥＴ５６とこのＦＥＴ５６のド
レイン側に接続された抵抗５８とに置き換えた構成を有
しており、これらＦＥＴ５６と抵抗５８とにより反転増
幅器として機能するソース接地回路が構成されている。

【０１３０】正弦波発振回路２の動作原理は、上述した
正弦波発振回路１と同じであり、ＬＣ素子１２とソース
接地回路とによって一巡した信号の位相のずれが０度あ
るいは３６０度になる特定周波数の信号が選択され、こ
の周波数で発振が行われる。

【０１３１】また、ＬＣ素子１２については、図２およ
び図３に示したようなｐ−Ｓｉ基板３４に第１および第
２のスパイラル電極２０，２２とｐｎ接合層３６を形成
することにより構成することができ、回路内の接続方法
もＭＯＳ−ＦＥＴ５６と抵抗５８とからなるソース接地
回路を反転増幅器として使用している他は図１に示した
正弦波発振回路１と変わるところはない。なお、ＬＣ素
子１２を図８および図１０に示したＬＣ素子１２ａある
いは１２ｂに置き換えることができることはいうまでも
ない。

【０１３２】このように、反転増幅器としてＦＥＴ５６
と抵抗５８とからなるソース接地回路を用いるととも
に、インダクタとキャパシタとが分布定数的に形成され
て所定の共振特性を有するＬＣ素子１２をこの反転増幅
器に直列に、かつリング状に接続することにより正弦波
発振回路２を構成しており、簡単な構成により正弦波を
発生させることができる。

【０１３３】特に、ソース接地回路により反転増幅器を
構成した場合には、本実施例の正弦波発振回路３の全体
を一般的な半導体製造技術により製造することができる
ため、半導体基板上に一体形成する際にさらに好都合と
なり、回路の高密度実装化やＩＣ化，ＬＳＩ化に適して
いる。

【０１３４】図１３は、本実施例の変形例を示す図であ
る。同図（Ａ）に示す正弦波発振回路３ａは、図１２に
示した正弦波発振回路２にバイアス回路を追加した点に
特徴がある。

【０１３５】すなわち、図１２に示した正弦波発振回路
２ではＬＣ素子１２を介した帰還信号が直接ＦＥＴ５６
のゲートに入力されているため、ソース接地回路を構成
する抵抗５８等の素子定数を適切に調整することにより
ＦＥＴ５６がＭＯＳ型の場合に限り、ＦＥＴ５６の動作
点は自動的に最適な値に設定される。これに対し、図１
３（Ａ）に示した正弦波発振回路３ａでは、任意のゲー
ト電圧を設定可能なバイアス回路が抵抗６０と６２とに
よる分圧回路により形成されており、ＦＥＴ５６の最適
な動作点の調整を簡単に行うことができる。

【０１３６】なお、キャパシタ１８は、ＦＥＴ５６のゲ
ートに帰還される信号から直流成分を除去するための直
流成分分離回路として機能するものであり、入力される
信号の位相を変えない程度の大きな容量値を有するもの
を使用することが好ましい。

【０１３７】また、図１２（Ｂ）に示した正弦波発振回
路３ｂは、接合型のＦＥＴ６４を用いてソース接地回路
を構成した点に特徴がある。

【０１３８】ＭＯＳ型のＦＥＴ５６を接合型のＦＥＴ６
４に置き換えるとともに、ＦＥＴ６４のソース側に抵抗
８２とキャパシタ８４からなる並列回路を挿入し、ゲー
ト側を抵抗８０を介して接地する。

【０１３９】この並列回路を構成する抵抗８２は、比較
的低い抵抗値を有している。これは、あまり抵抗値が大
きなものであると抵抗８２による電圧降下が大きくなる
ため、ＦＥＴ６４のソース・ドレイン間電圧が小さくな
り、適切な動作点が確保できなくなるおそれがあるから
である。また、キャパシタ８４は、交流的にＦＥＴ６４
のソースを接地するためのものである。さらに、抵抗８
０は高抵抗を有しており、ＦＥＴ６４のゲート側を交流
的に接地しないようにすると同時にこのゲート側のバイ
アスを安定させるものである。このような接続により、
ＦＥＴ６４のゲートとソースあるいはドレイン間に相対
的に逆バイアス電圧が印加され、ＦＥＴ６４と抵抗５８
によるソース接地回路が反転増幅器として動作する。

【０１４０】なお、上述した第２実施例の正弦波発振回
路２，３ａ，３ｂにおいて、実際にＬＣ素子１２，１２
ａ，１２ｂ内のｐｎ接合層３６に固定あるいは可変の逆
バイアス電圧を印加する場合には、図５に示すようにキ
ャパシタ１６等を用いて第１および第２のスパイラル電
極２０，２２を直流的に分離する必要があることはいう
までもない。また、この点については後述する第３実施
例の正弦波発振回路についても同様である。

【０１４１】〔第３実施例〕図１４は、本発明を適用し
た第３実施例の正弦波発振回路４の詳細な構成を示す図
である。本実施例の正弦波発振回路４は、上述した第１
実施例の正弦波発振回路１が反転増幅器としてインバー
タ論理回路１０を、第２実施例の正弦波発振回路２，３
が反転増幅器としてＭＯＳ型あるいは接合型のＦＥＴに
よるソース接地回路を使用していたのに対し、反転増幅
器としてバイポーラトランジスタによるエミッタ接地回
路を使用している点に特徴がある。

【０１４２】すなわち、同図に示す正弦波発振回路４
は、図１に示すインバータ論理回路１０をバイポーラト
ランジスタ６６と抵抗６８とからなるエミッタ接地回路
に置き換えた構成を有しており、このエミッタ接地回路
が反転増幅器として動作する。

【０１４３】なお、バイポーラトランジスタ６６のベー
スにはコレクタから抵抗７０を介して所定のバイアスが
印加されており、これにより適切な動作点が設定されて
いる。また、帰還ループに挿入されたキャパシタ７２
は、直流成分を除去するための直流成分分離回路として
機能するものである。

【０１４４】正弦波発振回路４の動作原理は、上述した
正弦波発振回路１等と同じであり、ＬＣ素子１２とエミ
ッタ接地回路とによって一巡した信号の位相のずれが０
度あるいは３６０度になる特定周波数の信号が選択さ
れ、この周波数で発振が行われる。

【０１４５】また、ＬＣ素子１２については、第１実施
例および第２実施例と同様に、図２および図３に示した
ようなｐ−Ｓｉ基板３４に第１および第２のスパイラル
電極２０，２２とｐｎ接合層３６を形成することにより
構成することができ、回路の接続方法もバイポーラトラ
ンジスタ６６と抵抗６８とからなるエミッタ接地回路を
反転増幅器として使用している他は図１に示した正弦波
発振回路１等と変わるところはない。なお、ＬＣ素子１
２を図８および図１０に示したＬＣ素子１２ａあるいは
１２ｂに置き換えることができることはいうまでもな
い。

【０１４６】このように、バイポーラトランジスタ６６
と抵抗６８とからなる反転増幅器（エミッタ接地回路）
とＬＣ素子１２とをリング状に接続するという簡単な構
成により正弦波を発生させることができる。

【０１４７】また、図２および図３に示したＬＣ素子１
２は、バイポーラトランジスタと類似した断面構造を有
しているため、これらのＬＣ素子１２とバイポーラトラ
ンジスタ６６とを含む正弦波発振回路４の全体を同一の
半導体製造技術を用いて形成することが可能であり、一
体成形による大量生産および小型化にさらに好都合とな
る。

【０１４８】なお、コレクタに接続したバイアス印加用
の抵抗７０を用いずに、図１３（Ａ）に示したような抵
抗６０，６２とによる分圧回路を追加して、バイポーラ
トランジスタ６６のベースに一定のバイアス電圧を印加
するようにしてもよい。このように、バイアス印加用の
分圧回路を別に用意することにより、コレクタに現れる
電圧レベルにかかわらず常に一定のバイアス電圧を印加
することができ、バイポーラトランジスタ６６の安定し
た動作点を確保することができるようになる。

【０１４９】〔その他の実施例〕次に、本発明を適用し
た他の実施例について説明する。以下に説明する各種実
施例は、上述した第１実施例〜第３実施例において使用
したＬＣ素子１２を他の構造によって実現したものであ
る。

【０１５０】図１５は、他の実施例におけるＬＣ素子の
概略構造を示す平面図である。また、図１６は図１５に
示したＡ−Ａ線拡大断面図である。

【０１５１】これらの図に示す本実施例のＬＣ素子１２
ｃは、半導体基板であるｐ−Ｓｉ基板１３４の表面付近
にｎ領域１３０を形成することにより、ｎ領域１３０と
ｐ領域１３２からなるｐｎ接合層１３６が形成されてい
る。

【０１５２】また、本実施例のＬＣ素子１２ｃは、上述
したｎ領域１３０の表面側に渦巻き形状の第１のスパイ
ラル電極１２０が形成されている。同様に、ｐ領域１３
２の表面側、すなわち第１のスパイラル電極１２０に対
してｐｎ接合層１３６を挟んだ反対側であって、第１の
スパイラル電極１２０とほぼ対向する位置に第２のスパ
イラル電極１２２が形成されている。そして、第１のス
パイラル電極１２０の両端には２つの入出力電極２４，
２６が設けられている。第２のスパイラル電極１２２の
一方端（例えば外周側）には入出力電極２８が設けられ
ている。

【０１５３】このような構造を有する本実施例のＬＣ素
子１２ｃは、図２および図３に示したＬＣ素子１２と同
様に、渦巻き形状を有する第１および第２のスパイラル
電極１２０，１２２のそれぞれがインダクタ導体として
機能することになる。

【０１５４】また、第１および第２のスパイラル電極１
２０，１２２の間に形成されたｐｎ接合層１３６が逆バ
イアスの状態で使用されるとキャパシタとして動作す
る。なお、図２２に示すように、ｐｎ接合層１３６は大
きな対向電極（ｎ領域１３０とｐ領域１３２のそれぞれ
が対向電極に相当する）を有する１つのキャパシタと考
えられる。しかし、一般にｎ領域１３０とｐ領域１３２
のそれぞれは第１および第２のスパイラル電極１２０，
１２２に比べて比抵抗が大きいため、第１および第２の
スパイラル電極１２０，１２２間に交流信号を流した場
合には、対向する第１および第２のスパイラル電極１２
０，１２２間の渦巻き形状のキャパシタを介してのみ交
流信号が流れ、第１および第１のスパイラル電極１２
０，１２２の異なる周回部分間に形成されるキャパシタ
にはほとんど交流信号が流れない。したがって、第１お
よび第２のスパイラル電極１２０，１２２の各周回部分
以外のｐｎ接合層１３６はキャパシタとしてほとんど機
能することなく、第１および第２のスパイラル電極１２
０，１２２の周回部分に沿った渦巻き形状部分のみが実
質的にキャパシタとして動作すると考えることができ
る。

【０１５５】したがって、第１および第２のスパイラル
電極１２０，１２２により形成されるインダクタとｐｎ
接合層１３６により形成される渦巻き形状のキャパシタ
とが分布定数的に存在するＬＣ素子１２ｃが構成され
る。

【０１５６】このような構造を有するＬＣ素子１２ｃの
等価回路は、図４に示したものをそのまま適用すること
ができる。また、固定あるいは可変の逆バイアス電圧を
印加するバイアス用電源３８あるいは可変バイアス用電
源４４を接続することにより、固定あるいは可変の所定
の逆バイアス電圧を印加でき、これにより所定のキャパ
シタを設定できる点も同様である。

【０１５７】図１７は、図１５に示したＬＣ素子１２の
変形例を示す図であり、図８に対応するものである。す
なわち、図１７に示したＬＣ素子１２ｄは、図１５に示
したＬＣ素子の第２のスパイラル電極１２２を所定のタ
ーン数（例えば約１ターン）短くした点に特徴があり、
この変更にともない、第１および第２のスパイラル電極
１２０，１２２間にあって分布定数的なキャパシタとし
て機能する渦巻き形状のｐｎ接合層１３６も所定のター
ン数分短くなる。

【０１５８】図１８は、図１５に示したＬＣ素子１２ｃ
の他の変形例を示す図であり、図１０に対応するもので
ある。すなわち、第２のスパイラル電極１２２を複数に
分割（例えば２分割）するとともに、これら各分割電極
片１２２−１，１２２−２の一方端のそれぞれに入出力
電極２８を接続した点に特徴がある。等価回路としては
図１１に示したものをそのまま適用することができる。

【０１５９】このように、第２のスパイラル電極１２２
を複数に分割することにより、これに対応して形成され
る渦巻き形状のｐｎ接合層１３６も複数に分割される。
したがって、第２のスパイラル電極１２２の各分割電極
片の自己インダクタンスが小さくなって、ＬＣ素子１２
ｅ全体の特性が第１のスパイラル電極１２０のインダク
タンスＬ１および分割されたｐｎ接合層１３６が有する
各キャパシタンスＣ２，Ｃ３とによりほぼ決定されるこ
とになる。

【０１６０】図１７あるいは図１８に示したように、第
１および第２のスパイラル電極１２０，１２２を部分的
に対向させることにより、あるいは一方の第２のスパイ
ラル電極１２２を複数に分割することにより、図１５に
示したＬＣ素子１２ｃとは周波数特性が異なるＬＣ素子
とすることが可能となる。したがって、第２のスパイラ
ル電極１２２の長さや分割する場所あるいは分割数を任
意に設定することにより、所望の周波数特性を有するＬ
Ｃ素子を得ることができ、これにより図１に示した正弦
波発振回路１等の発振周波数をある範囲で任意に設定す
ることができる。

【０１６１】なお、上述した第１および第２のスパイラ
ル電極１２０，１２２をほぼ対向させて形成したＬＣ素
子は、ｐ−Ｓｉ基板１３４の全体をｎ領域１３０とｐ領
域１３２からなるｐｎ接合層１３６とした場合を例にと
り説明したが、図１９に示すように、ｎ領域１３０（あ
るいはｐ領域１３２でもよい）を第１のスパイラル電極
１２０に沿った渦巻き形状としてもよい。この場合に
は、渦巻き形状に沿って形成されたｎ領域１３０とｐ領
域１３２との境界面（ｐｎ接合面）に空乏層が生じて渦
巻き形状のキャパシタが形成されることになるため、図
１６に示した構造よりも確実に渦巻き形状のキャパシタ
を形成することができる。

【０１６２】また、実際にｐ−Ｓｉ基板１３４をｎ領域
１３０とｐ領域１３２とからなるｐｎ接合層１３６とす
る場合には、ｐ−Ｓｉ基板１３４の厚みをウエハの状態
よりも薄くする必要がある。また、一般にはｎ型ウエハ
の方が入手しやすいことを考慮して、図２０に示すよう
な構造としてもよい。

【０１６３】すなわち、同図（Ａ）に示すように、ｎ−
Ｓｉ基板１４４の表面にエピタキシャル成長等によりｐ
領域１３２を形成した後にｎ−Ｓｉ基板１４４の裏面側
にエッチングをおこない、このエッチングを行った部分
に第１および第２のスパイラル電極１２０，１２２を形
成する。また、同図（Ｂ）に示すように、ｎ−Ｓｉ基板
１４４の表面側に順にｐ⁺領域１４６およびｎ⁺領域１
４８を形成した後にｎ−Ｓｉ基板１４４のエッチングを
行い、このエッチングを行った部分に第１および第２の
スパイラル電極１２０，１２２を形成する。また、同図
（Ｃ）に示すように、ｎ−Ｓｉ基板１４４の一部に第１
のスパイラル電極１２０にほぼ沿うように渦巻き形状の
ｐ⁺領域１４６を形成した後に、さらにその上に渦巻き
形状のｎ⁺領域１４８を形成し、その後ｎ−Ｓｉ基板１
４４の裏面側であって第２のスパイラル電極１２２に対
応する部分のエッチングを行い、このエッチングを行っ
た部分に第１および第２のスパイラル電極１２０，１２
２を形成する。

【０１６４】また、上述した各変形例のＬＣ素子は第１
のスパイラル電極１２０と第２のスパイラル電極１２２
とを完全に対向するように図示したが、第１および第２
のスパイラル電極１２０，１２２がｐｎ接合層１３６に
よって形成されるキャパシタの電極として機能すればよ
いため、これらのスパイラル電極１２０，１２２をほぼ
対向するように少しずらして配置してもよい。

【０１６５】図２１は、ＬＣ素子の他の例を示す図であ
る。同図に示すＬＣ素子１２ｆは、図２に示したＬＣ素
子１２の第１および第２のスパイラル電極２０，２２の
形状を変更した点に特徴がある。具体的には本実施例の
ＬＣ素子１２ｆは、図２において渦巻き形状を有する第
１および第２のスパイラル電極２０，２２に代えて蛇行
形状を有する第１および第２の電極１５０，１５２を有
しており、これら２つの電極１５０，１５２に沿うよう
に蛇行形状を有するｐｎ接合層１５４が形成されてい
る。

【０１６６】図２２は、蛇行形状を有する第１および第
２の電極１５０，１５２によって形成されるインダクタ
の原理を示す図である。同図に示すように、凹凸状に屈
曲した蛇行形状を有する電極１５０あるいは１５２に一
方向の電流を流した場合には、隣接する凹凸部分で向き
が反対となるような磁束が交互に発生し、あたかも１／
２ターンのコイルが直列に接続された状態になる。した
がって、第１および第２の電極１５０，１５２のそれぞ
れは所定のインダクタンスを有するインダクタとして機
能し、等価回路については図４に示したものをそのまま
適用することができる。

【０１６７】また、渦巻き形状の電極とした場合には電
極の両端部のいずれか一方が中心部に位置し、他方が周
辺部に位置するのに対し、蛇行形状の電極１５０，１５
２ではその両端が周辺部に位置することになるので、入
出力電極２４，２６，２８を外部に引き出す際に好都合
となる。

【０１６８】また、このような構造を有するＬＣ素子１
２ｆにおいて、第２の電極１５２側を短く形成したり、
複数に分割するようにしてもよい。

【０１６９】図２３は、図２１に示した第２の電極１５
２側の長さを約半分にしたＬＣ素子１２ｇを示してお
り、図８に対応している。また、図２４は、この第２の
電極１５２側を複数に分割（例えば２分割）したＬＣ素
子１２ｈを示しており、図１０に対応している。

【０１７０】また、図２５〜２７は、ＬＣ素子の他の例
を示す図である。図２５に示すＬＣ素子１２ｉは、蛇行
形状を有する第１および第２の電極１６０，１６２をｐ
−Ｓｉ基板１３４を挟んでほぼ対向するように形成した
ものであり、図１５に対応するものである。すなわち、
図１５に示したＬＣ素子１２ｃは、渦巻き形状の第１お
よび第２のスパイラル電極１２０，１２２を対向させた
ものであるのに対し、本実施例のＬＣ素子１２ｉは第１
および第２の電極１６０，１６２の形状を蛇行形状とし
た点に特徴がある。したがって、蛇行形状を有する第１
および第２の電極１６０，１６２のそれぞれが所定のイ
ンダクタンスを有するインダクタとして機能するととも
に、これらに挟まれた蛇行形状のｐｎ接合層１３６（断
面構造は図１６に示したものと同じ）が分布定数的に形
成されたキャパシタとして機能することになる。

【０１７１】また、図２６に示したＬＣ素子１２ｊは、
図２５において示した第２の電極１６２の長さを約半分
にすることにより第１および第２の電極１６０，１６２
を部分的に対向させたものであり、図１７に対応してい
る。さらに、図２７に示したＬＣ素子１２ｋは、図２５
において示した第２の電極１６２を２分割するととも
に、それぞれの端部に入出力電極２８を接続したもので
あり、図１８に対応するものである。

【０１７２】このように、ｐｎ接合層１３６が形成され
たｐ−Ｓｉ基板１３４を挟んで蛇行形状の第１および第
２の電極１６０，１６２を対向させた場合であっても、
インダクタとキャパシタとが分布定数的に形成されたＬ
Ｃ素子を形成することができ、このＬＣ素子を用いて図
１あるいは図１２等に示した正弦波発振回路を構成する
ことができる。しかも、ＬＣ素子１２が形成されたｐ−
Ｓｉ基板１３４上に併せてインバータ論理回路１０等を
形成することが可能であり、一体成形による大量生産や
小型化も容易に実現することができる。

【０１７３】図２８はＬＣ素子の他の例を示す図であ
る。また、図２９は図２８のＡ−Ａ線拡大断面図、図３
０は図２８のＢ−Ｂ線拡大断面図、図３１は図２８のＣ
−Ｃ線拡大断面図である。

【０１７４】これらの図に示す本実施例のＬＣ素子１２
ｍは、ｐ−Ｓｉ基板３４の表面付近の隔たった位置に形
成された拡散領域であるソース２１２とドレイン２１４
の間をゲートとして機能する渦巻き形状のスパイラル電
極２１０に対する電圧の印加によって形成されるチャネ
ル２２２によって接続することに特徴がある。

【０１７５】なお、本実施例のＬＣ素子１２ｍ（後述す
るＭＯＳ構造を有するＬＣ素子も同様）は、ＭＯＳ型の
断面構造を有しているため、基本的に類似する断面構造
を有するＭＯＳ型のＦＥＴのソースおよびドレイン等に
対応する部位についてはそのままの名称を使用してい
る。このように、便宜的にソースあるいはドレイン等の
名称を用いているため、例えばソースとドレインを入れ
換える等の変更は自由である。

【０１７６】上述したソース２１２およびドレイン２１
４は、ｐ−Ｓｉ基板３４を反転させてｎ⁺層の拡散領域
として形成される。例えば、Ａｓ⁺イオンを熱拡散ある
いはイオン打ち込みにより注入して不純物濃度を高める
ことにより形成される。

【０１７７】また、ゲートとして機能するスパイラル電
極２１０は、渦巻き形状の一方の端部がソース２１２の
一部に、他方の端部がドレイン２１４の一部にオーバー
ラップするように、ｐ−Ｓｉ基板３４の表面に形成され
た絶縁層２２６を挟んで形成されている。スパイラル電
極２１０は、例えばアルミニウムや銅あるいは銀等の薄
膜を形成することによって、あるいは拡散またはイオン
注入でＰを多量にドープすることにより形成する。

【０１７８】また、絶縁層２２６は、ｐ−Ｓｉ基板３４
の表面において、このｐ−Ｓｉ基板３４とスパイラル電
極２１０とを絶縁するためのものである。ｐ−Ｓｉ基板
３４の全表面（あるいは少なくともスパイラル電極２１
０に対応する部分）がこの絶縁層２２６により覆われて
おり、さらにこの絶縁層２２６の表面に上述したスパイ
ラル電極２１０が形成される。この絶縁層２２６は、例
えばＰを添加したＳｉＯ₂（Ｐ−ガラス）によって形成
されている。

【０１７９】また、上述したスパイラル電極２１０，ソ
ース２１２，ドレイン２１４のそれぞれには、図２８〜
図３１に示すように、入出力電極２８および入出力電極
２４，２６が接続されている。すなわち、スパイラル電
極２１０に対する入出力電極２８の取り付けは、図２８
に示すように、薄いゲート膜（絶縁層２２６）を傷付け
ないように能動領域の外側で行われる。また、ソース２
１２への入出力電極２４の取り付け、およびドレイン２
１４への入出力電極２６の取り付けは、図３１あるいは
図２９に示すように、ソース２１２およびドレイン２１
４の一部を露出させた後に、アルミニウムや銅あるいは
金や銀等の金属膜を付けることにより行われる。また、
渦巻き形状のほぼ中心部分に位置するドレイン２１４に
接続された入出力電極２６は、図３０に示すように、ス
パイラル電極２１０の各周回部分と絶縁状態を保つよう
に外周側に引き出されている。

【０１８０】上述したＭＯＳ構造を有する本実施例のＬ
Ｃ素子１２ｍは、ｎチャネルエンハンスメント型の構造
を有しているものとすれば、スパイラル電極２１０に正
の電圧（正確にはサブストレートおよびソース２１２お
よびドレイン２１４に対して相対的に正の電圧）が印加
されたときにはじめてｎ型のチャネル２２２が形成され
ることになる。そして、このチャネル２２２と上述した
スパイラル電極２１０のそれぞれが渦巻き形状のインダ
クタ用導体として機能するとともに、これらチャネル２
２２およびスパイラル電極２１０の間には分布定数的な
キャパシタが形成される。

【０１８１】図３２は、チャネル２２２が形成される状
態を示す断面図であり、スパイラル電極２１０の渦巻き
方向に対して垂直方向にとった断面が示されている。ス
パイラル電極２１０に対して、すなわちスパイラル電極
２１０に接続された入出力電極２８に正のゲート電圧が
印加されていない状態では、同図（Ａ）に示すようにｐ
−Ｓｉ基板３４の表面にはチャネル２２２が現れない。
したがって、この状態では図２８に示したソース２１２
とドレイン２１４とが絶縁された状態にある。

【０１８２】ところが、スパイラル電極２１０に対して
正のゲート電圧を印加すると、図３２（Ｂ）に示すよう
に、スパイラル電極２１０に対応するｐ−Ｓｉ基板３４
の表面付近にｎ領域からなるチャネル２２２が出現す
る。このチャネル２２２は、スパイラル電極２１０の全
長にわたって形成されるため、スパイラル電極２１０と
チャネル２２２のそれぞれに蓄積される電荷によりこれ
らの間には分布定数的なキャパシタが形成されることに
なる。

【０１８３】図３３は、本実施例のＬＣ素子１２ｍの断
面構造であり、スパイラル電極２１０の渦巻き方向に沿
った断面が示されている。同図に示すように、スパイラ
ル電極２１０に平行にチャネル２２２が形成され、この
チャネル２２２によってソース２１２とドレイン２１４
とが導通状態になる。例えば、エンハンスメント型の場
合は、スパイラル電極２１０にゲート電圧に相当する電
圧を印加した状態ではじめてこのチャネル２２２が形成
されてソース２１２とドレイン２１４とが導通状態とな
るが、スパイラル電極２１０に印加するゲート電圧を変
えることによりチャネル２２２の幅および深さが変わる
ため、ソース２１２とドレイン２１４との間のチャネル
２２２の抵抗値を変化させることができる。

【０１８４】図３４は、本実施例のＬＣ素子１２ｍの等
価回路を示す図である。同図（Ａ）に示す等価回路は、
スパイラル電極２１０に所定のバイアス電圧を印加する
ことによりチャネル２２２が形成され、これらのそれぞ
れがインダクタンスＬ１およびＬ２を有するインダクタ
として機能する場合が示されている。また、これらスパ
イラル電極２１０とチャネル２２２とによりキャパシタ
Ｃを有する渦巻き形状のキャパシタが形成される。

【０１８５】なお、後述するように、チャネル２２２が
形成される位置にあらかじめｎ型のキャリアを注入して
おくデプレション型構造としてもよい。

【０１８６】このような等価回路を有する本実施例のＬ
Ｃ素子１２ｍは、信号入出力路となるチャネル２２２が
渦巻き形状に形成されるため、インダクタンスＬ１を有
するインダクタ導体として機能する。同様に、スパイラ
ル電極２１０がインダクタンスＬ２を有するインダクタ
導体として機能する。また、これら２つのインダクタ導
体は、絶縁層２２６を挟んで配置されることになるた
め、これらスパイラル電極２１０とチャネル２２２によ
って所定のキャパシタンスＣを有するキャパシタが分布
定数的に形成される。

【０１８７】したがって、このＬＣ素子１２ｍは、図２
等に示したＬＣ素子と同様に、インダクタとキャパシタ
とが分布定数的に形成されたものであり、図１に示した
正弦波発振回路１内のＬＣ素子１２に置き換えて使用す
ることができる。特に、このＬＣ素子１２ｍはＭＯＳ構
造を有しているため、製造工程が単純であり、しかもＩ
Ｃ化あるいはＬＳＩ化に際して好都合となる。

【０１８８】また、図３４（Ｂ）は、スパイラル電極２
１０に対して可変のゲート電圧Ｖｇを印加する場合の構
成を示したものである。スパイラル電極２１０の一方端
に設けられた入出力電極２８に印加するゲート電圧Ｖｇ
（正確には図３３においてスパイラル電極２１０とサブ
ストレート２２４との間に印加されるゲート電圧）を変
えることにより、チャネル２２２の深さが変わるため、
チャネル２２２の移動度が変わって、結果的にチャネル
２２２の抵抗値を任意に変換させることができる。

【０１８９】これにより、ＬＣ素子１２ｍにおける周波
数特性も変化するため、このＬＣ素子１２ｍを用いて図
１あるいは図１２等に示した正弦波発振回路を構成した
場合には、印加するゲート電圧Ｖｇに応じてその発振周
波数が変化する電圧制御型の正弦波発振回路を容易に実
現することができる。

【０１９０】なお、上述したＬＣ素子１２ｍは、ソース
２１２とドレイン２１４の間にｎチャネルを形成する場
合を説明したが、この場合はキャリアとして電子が使用
されるため移動度が大きく、チャネル２２２の抵抗が小
さくなる。これに対し、ｎ−Ｓｉ基板上にｐチャネルを
形成することにより、上述したＬＣ素子１２ｍを形成す
るようにしてもよい。この場合は、キャリアとしてホー
ルが使用されるため、チャネル２２２の抵抗が比較的大
きくなり、上述したｎチャネルの場合と比較すると異な
る特性を有することになる。

【０１９１】また、上述したＬＣ素子１２ｍは、スパイ
ラル電極２１０がその渦巻き方向に長いため、確実にチ
ャネル２２２が形成されるようにするために、サブスト
レート２２４側の電位をスパイラル電極２１０の電位よ
り低く設定することが必要となる。

【０１９２】図３５は、本実施例のＬＣ素子１２ｍの製
造工程を示す図であり、一例としてエンハンスメント型
の場合が示されている。なお、同図は、スパイラル電極
２１０の渦巻き方向に断面をとったものである。

【０１９３】（１）酸化膜の形成：まず最初に、ｐ−Ｓ
ｉ基板３４の表面を熱酸化することにより、二酸化シリ
コンを形成する（同図（Ａ））。

【０１９４】（２）ソース・ドレインの窓開け：次に、
ｐ−Ｓｉ基板３４表面の酸化膜に対してフォトエッチン
グを行うことにより、ソース２１２およびドレイン２１
４に対応する部分の窓開けを行う（同図（Ｂ））。

【０１９５】（３）ソース・ドレインの形成：次に、窓
開けした部分からｎ型不純物を注入することによりソー
ス２１２およびドレイン２１４を形成する（同図
（Ｃ））。例えば、ｎ型不純物としてＡｓ⁺が用いら
れ、この不純物が熱拡散によって注入される。また、こ
のｎ型不純物をイオン打ち込みにより注入する場合に
は、上述した（２）における窓開けは不要となる。

【０１９６】（４）ゲート領域の除去：次に、スパイラ
ル電極２１０を形成したい部分の酸化膜を除去すること
により、ゲート領域の開口部を形成する（同図
（Ｄ））。本実施例のＬＣ素子１２ｍの場合は、スパイ
ラル電極２１０を渦巻き形状に形成する必要があるた
め、このゲート領域開口部の形成も渦巻き形状になるよ
うに行われる。このようにしてスパイラル電極２１０に
対応する部分のみｐ−Ｓｉ基板３４が露出することにな
る。

【０１９７】（５）ゲート酸化膜の形成：次に、このよ
うにして部分的に露出したｐ−Ｓｉ基板３４に対して新
しい酸化膜、すなわち絶縁層２２６の形成を行う（同図
（Ｅ））。

【０１９８】（６）ゲートおよび電極の形成：次に、例
えばアルミニウム等を蒸着することにより、ゲートとし
て機能するスパイラル電極２１０を形成するとともに、
ソース２１２に接続される入出力電極２４およびドレイ
ン２１４に接続される入出力電極２６のそれぞれを形成
する（同図（Ｆ））。

【０１９９】このようにしてＬＣ素子１２ｍを製造する
工程は、基本的には通常のＭＯＳ−ＦＥＴを製造する工
程と類似しており、スパイラル電極２１０の形状等が異
なるのみであるといえる。したがって、１つの半導体基
板上にＬＣ素子１２ｍとともに、インバータ論理回路１
０等の他の部品を一体形成した正弦波発振回路を形成す
る際に好都合となる。

【０２００】また、図２８に示した本実施例のＬＣ素子
１２ｍは、渦巻き形状のスパイラル電極２１０に対応し
て形成されるチャネル２２２を信号の伝搬路（帰還ルー
プの一部）として用いるようにしたが、チャネル２２２
とスパイラル電極２１０の機能を入れ替えるようにして
もよい。

【０２０１】図３６に示すＬＣ素子１２ｎは、スパイラ
ル電極２１０の両端に入出力電極２４，２６を接続する
ことによりこのスパイラル電極２１０を信号の入出力路
として用いるとともに、チャネル２２２の一方端に形成
されたソース２１２（あるいはドレイン２１４）に入出
力電極２８を接続したものである。

【０２０２】一般に、チャネル２２２の比抵抗はスパイ
ラル電極２１０の電極に比べて高いため、図１の正弦波
発振回路１等においてＬＣ素子のチャネル２２２を介し
て帰還ループを形成する場合には、信号の電圧レベルの
減衰量が問題となる。すなわち、反転増幅器であるイン
バータ論理回路１０によって増幅した際のループゲイン
が１以上でなければ発振が継続されないため、チャネル
２２２による減衰分を補うだけの増幅率をインバータ論
理回路１０にもたせる必要がある。このため、図２８に
示したＬＣ素子１２ｍを用いて正弦波発振回路１等を構
成した場合には、これらＬＣ素子１２ｍが形成されたｐ
−Ｓｉ基板３４のキャリア密度等を充分検討してチャネ
ル２２２の比抵抗を小さくしたり、このチャネル２２２
を充分な深さで形成するためにスパイラル電極２１０と
サブストレート２２４との間に印加する逆バイアス電圧
（ゲート電圧）を充分大きく設定する必要がある。

【０２０３】これに対し、図３６に示したＬＣ素子１２
ｎにおいては、金属材料でスパイラル電極２１０を形成
する場合が一般的であり、この場合は金属材料で形成さ
れたスパイラル電極２１０同士が直列接続されて帰還ル
ープを形成しているため、比抵抗が充分小さく、このよ
うな問題が生じない。

【０２０４】また、スパイラル電極２１０側を信号の入
出力路として用いる場合には、ソース２１２あるいはド
レイン２１４のいずれか一方に入出力電極２８を接続す
るため、他方を省略することができる。

【０２０５】また、上述したＬＣ素子１２ｍ等は、スパ
イラル電極２１０に印加する電圧レベルをサブストレー
ト２２４に比べて相対的に高くしたときにチャネル２２
２が形成されるエンハンスメント型の素子について説明
したが、デプレション型とすることもできる。すなわ
ち、図２８あるいは図３６に示したチャネル２２２の領
域にあらかじめキャリアを注入することによりｎ型領域
を形成しておく。これにより、スパイラル電極２１０に
印加する電圧レベルを相対的に高くすることなくチャネ
ル２２２を形成することができる。あるいはスパイラル
電極２１０に印加する電圧レベルとチャネル幅等との関
係を変えることができる。また、注入するキャリアはス
パイラル電極２１０に沿った一部の領域のみに注入して
もよい。

【０２０６】図３７および図３８は、図２８に示したＬ
Ｃ素子１２ｍの変形例を示す図であり、図３７にはスパ
イラル電極２１０とチャネル２２２とを部分的に対向さ
せたＬＣ素子１２ｐが、図３８にはスパイラル電極２１
０側を複数に分割（例えば２分割）したＬＣ素子１２ｒ
がそれぞれ示されている。

【０２０７】図３７に示したＬＣ素子１２ｐは、機能的
には図８に示したＬＣ素子１２ａに対応するものであ
り、図９に示した等価回路を適用することができる。同
様に図３８に示したＬＣ素子１２ｒは、図１０に示した
ＬＣ素子１２ｂに対応するものであり、等価回路として
は図１１に示したものを適用することができる。

【０２０８】このように、スパイラル電極２１０とチャ
ネル２２２とを部分的に対向させた場合、あるいはスパ
イラル電極２１０側を複数に分割した場合であっても、
スパイラル電極２１０およびチャネル２２２のそれぞれ
がインダクタとして機能するとともに、これらの間には
分布定数的にキャパシタが形成される点に変わりはな
く、図１に示した正弦波発振回路１等に適用することが
できる。しかも、図２８に示したＬＣ素子１２ｍとは周
波数特性が異なるＬＣ素子が形成されるため、一定範囲
で正弦波発振回路１等による発振周波数を調整すること
ができる。

【０２０９】ただし、図３８に示したＬＣ素子をエンハ
ンスメント型の素子として構成した場合には、スパイラ
ル電極２１０の分割部分においてチャネル２２２も分割
されてしまい、図１に示した正弦波発振回路１等におけ
る帰還ループを形成しないため、ｐ−Ｓｉ基板３４の表
面近傍であってこの分割部分に対応する位置にあらかじ
めキャリアを注入して拡散領域２１３を形成しておき、
分割されたチャネル２２２がこの拡散領域２１３を介し
て常に１本の導体として使用できるようにする必要があ
る。

【０２１０】図３９〜図４２は、ＬＣ素子の他の例を示
す図であり、上述したＭＯＳ構造のＬＣ素子のゲート電
極を蛇行形状に形成した場合が示されている。

【０２１１】具体的には、図３９は図２８に対応してお
り、図２８に示した渦巻き形状のスパイラル電極２１０
を蛇行形状の電極２１０ａに置き換えた構造を有するＬ
Ｃ素子１２ｓが示されている。この電極２１０ａに対応
して形成されるチャネル２２２を帰還ループの一部とし
て使用した正弦波発振回路が形成される。

【０２１２】同様に、図４０は図３６に対応するもので
あり、図３９に示したＬＣ素子１２ｓとは反対に蛇行形
状の電極２１０ａ側が信号の入出力路となるＬＣ素子１
２が示されている。

【０２１３】図４１は、図３７に対応するものであり、
蛇行形状の電極２１０ａとチャネル２２２とを部分的に
対応させたＬＣ素子１２ｔが示されている。

【０２１４】図４２は、図３８に対応するものであり、
蛇行形状の電極２１０ａ側を複数に分割するとともに、
この分割位置に対応するｐ−Ｓｉ基板３４の表面近傍に
拡散領域２１３を形成しておいてチャネル２２２を１本
のインダクタ導体として使用するＬＣ素子１２ｕが示さ
れている。

【０２１５】このように、電極２１０ａおよびチャネル
２２２を蛇行形状に形成した場合であっても、図２２に
おいて示したように電極２１０ａ，チャネル２２２のそ
れぞれがインダクタとして機能し、しかも、これらの間
には分布定数的なキャパシタが形成される点に変わりは
なく、このような構造を有するＬＣ素子を用いて図１に
示した正弦波発振回路１等を構成することができる。し
かも、これらのＬＣ素子はｐ−Ｓｉ基板３４上にＭＯＳ
製造技術を用いて形成することが可能であり、図１に示
した正弦波発振回路１等の他の構成部品（例えばインバ
ータ論理回路１０）とともに一体成形する場合に適して
おり、正弦波発振回路全体の大量生産や小型化を容易に
実現できる。

【０２１６】図４３は、ＬＣ素子の他の例を示す図であ
る。また、図４４は図４３のＡ−Ａ線拡大断面図、図４
５は図４３のＢ−Ｂ線拡大断面図、図４６は図４３のＣ
−Ｃ線拡大断面図、図４７は図４３のＤ−Ｄ線拡大断面
図である。

【０２１７】これらの図に示すＬＣ素子１２ｖは、図２
８に示したＬＣ素子１２ｍがスパイラル電極２１０をイ
ンダクタ導体とゲート電極の機能を兼用していたのに対
し、これらの機能を分離した点に特徴がある。

【０２１８】具体的には本実施例のＬＣ素子１２ｖは、
半導体基板であるｐ−Ｓｉ基板３４の表面付近の隔たっ
た位置に形成されたソース２１２とドレイン２１４の間
を渦巻き形状の第１のスパイラル電極３１０に対する電
圧の印加によって形成されるチャネル２２２によって接
続することにより形成されている。

【０２１９】上述したソース２１２およびドレイン２１
４は、ｐ−Ｓｉ基板３４を反転させたｎ⁺領域として形
成される。例えば、Ａｓ⁺イオンを熱拡散あるいはイオ
ン打ち込みにより注入して不純物濃度を高めることによ
り形成される。

【０２２０】第１のスパイラル電極３１０は、ゲートと
して機能するものであり、渦巻き形状の一方の端部（外
周側）がソース２１２の一部に、他方の端部（中心側）
がドレイン２１４の一部にオーバーラップするように、
ｐ−Ｓｉ基板３４の表面側に形成された絶縁層２２６を
挟んで形成されている。第１のスパイラル電極３１０
は、例えばアルミニウム膜を成形することによって、あ
るいは拡散またはイオン注入でＰを多量にドープするこ
とにより形成する。

【０２２１】また、上述した第１のスパイラル電極３１
０とほぼ平行であって、ほぼ同心状に第２のスパイラル
電極３１２が形成されている。この第２のスパイラル電
極３１２と第１のスパイラル電極３１０との間に所定の
ゲート電圧を印加することにより、第１のスパイラル電
極３１０に対向するｐ−Ｓｉ基板３４の表面にチャネル
２２２が形成されるようになっている。

【０２２２】また、上述した第１のスパイラル電極３１
０，ソース２１２，ドレイン２１４，第２のスパイラル
電極３１２のそれぞれには、図４３〜図４７に示すよう
に、制御用電極２２８，入出力電極２４，２６，２８が
接続されている。すなわち、第１のスパイラル電極３１
０に対する制御用電極２２８の取り付けは、図４３に示
すように、薄いゲート膜を傷付けないように能動領域の
外側で行われる。また、ソース２１２への入出力電極２
４の取り付けおよびドレイン２１４への入出力電極２６
の取り付けは、図４７および図４５に示すように、ソー
ス２１２およびドレイン２１４の一部を露出させた後
に、アルミニウム等の金属膜を付けることにより行われ
る。さらに、第２のスパイラル電極３１２に対する入出
力電極２８の取り付けは、制御用電極２２８と同様に薄
いゲート膜を傷付けないように能動領域から隔たった位
置で行われる。

【０２２３】上述した構造を有する本実施例のＬＣ素子
１２ｖは、ｎチャネルエンハンスメント型の構造を有し
ているものとすれば、第１のスパイラル電極３１０に正
の電圧（第２のスパイラル電極３１２よりも高い電圧）
が印加された時にはじめてチャネル２２２が形成される
ことになる。

【０２２４】図４４（Ａ）および（Ｂ）は、チャネル２
２２が形成される状態を示す図である。第１のスパイラ
ル電極３１０に対して、すなわち第１のスパイラル電極
３１０に接続された制御用電極２２８に正のゲート電圧
が印加されていない状態では、同図（Ａ）に示すように
ｐ−Ｓｉ基板３４の表面にはチャネル２２２が現れな
い。したがって、この状態では図４３に示したソース２
１２とドレイン２１４とが絶縁された状態にある。

【０２２５】ところが、第１のスパイラル電極３１０に
対して相対的に正のゲート電圧が印加されると、図４４
（Ｂ）に示すように第１のスパイラル電極３１０に対応
するｐ−Ｓｉ基板３４の表面付近にｎ領域からなるチャ
ネル２２２が出現する。また、ｐ−Ｓｉ基板３４の内部
であってこのチャネル２２２の外側には、第１のスパイ
ラル電極３１０に印加された正のゲート電圧によって正
孔が排除された空乏層が形成される。したがって、この
空乏層を挟んでチャネル２２２内の電子とｐ−Ｓｉ基板
３４内の正孔とが対向して配置され、チャネル２２２と
その外側に空乏層を挟んで存在するｐ−Ｓｉ基板３４と
によりキャパシタが形成される。しかも、このキャパシ
タは第１のスパイラル電極３１０のほぼ全長にわたって
形成されるため、ｐ−Ｓｉ基板３４に接続された第２の
スパイラル電極３１２とチャネル２２２との間には分布
定数的に渦巻き形状のキャパシタが形成されることにな
る。

【０２２６】図４８は、本実施例のＬＣ素子１２ｖの等
価回路を示す図である。同図に示す等価回路は、制御用
電極２２８に所定のゲート電圧を印加することによりチ
ャネル２２２を形成し、このチャネル２２２を正弦波発
振回路の帰還ループの一部として使用する場合が示され
ている。

【０２２７】なお、上述したＬＣ素子１２ｖは、ソース
２１２に設けられた入出力電極２４と第２のスパイラル
電極３１２の一方端に設けられた入出力電極２８とを同
電位に設定することが可能であり、このＬＣ素子１２ｖ
を図１に示した正弦波発振回路１等に適用する場合に
は、図５に示したキャパシタ１６等を用いずにこれら２
つの入出力電極２４と２８とを直接接続することができ
る。したがって、ＬＣ素子１２ｖの一部の構造を変形し
て、例えば図４９に示すように２つの入出力電極２４，
２８を１つの共通の電極として形成するようにしてもよ
い。この場合は、後工程における配線の手間が低減され
るとともに、キャパシタ１６等が不要になることにより
部品点数の低減も図ることができる。

【０２２８】このような構造を有する本実施例のＬＣ素
子１２ｖは、チャネル２２２がインダクタンスＬ１を有
するインダクタ導体として機能するとともに、第２のス
パイラル電極３１２がインダクタンスＬ２を有するイン
ダクタ導体として機能する。また、これら２つのインダ
クタ導体間には所定のキャパシタンスＣを有するキャパ
シタが分布定数的に形成される。したがって、これらの
ＬＣ素子１２ｖは、基本的には図２等に示したＬＣ素子
と同様な周波数特性を有しており、図１に示した正弦波
発振回路１等に用いることができる。また、図２８に示
したＬＣ素子１２ｍ等と同様にＭＯＳ構造を有している
ことから、ＭＯＳ製造技術による工程の簡略化が可能で
あり、しかも、ｐ−Ｓｉ基板３４上に他の部品とともに
一体形成することが可能であり、容易に大量生産および
小型化を実現することができる。

【０２２９】図５０および図５１は、図４３に示したＬ
Ｃ素子１２ｖの変形例を示す図である。図５０には第２
のスパイラル電極３１２を短く形成することによりこの
第２のスパイラル電極３１２とチャネル２２２とを部分
的に対向させたＬＣ素子１２ｗが示されている。また、
図５１には第２のスパイラル電極３１２を複数に分割
（例えば２分割）したＬＣ素子１２ｘが示されている。

【０２３０】また、図５２〜図５４は、図４３に示した
ＬＣ素子１２ｖの他の変形例を示す図である。これらの
図に示したＬＣ素子は、いずれもチャネル２２２と第２
のスパイラル電極３１２の機能を入れ換えた点に特徴が
あり、第２のスパイラル電極３１２を信号の入出力路
（帰還ループ）として使用している。図５２が図４３
に、図５３が図５０に、図５４が図５１にそれぞれ対応
している。

【０２３１】例えば、第２のスパイラル電極３１２を金
属材料で形成し、この第２のスパイラル電極３１２を図
１に示した正弦波発振回路１等における帰還ループの一
部として使用した場合には、この帰還ループにおける電
圧レベルの減衰が少なく、図１に示したインバータ論理
回路１０等の反転増幅器の増幅率を低く設定できる利点
がある。この利点については、図３６に示したＬＣ素子
１２ｎと同様である。

【０２３２】図５５は、図４３以降に示したＬＣ素子の
部分的変形例を示す図であり、図４４に対応する断面構
造が示されている。具体的には、図５５（Ａ）に示すよ
うに、ｎ−Ｓｉ基板１４４の一部に第１および第２のス
パイラル電極３１０，３１２に沿った渦巻き形状のｐ領
域からなる反転層２３２が形成されている。このような
断面構造を有するＬＣ素子において、第１のスパイラル
電極３１０の一方端に設けられた制御用電極２２８に対
して所定のゲート電圧を印加すると、同図（Ｂ）に示す
ように、この第１のスパイラル電極３１０に対応するｎ
−Ｓｉ基板１４４の表面近傍にチャネル２２２が形成さ
れる。しかも、ｎ−Ｓｉ基板１４４と反転層２３２との
間に逆バイアス電圧を印加しておくことにより、渦巻き
形状の反転層２３２が各周回部分において相互に電気的
に分離され、チャネル２２２と第２のスパイラル電極３
１２との間に確実に分布定数的なキャパシタが形成され
るようになる。

【０２３３】図５６〜図６２は、図４３以降に示したＬ
Ｃ素子の変形例を示す図であり、ほぼ平行に配置されて
いる第１および第２のスパイラル電極３１０，３１２を
ｐ−Ｓｉ基板３４を挟んでほぼ対向配置した場合が示さ
れている。

【０２３４】図５６は図４３に対応しており、渦巻き形
状を有するチャネル２２２と第２のスパイラル電極３１
２とがほぼ同じ長さに形成されたＬＣ素子が示されてい
る。図５７は、図５６のＡ−Ａ線拡大断面図であり、図
４４に示した断面構造に対応するものである。本実施例
のＬＣ素子１２ｙは、図５７にその断面構造を示すよう
に、第１および第２のスパイラル電極３１０，３１２が
ｐ−Ｓｉ基板３４を挟んでほぼ対向するように形成され
ており、第１のスパイラル電極３１０に対応して形成さ
れるチャネル２２２とｐ−Ｓｉ基板３４の裏面に形成さ
れた第２のスパイラル電極３１２とにより渦巻き形状の
キャパシタが分布定数的に形成されている。

【０２３５】図５８は図５０に対応するものであり、ｐ
−Ｓｉ基板３４を挟んでほぼ対向配置された第１および
第２のスパイラル電極３１０，３１２を部分的に対向さ
せたＬＣ素子が示されている。また、図５９は図５１に
対応するものであり、第１のスパイラル電極３１０にほ
ぼ対向するように形成された第２のスパイラル電極３１
２を複数に分割（例えば２分割）したＬＣ素子が示され
ている。

【０２３６】また、図５６，図５８，図５９に示した各
ＬＣ素子は、いずれもチャネル２２２側を信号の入出力
路に使用して図１に示した正弦波発振回路等の帰還ルー
プの一部を形成するようにしたものであるが、第２のス
パイラル電極３１２側を信号入出力路として用いてこの
帰還ループを形成するようにしてもよい。図６０はチャ
ネル２２２と第２のスパイラル電極３１２をほぼ同じ長
さに形成した場合を、図６１はチャネル２２２の長さを
相対的に短く形成して部分的に対向させた場合を、図６
２は第１のスパイラル電極３１０を複数に分割（例えば
２分割）することによりこれに対応して形成されるチャ
ネル２２２も複数に分割したものである。

【０２３７】図６３は、第１および第２のスパイラル電
極３１０，３１２をｐ−Ｓｉ基板３４を挟んでほぼ対向
配置した上記ＬＣ素子における部分的変形例を示す図で
ある。具体的には、第１および第２のスパイラル電極３
１０，３１２の各周回部分の合間に渦巻き形状の反転層
が形成されている。すなわち、同図に示すようにｐ−Ｓ
ｉ基板３４の一部にｎ領域２３４からなる渦巻き形状の
反転層を形成する。このような構造を有するＬＣ素子に
おいて、周回部分の異なる第２のスパイラル電極３１２
に接続されたｐ−Ｓｉ基板３４同士に着目すると、間に
ｎ領域２３４が形成されているため電気的に分離されて
おり、確実に各周回部分のアイソレーションを行うこと
ができる。

【０２３８】また、実際にウエハの状態にあるｐ−Ｓｉ
基板３４を利用して上述したＬＣ素子を製造する場合に
は、ｐ−Ｓｉ基板３４の比抵抗が一般の金属に比べて高
いこと等を考慮して、ｐ−Ｓｉ基板３４の厚みをウエハ
の状態よりも薄くする必要がある。また、上述したよう
に一般にはｎ型ウエハの方が入手しやすいことを考慮し
て、図６４に示すような構造としてもよい。

【０２３９】すなわち、同図（Ａ）に示すように、ｎ−
Ｓｉ基板１４４の一方の面に渦巻き形状のエッチングを
行い、このエッチングを行った部分に第１あるいは第２
のスパイラル電極３１０，３１２を形成する。また、同
図（Ｂ）に示すように、ｎ−Ｓｉ基板１４４の一部に第
１および第２のスパイラル電極３１０，３１２のそれぞ
れにほぼ沿うようにｐ⁺領域２３６を形成し、その後ｎ
−Ｓｉ基板１４４の裏面側であって第２のスパイラル電
極３１２に対応する部分のエッチングを行い、最後に第
１および第２のスパイラル電極３１０，３１２を形成す
る。

【０２４０】このようにほぼ対向するように形成された
第１および第２のスパイラル電極３１０，３１２間の間
隔を短くすることにより、ほぼ対向するチャネル２２２
と第２のスパイラル電極３１２との間にのみ分布定数的
なキャパシタが形成されることになる。しかも、同図
（Ｂ）に示すように第１および第２のスパイラル電極３
１０，３１２に挟まれた部分に反転層を形成した場合に
は、第２のスパイラル電極３１２の異なる周回部分に接
してｐｎｐ構造が形成されるため、各周回部分において
良好なアイソレーションが行われる。

【０２４１】また、上述した図４３以降の各図面におい
て説明したＬＣ素子はいずれも第１および第２のスパイ
ラル電極３１０，３１２が渦巻き形状に形成されたもの
であるが、これらを蛇行形状に形成してもよい。図６５
〜図７６は上述した第１および第２のスパイラル電極３
１０，３１２を蛇行形状を有する第１および第２の電極
３１０ａ，３１２ａに置き換えたものであり、蛇行形状
を有する第１の電極３１０ａに対応して形成されるチャ
ネル２２２と第２の電極３１２ａのそれぞれがインダク
タ導体として機能し、これらの間に分布定数的なキャパ
シタが形成される点に変わりはない。

【０２４２】具体的には、図６５はほぼ同じ長さであっ
て平行に形成された第１および第２の電極３１０ａ，３
１２ａを有し、チャネル２２２側を信号の入出力路とし
て使用するＬＣ素子が示されている。図６６には、第２
の電極３１２ａが短く形成されて第１および第２の電極
３１０ａ，３１２ａが部分的に対向したＬＣ素子が示さ
れている。図６７には、第２の電極３１２ａが複数に分
割（例えば２分割）されたＬＣ素子が示されている。ま
た、図６８〜図７０のそれぞれには、それらに示したＬ
Ｃ素子のチャネル２２２と第２の電極３１２ａの機能を
入れ換えたＬＣ素子が示されている。さらに、図７１〜
図７６のそれぞれには、第２の電極３１２ａをｐ−Ｓｉ
基板３４を挟んで第１の電極３１０ａにほぼ対向させた
ＬＣ素子が示されており、図７１は図６５に、図７２は
図６６に、図７３は図６７に、図７４は図６８に、図７
５は図６９に、図７６は図７０にそれぞれ対応してい
る。

【０２４３】上述した各ＬＣ素子は、半導体基板の内部
を部分的に利用して分布定数的なキャパシタを形成する
とともに、ＬＣ素子の全体を半導体製造技術を用いて製
造可能にした点に特徴がある。これに対し、半導体基板
を利用する点は同じであるが、その内部を利用せずにそ
の表面に複数のインダクタ導体を重ねて形成することに
よりＬＣ素子を構成することもできる。

【０２４４】図７７は、ＬＣ素子の他の変形例を示す概
略図である。

【０２４５】同図に示すＬＣ素子１２ｚは、高純度の半
導体基板３２０とこの表面にほぼ重ねて形成された第１
および第２のスパイラル電極３２２，３２４とを含んで
構成されている。第１のスパイラル電極３２２は、例え
ば図２に示す第１のスパイラル電極２０に対応してお
り、第２のスパイラル電極３２４は図２に示す第２のス
パイラル電極２２に対応している。また、これら第１お
よび第２のスパイラル電極３２２，３２４間には外周側
端部を除いて図示しない絶縁膜が形成されている。

【０２４６】したがって、第１のスパイラル電極３２２
の両端に図２に示す入出力電極２４，２６に相当する端
子を設けることにより、この第１のスパイラル電極３２
２を一方のインダクタ導体として機能させることができ
る。また、第２のスパイラル電極３２４は、外周側端部
において第１のスパイラル電極３２２の外周側端部に直
接接続されているとともに、この第１のスパイラル電極
３２２にほぼ重ねて形成されるため、これら２つのスパ
イラル電極３２２，３２４間には分布定数的なキャパシ
タが形成され、これらのインダクタ成分とキャパシタ成
分との関係は図２等に示したＬＣ素子１２とまったく同
じとなる。

【０２４７】このため、図７７に示すＬＣ素子１２ｚの
第１のスパイラル電極３２２を介して帰還ループを形成
することにより図１に示した正弦波発振回路１等と同様
の正弦波発振回路を得ることができる。

【０２４８】特に、図７７に示したＬＣ素子１２ｚは、
半導体基板３２０を利用して形成されているため、この
半導体基板３２０上に図１に示したその他の部品（例え
ばインバータ論理回路１０等）も併せて一体形成するこ
とが可能であり、大量生産および小型化が容易に実現で
きる。

【０２４９】図７８は、図７７に概略構造を示したＬＣ
素子の製造工程の一例を示す図である。同図は、ＬＣ素
子１２ｚの断面構造を各工程順に示したものである。

【０２５０】（１）高純度の半導体基板３２０を用意す
る（同図（Ａ））。この半導体基板３２０は、純度が低
い場合にはその表面に酸化膜等を形成することにより絶
縁基板として使用することもできる。

【０２５１】（２）この半導体基板３２０上に金属膜を
形成、例えばアルミニウム膜３２４ａを蒸着する（同図
（Ｂ））。なお、金や銅などの他の材料により金属膜を
形成するようにしてもよい。

【０２５２】（３）アルミニウム膜３２４ａ上に渦巻き
形状のフォトレジスト３３０ａのパターンを形成する
（同図（Ｃ））。このパターンの形成は、例えば写真蝕
刻法により行うことができる。

【０２５３】（４）このフォトレジスト３３０ａをマス
クにしてアルミニウム膜３２４ａを部分的に除去するこ
とにより第２のスパイラル電極３２４を形成する（同図
（Ｄ））。その後、フォトレジスト３２４ａを洗い落と
す。

【０２５４】（５）このようにして形成された第２のス
パイラル電極３２４の端部（外周側端部）をフォトレジ
スト３３０ｂによってマスクする（同図（Ｅ））。

【０２５５】（６）陽極酸化を行って、第２のスパイラ
ル電極３２４の残り部分（マスクされない部分）の表面
に絶縁性酸化皮膜３２６を形成する（同図（Ｆ））。そ
の後、フォトレジスト３３０ｂを洗い落とす。

【０２５６】（７）再度、全表面に金属膜を形成、例え
ばアルミニウム膜３２２ａを蒸着する（同図（Ｇ））。
このとき、第２のスパイラル電極３２４の外周側端部
（フォトレジスト３３０ｂによってマスクされた部分）
上に直接アルミニウム膜３２２ａが形成され、この部分
で電気的な接続が行われる。

【０２５７】（８）アルミニウム膜３２２ａ上に渦巻き
形状のフォトレジスト３３０ｃのパターンを形成する
（同図（Ｈ））。このパターンの形成は、例えば上述し
たフォトレジスト３３０ａの場合と同様に写真蝕刻法に
より行うことができる。

【０２５８】（９）このフォトレジスト３３０ｃをマス
クにしてアルミニウム膜３３２ａを部分的に除去するこ
とにより、第１のスパイラル電極３２２を形成する。そ
の後、フォトレジスト３３０ｃを洗い落とす。

【０２５９】図７９は、このような工程を経て半導体基
板３２０上に形成されたＬＣ素子１２ｚの平面形状を示
す図である。同図に示すように、本実施例のＬＣ素子１
２ｚは、表面に第１のスパイラル電極３２２が形成され
ており、この第１のスパイラル電極３２２の両端部のそ
れぞれが図２に示した２つの入出力電極２４（この入出
力電極２４が入出力電極２８の機能も兼ねている），２
６のそれぞれに対応している。

【０２６０】図８０は、図７７に概略構造を示したＬＣ
素子の製造工程の他の例を示す図である。図７８に示し
た製造工程によれば、２つのスパイラル電極３２２，３
２４の間を陽極酸化により形成された絶縁性酸化皮膜３
２６により絶縁を行うＬＣ素子が製造されるが、図８０
に示した製造工程によれば、この絶縁性酸化皮膜３２６
を化学気相法（ＣＶＤ）により形成されたシリコン酸化
膜あるいは窒化膜に置き換えたＬＣ素子が製造される点
が異なっている。以下、その製造工程を説明する。

【０２６１】（１）高純度の半導体基板３２０を用意す
る（同図（Ａ））。そして、この半導体基板３２０上に
化学気相法により第１のシリコン酸化膜３４０を形成す
る（同図（Ｂ））。ただし、高純度の半導体基板３２０
を用いた場合には比抵抗が高いため、第１のシリコン酸
化膜３４０を省略することもできる。

【０２６２】（２）第１のシリコン酸化膜３４０上に、
次の化学気相法の工程に耐え得る金属、例えば金，タン
グステン，モリブデン，タンタル，ニオブなどの金属膜
３２４ｂを蒸着する（同図（Ｃ））。

【０２６３】（３）金属膜３２４ｂ上に渦巻き形状のフ
ォトレジスト３３０ａのパターンを形成する（同図
（Ｄ））。このパターンの形成は、例えば写真蝕刻法に
より行うことができる。

【０２６４】（４）このフォトレジスト３３０ａをマス
クにして金属膜３２４ｂを部分的に除去することにより
第２のスパイラル電極３２４を形成する（同図
（Ｅ））。その後、フォトレジスト３３０ａを洗い落と
す。

【０２６５】（５）第２のスパイラル電極３２４および
露出している第１のシリコン酸化膜３４０の上に、化学
気相法により第２のシリコン酸化膜３４２を形成する
（同図（Ｆ））。その後、第２のスパイラル電極３２４
の外周側端部上の第２のシリコン酸化膜３４２をエッチ
ング等により除去する。

【０２６６】（６）この第２のシリコン酸化膜３４２上
に金属膜３２２ｂを蒸着する（同図（Ｇ））。後工程に
化学気相法の工程がないことから、この金属膜３２２ｂ
はアルミニウム膜とすることができるが、金や銅等の他
の金属材料で形成してもよい。このとき、第２のスパイ
ラル電極３２４の外周側端部のみは、その上に直接金属
膜３２２ｂが形成され、この部分で電気的な接続が行わ
れる。

【０２６７】（７）金属膜３２２ｂ上に渦巻き形状のフ
ォトレジスト３３０ｃのパターンを形成する（同図
（Ｈ））。このパターンの形成は、例えば上述したフォ
トレジスト３３０ａの場合と同様に写真蝕刻法により行
うことができる。

【０２６８】（８）このフォトレジスト３３０ｃをマス
クにして、第１のスパイラル電極３２２を形成する（同
図（Ｉ））。その後、フォトレジスト３３０ｃを洗い落
とす。

【０２６９】このような工程を用いることによっても、
図７９に平面構造を示したＬＣ素子１２ｚを製造するこ
とができる。このように、上述した本実施例のＬＣ素子
１２ｚは、半導体基板３２０の表面に形成されているた
め、この半導体基板３２０を用いて図１に示した正弦波
発振回路１等のその他の部品（例えばインバータ論理回
路１０）を形成することができ、一体形成による大量生
産および回路全体の小型化を容易に実現することができ
る。

【０２７０】なお、図７７に概略構造を示したＬＣ素子
１２ｚは、第１および第２のスパイラル電極３２２，３
２４をほぼ同じ長さの渦巻き形状に形成したが、これら
２つの電極を部分的に対向させるようにしてもよく、第
２のスパイラル電極３２４側を複数に分割するようにし
てもよい。また、渦巻き形状のみならず、図２１等に示
したような蛇行形状を有する２つの電極をほぼ重ねて形
成するようにしてもよい。さらに、第１および第２のス
パイラル電極３２２，３２４をほぼ対向させるだけでは
なく、一方の電極の各周回部分の合間に他の電極の各周
回部分の中心がくるようにして部分的に第１および第２
のスパイラル電極３２２，３２４を重ねるようにしても
よい。

【０２７１】また、図７７に概略構造を示したＬＣ素子
１２ｚは、第１および第２のスパイラル電極３２２，３
２４を同電位に設定してもよいため、ＬＣ素子１２ｚの
内部で第１および第２のスパイラル電極３２２，３２４
の各一方端を接続したが、それぞれの一方端を別々に素
子外部に引き出して接続するようにしてもよい。

【０２７２】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。

【０２７３】例えば、上述した各ＬＣ素子は、インダク
タ導体として機能する電極やチャネルを渦巻き形状ある
いは蛇行形状に形成したが、この渦巻き形状には周回数
がほぼ１周あるいは１周未満のものも含まれ、蛇行形状
には波形や凹凸数が１あるいは２程度の非直線形状のも
のも含まれており、インダクタンスの大きさ等に応じ
て、使用するＬＣ素子の電極形状を適宜選択することが
できる。

【０２７４】また、上述した各実施例のＬＣ素子は、主
にｐ−Ｓｉ基板を利用して形成したが、同様にｎ型半導
体基板（ｎ−Ｓｉ基板）を利用して形成するようにして
もよい。また、半導体基板はゲルマニウム等のシリコン
以外の材料、あるいは非晶質材料であるアモルファスシ
リコン等を用いるようにしてもよい。

【０２７５】

【０２７６】

【０２７７】

【０２７８】

【０２７９】

【０２８０】

【０２８１】

【０２８２】

【０２８３】

【０２８４】

【０２８５】

【０２８６】

【０２８７】

【０２８８】

【０２８９】

【０２９０】

【０２９１】

【０２９２】

【０２９３】

【図面の簡単な説明】

【図１】本発明を適用した第１実施例の正弦波発振回路
の構成を示す図である。

【図２】ＬＣ素子の一例を示す図である。

【図３】図２のＡ−Ａ線拡大断面図である。

【図４】図２に示したＬＣ素子の等価回路を示す図であ
る。

【図５】正弦波発振回路内においてＬＣ素子にバイアス
電圧を印加するための具体的構成を示す図である。

【図６】図２に示したＬＣ素子の製造工程を示す図であ
る。

【図７】分布定数型のＬＣ素子の特性を示す図である。

【図８】図２に示したＬＣ素子の変形例を示す図であ
る。

【図９】図８に示したＬＣ素子の等価回路を示す図であ
る。

【図１０】ＬＣ素子の他の変形例を示す図である。

【図１１】図１０に示したＬＣ素子の等価回路を示す図
である。

【図１２】本発明を適用した第２実施例の正弦波発振回
路の構成を示す図である。

【図１３】第２実施例の変形例を示す図である。

【図１４】本発明を適用した第３実施例の正弦波発振回
路の構成を示す図である。

【図１５】ＬＣ素子の変形例を示す図である。

【図１６】図１５のＡ−Ａ線拡大断面図である。

【図１７】ＬＣ素子の他の変形例を示す図である。

【図１８】ＬＣ素子の他の変形例を示す図である。

【図１９】図１５に示したＬＣ素子の断面構造の部分的
変形例を示す図である。

【図２０】図１５に示したＬＣ素子の断面構造の部分的
変形例を示す図である。

【図２１】ＬＣ素子の他の変形例を示す図である。

【図２２】蛇行形状を有するインダクタ導体の動作を説
明するための図である。

【図２３】ＬＣ素子の他の変形例を示す図である。

【図２４】ＬＣ素子の他の変形例を示す図である。

【図２５】ＬＣ素子の他の変形例を示す図である。

【図２６】ＬＣ素子の他の変形例を示す図である。

【図２７】ＬＣ素子の他の変形例を示す図である。

【図２８】ＬＣ素子の他の変形例を示す図である。

【図２９】図２８のＡ−Ａ線拡大断面図である。

【図３０】図２８のＢ−Ｂ線拡大断面図である。

【図３１】図２８のＣ−Ｃ線拡大断面図である。

【図３２】図２８に示したＬＣ素子においてチャネルが
形成される状態を説明するための図である。

【図３３】図２８に示したＬＣ素子の渦巻き形状の電極
に沿った断面を示す図である。

【図３４】図２８に示したＬＣ素子の等価回路を示す図
である。

【図３５】図２８に示したＬＣ素子の製造工程を示す図
である。

【図３６】ＬＣ素子の他の変形例を示す図である。

【図３７】ＬＣ素子の他の変形例を示す図である。

【図３８】ＬＣ素子の他の変形例を示す図である。

【図３９】ＬＣ素子の他の変形例を示す図である。

【図４０】ＬＣ素子の他の変形例を示す図である。

【図４１】ＬＣ素子の他の変形例を示す図である。

【図４２】ＬＣ素子の他の変形例を示す図である。

【図４３】ＬＣ素子の他の変形例を示す図である。

【図４４】図４３のＡ−Ａ線拡大断面図である。

【図４５】図４３のＢ−Ｂ線拡大断面図である。

【図４６】図４３のＣ−Ｃ線拡大断面図である。

【図４７】図４３のＤ−Ｄ線拡大断面図である。

【図４８】図４３に示したＬＣ素子の等価回路を示す図
である。

【図４９】端部に設けられた入出力電極の部分的変形例
を示す図である。

【図５０】ＬＣ素子の他の変形例を示す図である。

【図５１】ＬＣ素子の他の変形例を示す図である。

【図５２】ＬＣ素子の他の変形例を示す図である。

【図５３】ＬＣ素子の他の変形例を示す図である。

【図５４】ＬＣ素子の他の変形例を示す図である。

【図５５】図４３に示したＬＣ素子の断面構造の部分的
変形例を示す図である。

【図５６】ＬＣ素子の他の変形例を示す図である。

【図５７】図５６に示したＬＣ素子においてチャネルが
形成される状態を説明するための図である。

【図５８】ＬＣ素子の他の変形例を示す図である。

【図５９】ＬＣ素子の他の変形例を示す図である。

【図６０】ＬＣ素子の他の変形例を示す図である。

【図６１】ＬＣ素子の他の変形例を示す図である。

【図６２】ＬＣ素子の他の変形例を示す図である。

【図６３】図５６に示したＬＣ素子の断面構造の部分的
変形例を示す図である。

【図６４】図５６に示したＬＣ素子の断面構造の部分的
変形例を示す図である。

【図６５】ＬＣ素子の他の変形例を示す図である。

【図６６】ＬＣ素子の他の変形例を示す図である。

【図６７】ＬＣ素子の他の変形例を示す図である。

【図６８】ＬＣ素子の他の変形例を示す図である。

【図６９】ＬＣ素子の他の変形例を示す図である。

【図７０】ＬＣ素子の他の変形例を示す図である。

【図７１】ＬＣ素子の他の変形例を示す図である。

【図７２】ＬＣ素子の他の変形例を示す図である。

【図７３】ＬＣ素子の他の変形例を示す図である。

【図７４】ＬＣ素子の他の変形例を示す図である。

【図７５】ＬＣ素子の他の変形例を示す図である。

【図７６】ＬＣ素子の他の変形例を示す図である。

【図７７】ＬＣ素子の他の変形例の概略を示す図であ
る。

【図７８】図７７に示したＬＣ素子の製造工程の一例を
示す図である。

【図７９】図７７に示したＬＣ素子の平面図である。

【図８０】図７７に示したＬＣ素子の製造工程の他の例
を示す図である。

【符号の説明】

１正弦波発振回路１０インバータ論理回路１２ＬＣ素子１６キャパシタ２０第１のスパイラル電極２２第２のスパイラル電極２４，２６，２８入出力電極３４ｐ−Ｓｉ基板（ｐ型シリコン基板）３６ｐｎ接合層

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平４−108209（ＪＰ，Ａ) 特開平４−267321（ＪＰ，Ａ) 特開平６−13677（ＪＰ，Ａ) 特開平６−21533（ＪＰ，Ａ) 特開平６−77711（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03B 5/00 - 5/28

Claims

(57)【特許請求の範囲】

【請求項１】入力信号を増幅するとともに位相反転を
行う反転増幅器と、半導体基板上にほぼ並行して形成されており、それぞれ
の一方端近傍が電気的に接続されているとともにいずれ
か一方が信号入出力路として使用される２本のインダク
タ導体を有し、これら２本のインダクタ導体による２本
のインダクタとそれらの間のキャパシタとが分布定数的
に形成されているＬＣ素子と、を備え、前記反転増幅器の出力を前記ＬＣ素子の信号入出力路と
して機能する一方のインダクタを介して入力側に帰還さ
せ、前記信号入出力路として機能しない他方のインダク
タの他方端側を電気的に開放することにより前記ＬＣ素
子を共振回路として用いることにより正弦波発振を行う
ことを特徴とする正弦波発振回路。
【請求項２】請求項１において、前記反転増幅器をインバータ論理回路により構成するこ
とを特徴とする正弦波発振回路。
【請求項３】請求項１において、前記反転増幅器をソース接地回路あるいはエミッタ接地
回路により構成することを特徴とする正弦波発振回路。
【請求項４】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、同一平面内でほぼ同心状で隣接して配置されており、前
記２本のインダクタ導体として機能する渦巻き形状の２
つの電極と、前記半導体基板の表面近傍であって前記２つの電極に沿
った位置に形成され、これら２つの電極のいずれか一方
にｐ領域が、他方にｎ領域が電気的に接続されており、
逆バイアス電圧を印加することにより前記キャパシタと
して動作する渦巻き形状のｐｎ接合層と、を備えること
を特徴とする正弦波発振回路。
【請求項５】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、前記半導体基板を挟んでほぼ対向して配置されており、
前記２本のインダクタ導体として機能する渦巻き形状の
２つの電極と、前記半導体基板内であって前記２つの電極に挟まれた位
置に形成され、これら２つの電極のいずれか一方にｐ領
域が、他方にｎ領域が電気的に接続されており、逆バイ
アス電圧を印加することにより前記キャパシタとして動
作する渦巻き形状のｐｎ接合層と、を備えることを特徴とする正弦波発振回路。
【請求項６】請求項１〜３のいずれかにおいて、前記
ＬＣ素子は、同一平面内でほぼ平行に隣接して配置されており、前記
２本のインダクタ導体として機能する蛇行形状の２つの
電極と、前記半導体基板の表面近傍であって前記２つの電極に沿
った位置に形成され、これら２つの電極のいずれか一方
にｐ領域が、他方にｎ領域が電気的に接続されており、
逆バイアス電圧を印加することにより前記キャパシタと
して動作する蛇行形状のｐｎ接合層と、を備えることを特徴とする正弦波発振回路。
【請求項７】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、前記半導体基板を挟んで対向して配置されており、前記
２本のインダクタ導体として機能する蛇行形状の２つの
電極と、前記半導体基板内であって前記２つの電極に挟まれた位
置に形成され、これら２つの電極のいずれか一方にｐ領
域が、他方にｎ領域が電気的に接続されており、逆バイ
アス電圧を印加することにより前記キャパシタとして動
作する渦巻き形状のｐｎ接合層と、を備えることを特徴とする正弦波発振回路。
【請求項８】請求項４〜７のいずれかにおいて、前記２つの電極のいずれか一方の長さを他方に比べて短
く形成することを特徴とする正弦波発振回路。
【請求項９】請求項４〜８のいずれかにおいて、前記他方のインダクタとして機能する前記２つの電極の
一方を複数に分割し、あるいは前記他方のインダクタと
して機能する前記２つの電極の一方とともに対応する前
記ｐｎ接合層を複数に分割し、各分割片の一方端側を相
互に接続し、他方端側を電気的に開放することを特徴と
する正弦波発振回路。
【請求項１０】請求項４〜９のいずれかにおいて、前記ｐｎ接合層に印加する逆バイアス電圧を変更するこ
とにより、前記ＬＣ素子内に分布定数的に形成されるキ
ャパシタの容量値を変えることを特徴とする正弦波発振
回路。
【請求項１１】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、ＭＯＳ構造におけるゲートを形成する渦巻き形状の電極
と、前記渦巻き形状の電極と前記半導体基板との間に形成さ
れた絶縁層と、前記半導体基板内にあって、前記渦巻き形状の電極に対
応して形成されるチャネルの両端付近に形成されてソー
スおよびドレインとして機能する第１および第２の拡散
領域と、を備え、前記渦巻き形状の電極とこれに対応して形成さ
れるチャネルのそれぞれが前記２本のインダクタ導体と
して機能するとともに、前記チャネルを前記信号入出力
路として使用することを特徴とする正弦波発振回路。
【請求項１２】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、ＭＯＳ構造におけるゲートを形成する渦巻き形状の電極
と、前記渦巻き形状の電極と前記半導体基板との間に形成さ
れた絶縁層と、前記半導体基板内にあって、前記渦巻き形状の電極に対
応して形成されるチャネルの一方端付近に形成されてソ
ースあるいはドレインとして機能する第１の拡散領域
と、を備え、前記渦巻き形状の電極とこれに対応して形成さ
れるチャネルのそれぞれが前記２本のインダクタ導体と
して機能するとともに、前記渦巻き形状の電極を前記信
号入出力路として使用することを特徴とする正弦波発振
回路。
【請求項１３】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、ＭＯＳ構造におけるゲートを形成する蛇行形状の電極
と、前記蛇行形状の電極と前記半導体基板との間に形成され
た絶縁層と、前記半導体基板内にあって、前記蛇行形状の電極に対応
して形成されるチャネルの両端付近に形成されてソース
およびドレインとして機能する第１および第２の拡散領
域と、を備え、前記蛇行形状の電極とこれに対応して形成され
るチャネルのそれぞれが前記２本のインダクタ導体とし
て機能するととにも、前記チャネルを前記信号入出力路
として使用することを特徴とする正弦波発振回路。
【請求項１４】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、ＭＯＳ構造におけるゲートを形成する蛇行形状の電極
と、前記蛇行形状の電極と前記半導体基板との間に形成され
た絶縁層と、前記半導体基板内にあって、前記蛇行形状の電極に対応
して形成されるチャネルの一方端付近に形成されてソー
スあるいはドレインとして機能する第１の拡散領域と、を備え、前記蛇行形状の電極とこれに対応して形成され
るチャネルのそれぞれが前記２本のインダクタ導体とし
て機能するととにも、前記蛇行形状の電極を前記信号入
出力路として使用することを特徴とする正弦波発振回
路。
【請求項１５】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、ＭＯＳ構造におけるゲートを形成する渦巻き形状の第１
の電極と、渦巻き形状の前記第１の電極と前記半導体基板との間に
形成された絶縁層と、前記半導体基板表面であって、前記第１の電極と同心状
で隣接して形成された渦巻き形状の第２の電極と、前記半導体基板内にあって、渦巻き形状の前記第１の電
極に対応して形成されるチャネルの両端付近に形成され
てソースおよびドレインとして機能する第１および第２
の拡散領域と、を備え、渦巻き形状の前記第１の電極に対応して形成さ
れるチャネルと前記第２の電極のそれぞれが前記２本の
インダクタ導体として機能するととにも、前記チャネル
を前記信号入出力路として使用することを特徴とする正
弦波発振回路。
【請求項１６】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、ＭＯＳ構造におけるゲートを形成する渦巻き形状の第１
の電極と、渦巻き形状の前記第１の電極と前記半導体基板との間に
形成された絶縁層と、前記半導体基板表面であって、前記第１の電極と同心状
で隣接して形成された渦巻き形状の第２の電極と、前記半導体基板内にあって、渦巻き形状の前記第１の電
極に対応して形成されるチャネルの一方端付近に形成さ
れてソースあるいはドレインとして機能する第１の拡散
領域と、を備え、渦巻き形状の前記第１の電極に対応して形成さ
れるチャネルと前記第２の電極のそれぞれが前記２本の
インダクタ導体として機能するととにも、前記第２の電
極を前記信号入出力路として使用することを特徴とする
正弦波発振回路。
【請求項１７】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、ＭＯＳ構造におけるゲートを形成する蛇行形状の第１の
電極と、蛇行形状の前記第１の電極と前記半導体基板との間に形
成された絶縁層と、前記半導体基板表面であって、前記第１の電極に沿って
ほぼ平行に隣接して形成された蛇行形状の第２の電極
と、前記半導体基板内にあって、蛇行形状の前記第１の電極
に対応して形成されるチャネルの両端付近に形成されて
ソースおよびドレインとして機能する第１および第２の
拡散領域と、を備え、蛇行形状の前記第１の電極に対応して形成され
るチャネルと前記第２の電極のそれぞれが前記２本のイ
ンダクタ導体として機能するとともに、前記チャネルを
前記信号入出力路として使用することを特徴とする正弦
波発振回路。
【請求項１８】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、ＭＯＳ構造におけるゲートを形成する蛇行形状の第１の
電極と、蛇行形状の前記第１の電極と前記半導体基板との間に形
成された絶縁層と、前記半導体基板表面であって、前記第１の電極に沿って
ほぼ平行に隣接して形成された蛇行形状の第２の電極
と、前記半導体基板内にあって、蛇行形状の前記第１の電極
に対応して形成されるチャネルの一方端付近に形成され
てソースあるいはドレインとして機能する第１の拡散領
域と、を備え、蛇行形状の前記第１の電極に対応して形成され
るチャネルと前記第２の電極のそれぞれが前記２本のイ
ンダクタ導体として機能するとともに、前記第２の電極
を前記信号入出力路として使用することを特徴とする正
弦波発振回路。
【請求項１９】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、前記半導体基板の一方の面側に形成され、ＭＯＳ構造に
おけるゲートを形成する渦巻き形状の第１の電極と、渦巻き形状の前記第１の電極と前記半導体基板との間に
形成された絶縁層と、前記半導体基板の他方の面側に形成され、前記第１の電
極とほぼ対向する位置に形成された渦巻き形状の第２の
電極と、前記半導体基板内にあって、渦巻き形状の前記第１の電
極に対応して形成されるチャネルの両端付近に形成され
てソースおよびドレインとして機能する第１および第２
の拡散領域と、を備え、渦巻き形状の前記第１の電極に対応して形成さ
れるチャネルと前記第２の電極のそれぞれが前記２本の
インダクタ導体として機能するとともに、前記チャネル
を前記信号入出力路として使用することを特徴とする正
弦波発振回路。
【請求項２０】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、前記半導体基板の一方の面側に形成され、ＭＯＳ構造に
おけるゲートを形成する渦巻き形状の第１の電極と、渦巻き形状の前記第１の電極と前記半導体基板との間に
形成された絶縁層と、前記半導体基板の他方の面側に形成され、前記第１の電
極とほぼ対向する位置に形成された渦巻き形状の第２の
電極と、前記半導体基板内にあって、渦巻き形状の前記第１の電
極に対応して形成されるチャネルの一方端付近に形成さ
れてソースあるいはドレインとして機能する第１の拡散
領域と、を備え、渦巻き形状の前記第１の電極に対応して形成さ
れるチャネルと前記第２の電極のそれぞれが前記２本の
インダクタ導体として機能するとともに、前記第２の電
極を前記信号入出力路として使用することを特徴とする
正弦波発振回路。
【請求項２１】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、前記半導体基板の一方の面側に形成され、ＭＯＳ構造に
おけるゲートを形成する蛇行形状の第１の電極と、蛇行形状の前記第１の電極と前記半導体基板との間に形
成された絶縁層と、前記半導体基板の他方の面側に形成され、前記第１の電
極とほぼ対向する位置に形成された蛇行形状の第２の電
極と、前記半導体基板内にあって、蛇行形状の前記第１の電極
に対応して形成されるチャネルの両端付近に形成されて
ソースおよびドレインとして機能する第１および第２の
拡散領域と、を備え、蛇行形状の前記第１の電極に対応して形成され
るチャネルと前記第２の電極のそれぞれが前記２本のイ
ンダクタ導体として機能するとともに、前記チャネルを
信号入出力路として使用することを特徴とする正弦波発
振回路。
【請求項２２】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、前記半導体基板の一方の面側に形成され、ＭＯＳ構造に
おけるゲートを形成する蛇行形状の第１の電極と、蛇行形状の前記第１の電極と前記半導体基板との間に形
成された絶縁層と、前記半導体基板の他方の面側に形成され、前記第１の電
極とほぼ対向する位置に形成された蛇行形状の第２の電
極と、前記半導体基板内にあって、蛇行形状の前記第１の電極
に対応して形成されるチャネルの一方端付近に形成され
てソースあるいはドレインとして機能する第１の拡散領
域と、を備え、蛇行形状の前記第１の電極に対応して形成され
るチャネルと前記第２の電極のそれぞれが前記２本のイ
ンダクタ導体として機能するとともに、前記第２の電極
を信号入出力路として使用することを特徴とする正弦波
発振回路。
【請求項２３】請求項１１〜１４のいずれかにおい
て、前記半導体基板表面近傍であって前記チャネルが形成さ
れる位置の少なくとも一部に予めキャリアを注入すると
ともに、前記渦巻き形状あるいは前記蛇行形状の電極に
対して前記チャネルの長さを長くあるいは短く設定する
ことにより、渦巻き形状あるいは蛇行形状の前記電極と
前記チャネルとを部分的に対向させることを特徴とする
正弦波発振回路。
【請求項２４】請求項１５〜２２のいずれかにおい
て、前記第１および第２の電極のいずれか一方の長さを他方
に比べて短く形成することにより、渦巻き形状あるいは
蛇行形状の前記第２の電極と前記チャネルとを部分的に
対向させることを特徴とする正弦波発振回路。
【請求項２５】請求項１１〜２２，２４のいずれかに
おいて、前記半導体基板表面近傍であって前記チャネルが形成さ
れる位置に、予めキャリアを注入することを特徴とする
正弦波発振回路。
【請求項２６】請求項１６，１８，２０，２２，２
４，２５のいずれかにおいて、前記第１の電極に対応して形成される前記チャネルを前
記他方のインダクタとして使用する場合において、前記
第１の電極を複数に分割することにより前記第１の電極
に対応して形成される前記チャネルを複数に分割し、各
分割チャネルの一方端近傍に形成された前記拡散領域を
相互に接続し、他方端近傍に形成された前記拡散領域を
電気的に開放することを特徴とする正弦波発振回路。
【請求項２７】請求項１５，１７，１９，２１，２
４，２５のいずれかにおいて、前記第２の電極を前記他方のインダクタとして使用する
場合において、前記第２の電極を複数に分割し、各分割
電極片の一方端側を相互に接続し、他方端側を電気的に
開放することを特徴とする正弦波発振回路。
【請求項２８】請求項１１〜２７のいずれかにおい
て、前記ゲートを形成する電極に印加するゲート電圧を変更
することにより、前記チャネルが有する抵抗値を可変に
制御することを特徴とする正弦波発振回路。
【請求項２９】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、前記半導体表面に直接あるいは第１の絶縁層を挟んで形
成された渦巻き形状の第１の電極と、前記第１の電極の表面に形成された第２の絶縁層と、前記第１の電極とほぼ対向する位置に前記第２の絶縁層
を挟んで形成された渦巻き形状の第２の電極と、を備え、前記第１および第２の電極のそれぞれが前記２
本のインダクタ導体として機能することを特徴とする正
弦波発振回路。
【請求項３０】請求項１〜３のいずれかにおいて、前記ＬＣ素子は、前記半導体表面に直接あるいは第１の絶縁層を挟んで形
成された蛇行形状の第１の電極と、前記第１の電極の表面に形成された第２の絶縁層と、前記第１の電極とほぼ対向する位置に前記第２の絶縁層
を挟んで形成された蛇行形状の第２の電極と、を備え、前記第１および第２の電極のそれぞれが前記２
本のインダクタ導体として機能することを特徴とする正
弦波発振回路。
【請求項３１】請求項２９または３０において、前記第２の絶縁層は、前記第１の電極を酸化することに
より形成された酸化膜であることを特徴とする正弦波発
振回路。
【請求項３２】請求項２９または３０において、前記第２の絶縁層は、化学気相法により形成された半導
体酸化膜あるいは窒化膜であることを特徴とする正弦波
発振回路。
【請求項３３】請求項２９〜３２のいずれかにおい
て、前記第１および第２の電極のいずれか一方の長さを他方
に比べて短く形成することを特徴とする正弦波発振回
路。
【請求項３４】請求項２９〜３３のいずれかにおい
て、前記他方のインダクタとして機能する前記第１および第
２の電極の一方を複数に分割し、各分割片の一方端側を
相互に接続し、他方端側を電気的に開放することを特徴
とする正弦波発振回路。
【請求項３５】請求項１〜３４のいずれかにおいて、前記ＬＣ素子と前記反転増幅器とを共通する前記半導体
基板上に一体形成することを特徴とする正弦波発振回
路。