JPH0897373A

JPH0897373A - Ｌｃ素子，半導体装置及びｌｃ素子の製造方法

Info

Publication number: JPH0897373A
Application number: JP25753794A
Authority: JP
Inventors: Takeshi Ikeda; 毅池田; Akira Okamoto; 明岡本
Original assignee: T I F KK
Current assignee: T I F KK
Priority date: 1994-09-27
Filing date: 1994-09-27
Publication date: 1996-04-12

Abstract

(57)【要約】【目的】製造が容易であり、後工程における部品の組
み付け作業を省略することができ、ＩＣやＬＳＩの一部
として形成することができ、分布定数的に存在するキャ
パシタを必要に応じて変えることにより特性を任意に変
更することができるＬＣ素子，半導体装置及びＬＣ素子
の製造方法を提供すること。【構成】ＬＣ素子１００は、ｐ−Ｓｉ基板の表面付近
に形成された非渦巻き形状のｎ⁺領域２２と、さらにそ
の一部に形成された非渦巻き形状のｐ⁺領域２０とを含
んでおり、これによりｐｎ接合層２６が形成されてい
る。また、このｐ⁺領域２０の表面には電極１０が形成
されており、この電極１０と上述したｎ⁺領域２２のそ
れぞれがインダクタとして機能するとともに、ｐｎ接合
層２６を逆バイアスで使用することによりキャパシタが
分布数的に形成され、良好な減衰特性が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で所定の周波数帯域を減衰させる
ことができるＬＣ素子，半導体装置及びＬＣ素子の製造
方法に関する。

【０００２】

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、従ってこれ
ら各電子回路を外部からの影響を受けることなく安定し
て確実に動作させることが望まれる。

【０００３】しかし、このような電子回路には、直接あ
るいは間接的に外部からノイズが侵入する。このため、
電子回路を使用した各種電子機器に誤動作が引き起こさ
れる場合が少なくないという問題がある。

【０００４】特に、電子回路は、直流電源としてスイッ
チング・レギュレータを用いる場合が多い。従って、ス
イッチング等の過渡電流により、または使用するデジタ
ルＩＣのスイッチング動作に起因する負荷変動により、
スイッチング・レギュレータの電源ラインには各種の周
波数成分を持った大きなノイズが発生することが多い。
そして、これらのノイズは、同じ機器内の他の回路へ電
源ラインを介して、または輻射により伝搬され誤動作や
Ｓ／Ｎ比の低下等の悪影響を及ぼし、さらに近くで使用
中の他の電子機器の誤動作を引き起こすことがある。

【０００５】このようなノイズを除去するため、一般に
電子回路では各種のノイズフィルタが用いられている。
特に、近年では各種構成の電子機器を多数使用している
ため、ノイズに対する規制もますます厳しくなってお
り、このため発生するノイズを確実に除去することがで
きる小型でしかも高性能なノイズフィルタとして機能す
るＬＣ素子の開発が望まれる。

【０００６】このようなＬＣ素子の１つとして、特開平
３−２５９６０８号公報に開示されたＬＣノイズフィル
タが知られている。このＬＣノイズフィルタは、Ｌ成分
とＣ成分とが分布定数的に存在するものであり、集中定
数タイプのＬＣノイズフィルタに比べて比較的広い帯域
にわたって良好な減衰特性を得ることができるというも
のである。

【０００７】

【発明が解決しようとする課題】ところで、上述したＬ
Ｃノイズフィルタは、絶縁シートの一方の面にキャパシ
タ用導電体を、他方の面にインダクタ用導電体をそれぞ
れ形成した後に、この絶縁シートを折りたたむことによ
り製造されるものであり、絶縁シートの折り返し等の工
程が必要なため、製造工程が複雑になるという問題があ
った。

【０００８】また、このＬＣノイズフィルタをＩＣやＬ
ＳＩの電源ラインあるいは信号ラインに直接挿入して使
用する場合には、ＬＣノイズフィルタとＩＣ等とを配線
しなければならず、部品組み付けの手間がかかるという
問題があった。

【０００９】また、このＬＣノイズフィルタは部品単体
として形成されるため、ＩＣやＬＳＩの回路に含ませ
て、すなわちＩＣやＬＳＩ等の内部配線間に挿入するこ
とがほとんど不可能であるという問題があった。

【００１０】さらに、このＬＣノイズフィルタにおいて
分布定数的に形成されるキャパシタは、インダクタ用導
電体とキャパシタ用導電体のそれぞれの形状や配置によ
り決定されるため、部品として完成した後はキャパシタ
ンスが一定となり、全体としての特性も固定化されてし
まい汎用性がないという問題があった。例えば、キャパ
シタンスのみを変更したい場合にはキャパシタ用導電体
の形状を変更する必要があり、組み込んだ回路中で必要
に応じてキャパシタンスを任意に変更して使用すること
は困難である。

【００１１】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、製造が簡単であり後
工程における部品の組み付け作業を省略することがで
き、しかもＩＣやＬＳＩの一部として形成することが可
能なＬＣ素子，半導体装置及びＬＣ素子の製造方法を提
供することにある。

【００１２】また、本発明の他の目的は、分布定数的に
存在するキャパシタンスを必要に応じて変えることによ
り特性を任意に変更することができるＬＣ素子，半導体
装置およびＬＣ素子の製造方法を提供することにある。

【００１３】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１のＬＣ素子は、半導体基板表面に形成
された非渦巻き形状の電極と、前記半導体基板の一部で
あって前記非渦巻き形状の電極に沿った位置に形成さ
れ、ｐ層あるいはｎ層からなる第１の領域に前記非渦巻
き形状の電極が接続されており、この第１の領域に対し
て反転領域となる第２の領域を含んで形成される非渦巻
き形状のｐｎ接合層と、を備え、前記非渦巻き形状の電
極と前記ｐｎ接合層の一部を構成する前記第２の領域の
それぞれによって形成されるインダクタと、これら各イ
ンダクタに対応する前記ｐｎ接合層によって形成される
キャパシタとが分布定数的に存在し、前記非渦巻き形状
の電極と前記第２の領域の少なくとも一方を信号伝搬路
として用いることを特徴とする。

【００１４】請求項２のＬＣ素子は、請求項１のＬＣ素
子において、前記非渦巻き形状の電極が蛇行形状を有す
ることを特徴とする。

【００１５】請求項３のＬＣ素子は、請求項１のＬＣ素
子において、前記非渦巻き形状の電極が波形形状を有す
ることを特徴とする。

【００１６】請求項４のＬＣ素子は、請求項１のＬＣ素
子において、前記非渦巻き形状の電極が曲線形状を有す
ることを特徴とする。

【００１７】請求項５のＬＣ素子は、請求項１のＬＣ素
子において、前記非渦巻き形状の電極が直線形状を有す
ることを特徴とする。

【００１８】請求項６のＬＣ素子は、請求項１〜５のい
ずれかのＬＣ素子において、前記非渦巻き形状の電極に
対して、前記ｐｎ接合層の少なくとも第２の領域の長さ
を長くあるいは短く設定することにより、前記非渦巻き
形状の電極と前記ｐｎ接合層の第２の領域とを部分的に
対応させることを特徴とする。

【００１９】請求項７のＬＣ素子は、請求項１〜６のい
ずれかのＬＣ素子において、前記非渦巻き形状の電極を
複数に分割し、あるいは前記ｐｎ接合層の少なくとも第
２の領域を複数に分割し、各分割片のそれぞれを電気的
に接続することを特徴とする。

【００２０】請求項８のＬＣ素子は、請求項１〜７のい
ずれかのＬＣ素子において、前記非渦巻き形状の電極と
前記ｐｎ接合層の第２の領域とのうち、いずれか一方の
両端近傍に設けられた第１及び第２の入出力電極と、前
記非渦巻き形状の電極と前記ｐｎ接合層の第２の領域と
のうち、他方の一端近傍に設けられたアース電極と、を
有し、前記第１及び第２の入出力電極のいずれか一方か
ら信号を入力し、他方から信号を出力するとともに、前
記アース電極を固定電位の電源に接続あるいは接地する
ことを特徴とする。

【００２１】請求項９のＬＣ素子は、請求項１〜６のい
ずれかののＬＣ素子において、前記非渦巻き形状の電極
と前記ｐｎ接合層の第２の領域とのうち、いずれか一方
の両端近傍に設けられた第１および第２の入出力電極
と、前記非渦巻き形状の電極と前記ｐｎ接合層の第２の
領域とのうち、他方の両端近傍に設けられた第３および
第４の入出力電極と、を有し、前記非渦巻き形状の電極
と前記ｐｎ接合層の第２の領域のそれぞれを信号伝搬路
とするコモンモード型の素子として用いられることを特
徴とする。

【００２２】請求項１０の半導体装置は、請求項１〜９
のいずれかにおいて、前記非渦巻き形状の電極および前
記ｐｎ接合層の第２の領域の少なくとも一方に対して、
前記ｐｎ接合層の逆バイアスの電圧レベルの信号の入力
を行なうことを特徴とする。

【００２３】請求項１１のＬＣ素子は、請求項１〜１０
のいずれかのＬＣ素子において、前記ｐｎ接合層に所定
の逆バイアス電圧を印加するバイアス回路と、入力信号
から直流成分を除去した信号を前記非渦巻き形状の電極
および前記ｐｎ接合層の第２の領域の少なくとも一方に
入力する直流成分除去回路と、をさらに含むことを特徴
とする。

【００２４】請求項１２のＬＣ素子は、請求項１〜１０
のいずれかのＬＣ素子において、前記非渦巻き形状の電
極と前記ｐｎ接合層の第１の領域との間に絶縁層を形成
するとともに、前記ｐｎ接合層に所定の逆バイアス電圧
を印加するバイアス回路を設けることを特徴とする。

【００２５】請求項１３のＬＣ素子は、請求項１１また
は１２のＬＣ素子において、前記バイアス回路は前記ｐ
ｎ接合層に印加する逆バイアス電圧を変更可能であり、
前記ｐｎ接合層に印加する逆バイアス電圧を変えること
により前記ｐｎ接合層が有するキャパシタンスを変更す
ることを特徴とする。

【００２６】請求項１４のＬＣ素子は、請求項１〜１３
のいずれかのＬＣ素子を半導体基板上に形成し、この半
導体基板の全表面に絶縁膜を形成し、この絶縁膜の一部
をエッチングあるいはレーザ光照射によって除去して孔
をあけ、その孔を半田で表面に盛り上がる程度に封じる
ことにより端子付けを行なうことを特徴とする。

【００２７】請求項１５の半導体装置は、請求項１〜１
４のいずれかのＬＣ素子を基板の一部として形成し、前
記非渦巻き形状の電極および前記ｐｎ接合層の第２の領
域の少なくとも一方を信号ラインあるいは電源ラインに
挿入して一体成形したことを特徴とする。

【００２８】請求項１６のＬＣ素子は、半導体基板の一
部に形成されており、第１の領域およびこれとは反転領
域となる第２の領域とからなる非渦巻き形状のｐｎ接合
層を備え、前記第１および第２の領域のそれぞれによっ
て形成されるインダクタと、前記ｐｎ接合層によって形
成されるキャパシタとが分布定数的に存在し、前記第１
および第２の領域の少なくとも一方を信号伝搬路として
用いることを特徴とする。請求項１７のＬＣ素子は、請
求項１６のＬＣ素子において、前記非渦巻き形状のｐｎ
接合層が蛇行形状を有することを特徴とする。

【００２９】請求項１８のＬＣ素子は、請求項１６のＬ
Ｃ素子において、前記非渦巻き形状のｐｎ接合層が波形
形状を有することを特徴とする。

【００３０】請求項１９のＬＣ素子は、請求項１６のＬ
Ｃ素子において、前記非渦巻き形状のｐｎ接合層が曲線
形状を有することを特徴とする。

【００３１】請求項２０のＬＣ素子は、請求項１６のＬ
Ｃ素子において、前記非渦巻き形状のｐｎ接合層が直線
形状を有することを特徴とするＬＣ素子。

【００３２】請求項２１のＬＣ素子は、請求項１６〜２
０のいずれかのＬＣ素子において、前記ｐｎ接合層を構
成する第１の領域に対して第２の領域を長くあるいは短
く設定することにより、これら第１の領域と第２の領域
を部分的に対応させることを特徴とする。

【００３３】請求項２２のＬＣ素子は、請求項１６〜２
１のいずれかのＬＣ素子において、前記ｐｎ接合層を構
成する第１の領域および第２の領域のいずれか一方を複
数に分割し、各分割片のそれぞれの一部を電気的に接続
することを特徴とする。

【００３４】請求項２３のＬＣ素子は、請求項１６〜２
２のいずれかのＬＣ素子において、前記ｐｎ接合層を構
成する第１の領域および第２の領域のいずれか一方の両
端近傍に設けられた第１及び第２の入出力電極と、前記
ｐｎ接合層を構成する第１の領域および第２の領域の他
方の一端近傍に設けられたアース電極と、を有し、前記
第１および第２の入出力電極のいずれか一方から信号を
入力し、他方から信号を出力するとともに、前記アース
電極を固定電位の電源に接続あるいは接地することを特
徴とする。

【００３５】請求項２４のＬＣ素子は、請求項１６〜２
１のいずれかのＬＣ素子において、前記ｐｎ接合層を構
成する第１の領域および第２の領域のいずれか一方の両
端近傍に設けられた第１および第２の入出力電極と、前
記ｐｎ接合層を構成する第１の領域および第２の領域の
他方の両端近傍に設けられた第３および第４の入出力電
極と、を有し、前記ｐｎ接合層の第１および第２の領域
のそれぞれを信号伝搬路とするコモンモード型の素子と
して用いられることを特徴とする。

【００３６】請求項２５のＬＣ素子は、請求項１６〜２
４のいずれかのＬＣ素子において、前記ｐｎ接合層を構
成する第１の領域および第２の領域の少なくとも一方に
対して、前記ｐｎ接合層の逆バイアスの電圧レベルの信
号の入力を行なうことを特徴とする。

【００３７】請求項２６のＬＣ素子は、請求項１６〜２
４のいずれかのＬＣ素子において、前記ｐｎ接合層に所
定の逆バイアス電圧を印加するバイアス回路と、入力信
号から直流成分を除去した信号を前記ｐｎ接合層の第１
および第２の領域の少なくとも一方に入力する直流成分
除去回路と、をさらに含むことを特徴とする。

【００３８】請求項２７のＬＣ素子は、請求項２６のＬ
Ｃ素子において、前記バイアス回路は前記ｐｎ接合層に
印加する逆バイアス電圧を変更可能であり、前記ｐｎ接
合層に印加する逆バイアス電圧を変えることにより前記
ｐｎ接合層が有するキャパシタンスを変更することを特
徴とする。

【００３９】請求項２８のＬＣ素子は、請求項１６〜２
７のいずれかのＬＣ素子を半導体基板上に形成し、この
半導体基板の全表面に絶縁膜を形成し、この絶縁膜の一
部をエッチングあるいはレーザ光照射によって除去して
孔をあけ、その孔を半田で表面に盛り上がる程度に封じ
ることにより端子付けを行なうことを特徴とする。

【００４０】請求項２９の半導体装置は、請求項１６〜
２８のいずれかのＬＣ素子を基板の一部として形成し、
前記ｐｎ接合層の第１および第２の領域の少なくとも一
方を信号ラインあるいは電源ラインに挿入して一体成形
したことを特徴とする。

【００４１】請求項３０のＬＣ素子の製造方法は、半導
体基板に非渦巻き形状の第１の領域とこの第１の領域に
対して反転領域となる第２の領域とからなるｐｎ接合層
を形成する第１の工程と、前記ｐｎ接合層の表面であっ
て、前記第１の領域に電気的に接続された非渦巻き形状
の電極を形成する第２の工程と、前記非渦巻き形状の電
極および前記ｐｎ接合層の第２の領域のそれぞれの両端
あるいは一方端に接続される配線層を形成する第３の工
程と、を含むことを特徴とする。

【００４２】請求項３１のＬＣ素子の製造方法は、半導
体基板に非渦巻き形状の第１の領域とこの第１の領域に
対して反転領域となる第２の領域とからなるｐｎ接合層
を形成する第１の工程と、前記ｐｎ接合層の第１および
第２の領域のそれぞれの両端あるいは一方端に接続され
る配線層を形成する第２の工程と、を含むことを特徴と
する。

【００４３】

【作用】請求項１のＬＣ素子では、ｐｎ接合層とその表
面に形成されている電極が非渦巻き形状に形成されてお
り、この電極とｐｎ接合層の第２の領域とのそれぞれが
インダクタとして機能する。また、これらの間には非渦
巻き形状のｐｎ接合層が形成されているため、このｐｎ
接合層によって非渦巻き形状の電極とｐｎ接合層の第２
の領域との間には分布定数的なキャパシタが形成され
る。

【００４４】したがって、上述した非渦巻き形状の電極
とｐｎ接合層の第２の領域の少くとも一方に入力された
信号は、分布定数的に存在するインダクタおよびキャパ
シタを介して伝搬され、広い帯域にわたり良好な減衰特
性が得られる。

【００４５】特に、請求項１のＬＣ素子は、半導体基板
上に非渦巻き形状のｐｎ接合層を形成するとともに、さ
らにその表面側に非渦巻き形状の電極を形成することに
より製造することができ、製造が非常に容易となる。ま
た、このＬＣ素子は、半導体基板上に形成されるため、
ＩＣやＬＳＩの一部として形成することも可能であり、
このような部品の一部として形成した場合には、後工程
における部品の組み付け作業を省略することができる。

【００４６】請求項２〜５のＬＣ素子はインダクタとし
て機能する非渦巻き形状の電極とｐｎ接合層の電極の形
状が蛇行形状、波形形状、曲線形状、直線形状のいずれ
かに特定されているが、上述の請求項１のＬＣ素子と同
様の作用および効果を持つ。この形状の相違以外は同一
であるとしても、電極と第２の領域の持つインダクタン
スおよびキャパシタンスの値は各形状によって異なるた
め、ＬＣ素子の特性も各形状によって異なったものとな
る。これらの各形状においても、各形状の電極と第２の
領域のそれぞれがインダクタとして機能し、それらのイ
ンダクタとそれらの間のｐｎ接合層によって形成される
キャパシタとが分布定数的に存在することは同様であ
り、広い帯域にわたり良好な減衰特性をもつＬＣ素子と
して機能する。

【００４７】また、請求項６のＬＣ素子では、上述した
蛇行形状の電極に対して、ｐｎ接合層の少なくとも第２
の領域の長さを長くあるいは短く形成している。この場
合であっても同様に、長さが異なる蛇行形状の電極とｐ
ｎ接合層の第２の領域のそれぞれはインダクタとして機
能し、これらの間にはｐｎ接合層によって形成されるキ
ャパシタが分布定数的に存在する。したがって、このＬ
Ｃ素子は広い帯域にわたって良好な減衰特性を有すると
ともに、製造容易及び基板の一部として形成することが
可能であるという効果がある。

【００４８】また、請求項７のＬＣ素子では、上述した
蛇行形状の電極およびｐｎ接合層のいずれか一方を複数
に分割するとともに、これら分割片の一部を電気的に接
続して使用する。この場合には、分割されていない他方
側を信号伝搬路として用いることにより、上述したＬＣ
素子とは特性の異なる分布定数型のＬＣ素子となる。特
に、各分割片のインダクタンスは小さくなるため、各分
割片のインダクタンスの影響が少ないＬＣ素子とするこ
とができる。

【００４９】また、請求項８のＬＣ素子では、上述した
蛇行形状の電極とｐｎ接合層の第２の領域のいずれか一
方の両端近傍に第１及び第２の入出力電極を設けるとと
もに、他方の一方端近傍にアース電極を設けることによ
り、第１及び第２の入出力電極が設けられた側の電極あ
るいは第２の領域が信号伝搬路として使用される３端子
型のＬＣ素子を容易に形成することができる。

【００５０】また、請求項９のＬＣ素子では、請求項４
における他方側の電極あるいは第２の領域の両端にも第
３及び第４の入出力電極を設けることにより、４端子コ
モンモード型のＬＣ素子を容易に形成することができ
る。

【００５１】また、請求項１０のＬＣ素子では、上述し
た蛇行形状の電極とｐｎ接合層の第２の領域の少なくと
も一方に、ｐｎ接合層に逆バイアスがかかるような電圧
レベルの信号を入力することにより、ｐｎ接合間に分布
定数的なキャパシタを確実に形成することができる。

【００５２】すなわち、ｐｎ接合層においては逆バイア
スをかけたときにキャパシタとして機能させることがで
きるため、蛇行形状のｐｎ接合層がキャパシタとして機
能するような信号を入力することにより、全体として広
い帯域で良好な減衰特性を有するＬＣ素子として動作す
ることができる。

【００５３】また、請求項１１のＬＣ素子では、このｐ
ｎ接合層に対する逆バイアス電圧をバイアス回路によっ
て印加している。また、これに対応して直流成分除去回
路が設けられており、入力信号から直流成分が除去され
た信号がバイアス回路から印加される逆バイアス電圧に
重畳されて入力される。これにより、ｐｎ接合層を完全
に逆バイアスで用いることができ、蛇行形状のｐｎ接合
層を確実にキャパシタとして使用することができる。

【００５４】また、請求項１２のＬＣ素子では、上述し
た蛇行形状の電極とｐｎ接合層の第１の領域との間に絶
縁層を形成し、バイアス回路によってｐｎ接合層に逆バ
イアス電圧を印加している。したがって、この場合もｐ
ｎ接合層を確実にキャパシタとして使用することがで
き、全体として広い帯域において良好な減衰特性を有す
るＬＣ素子として動作する。また、この場合には絶縁層
によって蛇行形状の電極とｐｎ接合層とが直流的に分離
されるため、上述した請求項１１で用いるような直流成
分除去回路を付加する必要はない。

【００５５】また、請求項１３のＬＣ素子では、上述し
たバイアス回路によって印加する逆バイアス電圧を可変
に設定することができる。これにより、蛇行形状のｐｎ
接合層の容量を任意に変更することができ、減衰特性、
すなわち周波数特性を必要に応じて可変に制御すること
ができる。

【００５６】また、請求項１４のＬＣ素子では、上述し
た各請求項のＬＣ素子を半導体基板上に形成した後に化
学液相法等により全表面に絶縁膜を形成する。その後、
この絶縁膜の一部にエッチングやレーザ光照射により孔
をあけ、この孔に半田を盛ることにより端子付けが行わ
れる。したがって、表面実装型のＬＣ素子を簡単に製造
することができ、表面実装型とすることによりこのＬＣ
素子の組み付け作業も容易となる。

【００５７】また、請求項１５の半導体装置では、上述
した各請求項のＬＣ素子を基板の一部に、信号ラインあ
るいは電源ラインに挿入するように形成している。これ
により、半導体基板上の他の部品と一体的に製造するこ
とができ、製造が容易になるとともに後工程における部
品の組み付け作業が不要となる。

【００５８】また、請求項１６〜２９のＬＣ素子および
半導体装置は、上述した各請求項のＬＣ素子および半導
体装置における非渦巻き形状の電極を省略し、この電極
の機能をｐｎ接合層の第１の領域に持たせた点に特徴が
ある。すなわち、ｐｎ接合層の第１および第２の領域の
それぞれがインダクタとして機能するとともに、これら
の間にはｐｎ接合層による分布定数的なキャパシタが存
在する。

【００５９】したがって、請求項１６〜２９の各ＬＣ素
子は、上述した請求項１５までのＬＣ素子と同様に、良
好な減衰特性を有するとともに製造が容易である等の効
果がある。しかも、非渦巻き形状の電極が半導体表面に
形成されないため、この電極を形成する工程が不要であ
り、さらに製造が容易になるとともに、半導体表面を他
の目的に有効利用することもできるようになる。

【００６０】また、請求項３０あるいは請求項３１のＬ
Ｃ素子の製造方法は、上述した各ＬＣ素子を半導体製造
技術を適用して製造するための方法である。すなわち、
まず非渦巻き形状のｐｎ接合層が形成され、あるいは非
渦巻き形状のｐｎ接合層とともに非渦巻き形状の電極が
形成され、その後、これらに接続される配線層が形成さ
れてＬＣ素子が完成する。

【００６１】このように、上述したＬＣ素子は一般的な
半導体製造技術を応用することにより製造することがで
き、小型化あるいは低コスト化が可能であるとともに、
複数個同時に大量生産することも可能となる。

【００６２】

【実施例】以下、本発明を適用したＬＣ素子の実施例に
ついて、図面を参照しながら具体的に説明する。

【００６３】〔第１実施例〕図１は、本発明を適用した
第１実施例のＬＣ素子の平面図である。また、図２は図
１のＡ−Ａ線における拡大断面図である。

【００６４】これらの図に示すように、本実施例のＬＣ
素子１００は、半導体基板であるｐ型シリコン基板（ｐ
−Ｓｉ基板）２４の表面付近に形成された蛇行形状のｎ
⁺領域２２と、さらにその一部に形成された蛇行形状の
ｐ⁺領域２０とを含んでおり、これらのｎ⁺領域２２とｐ
⁺領域２０とがｐｎ接合層２６を形成している。また、
上述したｐ−Ｓｉ基板２４に比べて、ｎ⁺領域２２およ
びｐ⁺領域２０のそれぞれは不純物濃度が高目に設定さ
れており、このｐ−Ｓｉ基板２４とｎ⁺領域２２との間
に逆バイアス電圧を印加することにより、ｐ−Ｓｉ基板
２４がアイソレーション領域として機能するようになっ
ている。実際は、ｐ−Ｓｉ基板２４と後述するアース電
極１８とを同電位とすることにより確実に逆バイアスの
電圧を印加すればよい。

【００６５】また、本実施例のＬＣ素子１００は、上述
したｐ⁺領域２０の表面側であって、このｐ⁺領域２０に
沿った位置に蛇行形状の電極１０が形成されており、こ
の電極１０の一方端（例えば外側の一方端）にはアース
電極１８が接続されている。また、上述したｎ⁺領域２
２の両端には２つの入出力電極１４，１６がそれぞれ接
続されている。

【００６６】なお、電極１０に対するアース電極１８の
取り付けは、図１に示すように薄いｐ⁺領域２０を傷付
けないように能動領域の外側で行われる。また、電極１
０とアース電極１８との接続（それ以外の電極の接続も
同様）は、電極１０がｎ⁺領域２２やｐ−Ｓｉ基板２４
等と接触しないように絶縁して行う必要があるため、絶
縁が必要な部分には予め酸化膜等の絶縁層を形成してお
くようにする。

【００６７】このような構造を有する本実施例のＬＣ素
子１００は、蛇行形状の電極１０とｎ⁺領域２２とがそ
れぞれインダクタ導体として機能することになる。ま
た、電極１０がｐ⁺領域２０にに電気的に接続されたｐ
ｎ接合層２６が逆バイアスの状態で使用されると蛇行形
状のキャパシタとして機能する。したがって、電極１０
とｎ⁺領域２２とにより形成されるインダクタとｐｎ接
合層２６によって形成されるキャパシタが分布定数的に
存在するＬＣ素子１００が形成される。

【００６８】ここで、蛇行形状の導体のインダクタとし
ての機能に関して簡単に説明する。図３は、蛇行形状の
インダクタの原理を示す図である。凹凸状に屈曲した蛇
行形状を有する電極１０に一方向の電流を流した場合に
は、隣接する凹凸部分で向きが反対となるような磁束が
交互に発生し（例えば、図３に示したように、丸印の中
に「・」がある記号の付近においての磁束の方向が図の
紙表面から垂直に出る方向となり、丸印の中に「×」が
ある記号の付近においての磁束の方向が図の紙面表面か
ら垂直に入る方向となる）、あたかも１／２ターンのコ
イルが直列に接続された状態になる。したがって、図３
に示したような蛇行形状を持つ素子は全体として所定の
インダクタンスを有するインダクタ導体として機能させ
ることができる。

【００６９】図４は、本実施例のＬＣ素子１００の等価
回路を示す図である。同図（Ａ）に示すように、ｐｎ接
合層２６のｎ⁺領域２２がインダクタンスＬ１を有する
インダクタとして機能し、一方の入出力電極１４から入
力された信号がｎ⁺領域２２を介して伝搬され他方の入
出力電極１６から出力される。また、電極１０がインダ
クタンスＬ２を有するインダクタとして機能し、一方端
に設けられたアース電極１８が接地され、あるいは固定
電位Ｅの電源に接続されて使用される。

【００７０】このような接続状態において、入出力電極
１４に入力される信号の電圧レベルをアース電極１８の
電圧レベル（０Ｖあるいは固定電位Ｅ）よりも高く設定
した場合には、ｎ⁺領域２２とｐ⁺領域２０とからなるｐ
ｎ接合層２６に逆バイアス電圧がかかるため、このｐｎ
接合層２６がキャパシタタンスＣを有するキャパシタと
して機能する。また、このキャパシタは第１の電極１０
の全長にわたって分布定数的に形成されており、従来の
集中定数型のＬＣ素子にはない優れた減衰特性を発揮す
ることができる。

【００７１】また、図４（Ｂ）は、ｐｎ接合層２６に強
制的に逆バイアス電圧を印加したものであり、これによ
り確実にｐｎ接合層２６をキャパシタとして動作させる
ことができる。具体的には、入出力電極１４とアース電
極１８との間に所定の逆バイアス電圧を印加するための
バイアス用電源２８を接続するとともに、入力信号の中
の直流成分のみを除去するためのコンデンサ３０を入出
力電極１４側に接続する。このような回路を付加するこ
とにより、ｐｎ接合層２６に対して一定の逆バイアス電
圧を常に印加することができるとともに、この逆バイア
ス電圧に重畳された信号を本実施例のＬＣ素子１００に
入力することができる。

【００７２】なお、入出力電極１６から出力される信号
には逆バイアス電圧が加わっているため、さらにその外
側にコンデンサ３２を接続することにより、この逆バイ
アス電圧分を除去することが望ましい。

【００７３】また、図４（Ｃ）は、上述したバイアス用
電源２８に代えて、逆バイアスの電圧レベルを任意に変
更することができる可変バイアス用電源３４を接続した
ものである。一般に、ｐｎ接合層２６に印加される逆バ
イアス電圧の大小に応じてｐｎ接合面に生じる空乏層の
幅が変化するため、これにともないキャパシタンスＣも
変動する。したがって、入出力電極１４やアース電極１
８を介してｐｎ接合層２６に印加される逆バイアス電圧
を変えることこより、分布定数的に存在するキャパシタ
ンスＣを任意に変化させ、ＬＣ素子１００全体としての
減衰特性を調整あるいは変更することができる。

【００７４】図５は、本実施例のＬＣ素子１００の製造
工程を示す図であり、図１のＢ−Ｂ線における断面の各
製造工程毎の状態が示されている。

【００７５】（1）エピタキシャル層の成長：まず最初
に、ｐ−Ｓｉ基板２４（ウエハ）表面の酸化膜を除去し
た後に、ｐ−Ｓｉ基板２４の表面全体にｎ⁺形エピタキ
シャル層２５を成長させる（同図（Ａ））。

【００７６】（2）アイソレーション領域の形成：次
に、図１に示したｎ⁺領域２２及びｐ⁺領域２０を除く領
域をアイソレーション領域とするために、ｐ形不純物の
拡散あるいはイオン注入を行なう。

【００７７】具体的には、まずエピタキシャル層２５の
表面を熱酸化して酸化膜７０を形成する。そして、フォ
トリソグラフィによってｐ領域を形成すべき位置の酸化
膜７０を除去した後に、ｐ形不純物を熱拡散あるいはイ
オン注入により選択的に添加することにより、ｐ領域が
選択的に形成される。このようにして形成されたｐ領域
は、ｐ−Ｓｉ基板２４の一部となってアイソレーション
領域を形成する（同図（Ｂ））。

【００７８】このようにしてアイソレーション領域の形
成が行われた結果、残されたエピタキシャル層２５によ
って蛇行形状のｎ⁺領域２２が形成される。

【００７９】（3）ｐｎ接合層の形成：次に、蛇行形状
に形成されたｎ⁺領域２２の一部にｐ形不純物を熱拡散
あるいはイオン注入により導入することにより、蛇行形
状のｐ⁺領域２０を形成する。

【００８０】具体的には、まずｎ⁺領域２２を含むｐ−
Ｓｉ基板２４の表面を熱酸化して酸化膜７２を形成す
る。そして、フォトリソグラフィによってｐ⁺領域２０
を形成すべき位置の酸化膜７２を除去した後に、ｐ形不
純物を熱拡散あるいはイオン注入により選択的に添加す
ることにより、ｐ⁺領域２０が選択的に形成される。

【００８１】このｐ⁺領域２０は、先に形成されたｎ⁺領
域２２中に形成する必要があるため、既に導入されてい
るｎ形不純物の量以上のｐ形不純物を添加することによ
り、ｐ⁺領域２０が形成される（同図（Ｃ））。

【００８２】このようにして、ｎ⁺領域２２とｐ⁺領域２
０とからなる蛇行形状のｐｎ接合層２６が形成される。

【００８３】（4）電極の形成：次に、熱酸化により表
面に酸化膜７４を形成した後にフォトリソグラフィによ
ってｐ⁺領域２０の表面に蛇行形状の孔あけを行ない、
その後この蛇行形状に孔あけされた部分に、例えばアル
ミニウムを蒸着することにより電極１０を形成する（同
図（Ｄ））。その後、この電極１０の一方端近傍にアー
ス電極１８を、ｎ⁺領域２２の両端近傍に２つの入出力
電極１４，１６をそれぞれアルミニウム等の蒸着により
形成する。

【００８４】最後に、全面にＰ−ガラスを付着させた
後、加熱して平坦な表面を形成することによりＬＣ素子
１００が完成する。

【００８５】本実施例のＬＣ素子１００を製造する工程
は、基本的には通常のバイポーラトランジスタあるいは
ダイオードを製造する工程と類似しており、ｐｎ接合層
２６やその間のアイソレーション領域の形状等が異なる
ものである。したがって、一般のバイポーラトランジス
タを製造する工程においてフォトマスクの形状を変更す
ることにより対応することができ、製造が容易になると
ともに小型化にも適している。また、一般のバイポーラ
トランジスタやＭＯＳＦＥＴ等の半導体部品と同一基板
上に形成することが可能であり、ＩＣやＬＳＩの一部と
して形成することができる。しかも、ＩＣやＬＳＩの一
部として形成した場合には、後工程における部品の組み
付け作業を省略することができる。

【００８６】なお、上述した本実施例の製造工程におい
ては、最初にエピタキシャル成長によりｎ⁺領域を表面
全体に形成した後にアイソレーションを行なう場合を例
にとり説明したが、ｐ−Ｓｉ基板２４の表面に酸化膜を
形成した後にフィトリソグラフィにより蛇行形状のｎ⁺
領域２２に対応する窓あけを行ない、この部分に熱拡散
あるいはイオン注入によりｎ形不純物を導入することに
よりｎ⁺領域２２を形成した後に、同様の方法により直
接的にｐ⁺領域２０を形成してもよい。また、ｐｎ接合
層を形成する方法については、一般的な半導体製造技術
を用いることができる。

【００８７】このように、本実施例のＬＣ素子１００
は、電極１０とｐｎ接合層２６のｎ⁺領域２２のそれぞ
れがインダクタを形成するとともに、電極１０に沿って
形成された蛇行形状のｐｎ接合層２６が逆バイアスで使
用されることによりキャパシタとして機能する。しか
も、電極１０の全長にわたってｐｎ接合層２６が形成さ
れているため、ｎ⁺領域２２によって形成されるインダ
クタンスＬ１を有するインダクタと、電極１０によって
形成されるインダクタンスＬ２を有するインダクタと、
ｐｎ接合層２６によって形成されるキャパシタンスＣを
有するキャパシタとが分布定数的に存在する。

【００８８】したがって、電極１０の一方端に設けられ
たアース電極１８を接地あるいは固定電位に接続すると
ともに、ｐｎ接合層２６のｎ⁺領域２２を信号の伝搬路
として用いた場合には、入力された信号に対して広い帯
域で良好な減衰特性を有するＬＣ素子となる。

【００８９】また、上述したようにこのＬＣ素子１００
は、一般のバイポーラトランジスタ等の製造技術を応用
して製造することができるため、製造が容易であり小型
化等にも適している。また、半導体基板の一部としてこ
のＬＣ素子を製造した場合には他の部品との配線も同時
に行なうことができ、後工程における組み付け作業等が
不要となる。

【００９０】また、本実施例のＬＣ素子１００は、ｐｎ
接合層２６に加える逆バイアス電圧の値を変えることに
より、分布定数的に形成されるキャパシタの容量Ｃを可
変に制御することができ、ＬＣ素子１００の全体の周波
数特性を調整あるいは変更することができる。

【００９１】なお、上述した本実施例は、蛇行形状のｎ
⁺領域２２を信号伝搬路として使用したが、ｎ⁺領域２２
の一方端にアース電極１８を設けるとともに電極１０の
両端に入出力電極１４，１６を設けて、電極１０側を信
号伝搬路として使用するようにしてもよい。一般に、ｎ
⁺領域２２は電極１０よりも比抵抗が大きいため、信号
伝搬路を入れ換えることにより、減衰特性、すなわち周
波数特性が異なるＬＣ素子を形成することができる。

【００９２】また、上述した本実施例は、電極１０を一
方のインダクタ用導体として使用するとともに、ｐｎ接
合層２６を構成するｎ⁺領域２２を他方のインダクタ用
導体として使用したが、電極１０を取り除くとともにｐ
ｎ接合層２６を構成するｐ⁺領域２０を一方のインダク
タ用導体として使用するようにしてもよい。すなわち、
この場合にはｐｎ接合層２６がキャパシタとして機能す
るとと同時に、このｐｎ接合層２６を構成するｐ⁺領域
２０とｎ⁺領域２２の両方をインダクタ用導体として使
用することになる。

【００９３】図６は、本実施例のＬＣ素子の変形例を示
す図であり、インダクタとして機能する電極を使用しな
いＬＣ素子が示されている。同図に示すＬＣ素子は、ｐ
ｎ接合層２６を構成するｐ⁺領域２０の一方端にアース
電極１８を設けるとともに、ｎ⁺領域２２の両端に２つ
の入出力電極１４，１６を設けている。このＬＣ素子
は、ｐ⁺領域２０とｎ⁺領域２２の両方がインダクタ用導
体として機能するとともに、これらによって形成される
ｐｎ接合層２６が分布定数的なキャパシタとして機能し
ており、図１に示したＬＣ素子１００と同様に、良好な
減衰特性を有するとともに製造容易等の利点を有する。
また、このＬＣ素子を製造する場合には、図５（Ｄ）に
示した電極１０の形成工程が不要となる。

【００９４】なお、図６に示すＬＣ素子において、２つ
の入出力電極１４，１６とアース電極１８との接続関係
を入れ換えて、ｐ⁺領域２０側を信号伝搬路として使用
してもよいことは勿論である。

【００９５】〔第２実施例〕次に、本発明の第２実施例
のＬＣ素子について、図面を参照しながら具体的に説明
する。

【００９６】上述した第１実施例のＬＣ素子１００は、
電極１０のほぼ全長にわたってほぼ同じ長さのｐｎ接合
層２６が形成されたものであるが、本実施例のＬＣ素子
２００は、図１に示した電極１０を短くした点に特徴が
ある。

【００９７】図７は、第２実施例のＬＣ素子２００の平
面図である。同図に示すように電極１０を部分的に省略
した場合であっても、短くなった電極１０および長いｐ
ｎ接合層２６のｎ⁺領域２２のそれぞれにより形成され
るインダクタと、短い電極１０に対向するｐｎ接合層２
６の一部により形成されるキャパシタとが分布定数的に
形成されるため、図１に示したＬＣ素子１００と同様に
良好な減衰特性を有することになる。

【００９８】図８は、本実施例のＬＣ素子２００の等価
回路を示す図である。同図（Ａ）に示すように、電極１
０が短くなった分だけインダクタンスＬ３も小さくな
り、これに対応して分布定数的に存在するキャパシタン
スＣ１も小さくなる。

【００９９】また、同図（Ｂ）及び同図（Ｃ）に示すよ
うに、入出力電極１４とアース電極１８との間にバイア
ス用電源２８あるいは可変バイアス用電源３４とともに
コンデンサ３０を接続することにより、ｐｎ接合層２６
の逆バイアスを確実に実現することができるとともに、
この逆バイアス電圧の値を可変に制御することにより特
性値が変更できる点は上述した第１実施例と同様であ
る。

【０１００】このように、本実施例のＬＣ素子２００
は、短い電極１０とｐｎ接合層２６のｎ⁺領域２２とに
よりインダクタが、ｐｎ接合層２６によりキャパシタが
分布定数的に形成されており、従来の集中定数型素子に
はない良好な減衰特性を持った素子として機能すること
ができる。また、ＬＣ素子２００を半導体製造技術を利
用して製造できる点や、ＬＳＩ等の一部として形成する
ことができるとともにこの場合には後工程における配線
処理を省略できる等については上述した第１実施例のＬ
Ｃ素子１００と同じである。

【０１０１】なお、上述した本実施例は、図１に示した
ＬＣ素子１００と比べると、ｐｎ接合層２６の形状を維
持しながら電極１０の長さのみを短く形成したものであ
り、電極１０に対向しない部分についてはｐｎ接合層２
６である必要はない。また、入出力電極１４，１６とア
ース電極１８を入れ換えるようにしてもよい。

【０１０２】図９は、本実施例のＬＣ素子の変形例を示
す図である。同図に示すＬＣ素子は、図７に示したＬＣ
素子のｐｎ接合層２６を部分的に変更したものである。
具体的には、電極１０に対向しないｐｎ接合層２６のｐ
⁺領域２０を省略したものであり、キャパシタとして機
能しないｐｎ接合層２６の一部を単一のｎ⁺領域２２と
したものである。このＬＣ素子は、実質的には図７に示
したＬＣ素子と同じであり、同様の特性および利点を有
する。

【０１０３】また、図１０は本実施例のＬＣ素子の他の
変形例を示す図である。同図に示すＬＣ素子は、電極１
０に比べてｐｎ接合層２６を短く形成するとともに電極
１０側を信号伝搬路として使用したものである。この場
合にはｎ⁺領域２２よりも比抵抗が小さな電極１０側を
信号伝搬路としているため、図７に示したＬＣ素子２０
０とは異なる特性を有することになる。

【０１０４】図１１は、本実施例のＬＣ素子の他の変形
例を示す図であり、図７に示す電極１０を使用しないＬ
Ｃ素子が示されている。同図に示すＬＣ素子は、ｎ⁺領
域２２に比べて長さが短いｐ⁺領域２０を有する蛇行形
状のｐｎ接合層２６において、ｎ⁺領域２２の両端に２
つの入出力電極１４，１６が、ｐｎ領域２０の一方端
（例えば外側）にアース電極１８がそれぞれ設けられて
いる。このＬＣ素子は、長さが異なるｐ⁺領域２０とｎ⁺
領域２２の両方がインダクタ用導体として機能するとと
もに、これらの両方によって形成されるｐｎ接合層２６
が分布定数的なキャパシタとして機能しており、図７に
示したＬＣ素子２００と同様に、良好な減衰特性を有す
るとともに製造容易等の利点を有する。

【０１０５】〔第３実施例〕次に、本発明の第３実施例
のＬＣ素子３００について図面を参照しながら具体的に
説明する。

【０１０６】上述した第１実施例のＬＣ素子１００及び
第２の実施例のＬＣ素子２００は、３端子型のノーマル
モード型素子として機能するものであるが、本実施例の
ＬＣ素子３００は、４端子型のコモンモード型素子とし
て機能するよう形成されている点に特徴がある。

【０１０７】図１２は、第３実施例のＬＣ素子の平面図
である。同図に示すように、第３実施例のＬＣ素子３０
０は、電極１０の両端に入出力電極３６，３８が設けら
れており、この点が図１に示したＬＣ素子１００と異な
っている。

【０１０８】図１３は、第３実施例のＬＣ素子の等価回
路を示す図である。同図（Ａ）に示すように、２つの入
出力電極１４，１６の間に形成された蛇行形状のｎ⁺領
域２２がインダクタンスＬ１を有するインダクタとして
機能するとともに、２つの入出力電極３６，３８間に形
成された電極１０がインダクタンスＬ２を有するインダ
クタとして機能する。しかも、これら２つのインダクタ
の間には、第１実施例のＬＣ素子１００と同様にキャパ
シタンスＣを有するキャパシタがｐｎ接合層２６により
分布定数的に形成される。

【０１０９】このように、本実施例のＬＣ素子３００
は、ｎ⁺領域２２のみならず電極１０の両端にも２つの
入出力電極３６，３８を設けることにより、良好な減衰
特性をもった４端子コモンモード型素子として機能する
ことができる。

【０１１０】また、ｐｎ接合層２６は、ｐ⁺領域２０に
対して（すなわち電極１０に対して）ｎ⁺領域２２の相
対的電位が高い逆バイアスのときにキャパシタとして動
作するため、上述した４端子コモンモード素子として動
作させるためには、ｎ⁺領域２２側に入力する信号レベ
ルを電極１０側に入力する信号レベルよりも高く設定す
る必要がある。

【０１１１】図１２（Ｂ）は、入出力電極１４，３６間
に強制的に逆バイアス電圧を印加するようにしたもので
あり、この逆バイアス電圧の印加はバイアス用電源２８
により行われる。また、本実施例のＬＣ素子３００にお
いては入出力電極１４及び３６の両方に対して信号が入
力されるため、第１実施例で用いたコンデンサ３０の他
にコンデンサ４０を入出力電極３６側に接続する。

【０１１２】このように、２つのコンデンサ３０，４０
を用いることにより２つの入出力電極１４，３６のそれ
ぞれに入力される信号からは直流成分が取り除かれ、そ
れぞれの信号の交流成分のみがバイアス用電源２８から
印加される逆バイアス電圧に重畳されて本実施例のＬＣ
素子３００に入力されるようになる。

【０１１３】したがって、本実施例のＬＣ素子３００
は、ｐｎ接合層２６に対して確実に逆バイアス電圧を印
加することができ、インダクタとともにキャパシタが分
布定数的に形成される。これにより、良好な減衰特性が
得られる。

【０１１４】また、図１３（Ｃ）は、同図（Ｂ）のバイ
アス用電源２８を可変バイアス用電源３４に置き換えた
ものである。すなわち、可変バイアス用電源３４により
逆バイアス電圧を可変に設定することができ、これによ
りｐｎ接合層２６が有するキャパシタンスＣの変更、す
なわちＬＣ素子３００全体の特性値の変更が可能とな
る。

【０１１５】なお、上述した本実施例は、電極１０を一
方の信号伝搬路として使用したが、この電極１０を取り
除くとともにｐｎ接合層２６を構成するｐ⁺領域２０と
ｎ⁺領域２２の両方を信号伝搬路として使用するように
してもよい。

【０１１６】図１４は、本実施例のＬＣ素子の変形例を
示す図であり、電極を使用しないＬＣ素子が示されてい
る。同図に示すＬＣ素子は、ｐｎ接合層２６を構成する
ｎ⁺領域２２の両端に入出力電極１４，１６を設けると
ともに、ｐ⁺領域２０の両端に入出力電極３６，３８を
それぞれ設けている。このＬＣ素子は、ｐ⁺領域２０と
ｎ⁺領域２２の両方が信号伝搬路であり、同時にそれぞ
れがインダクタ用導体として機能するものである。ま
た、これらによって形成されるｐｎ接合層２６が分布定
数的なキャパシタとして機能しており、図１２に示した
ＬＣ素子３００と同様に、良好な減衰特性を有するとと
もに製造容易等の利点を有する４端子コモンモード素子
となっている。

【０１１７】〔第４実施例〕次に、本発明の第４実施例
のＬＣ素子について、図面を参照しながら具体的に説明
する。

【０１１８】上述した各実施例のＬＣ素子１００，２０
０，３００のそれぞれは、電極１０を１本の導体で形成
していたが、本実施例のＬＣ素子４００はこの電極１０
を複数の（例えば２本の）分割電極片１０−１，１０−
２に分割した点に特徴がある。

【０１１９】図１５は、第４実施例のＬＣ素子の平面図
である。同図に示すように、第４実施例のＬＣ素子４０
０は、図１に示したＬＣ素子１００に用いられている電
極１０を２本の分割電極片１０−１，１０−２に置き換
えた構造を有しており、各分割電極片に接続されたｐ⁺
領域２０も２分割されている。全体として蛇行形状を有
するこれらの分割電極片１０−１，１０−２のそれぞれ
には、アース電極１８が接続されており、２つのアース
電極１８を接地することにより、各分割電極片１０−
１，１０−２のそれぞれによって形成されるインダクタ
の一方端が接地される。あるいは、２つのアース電極１
８を固定電位の電源に接続することにより、各分割電極
片１０−１，１０−２のそれぞれによって形成されるイ
ンダクタの一方端がこの固定電位となる。

【０１２０】図１６は、第４実施例のＬＣ素子４００の
等価回路を示す図である。同図（Ａ）に示すように、ｐ
ｎ接合層２６のｎ⁺領域２２の全体がインダクタンスＬ
１を有するインダクタとして機能するとともに、各分割
電極片１０−１，１０−２のそれぞれがインダクタンス
Ｌ３，Ｌ４を有するインダクタとして機能する。そし
て、ｎ⁺領域２２と各分割電極片１０−１，１０−２の
それぞれの間にあるｐｎ接合層２６がキャパシタンスＣ
２，Ｃ３を有するキャパシタとして機能し、しかもこれ
らのキャパシタが分布定数的に存在する。

【０１２１】また、図１６（Ｂ）及び同図（Ｃ）には、
強制的な逆バイアス電圧あるいは可変に設定可能な逆バ
イアス電圧を印加する場合の回路が示されている。これ
らの図は、図４（Ｂ）及び（Ｃ）に対応するものであ
り、このような回路構成とすることにより、ｐｎ接合層
２６を確実にキャパシタとして動作させることができ、
あるいはこのキャパシタの容量を変えることによりＬＣ
素子４００全体としての特性を変更することができる。

【０１２２】また、本実施例のＬＣ素子４００は、各分
割電極片１０−１，１０−２の自己インダクタンスＬ
３，Ｌ４が小さくなる。したがって、これらの自己イン
ダクタンスによるＬＣ素子４００全体の特性の影響は小
さくなり、ｎ⁺領域２２が有するインダクタンスＬ１と
分布定数的に形成されるキャパシタンスＣ２，Ｃ３とに
よってＬＣ素子全体の特性がほぼ決定されることにな
る。

【０１２３】なお、上述した本実施例は、蛇行形状のｎ
⁺領域２２を信号伝搬路として用いるとともに電極１０
を分割して使用したが、反対に電極１０を信号伝搬路と
して使用するとともにｐｎ接合層２６の全体を複数に分
割するようにしてもよい。

【０１２４】図１７は、本実施例のＬＣ素子の変形例を
示す図であり、電極１０側を信号伝搬路として用いる場
合が示されている。同図に示すＬＣ素子は、電極１０の
両端に入出力電極１４，１６を接続するとともに、ｐｎ
接合層２６を分割し、分割片２６−１，２６−２のそれ
ぞれに含まれるｎ⁺領域２２の一方端にアース電極１８
を設けたものである。このＬＣ素子は、図１５に示した
ＬＣ素子４００において、ｎ⁺領域２２と電極１０の機
能を入れ換えたものであり、実質的には図１５に示した
ＬＣ素子と同様の利点を有する。

【０１２５】また、図１８は本実施例のＬＣ素子の他の
変形例を示す図であり、図１５において示した電極１０
を使用しないＬＣ素子が示されている。同図に示すＬＣ
素子は、ｎ⁺領域２２の両端に入出力電極１４，１６を
接続するとともに、ｐ⁺領域２０のみが分断されて分割
されており、これら各分割片２０−１，２０−２のそれ
ぞれの一方端にアース電極１８を設けたものである。こ
のＬＣ素子は、ｎ⁺領域２２と各分割片２０−１，２０
−２のそれぞれがインダクタ用導体として機能するとと
もに、これらの間にあるｐｎ接合層２６が分布定数的な
キャパシタとして機能しており、図１５に示したＬＣ素
子４００と同様に、良好な減衰特性を有するとともに製
造容易等の利点を有する。

【０１２６】〔第５実施例〕次に、本発明の第９実施例
のＬＣ素子について、図面を参照しながら具体的に説明
する。

【０１２７】一般に、導体は渦巻き形状とすることによ
り所定のインダクタンスを有するインダクタ導体として
機能する。また、上述したように導体を蛇行形状とした
場合であっても所定のインダクタンスを有するインダク
タ導体として機能する。ところが、入力される信号の周
波数帯域を高周波に限った場合には、渦巻き形状や蛇行
形状以外の形状、極端な場合には直線形状であってもイ
ンダクタンス成分を有するインダクタ導体として機能す
る。本実施例のＬＣ素子は、このような点に着目して、
電極１０等を渦巻き形状あるいは状蛇行形状以外の形状
に形成した点に特徴がある。

【０１２８】図１９および図２０は、電極１０，ｐｎ接
合層２６（ｐ⁺領域２０およびｎ⁺領域２２）のそれぞれ
を直線形状とした本実施例のＬＣ素子の平面図である。

【０１２９】図１９（Ａ）は上述した図１に対応してお
り、電極１０、およびｐｎ接合層２６の長さがほぼ等し
く、しかもほぼ平行に形成された３端子型のＬＣ素子が
示されている。図１９（Ｂ）は図９に対応しており、電
極１０がｎ⁺領域２２の一部に対応して設けられたＬＣ
素子が示されている。

【０１３０】図２０（Ａ）は図１２に対応しており、電
極１０の一端および他端に入力電極３６および３８を設
けて４端子のコモンモード型素子とした場合が示されて
いる。図２０（Ｂ）は図１５に対応しており、電極１０
を２本の分割電極片１０−１，１０−２に分割したＬＣ
素子が示されている。

【０１３１】図２１は、電極１０およびｐｎ接合層２６
を曲線形状とした場合のＬＣ素子の平面図であり、曲率
半径が大きな曲線形状の場合が示されている。２つの入
出力電極１４，１６を直線で結んだ位置に他の部品等を
配置しなければならない場合には、同図に示すように電
極１０およびｐｎ接合層２６を曲線形状とすればよい。

【０１３２】図２２は、電極１０およびｐｎ接合層２６
を波形形状とした場合のＬＣ素子の平面図である。この
ＬＣ素子は、図１等に示した蛇行形状ほどではないが、
電極１０およびｐｎ接合層２６を直線形状あるいは曲率
半径の大きな曲線形状とした場合に比べると大きなイン
ダクタンスを有することになる。

【０１３３】図２３は、電極１０およびｐｎ接合層２６
を１周に満たない周回形状とした場合のＬＣ素子の平面
図である。同図に示すように、電極１０およびｐｎ接合
層２６をほぼ周回形状に形成することにより、小さなイ
ンダクタンスを有するＬＣ素子を形成することができ
る。また、電極１０およびｐｎ接合層２６の一方端ある
いは両端を部分的に折り返すことにより、電極１０等が
発生する磁束を部分的に打ち消してインダクタンスを減
らし、ＬＣ素子全体のインダクタンス、すなわち周波数
特性を調整することもできる。

【０１３４】なお、上述した図２１〜図２３に示したＬ
Ｃ素子のそれぞれは、説明を簡単にするために、図１９
（Ａ）に対応するＬＣ素子のみが示されているが、図１
９（Ｂ）、図２０（Ａ）、および図２０（Ｂ）のそれぞ
れに対応するタイプについても同様に考えることができ
る。

【０１３５】このように、図１９〜図２３に示したＬＣ
素子は、電極１０およびｐｎ接合層２６を別の形状とし
たものであり、上述した第１実施例〜第４実施例と同様
に、良好な減衰特性を有する素子として機能することが
できる。また、ｐｎ接合層２６に印加する逆バイアス電
圧を変えることにより分布定数的に形成されるキャパシ
タのキャパシタンスも変わり、ＬＣ素子全体の特性を可
変に制御することができる点も上述した各実施例と同じ
である。

【０１３６】また、本実施例のＬＣ素子を半導体製造技
術を利用して製造できる点や、ＬＳＩ等の一部として形
成することができ、後工程における配線処理を省略でき
る点等については上述した各実施例のＬＣ素子と同じで
あり、これらについては上述した各実施例と同様の利点
を有する。

【０１３７】〔その他の実施例〕次に、本発明のその他
の実施例に係るＬＣ素子について、図面を参照しながら
具体的に説明する。

【０１３８】上述した蛇行形状の電極を有するＬＣ素子
を用いた各実施例においては、電極１０あるいはｐｎ接
合層２６の端部近傍である隔たった位置に第１および第
２の入出力電極１４，１６を配置するようにしたが、電
極１０およびｐｎ接合層２６の形状を工夫して２つの入
出力電極１４，１６を接近させて配置するようにしても
よい。

【０１３９】例えば、図２４に示すように、２つの入出
力電極１４，１６を隣接するように配置するとともに、
図１に示したＬＣ素子１００の電極１０およびｐｎ接合
層２６の一方端を入出力電極１６に達するまで延長す
る。あるいは、図２５に示すように、２つの入出力電極
１４，１６を隣接するように配置するとともに、図１に
示したＬＣ素子１００の電極１０およびｐｎ接合層２６
を蛇行形状を維持したまま折り返す。

【０１４０】このように、電極１０および／あるいはｐ
ｎ接合層２６の形状を工夫することにより、２つの入出
力電極１４，１６の位置が接近し、アース電極１８とこ
れら入出力電極１４，１６とをほぼ同一位置に形成する
ことができる。したがって、端子付けに際しての配線を
容易に行うことができ、製造工程の簡略化が可能とな
る。

【０１４１】図２６および図２７は、化学液相法を用い
て端子付けを行なう場合の概略を示す図である。図２６
は、図１等に対応するＬＣ素子の平面図であり、同図に
示すように、ｐｎ接合層のｎ⁺領域２２の両端には入出
力電極１４，１６が設けられているが、電極１０の一方
端にはアース電極１８が設けられていない。このような
構造を有する半導体基板を１個のＬＣ素子６００毎に切
り離した後に、図２６のＣ−Ｃ線の位置に対応する断面
図である図２７に示すように、個別に切り離されたチッ
プ（素子）の全表面に化学液相法により絶縁膜としてシ
リコン酸化膜４２を形成する。その後、エッチングによ
り電極１０および入出力電極１４の上のシリコン酸化膜
４２を除去して孔をあけ、その孔を半田４４で表面に盛
り上がる程度に封じることにより、突出した半田４２を
プリント配線基板のランド等と直接接触させることがで
きるので、表面実装に際して好都合である。

【０１４２】なお、素子表面の保護膜に、合成樹脂等の
他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ
光線を利用してもよい。

【０１４３】図２８は、上述した各実施例のＬＣ素子１
００，２００，３００，４００等をＬＳＩ等の一部とし
て形成する場合の説明図である。同図に示すように、半
導体チップ４６上の各種信号あるいは電源のライン４８
に上述した各ＬＣ素子１００，２００，３００，４００
等を挿入する形で組み込む。特に、上述した各実施例の
ＬＣ素子１００，２００，３００，４００等は、半導体
チップ４６上に各種回路を形成する工程において同時に
製造することができるため、後工程における配線処理等
が不要になるといった利点がある。

【０１４４】図２９、図３０、図３１、図３２、および
図３３は、上述した各実施例のＬＣ素子１００，２０
０，３００，４００等の出力側にバッファを接続した例
を示す図である。一般に、ｎ⁺領域２２やｐ⁺領域２０は
アルミニウム等の金属に比べると比抵抗が大きいため、
これらを信号伝搬路として使用した場合には信号の減衰
が生じる。このため、これらの出力側にバッファを接続
して、減衰した信号の電圧レベルを増幅することにより
実用的な素子となる。また、電極１０の長さを長くした
場合あるいは線幅を細くした場合には、電極１０を信号
伝搬路として使用した場合であっても信号の減衰が生じ
るため、同様に出力側にバッファを接続することにより
実用的な素子となる。

【０１４５】図２９は、バッファとしてＭＯＳＦＥＴと
抵抗からなるソースホロワ回路５０を用いた場合を示し
ている。このソースホロワ回路５０を構成するＭＯＳＦ
ＥＴは、上述した各実施例のＬＣ素子とは若干異なる構
成を有するものの同一の半導体基板上に形成することが
可能であるため、ソースホロワ回路５０を含めた全体を
ＬＣ素子として一体的に形成することができる。

【０１４６】また、図３０は、バッファとしてダーリン
トン接続された２つのバイポーラトランジスタと抵抗か
らなるエミッタホロワ回路５２を用いた場合を示してい
る。このエミッタホロワ回路５２を構成するバイポーラ
トランジスタは、上述した各実施例のＬＣ素子と同じ構
造を有しているため、このエミッタホロワ回路５２を含
めた全体をＬＣ素子として容易に一体的に形成すること
ができる。なお、出力に近い方のトランジスタのベース
を抵抗を介して接地することによって、このトランジス
タの動作点の安定度を向上させることもできる。

【０１４７】図３１は、バッファとしてｐチャネルＭＯ
ＳＦＥＴを逆バイアスで使用した場合の回路を示してい
る。

【０１４８】図３２は、バッファとして２つのＭＯＳＦ
ＥＴと抵抗からなる増幅回路５４を用いた場合を示して
いる。この増幅回路５４を構成するＭＯＳＦＥＴは上述
した各実施例のＬＣ素子とは若干異なる構成を有するも
のの同一の半導体基板上に形成することが可能であるた
め、この増幅回路５４を含めた全体をＬＣ素子として容
易に一体的に形成することができる。なお、この回路に
おいては電圧増幅率は１＋（Ｒ２／Ｒ１）であり、Ｒ２
＝０とすればソース・フォロワーと同等になる。

【０１４９】また、図３３は、バッファとして２つのバ
イポーラトランジスタと抵抗からなる増幅回路５５を用
いた場合を示している。上述した各実施例のＬＣ素子と
バイポーラトランジスタとは同じ構成を有しているた
め、この増幅回路５５を含めた全体をＬＣ素子として同
一の半導体基板上に一体的に形成することができる。な
お、この回路においては電圧増幅率は１＋（Ｒ２／Ｒ
１）であり、Ｒ２＝０とすればエミター・フォロワーと
同等になる。

【０１５０】なお、図２９、図３０、図３１、図３２、
および図３３に示したＬＣ素子１００を第３実施例のＬ
Ｃ素子３００等に置き換える場合には、ｎ⁺領域２２お
よび電極１０の両方を信号伝搬路として用いるため、電
極１０の出力側にも上述したバッファ５０，５２，５
３，５４，５５等を接続するようにする。

【０１５１】このように出力側にバッファを設けること
により、ＬＣ素子１００，２００，３００，４００等に
よって比較的広帯域の周波数成分が除去されるととも
に、ｎ⁺領域２２等を介することにより減衰した信号レ
ベルが増幅によって復元され、ＳＮ比が良好な出力信号
を得ること、後段の回路とのインピーダンス整合を得る
こと等が可能になる。

【０１５２】なお、図２９、図３０、図３１、図３２、
および図３３では一例として第１実施例のＬＣ素子１０
０を用いた場合を図示したが、他の実施例のＬＣ素子２
００，３００，４００等を用いる場合も同様である。

【０１５３】このように出力側にバッファを設けること
により、ＬＣ素子１００等によって比較的広帯域の周波
数成分が除去されると同時に、ｎ⁺領域２２あるいは電
極１０を介することにより減衰した信号レベルが増幅に
よって復元され、ＳＮ比が良好な出力信号を得ることが
可能となる。

【０１５４】また、出力側にレベル変換回路を接続する
ことにより、ＬＣ素子のｎ⁺領域２２等を介することに
より減衰した信号レベルを増幅し、所定のレベル変換あ
るいはレベル補正を行なうことができる。なお、これら
のレベル変換回路を各実施例のＬＣ素子と同一の半導体
基板に一体的に形成することができる点は、上述したバ
ッファの場合と同じである。また、第３実施例のＬＣ素
子３００については、レベル変換回路を２つの信号伝搬
路の両方の出力側に接続、あるいはいずれか一方の出力
側のみに接続することができる。

【０１５５】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。

【０１５６】例えば、上述した各実施例においては、ｐ
ｎ接合層２６のｐ⁺領域２０の表面に電極１０を直接接
触させて形成するようにしたが、これら電極１０とｐｎ
接合層２６のｐ⁺領域２０との間にＳｉＯ₂等の絶縁層６
２を介在させるようにしてもよい。

【０１５７】図３４は、電極１０とｐｎ接合層２６のｐ
⁺領域２０との間に絶縁層６２を形成した場合の断面構
造を示す図である。この場合には、ｐｎ接合層２６に直
接逆バイアス電圧を印加するとともに、電極１０の一方
端に設けられた入出力電極１４（あるいは１６）に直接
信号の入力を行なうことができる。すなわち、絶縁層６
２を挟んで配置された電極１０とｐ⁺領域２０とがコン
デンサとして機能することになり、上述した図４等に示
したような直流成分除去のためのコンデンサ３０が不要
となる。

【０１５８】また、上述した各実施例では、最後の工程
においてアルミニウム等の蒸着を行なうことにより電極
１０を形成するようにしたため、この電極１０が図２に
示すように突出した断面形状となるが、エッチング等に
よりｐｎ接合層２６の一部に蛇行形状の溝を形成するこ
とにより、図３５に示すようにｐｎ接合層２６に電極１
０を埋め込むようにしてもよい。このようにすることに
より、表面側に凹凸がなくほぼ平坦なＬＣ素子を形成す
ることができ、組み付け作業等が容易になる。また、上
述した各実施例においてはｐ−Ｓｉ基板２４を含むｐｎ
ｐ構造を利用してＬＣ素子の形成を行なったが、同様に
ｎｐｎ構造とすることもできる。図３６はｎｐｎ構造と
した場合のＬＣ素子の部分的断面を示す図である。この
ような構造とした場合には、ｐｎ接合層に印加する逆バ
イアス電圧の極性を反対にする必要がある。図３７は、
このようにして印加する逆バイアス電圧の極性を反対に
した場合の構成を示す図であり、図４（Ｃ）に対応する
回路が示されている。

【０１５９】また、上述した各実施例においては、ＬＣ
素子１００等をＬＳＩ等の一部として形成できる点を効
果としてあげたが、必ずしもＬＳＩ等の一部として形成
する必要はなく、半導体基板上にＬＣ素子１００等を形
成した後に入出力電極１４，１６及びアース電極１８の
それぞれに端子付けを行なって、あるいは図２６および
図２７に示したような化学液相法を利用した端子付けを
行なって、単体の素子として形成するようにしてもよ
い。この場合には、同一の半導体基板上に複数個のＬＣ
素子１００等を同時に形成し、その後半導体基板を切り
離して各ＬＣ素子１００等に端子付けを行なうようにす
れば、容易に大量生産が可能となる。

【０１６０】また、上述した第１実施例等においては、
ｎ⁺領域２２、電極１０等の一端に入出力電極１４，１
６及びアース電極１８を設けるようにしたが、、必ずし
も入出力電極１４，１６及びアース電極１８は最端部に
設ける必要はなく、必要に応じてその取り付け位置をず
らすようにしてもよい。

【０１６１】また、上述した各実施例のＬＣ素子１００
等は、逆バイアス電圧を変えることにより、分布定数的
に存在するキャパシタの容量も変わり、これによりＬＣ
素子としての周波数特性が可変に制御できるというもの
である。したがって、ＬＣ素子１００等を回路の一部と
して用いることにより、同調回路，変調回路，発振回
路，フィルタ等を可変周波数型として容易に構成するこ
とができる。

【０１６２】また、上述した各実施例のＬＣ素子１００
等は、ｐ−Ｓｉ基板２４上にｐｎ接合層２６を形成する
場合を例にとり説明したが、ゲルマニウムやガリウム砒
素等の他の種類の半導体を用いた場合や、アモルファス
シリコン等の非晶質材料を用いる場合であってもよい。

【０１６３】

【発明の効果】上述したように、請求項１の発明によれ
ば、非渦巻き形状の電極とｐｎ接合層の第２の領域の少
くとも一方に入力された信号は、分布定数的に存在する
インダクタおよびキャパシタを介して伝搬され、広い帯
域にわたり良好な減衰特性が得られる。また、この素子
は、半導体基板上に非渦巻き形状のｐｎ接合層を形成す
るとともに、さらにその表面側に非渦巻き形状の電極を
形成することにより製造することができ、製造が非常に
容易となる。しかも、このＬＣ素子は、半導体基板上に
形成されるため、ＩＣやＬＳＩの一部として形成するこ
とも可能であり、このような部品の一部として形成した
場合には、後工程における部品の組み付け作業を省略す
ることができる。

【０１６４】また、請求項２〜５の発明によれば、イン
ダクタとして機能する非渦巻き形状の電極とｐｎ接合層
の電極の形状が蛇行形状、波形形状、曲線形状、直線形
状のいずれかに特定されているため、ＬＣ素子の特性も
各形状によって異なったものとなるが、これらの各形状
においても、各形状の電極と第２の領域のそれぞれがイ
ンダクタとして機能し、それらのインダクタとそれらの
間のｐｎ接合層によって形成されるキャパシタとが分布
定数的に存在することは同様であり、広い帯域にわたり
良好な減衰特性をもつＬＣ素子として機能する。

【０１６５】また、請求項６の発明によれば、長さが異
なる非渦巻き形状の電極とｐｎ接合層の第２の領域のそ
れぞれがインダクタとして機能し、これらの間にｐｎ接
合層によって形成されるキャパシタが分布定数的に存在
するため、上述した各請求項の場合と同様に広い帯域に
わたって良好な減衰特性を有するとともに、製造が容易
であり基板の一部として形成することが可能である。

【０１６６】また、請求項７の発明によれば、上述した
非渦巻き形状の電極およびｐｎ接合層のいずれか一方を
複数に分割するとともに、これら分割片の一部を電気的
に接続して使用しており、分割されていない他方側を信
号伝搬路として用いることにより、上述したＬＣ素子と
は特性の異なる分布定数型のＬＣ素子となる。特に、各
分割片のインダクタンスは小さくなるため、各分割片の
インダクタンスの影響が少ないＬＣ素子とすることがで
きる。

【０１６７】また、請求項８の発明によれば、上述した
非渦巻き形状の電極とｐｎ接合層の第２の領域のいずれ
か一方の両端近傍に第１及び第２の入出力電極を設ける
とともに、他方の一方端近傍にアース電極を設けること
により、第１及び第２の入出力電極が設けられた側の電
極あるいは第２の領域が信号伝搬路として使用される３
端子型のＬＣ素子を容易に形成することができる。

【０１６８】また、請求項９の発明によれば、請求項８
における他方側の電極あるいは第２の領域の両端にも第
３及び第４の入出力電極を設けることにより、４端子コ
モンモード型のＬＣ素子を容易に形成することができ
る。

【０１６９】また、請求項１０の発明によれば、上述し
た非渦巻き形状の電極とｐｎ接合層の第２の領域の少な
くとも一方に、ｐｎ接合層に逆バイアスがかかるような
電圧レベルの信号を入力することにより、ｐｎ接合間に
分布定数的なキャパシタを確実に形成することができ
る。

【０１７０】また、請求項１１の発明によれば、このｐ
ｎ接合層に対する逆バイアス電圧をバイアス回路によっ
て印加するとともに、これに対応して直流成分除去回路
が設けられており、入力信号から直流成分が除去された
信号がバイアス回路から印加される逆バイアス電圧に重
畳されて入力される。これにより、ｐｎ接合層を完全に
逆バイアスで用いることができ、非渦巻き形状のｐｎ接
合層を確実にキャパシタとして使用することができる。

【０１７１】また、請求項１２の発明によれば、上述し
た非渦巻き形状の電極とｐｎ接合層の第１の領域との間
に絶縁層を形成し、バイアス回路によってｐｎ接合層に
逆バイアス電圧を印加しており、ｐｎ接合層を確実にキ
ャパシタとして使用することができ、全体として広い帯
域において良好な減衰特性を有するＬＣ素子として動作
する。また、この場合には絶縁層によって非渦巻き形状
の電極とｐｎ接合層とが直流的に分離されるため、上述
した請求項１１で用いるような直流成分除去回路を省略
することができる。

【０１７２】また、請求項１３の発明によれば、上述し
たバイアス回路によって印加する逆バイアス電圧を可変
に設定することができる。これにより、非渦巻き形状の
ｐｎ接合層の容量を任意に変更することができ、減衰特
性、すなわち周波数特性を必要に応じて可変に制御する
ことができる。

【０１７３】また、請求項１４の発明によれば、上述し
たＬＣ素子を半導体基板上に形成した後に化学液相法等
により全表面に絶縁膜を形成し、その後この絶縁膜の一
部にエッチングやレーザ光照射により孔をあけ、この孔
に半田を盛ることにより端子付けが行われる。したがっ
て、表面実装型のＬＣ素子を簡単に製造することがで
き、表面実装型とすることによりこのＬＣ素子の組み付
け作業も容易となる。

【０１７４】また、請求項１５の発明によれば、上述し
た各請求項のＬＣ素子を基板の一部に、信号ラインある
いは電源ラインに挿入するように形成している。これに
より、半導体基板上の他の部品と一体的に製造すること
ができ、製造が容易になるとともに後工程における部品
の組み付け作業が不要となる。

【０１７５】また、請求項１６〜２１の発明は、上述し
た各請求項の発明において用いた非渦巻き形状の電極を
省略し、この電極の機能をｐｎ接合層の第１の領域に持
たせた点に特徴がある。すなわち、ｐｎ接合層の第１お
よび第２の領域のそれぞれがインダクタとして機能する
とともに、これらの間にはｐｎ接合層による分布定数的
なキャパシタが形成されるため、上述した請求項１５ま
での発明と同様に、良好な減衰特性を有するとともに製
造が容易である等の効果がある。しかも、非渦巻き形状
の電極が半導体表面に形成されないため、この電極を形
成する工程が不要であり、さらに製造が容易になるとと
もに、半導体表面を他の目的に有効利用することもでき
るようになる。

【０１７６】また、請求項３０あるいは請求項３１の発
明によれば、上述した各発明のＬＣ素子を一般的な半導
体製造技術を応用することにより製造することができ、
小型化あるいは低コスト化が可能であるとともに、複数
個同時に大量生産することも可能となる。

【０１７７】

【図面の簡単な説明】

【図１】本発明を適用した第１実施例のＬＣ素子の平面
図である。

【図２】図１のＡ−Ａ線における拡大断面図である。

【図３】蛇行形状の電極によって形成されるインダクタ
の原理を示す図である。

【図４】第１実施例のＬＣ素子の等価回路を示す図であ
る。

【図５】第１実施例のＬＣ素子の製造工程を示す図であ
る。

【図６】第１実施例のＬＣ素子の変形例を示す図であ
る。

【図７】第２実施例のＬＣ素子の平面図である。

【図８】第２実施例のＬＣ素子の等価回路を示す図であ
る。

【図９】第２実施例のＬＣ素子の変形例を示す図であ
る。

【図１０】第２実施例のＬＣ素子の他の変形例を示す図
である。

【図１１】第２実施例のＬＣ素子の他の変形例を示す図
である。

【図１２】第３実施例のＬＣ素子の平面図である。

【図１３】第３実施例のＬＣ素子の等価回路を示す図で
ある。

【図１４】第３実施例のＬＣ素子の変形例を示す図であ
る。

【図１５】第４実施例のＬＣ素子の平面図である。

【図１６】第４実施例のＬＣ素子の等価回路を示す図で
ある。

【図１７】第４実施例のＬＣ素子の変形例を示す図であ
る。

【図１８】第４実施例のＬＣ素子の他の変形例を示す図
である。

【図１９】第５実施例のＬＣ素子の平面図である。

【図２０】第５実施例のＬＣ素子の平面図である。

【図２１】第５実施例の変形例を示す図である。

【図２２】第５実施例の変形例を示す図である。

【図２３】第５実施例の変形例を示す図である。

【図２４】入出力電極の位置を変更した変形例を示す図
である。

【図２５】入出力電極の位置を変更した変形例を示す図
である。

【図２６】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。

【図２７】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。

【図２８】各実施例のＬＣ素子をＬＳＩ等の一部として
形成する場合の説明図である。

【図２９】各実施例のＬＣ素子の出力側にバッファを接
続した例を示す図である。

【図３０】各実施例のＬＣ素子の出力側にバッファを接
続した例を示す図である。

【図３１】各実施例のＬＣ素子の出力側にバッファを接
続した例を示す図である。

【図３２】各実施例のＬＣ素子の出力側にバッファを接
続した例を示す図である。

【図３３】各実施例のＬＣ素子の出力側にバッファを接
続した例を示す図である。

【図３４】ｐｎ接合層と電極の間に絶縁層を形成した場
合の断面構造を示す図である。

【図３５】電極を埋め込んだ場合の断面構造を示す図で
ある。

【図３６】ｎｐｎ構造とした場合のＬＣ素子の部分的断
面を示す図である。

【図３７】印加する逆バイアス電圧の極性を反対にした
場合の構成を示す図である。

【符号の説明】

１０電極１４，１６入出力電極１８アース電極２０ｐ⁺領域２２ｎ⁺領域２４ｐ−Ｓｉ基板２５エピタキシャル層２６ｐｎ接合層２８バイアス用電源３０，３２コンデンサ３４可変バイアス用電源

Claims

【特許請求の範囲】

【請求項１】半導体基板表面に形成された非渦巻き形
状の電極と、前記半導体基板の一部であって前記非渦巻き形状の電極
に沿った位置に形成され、ｐ層あるいはｎ層からなる第
１の領域に前記非渦巻き形状の電極が接続されており、
この第１の領域に対して反転領域となる第２の領域を含
んで形成される非渦巻き形状のｐｎ接合層と、を備え、前記非渦巻き形状の電極と前記ｐｎ接合層の一
部を構成する前記第２の領域のそれぞれによって形成さ
れるインダクタと、これら各インダクタに対応する前記
ｐｎ接合層によって形成されるキャパシタとが分布定数
的に存在し、前記非渦巻き形状の電極と前記第２の領域
の少なくとも一方を信号伝搬路として用いることを特徴
とするＬＣ素子。
【請求項２】請求項１において、前記非渦巻き形状の電極が蛇行形状を有することを特徴
とするＬＣ素子。
【請求項３】請求項１において、前記非渦巻き形状の電極が波形形状を有することを特徴
とするＬＣ素子。
【請求項４】請求項１において、前記非渦巻き形状の電極が曲線形状を有することを特徴
とするＬＣ素子。
【請求項５】請求項１において、前記非渦巻き形状の電極が直線形状を有することを特徴
とするＬＣ素子。
【請求項６】請求項１〜５のいずれかにおいて、前記非渦巻き形状の電極に対して、前記ｐｎ接合層の少
なくとも第２の領域の長さを長くあるいは短く設定する
ことにより、前記非渦巻き形状の電極と前記ｐｎ接合層
の第２の領域とを部分的に対応させることを特徴とする
ＬＣ素子。
【請求項７】請求項１〜６のいずれかにおいて、前記非渦巻き形状の電極を複数に分割し、あるいは前記
ｐｎ接合層の少なくとも第２の領域を複数に分割し、各
分割片のそれぞれを電気的に接続することを特徴とする
ＬＣ素子。
【請求項８】請求項１〜７のいずれかにおいて、前記非渦巻き形状の電極と前記ｐｎ接合層の第２の領域
とのうち、いずれか一方の両端近傍に設けられた第１及
び第２の入出力電極と、前記非渦巻き形状の電極と前記ｐｎ接合層の第２の領域
とのうち、他方の一端近傍に設けられたアース電極と、を有し、前記第１及び第２の入出力電極のいずれか一方
から信号を入力し、他方から信号を出力するとともに、
前記アース電極を固定電位の電源に接続あるいは接地す
ることを特徴とするＬＣ素子。
【請求項９】請求項１〜６のいずれかにおいて、前記非渦巻き形状の電極と前記ｐｎ接合層の第２の領域
とのうち、いずれか一方の両端近傍に設けられた第１お
よび第２の入出力電極と、前記非渦巻き形状の電極と前記ｐｎ接合層の第２の領域
とのうち、他方の両端近傍に設けられた第３および第４
の入出力電極と、を有し、前記非渦巻き形状の電極と前記ｐｎ接合層の第
２の領域のそれぞれを信号伝搬路とするコモンモード型
の素子として用いられることを特徴とするＬＣ素子。
【請求項１０】請求項１〜９のいずれかにおいて、前記非渦巻き形状の電極および前記ｐｎ接合層の第２の
領域の少なくとも一方に対して、前記ｐｎ接合層の逆バ
イアスの電圧レベルの信号の入力を行なうことを特徴と
するＬＣ素子。
【請求項１１】請求項１〜１０のいずれかにおいて、前記ｐｎ接合層に所定の逆バイアス電圧を印加するバイ
アス回路と、入力信号から直流成分を除去した信号を前記非渦巻き形
状の電極および前記ｐｎ接合層の第２の領域の少なくと
も一方に入力する直流成分除去回路と、をさらに含むことを特徴とするＬＣ素子。
【請求項１２】請求項１〜１０のいずれかにおいて、前記非渦巻き形状の電極と前記ｐｎ接合層の第１の領域
との間に絶縁層を形成するとともに、前記ｐｎ接合層に
所定の逆バイアス電圧を印加するバイアス回路を設ける
ことを特徴とするＬＣ素子。
【請求項１３】請求項１１または１２において、前記バイアス回路は前記ｐｎ接合層に印加する逆バイア
ス電圧を変更可能であり、前記ｐｎ接合層に印加する逆
バイアス電圧を変えることにより前記ｐｎ接合層が有す
るキャパシタンスを変更することを特徴とするＬＣ素
子。
【請求項１４】請求項１〜１３のいずれかのＬＣ素子
を半導体基板上に形成し、この半導体基板の全表面に絶
縁膜を形成し、この絶縁膜の一部をエッチングあるいは
レーザ光照射によって除去して孔をあけ、その孔を半田
で表面に盛り上がる程度に封じることにより端子付けを
行なうことを特徴とするＬＣ素子。
【請求項１５】請求項１〜１４のいずれかのＬＣ素子
を基板の一部として形成し、前記非渦巻き形状の電極お
よび前記ｐｎ接合層の第２の領域の少なくとも一方を信
号ラインあるいは電源ラインに挿入して一体成形したこ
とを特徴とする半導体装置。
【請求項１６】半導体基板の一部に形成されており、
第１の領域およびこれとは反転領域となる第２の領域と
からなる非渦巻き形状のｐｎ接合層を備え、前記第１および第２の領域のそれぞれによって形成され
るインダクタと、前記ｐｎ接合層によって形成されるキ
ャパシタとが分布定数的に存在し、前記第１および第２
の領域の少なくとも一方を信号伝搬路として用いること
を特徴とするＬＣ素子。
【請求項１７】請求項１６において、前記非渦巻き形状のｐｎ接合層が蛇行形状を有すること
を特徴とするＬＣ素子。
【請求項１８】請求項１６において、前記非渦巻き形状のｐｎ接合層が波形形状を有すること
を特徴とするＬＣ素子。
【請求項１９】請求項１６において、前記非渦巻き形状のｐｎ接合層が曲線形状を有すること
を特徴とするＬＣ素子。
【請求項２０】請求項１６において、前記非渦巻き形状のｐｎ接合層が直線形状を有すること
を特徴とするＬＣ素子。
【請求項２１】請求項１６〜２０のいずれかにおい
て、前記ｐｎ接合層を構成する第１の領域に対して第２の領
域を長くあるいは短く設定することにより、これら第１
の領域と第２の領域を部分的に対応させることを特徴と
するＬＣ素子。
【請求項２２】請求項１６〜２１のいずれかにおい
て、前記ｐｎ接合層を構成する第１の領域および第２の領域
のいずれか一方を複数に分割し、各分割片のそれぞれの
一部を電気的に接続することを特徴とするＬＣ素子。
【請求項２３】請求項１６〜２２のいずれかにおい
て、前記ｐｎ接合層を構成する第１の領域および第２の領域
のいずれか一方の両端近傍に設けられた第１及び第２の
入出力電極と、前記ｐｎ接合層を構成する第１の領域および第２の領域
の他方の一端近傍に設けられたアース電極と、を有し、前記第１および第２の入出力電極のいずれか一
方から信号を入力し、他方から信号を出力するととも
に、前記アース電極を固定電位の電源に接続あるいは接
地することを特徴とするＬＣ素子。
【請求項２４】請求項１６〜２１のいずれかにおい
て、前記ｐｎ接合層を構成する第１の領域および第２の領域
のいずれか一方の両端近傍に設けられた第１および第２
の入出力電極と、前記ｐｎ接合層を構成する第１の領域および第２の領域
の他方の両端近傍に設けられた第３および第４の入出力
電極と、を有し、前記ｐｎ接合層の第１および第２の領域のそれ
ぞれを信号伝搬路とするコモンモード型の素子として用
いられることを特徴とするＬＣ素子。
【請求項２５】請求項１６〜２４のいずれかにおい
て、前記ｐｎ接合層を構成する第１の領域および第２の領域
の少なくとも一方に対して、前記ｐｎ接合層の逆バイア
スの電圧レベルの信号の入力を行なうことを特徴とする
ＬＣ素子。
【請求項２６】請求項１６〜２４のいずれかにおい
て、前記ｐｎ接合層に所定の逆バイアス電圧を印加するバイ
アス回路と、入力信号から直流成分を除去した信号を前記ｐｎ接合層
の第１および第２の領域の少なくとも一方に入力する直
流成分除去回路と、をさらに含むことを特徴とするＬＣ素子。
【請求項２７】請求項２６において、前記バイアス回路は前記ｐｎ接合層に印加する逆バイア
ス電圧を変更可能であり、前記ｐｎ接合層に印加する逆
バイアス電圧を変えることにより前記ｐｎ接合層が有す
るキャパシタンスを変更することを特徴とするＬＣ素
子。
【請求項２８】請求項１６〜２７のいずれかのＬＣ素
子を半導体基板上に形成し、この半導体基板の全表面に
絶縁膜を形成し、この絶縁膜の一部をエッチングあるい
はレーザ光照射によって除去して孔をあけ、その孔を半
田で表面に盛り上がる程度に封じることにより端子付け
を行なうことを特徴とするＬＣ素子。
【請求項２９】請求項１６〜２８のいずれかのＬＣ素
子を基板の一部として形成し、前記ｐｎ接合層の第１お
よび第２の領域の少なくとも一方を信号ラインあるいは
電源ラインに挿入して一体成形したことを特徴とする半
導体装置。
【請求項３０】半導体基板に非渦巻き形状の第１の領
域とこの第１の領域に対して反転領域となる第２の領域
とからなるｐｎ接合層を形成する第１の工程と、前記ｐｎ接合層の表面であって、前記第１の領域に電気
的に接続された非渦巻き形状の電極を形成する第２の工
程と、前記非渦巻き形状の電極および前記ｐｎ接合層の第２の
領域のそれぞれの両端あるいは一方端に接続される配線
層を形成する第３の工程と、を含むことを特徴とするＬＣ素子の製造方法。
【請求項３１】半導体基板に非渦巻き形状の第１の領
域とこの第１の領域に対して反転領域となる第２の領域
とからなるｐｎ接合層を形成する第１の工程と、前記ｐｎ接合層の第１および第２の領域のそれぞれの両
端あるいは一方端に接続される配線層を形成する第２の
工程と、を含むことを特徴とするＬＣ素子の製造方法。