JPH07147383A - Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 製造が容易であり、後工程における部品の組
み付け作業を省略することができ、ＩＣやＬＳＩの一部
として形成することができ、分布定数的に存在するキャ
パシタを必要に応じて変えることにより特性を任意に変
更することができるＬＣ素子，半導体装置及びＬＣ素子
の製造方法を提供すること。 【構成】 ＬＣ素子１００は、ｐ−Ｓｉ基板２４に形成
されたｎ領域２０とｐ領域２２からなるｐｎ接合層２６
の両方の面に、ほぼ対向して配置された２つの渦巻き形
状の第１及び第２のスパイラル電極１０，１２が形成さ
れている。これら２つの電極がそれぞれインダクタとし
て機能するとともに、上述したｐｎ接合層２６を逆バイ
アスで使用することによりキャパシタが分布数的に形成
され、良好な減衰特性が得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で所定の周波数帯域を減衰させる
ことができるＬＣ素子，半導体装置及びＬＣ素子の製造
方法に関する。

【０００２】

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、従ってこれ
ら各電子回路を外部からの影響を受けることなく安定し
て確実に動作させることが望まれる。

【０００３】しかし、このような電子回路には、直接あ
るいは間接的に外部からノイズが侵入する。このため、
電子回路を使用した各種電子機器に誤動作が引き起こさ
れる場合が少なくないという問題がある。

【０００４】特に、電子回路は、直流電源としてスイッ
チングレギュレータを用いる場合が多い。従って、スイ
ッチング等の過渡電流により、または使用するデジタル
ＩＣのスイッチング動作に起因する負荷変動により、ス
イッチングレギュレータの電源ラインには各種の周波数
成分を持った大きなノイズが発生することが多い。そし
て、これらのノイズは、同じ機器内の他の回路へ電源ラ
インを介して、または輻射により伝搬され誤動作やＳ／
Ｎ比の低下等の悪影響を及ぼし、さらに近くで使用中の
他の電子機器の誤動作を引き起こすことがある。

【０００５】このようなノイズを除去するため、一般に
電子回路では各種のノイズフィルタが用いられている。
特に、近年では各種構成の電子機器を多数使用している
ため、ノイズに対する規制もますます激しくなってお
り、このため発生するノイズを確実に除去することがで
きる小型でしかも高性能なノイズフィルタとして機能す
るＬＣ素子の開発が望まれる。

【０００６】このようなＬＣ素子の１つとして、特開平
３−２５９６０８号公報に開示されたＬＣノイズフィル
タが知られている。このＬＣノイズフィルタは、Ｌ成分
とＣ成分とが分布定数的に存在するものであり、集中定
数タイプのＬＣノイズフィルタに比べて比較的広い帯域
にわたって良好な減衰特性を得ることができるというも
のである。

【０００７】

【発明が解決しようとする課題】ところで、上述したＬ
Ｃノイズフィルタは、絶縁シートの一方の面にキャパシ
タ用導電体を、他方の面にインダクタ用導電体をそれぞ
れ形成した後に、この絶縁シートを折りたたむことによ
り製造されるものであり、絶縁シートの折り返し等の工
程が必要なため製造工程が複雑になるという問題があっ
た。

【０００８】また、このＬＣノイズフィルタをＩＣやＬ
ＳＩの電源ラインあるいは信号ラインに直接挿入して使
用する場合には、ＬＣノイズフィルタとＩＣ等とを配線
しなければならず、部品組み付けの手間がかかるという
問題があった。

【０００９】また、このＬＣノイズフィルタは部品単体
として形成されるため、ＩＣやＬＳＩの回路に含ませ
て、すなわちＩＣやＬＳＩ等の内部配線管に挿入するこ
とがほとんど不可能であるという問題があった。

【００１０】さらに、このＬＣノイズフィルタにおいて
分布定数的に形成されるキャパシタは、インダクタ用導
電体とキャパシタ用導電体のそれぞれの形状や配置によ
り決定されるため、部品として完成した後はキャパシタ
ンスが一定となり、全体としての特性も固定化されてし
まい汎用性がないという問題があった。例えば、キャパ
シタンスのみを変更したい場合にはキャパシタ用導電体
の形状を変更する必要があり、組み込んだ回路中で必要
に応じてキャパシタンスを任意に変更して使用すること
は困難である。

【００１１】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、製造が簡単であり後
工程における部品の組み付け作業を省略することがで
き、しかもＩＣやＬＳＩの一部として形成することが可
能なＬＣ素子，半導体装置及びＬＣ素子の製造方法を提
供することにある。

【００１２】また、本発明の他の目的は、分布定数的に
存在するキャパシタンスを必要に応じて変えることによ
り特性を任意に変更することができるＬＣ素子，半導体
装置およびＬＣ素子の製造方法を提供することにある。

【００１３】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１のＬＣ素子は、ほぼ対向して配置され
た渦巻き形状の２つの電極と、前記２つの電極に挟まれ
た位置に形成されており、これら２つの電極のいずれか
一方にｐ領域が、他方にｎ領域が電気的に接続されたｐ
ｎ接合層と、を備え、前記２つの電極のそれぞれによっ
て形成されるインダクタと、これら２つの電極間の前記
ｐｎ接合層によって形成されるキャパシタとが分布定数
的に存在し、前記２つの電極の少なくとも一方を信号入
出力路として用いることを特徴とする。

【００１４】請求項２のＬＣ素子は、ほぼ対向して配置
された長さが異なる渦巻き形状の２つの電極と、少なく
とも前記２つの電極に挟まれた位置に形成されており、
これら２つの電極のいずれか一方にｐ領域が、他方にｎ
領域が電気的に接続されたｐｎ接合層と、を備え、前記
２つの電極のそれぞれによって形成されるインダクタ
と、これら２つの電極間の前記ｐｎ接合層によって形成
されるキャパシタとが分布定数的に存在し、前記２つの
電極の少なくとも一方を信号入出力路として用いること
を特徴とする。

【００１５】請求項３のＬＣ素子は、請求項１または２
のＬＣ素子において、前記２つの電極のいずれか一方を
複数に分割し、あるいは前記２つの電極のいずれか一方
とともに対応する前記ｐｎ接合層を複数に分割し、分割
された複数の電極片のそれぞれの一部を電気的に接続す
ることを特徴とする。

【００１６】請求項４のＬＣ素子は、請求項１〜３のい
ずれかのＬＣ素子において、渦巻き形状の前記２つの電
極のいずれか一方の両端近傍に設けられた第１及び第２
の入出力電極と、渦巻き形状の前記２つの電極の他方の
一端近傍に設けられたアース電極と、を有し、前記第１
及び第２の入出力電極のいずれか一方から信号を入力
し、他方から信号を出力するとともに、前記アース電極
を固定電位の電源に接続あるいは接地することを特徴と
する。

【００１７】請求項５のＬＣ素子は、請求項１または２
のＬＣ素子において、前記２つの電極のいずれか一方の
両端近傍に設けられた第１及び第２の入出力電極と、前
記２つの電極の他方の両端近傍に設けられた第３及び第
４の入出力電極と、を有し、前記２つの電極のそれぞれ
を信号入出力路とするコモンモード型の素子として用い
られることを特徴とする。

【００１８】請求項６のＬＣ素子は、請求項１〜５のい
ずれかのＬＣ素子において、渦巻き形状の前記２つの電
極に対して、前記ｐｎ接合層の逆バイアスの電圧レベル
の信号の入力を行なうことを特徴とする。

【００１９】請求項７のＬＣ素子は、請求項１〜５のい
ずれかのＬＣ素子において、前記ｐｎ接合層に所定の逆
バイアス電圧を印加するバイアス回路と、入力信号から
直流成分を除去した信号を前記２つの電極の少なくとも
一方に入力する直流成分除去回路と、をさらに含むこと
を特徴とする。

【００２０】請求項８のＬＣ素子は、請求項１〜５のい
ずれかのＬＣ素子において、渦巻き形状の前記２つの電
極の少なくとも一方と前記ｐｎ接合層との間に絶縁層を
形成するとともに、前記ｐｎ接合層に所定の逆バイアス
電圧を印加するバイアス回路を設けることを特徴とす
る。

【００２１】請求項９のＬＣ素子は、請求項７または８
のＬＣ素子において、前記バイアス回路は前記ｐｎ接合
層に印加する逆バイアス電圧を変更可能であり、前記ｐ
ｎ接合層に印加する逆バイアス電圧を変えることにより
前記ｐｎ接合層が有するキャパシタンスを任意に変更す
ることを特徴とする。

【００２２】請求項１０の半導体装置は、請求項１〜９
のいずれかのＬＣ素子を基板の一部として形成し、渦巻
き形状の前記２つの電極の少なくとも一方を信号ライン
あるいは電源ラインに挿入して一体成形したことを特徴
とする。

【００２３】請求項１１のＬＣ素子は、請求項１〜３の
いずれかのＬＣ素子において、半導体基板上に前記ｐｎ
接合層を、さらにこのｐｎ接合層を挟んで渦巻き形状の
前記２つの電極を形成し、この半導体基板の全表面に化
学液相法により絶縁膜を形成し、この絶縁膜の一部をエ
ッチングあるいはレーザ光照射によって除去して孔をあ
け、その孔を半田で表面に盛り上がる程度に封じること
により端子付けを行なうことを特徴とする。

【００２４】請求項１２のＬＣ素子の製造方法は、半導
体基板にｐｎ接合層を形成する第１の工程と、前記ｐｎ
接合層の両面であって、ｐ領域及びｎ領域のそれぞれに
電気的に接続された渦巻き形状の２つの電極を形成する
第２の工程と、渦巻き形状の前記２つの電極のそれぞれ
に接続される配線層を形成する第３の工程と、を含むこ
とを特徴とする。

【００２５】

【作用】請求項１のＬＣ素子では、渦巻き形状の２つの
電極がｐｎ接合層を挟んでほぼ対向するように形成され
ている。したがって、これら２つの電極のそれぞれはイ
ンダクタとして機能する。また、これら２つの電極間の
ｐｎ接合層によって２つの電極の間には分布定数的なキ
ャパシタが形成される。

【００２６】したがって、上述した２つの電極の少くと
も一方に入力された信号は、分布定数的に存在するイン
ダクタおよびキャパシタを介して伝搬され、広い帯域に
わたり良好な減衰特性が得られる。

【００２７】特に、請求項１のＬＣ素子は、半導体基板
にｐｎ接合層を形成するとともに、さらにその両面に渦
巻き形状の２つの電極を形成することにより製造するこ
とができ、製造が非常に容易となる。また、このＬＣ素
子は、半導体基板に形成されるため、ＩＣやＬＳＩの一
部として形成することも可能であり、このような部品の
一部として形成した場合には、後工程における部品の組
み付け作業を省略することができる。

【００２８】また、請求項２のＬＣ素子では、上述した
渦巻き形状の２つの電極のいずれか一方を短く形成して
いる。この場合であっても同様に、長さが異なる２つの
電極のそれぞれはインダクタとして機能し、これらの電
極間にはｐｎ接合層によって形成されるキャパシタが分
布定数的に存在する。したがって、このＬＣ素子は広い
帯域にわたって良好な減衰特性を有するとともに、製造
が容易であり基板の一部として形成することが可能であ
るという効果がある。

【００２９】また、請求項３のＬＣ素子は、上述した２
つの電極のいずれか一方を複数の電極片に分割するとと
もにこれらの一部を電気的に接続して使用する。この場
合には、各分割電極片の自己インダクタンスが小さくな
り、この自己インダクタンスの影響が少ない分布定数型
のＬＣ素子となる。

【００３０】特に、請求項４では、上述した各ＬＣ素子
の渦巻き形状の電極のいずれか一方の両端近傍に第１及
び第２の入出力電極を設けるとともに、渦巻き形状の他
方の電極の一方端近傍にアース電極を設けることによ
り、第１及び第２の入出力電極が設けられた側の渦巻き
形状の電極が信号入出力路として使用される３端子型の
ＬＣ素子を容易に形成することができる。

【００３１】また、請求項５では、他方の渦巻き形状の
電極の両端にも第３及び第４の入出力電極を設けること
により、４端子コモンモード型のＬＣ素子を容易に形成
することができる。

【００３２】また、請求項６のＬＣ素子では、上述した
渦巻き形状の２つの電極のそれぞれに対して、ｐｎ接合
層に逆バイアスがかかるような電圧レベルの信号を入力
することにより、２つの電極間に分布定数的にキャパシ
タが確実に形成されるようになっている。

【００３３】すなわち、ｐｎ接合層においては逆バイア
スをかけたときにキャパシタとして機能させることがで
きるため、渦巻き形状のｐｎ接合層がキャパシタとして
機能するような信号を入力することにより、全体として
広い帯域で良好な減衰特性を有するＬＣ素子として動作
することができる。

【００３４】また、請求項７のＬＣ素子においては、こ
のｐｎ接合層に対する逆バイアス電圧をバイアス回路に
よって印加している。また、これに対応して直流成分除
去回路が設けられており、入力信号から直流成分が除去
された信号がバイアス回路から印加される逆バイアス電
圧に重畳されて入力される。これにより、ｐｎ接合層を
完全に逆バイアスで用いることができ、渦巻き形状の２
つの電極間に確実にキャパシタを形成することができ
る。

【００３５】また、請求項８のＬＣ素子では、上述した
渦巻き形状の２つの電極の少なくとも一方とｐｎ接合層
との間に絶縁層を形成し、バイアス回路によってｐｎ接
合層に逆バイアス電圧を印加している。したがって、こ
の場合もｐｎ接合層を確実にキャパシタとして動作させ
ることができ、全体として広い帯域において良好な減衰
特性を有するＬＣ素子として動作する。また、この場合
には絶縁層によって渦巻き形状の電極とｐｎ接合層とが
直流的に分離されているため、上述した請求項７で用い
るような直流成分除去回路を付加する必要はない。

【００３６】また、請求項９のＬＣ素子では、上述した
バイアス回路によって印加する逆バイアス電圧を可変に
設定することができる。これにより、渦巻き形状の２つ
の電極間に形成されるキャパシタの容量を任意に変更す
ることができ、減衰特性を必要に応じて可変に制御する
ことができる。

【００３７】また、請求項１０の半導体装置では、上述
した各請求項のＬＣ素子を基板の一部に、信号ラインあ
るいは電源ラインに挿入するように形成している。これ
により、半導体基板上の他の部品と一体的に製造するこ
とができ、製造が容易になるとともに後工程における部
品の組み付け作業が不要となる。

【００３８】また、請求項１１のＬＣ素子は、上述した
請求項１〜３のいずれかのＬＣ素子を半導体基板に形成
した後に化学液相法により全表面に絶縁膜を形成する。
その後、この絶縁膜の一部にエッチングやレーザ光照射
により孔をあけ、この孔に半田を盛ることにより端子付
けが行われる。したがって、表面実装型のＬＣ素子を簡
単に製造することができ、表面実装型とすることにより
このＬＣ素子の組み付け作業も容易となる。

【００３９】また、請求項１２のＬＣ素子の製造方法
は、上述した各ＬＣ素子を半導体製造技術を適用して製
造するための方法である。すなわち、第１の工程におい
てｐｎ接合層が形成され、第２の工程において渦巻き形
状の２つの電極を形成するだけで上述したＬＣ素子が完
成する。また、必要に応じてその後の工程で渦巻き形状
の２つの電極のそれぞれに接続される配線層が形成され
る。

【００４０】このように、上述したＬＣ素子は一般的な
半導体製造技術を応用することにより製造することがで
き、小型化あるいは低コスト化が可能であるとともに、
複数個同時に大量生産することも可能となる。

【００４１】

【実施例】以下、本発明を適用した一実施例のＬＣ素子
について、図面を参照しながら具体的に説明する。

【００４２】第１実施例 図１は、本発明を適用した第１実施例のＬＣ素子の平面
図である。また、図２は図１のＡ−Ａ線拡大断面図であ
る。

【００４３】これらの図に示すように、本実施例のＬＣ
素子１００は、半導体基板であるｐ型シリコン基板（ｐ
−Ｓｉ基板）２４の表面付近にｎ領域２０を形成するこ
とにより、ｎ領域２０とｐ領域２２からなるｐｎ接合層
２６が形成されている。

【００４４】また、本実施例のＬＣ素子１００は、上述
したｎ領域２０の表面側に渦巻き形状の第１のスパイラ
ル電極１０が形成されている。同様に、ｐ領域２２の表
面側、すなわち第１のスパイラル電極１０に対してｐｎ
接合層２６を挟んだ反対側であって、第２のスパイラル
電極１０とほぼ対向する位置に第２のスパイラル電極１
２が形成されている。そして、第１のスパイラル電極１
０の両端には２つの入出力電極１４，１６が設けられて
いる。第２のスパイラル電極１２の一方端（例えば外周
側）にはアース電極１８が設けられている。

【００４５】このような構造を有する本実施例のＬＣ素
子１００は、渦巻き形状を有している第１及び第２のス
パイラル電極１０，１２がそれぞれインダクタ導体とし
て機能することになる。

【００４６】また、第１及び第２のスパイラル電極１
０，１２のそれぞれに電気的に接続されたｐｎ接合層２
６が逆バイアスの状態で使用されると渦巻き形状のキャ
パシタとして機能する。なお、図２に示すように、ｐｎ
接合層２６は大きな対向電極（ｎ領域２０とｐ領域２２
のそれぞれが対向電極に相当する）を有する１つのキャ
パシタと考えられる。しかし、一般にｎ領域２０とｐ領
域２２のそれぞれは第１及び第２のスパイラル電極１
０，１２に比べて比抵抗が大きいため、第１及び第２の
スパイラル電極１０，１２間に交流信号を流した場合に
は、対向する第１及び第２のスパイラル電極１０，１２
間の渦巻き形状のキャパシタを介してのみ交流信号が流
れ、第１及び第２のスパイラル電極１０，１２の異なる
周回部分間に形成されるキャパシタにはほとんど交流信
号が流れない。従って、第１及び第２のスパイラル電極
１０，１２の各周回部分以外のｐｎ接合層２６はキャパ
シタとして機能することなく、第１及び第２のスパイラ
ル電極１０，１２の周回部分に沿った渦巻き形状部分の
みがキャパシタとして機能することになる。

【００４７】したがって、第１及び第２のスパイラル電
極１０，１２により形成されるインダクタとｐｎ接合層
２６によって形成される渦巻き形状のキャパシタが分布
定数的に存在するＬＣ素子１００が形成される。

【００４８】図３は、本実施例のＬＣ素子１００の等価
回路を示す図である。同図（Ａ）に示すように、第１の
スパイラル電極１０がインダクタンスＬ１を有するイン
ダクタとして機能し、一方の入出力電極１４から入力さ
れた信号がこの第１のスパイラル電極１０を介して伝搬
され他方の入出力電極１６から出力される。また、第２
のスパイラル電極１２がインダクタンスＬ２を有するイ
ンダクタとして機能し、一方端に設けられたアース電極
１８が接地され、あるいは固定電位Ｅの電源に接続され
て使用される。

【００４９】このような接続状態において、入出力電極
１４に入力される信号の電圧レベルをアース電極１８の
電圧レベル（０Ｖあるいは固定電位Ｅ）よりも高く設定
した場合には、ｎ領域２０とｐ領域２２とからなるｐｎ
接合層２６に逆バイアス電圧がかかるため、このｐｎ接
合層２６がキャパシタタンスＣを有するキャパシタとし
て機能する。また、このキャパシタは第１のスパイラル
電極１０と第２のスパイラル電極１２との全長にわたっ
て分布定数的に形成されており、従来の集中定数型のＬ
Ｃ素子にはない優れた減衰特性を発揮することができ
る。

【００５０】また、図３（Ｂ）は、ｐｎ接合層２６に強
制的に逆バイアス電圧を印加したものであり、これによ
り確実にｐｎ接合層２６をキャパシタとして動作させる
ことができる。具体的には、入出力電極１４とアース電
極１８との間に所定の逆バイアス電圧を印加するための
バイアス用電源２８を接続するとともに、入力信号の中
の直流成分のみを除去するためのコンデンサ３０を入出
力電極１４側に接続する。このような回路を付加するこ
とにより、ｐｎ接合層２６に対して一定の逆バイアス電
圧を常に印加することができるとともに、この逆バイア
ス電圧に重畳された信号を本実施例のＬＣ素子１００に
入力することができる。

【００５１】なお、入出力電極１６から出力される信号
には逆バイアス電圧が加わっているため、さらにその外
側にコンデンサ３２を接続することにより、この逆バイ
アス電圧分を除去することが望ましい。

【００５２】また、図３（Ｃ）は、上述したバイアス用
電源２８に代えて、逆バイアスの電圧レベルを任意に変
更することができる可変バイアス用電源３４を接続した
ものである。一般に、ｐｎ接合層２６に印加される逆バ
イアス電圧の大小に応じてｐｎ接合面に生じる空乏層の
幅が変化するため、これにともないキャパシタンスＣも
変動する。したがって、２つの入出力電極１４，１６を
介してｐｎ接合層２６に印加される逆バイアス電圧を変
えることこより、分布定数的に存在するキャパシタンス
Ｃを任意に変化させ、ＬＣ素子１００全体としての減衰
特性を調整あるいは変更することができる。

【００５３】このような本実施例のＬＣ素子１００を製
造する場合には、まず、ｐ−Ｓｉ基板２４の表面に熱拡
散やイオン打ち込み等の技術によりｎ領域２０を形成す
ることにより、あるいはｐ−Ｓｉ基板２４の表面にエピ
タキシャル成長によりｎ領域２０を成長させることによ
り、このｎ領域２０とｐ領域２２（ｐ−Ｓｉ基板２４）
とからなるｐｎ接合層２６を形成する。

【００５４】次に、ｐｎ接合層２６の両表面に酸化膜を
形成した後に、フォトリソグラフィによってｎ領域２０
とｐ領域２２のそれぞれの表面に渦巻き形状の孔あけを
行い、その後この渦巻き形状の孔あけされた部分に、例
えばアルミニウムを蒸着することにより第１及び第２の
スパイラル電極１０，１２を形成する。また、その後２
つの入出力電極１４，１６及びアース電極１８のそれぞ
れをアルミニウムの蒸着により形成する。

【００５５】最後に、全面にＰ−ガラスを付着された後
に、加熱して平坦な表面を形成することによりＬＣ素子
１００が完成する。

【００５６】本実施例のＬＣ素子１００を製造する工程
は、基本的には通常のバイポーラトランジスタあるいは
ダイオードを製造する工程の一部を利用しており、第１
及び第２のスパイラル電極１０，１２をｐｎ接合層２６
の両面に形成した点等が異なるものである。したがっ
て、一般の半導体を製造する工程においてフォトマスク
の形状を変更することにより対応することができ、製造
が容易になるとともに小型化にも適している。

【００５７】また、一般のバイポーラトランジスタやＭ
ＯＳ−ＦＥＴ等の半導体部品と同一基板上に形成するこ
とが可能であり、ＩＣやＬＳＩの一部として形成するこ
とができる。しかも、ＩＣやＬＳＩの一部として形成し
た場合には、後工程における部品の組み付け作業を省略
することができる。なお、本実施例（後述する他の実施
例も同様である）のＬＣ素子１００は、ｐ−Ｓｉ基板２
４の一方の面に入出力電極１４，１６が、他方の面にア
ース電極１８がそれぞれ形成されているため、場合によ
っては他の部品との間の配線がしにくいため、図１に示
したアース電極１８の部分に絶縁材によって被われたス
ルーホールを形成して、アース電極１８を入出力電極１
４，１６と同一面に形成するようにしてもよい。この場
合には、一方の面側で配線処理を行うことができ、部品
の組付け作業等が容易になる。

【００５８】このように、本実施例のＬＣ素子１００
は、第１及び第２のスパイラル電極１０，１２のそれぞ
れがインダクタを形成するとともに、これらの電極間に
形成され、機能的には渦巻き形状を有するｐｎ接合層２
６が逆バイアスで使用されることによりキャパシタとし
て機能する。しかも、第１及び第２のスパイラル電極１
０，１２の全長にわたってｐｎ接合層２６が形成されて
いるため、第１及び第２のスパイラル電極１０，１２に
形成されるインダクタンスＬ１，Ｌ２とｐｎ接合層２６
によって形成されるキャパシタンスＣとが分布定数的に
存在する。

【００５９】したがって、第２のスパイラル電極１２の
一方端に設けられたアース電極１８を接地あるいは固定
電位に接続するとともに、第１のスパイラル電極１０を
信号の入出力路として用いた場合には、入力された信号
に対して広い帯域で良好な減衰特性を有するＬＣ素子と
なる。

【００６０】また、上述したようにこのＬＣ素子１００
は、一般のバイポーラトランジスタ等の製造技術を応用
して製造することができるため、製造が容易であり小型
化等にも適している。また、半導体基板の一部としてこ
のＬＣ素子を製造した場合には他の部品との配線も同時
に行なうことができ、後工程における組み付け作業等が
不要となる。

【００６１】また、本実施例のＬＣ素子１００は、ｐｎ
接合層２６に加える逆バイアス電圧の値を変えることに
より、分布定数的に形成されるキャパシタの容量Ｃを可
変に制御することができ、ＬＣ素子１００の全体の周波
数特性を調整あるいは変更することができる。

【００６２】第２実施例 次に、本発明の第２実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【００６３】上述した第１実施例のＬＣ素子１００は、
第１及び第２のスパイラル電極１０，１２がほぼ全長に
わたって対向するように、すなわちほぼ同一の長さに形
成されたものであるが、本実施例のＬＣ素子２００は、
図１に示した第２のスパイラル電極１２を約１ターン分
短くした点に特徴がある。

【００６４】図４は、第２実施例のＬＣ素子２００の平
面図である。図４に示すように第２のスパイラル電極１
２を部分的に省略した場合であっても、短くなった第２
のスパイラル電極１２により形成されるインダクタと、
この第２のスパイラル電極１２と第１のスパイラル電極
１０との間に介在するｐｎ接合層２６により形成される
キャパシタとが分布定数的に形成されるため、図１に示
したＬＣ素子１００と同様に良好な減衰特性を有するこ
とになる。

【００６５】図５は、本実施例のＬＣ素子２００の等価
回路を示す図である。同図（Ａ）に示すように、第２の
スパイラル電極１２のターン数が少くなった分だけイン
ダクタンスＬ３も小さくなり、これに対応して分布定数
的に存在するキャパシタンスＣ１も小さくなる。

【００６６】また、同図（Ｂ）及び同図（Ｃ）に示すよ
うに、入出力電極１４とアース電極１８との間にバイア
ス用電源２８あるいは可変バイアス用電源３４とともに
コンデンサ３０を接続することにより、ｐｎ接合層２６
の逆バイアスを確実に実現することができるとともに、
この逆バイアス電圧の値を可変に制御することにより特
性値が変更できる点は上述した第１実施例と同様であ
る。

【００６７】このように、本実施例のＬＣ素子２００
は、一方が短い第１及び第２のスパイラル電極１０，１
２とともに、これらの間にｐｎ接合層２６を形成するこ
とによりインダクタとキャパシタとが分布定数的に存在
し、良好な減衰特性を持った素子として機能することが
できる。また、ＬＣ素子２００を半導体製造技術を利用
して製造できる点や、ＬＳＩ等の一部として形成するこ
とができるとともにこの場合には後工程における配線処
理を省略できる等については上述した第１実施例のＬＣ
素子１００と同じである。

【００６８】第３実施例 次に、本発明の第３実施例のＬＣ素子３００について図
面を参照しながら具体的に説明する。

【００６９】上述した第１実施例のＬＣ素子１００及び
第２の実施例のＬＣ素子２００は、３端子型のノーマル
モード型素子として機能するものであるが、本実施例の
ＬＣ素子３００は、４端子型のコモンモード型素子とし
て機能するよう形成されている点に特徴がある。

【００７０】図６は、第３実施例のＬＣ素子の平面図で
ある。同図に示すように、第３実施例のＬＣ素子３００
は、第２のスパイラル電極１２の両端に入出力電極３
６，３８が設けられており、この点が図１に示したＬＣ
素子１００と異なっている。

【００７１】図７は、第３実施例のＬＣ素子の等価回路
を示す図である。同図（Ａ）に示すように、２つの入出
力電極１４，１６の間に形成された第１のスパイラル電
極１０がインダクタンスＬ１を有するインダクタとして
機能するとともに、２つの入出力電極３６，３８間に形
成された第２のスパイラル電極１２がインダクタンスＬ
２を有するインダクタとして機能する。しかも、これら
２つのインダクタの間には、第１実施例のＬＣ素子１０
０と同様にキャパシタンスＣを有するキャパシタがｐｎ
接合層２６により分布定数的に形成される。

【００７２】このように、本実施例のＬＣ素子３００は
第１のスパイラル電極１０のみならず第２のスパイラル
電極１２の両端にも２つの入出力電極３６，３８を設け
ることにより、良好な減衰特性をもった４端子コモンモ
ード型素子として機能することができる。

【００７３】また、ｐｎ接合層２６は、第２のスパイラ
ル電極１２に対して第１のスパイラル電極１０の相対的
電位が高い逆バイアスのときにキャパシタとして動作す
るため、上述した４端子コモンモード素子として動作さ
せるためには、第１のスパイラル電極１０側に入力する
信号レベルを第２のスパイラル電極１２側に入力する信
号レベルよりも高く設定する必要がある。

【００７４】図７（Ｂ）は、第１及び第２のスパイラル
電極１０，１２間に強制的に逆バイアス電圧を印加する
ようにしたものであり、この逆バイアス電圧の印加はバ
イアス用電源２８により行われる。また、本実施例のＬ
Ｃ素子３００においては入出力電極１４及び３６の両方
に対して信号が入力されるため、第１実施例で用いたコ
ンデンサ３０の他にコンデンサ４０を入出力電極３６側
に接続する。

【００７５】このように、２つのコンデンサ３０，４０
を用いることにより２つの入出力電極１４，３６のそれ
ぞれに入力される信号からは直流成分が取り除かれ、そ
れぞれの信号の交流成分のみがバイアス用電源２８から
印加される逆バイアス電圧に重畳されて本実施例のＬＣ
素子３００に入力されるようになる。

【００７６】したがって、本実施例のＬＣ素子３００
は、ｐｎ接合層２６に対して確実に逆バイアス電圧を印
加することができ、インダクタとともにキャパシタが分
布定数的に形成される。これにより、良好な減衰特性が
得られる。

【００７７】また、図７（Ｃ）は、同図（Ｂ）のバイア
ス用電源２８を可変バイアス用電源３４に置き換えたも
のである。すなわち、可変バイアス用電源３４により逆
バイアス電圧を可変に設定することができ、これにより
ｐｎ接合層２６が有するキャパシタンスＣの変更、すな
わちＬＣ素子３００全体の特性値の変更が可能となる。

【００７８】第４実施例 次に、本発明の第４実施例のＬＣ素子について、図面を
参照しながら具体的に説明する。

【００７９】上述した各実施例のＬＣ素子１００，２０
０，３００のそれぞれは、第２のスパイラル電極１２を
１本の導体で形成していたが、本実施例のＬＣ素子４０
０はこの第２のスパイラル電極１２を複数の（例えば３
本の）分割電極片１２−１，１２−２，１２−３に分割
した点に特徴がある。

【００８０】図８は、第４実施例のＬＣ素子の平面図で
ある。同図に示すように、第４実施例のＬＣ素子４００
は、図１に示したＬＣ素子１００に用いられている第２
のスパイラル電極１２を３本の分割電極片１２−１，１
２−２，１２−３に置き換えた構造を有している。全体
として渦巻き形状を有するこれらの分割電極片１２−１
〜１２−３のそれぞれには、アース電極１８が接続され
ており、３つのアース電極１８を接地することにより、
各分割電極片１２−１〜１２−３のそれぞれによって形
成されるインダクタの一方端が接地される。あるいは、
３つのアース電極１８を固定電位の電源に接続すること
により、各分割電極片１２−１〜１２−３のそれぞれに
よって形成されるインダクタの一方端がこの固定電位と
なる。

【００８１】図９は、第４実施例のＬＣ素子４００の等
価回路を示す図である。同図（Ａ）に示すように、第１
のスパイラル電極１０の全体がインダクタンスＬ１を有
するインダクタとして機能するとともに、各分割電極片
１２−１，１２−２，１２−３のそれぞれがインダクタ
ンスＬ３，Ｌ４，Ｌ５を有するインダクタとして機能す
る。そして、第１のスパイラル電極１０と各分割電極片
１２−１〜１２−３のそれぞれの間にあるｐｎ接合層２
６がキャパシタンスＣ２，Ｃ３，Ｃ４を有するキャパシ
タとして機能し、しかもこれらのキャパシタが分布定数
的に存在する。

【００８２】また、図９（Ｂ）及び同図（Ｃ）には、強
制的な逆バイアス電圧あるいは可変に設定可能な逆バイ
アス電圧を印加する場合の回路が示されている。これら
の図は、図３（Ｂ）及び（Ｃ）に対応するものであり、
このような回路構成とすることにより、ｐｎ接合層２６
を確実にキャパシタとして動作させることができ、ある
いはこのキャパシタの容量を変えることによりＬＣ素子
４００全体としての特性を変更することができる。

【００８３】具体的には、各分割電極片１２−１，１２
−２，１２−３の自己インダクタンスＬ３，Ｌ４，Ｌ５
が小さくなる。したがって、これらの自己インダクタン
スによるＬＣ素子４００全体の特性の影響は小さくな
り、第１のスパイラル電極１０が有するインダクタンス
Ｌ１と分布定数的に形成されるキャパシタンスＣ２，Ｃ
３，Ｃ４とによってＬＣ素子４００全体の特性がほぼ決
定されることになる。

【００８４】その他の実施例 次に、本発明のその他の実施例に係るＬＣ素子につい
て、図面を参照しながら具体的に説明する。

【００８５】図１０及び図１１は、化学液相法を用いて
端子付けを行なう場合の概略を示す図である。図１０
は、図１等に対応する本実施例のＬＣ素子５００の平面
図であり、同図に示すように、ＬＣ素子５００の第１及
び第２のスパイラル電極１０，１２の両端には、入出力
電極１４等が設けられていない。このような形状を有す
る第１及び第２のスパイラル電極１０，１２を含む半導
体基板を切り離した後に、図１１に図１０のＡ−Ａ線断
面を示すように、個別に切り離されたチップ（素子）の
全表面に化学液相法により絶縁膜としてシリコン酸化膜
４２を形成する。その後、エッチングにより第１及び第
２のスパイラル電極１０，１２の端部上のシリコン酸化
膜４２を除去して孔をあけ、その孔を半田４４で表面に
盛り上がる程度に封じることにより、突出した半田４４
をプリント配線基板のランド等と直接接触させることが
できるので、表面実装に際して好都合である。

【００８６】なお、素子表面の保護膜に、合成樹脂等の
他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ
光線を利用してもよい。また、スルーホールを利用して
一方の面側にのみ半田４４を突出させるようにしてもよ
い。

【００８７】図１２は、上述した各実施例のＬＣ素子１
００等をＬＳＩ等の一部として形成する場合の説明図で
ある。同図に示すように、半導体チップ４６上の各種信
号あるいは電源のライン４８に上述した各ＬＣ素子１０
０等を挿入する形で組み込む。特に、上述した各実施例
のＬＣ素子１００等は、半導体チップ４６上に各種回路
を形成する工程において同時に製造することができるた
め、後工程における配線処理等が不要になるといった利
点がある。

【００８８】図１３は、上述した各実施例のＬＣ素子１
００等の出力側にバッファを接続した例を示す図であ
る。同図（Ａ）は、バッファとしてＭＯＳ−ＦＥＴと抵
抗からなるソースホロワ回路５０を用いた場合を示して
いる。このソースホロワ回路５０を構成するＭＯＳ−Ｆ
ＥＴは、上述した各実施例のＬＣ素子とは若干異なる構
成を有するものの同一の半導体基板上に形成することが
可能であるため、ソースホロワ回路５０を含めた全体を
ＬＣ素子として一体的に形成することができる。

【００８９】また、同図（Ｂ）は、バッファとして２つ
のバイポーラトランジスタと抵抗からなるエミッタホロ
ワ回路５２を用いた場合を示している。このエミッタホ
ロワ回路５２を構成するバイポーラトランジスタは、上
述した各実施例のＬＣ素子とと同じ構造を有しているた
め、このエミッタホロワ回路５２を含めた全体をＬＣ素
子として一体的に形成することができる。

【００９０】なお、図１３（Ａ），（Ｂ）は一例として
第１実施例のＬＣ素子１００を用いた場合を示したが、
その他の実施例のＬＣ素子２００〜４００を用いる場合
も同様である。ただし、第３実施例のＬＣ素子３００
は、第１及び第２のスパイラル電極１０，１２の両方を
信号入出力路として用いるため、第２のスパイラル電極
１２の出力側にも上述したソースホロワ回路５０あるい
はエミッタホロワ回路５２を接続するようにする。

【００９１】このように出力側にバッファを設けること
により、ＬＣ素子１００等によって比較的広帯域の周波
数成分が除去されるとともに、第１のスパイラル電極１
０等を介することにより減衰した信号レベルが増幅によ
って復元され、ＳＮ比が良好な出力信号を得ることが可
能となる。

【００９２】図１４は、上述した各実施例のＬＣ素子の
出力側にレベル変換回路を接続した例を示す図である。
同図（Ａ）には、レベル変換回路として２つのエミッタ
ホロワ回路５４，５６を直列に接続した場合を示してい
る。同図（Ｂ）は、レベル変換回路として２つのソース
ホロワ回路５８，６０を直列に接続した場合を示してい
る。このように出力側にレベル変換回路を接続すること
により、ＬＣ素子の第１のスパイラル電極１０等を介す
ることにより減衰した信号レベルが増幅されるととも
に、所定のレベル変換あるいはレベル補正を容易に行な
うことができる。

【００９３】なお、これらのレベル変換回路を各実施例
のＬＣ素子と同一の半導体基板に一体的に形成すること
ができる点は、上述したバッファの場合と同じである。

【００９４】また、第３実施例のＬＣ素子３００につい
ては、図１４（Ａ），（Ｂ）に示した回路を第２のスパ
イラル電極１２の出力側にも接続する点も上述したバッ
ファの場合と同じである。

【００９５】図１５は、上述した各実施例のＬＣ素子１
００等を用いて電圧制御発振器（ＶＣＯ）を構成した場
合の一例を示す図である。同図に示すように、上述した
各実施例のＬＣ素子の出力側にアンプ６１を接続すると
ともに、このアンプ６１の出力をＬＣ素子の入力側に帰
還させる。このような帰還ループを形成することにより
発振動作が行われる。しかも、この発振周波数は入出力
電極１４側に外部から印加される制御用電圧を逆バイア
ス電圧として用いることにより、すなわちこれにともな
い分布定数的に存在するキャパシタンスを変更すること
により、一定範囲で任意に変えることができる。

【００９６】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。

【００９７】例えば、上述した各実施例においては、ｐ
ｎ接合層２６の両方の面に第１及び第２のスパイラル電
極１０，１２を直接接触させて形成するようにしたが、
これらの第１及び第２のスパイラル電極１０，１２の少
くとも一方とｐｎ接合層２６との間にシリコン酸化膜等
の絶縁層６２を介在させるようにしてもよい。

【００９８】図１６は、ｐｎ接合層２６と第１及び第２
のスパイラル電極１０，１２の少く一方との間に絶縁膜
を形成した場合の断面構造を示す図である。

【００９９】同図（Ａ）は、２つのスパイラル電極１
０，１２の両方を絶縁層６２を介して形成した場合であ
り、この場合にはｐｎ接合層２６に直接逆バイアス電圧
を印加するとともに、第１のスパイラル電極１０の一方
端に設けられた入出力電極１４に直接信号の入力を行な
うことができる。すなわち、絶縁層６２を介して配置さ
れた第１のスパイラル電極１０とｎ領域２０との間、あ
るいは第２のスパイラル電極１２とｐ領域２２との間が
コンデンサとして機能することになり、上述した図３等
に示したような直流成分除去のためのコンデンサ３０が
不要となる。

【０１００】また、図１６（Ｂ）は、第２のスパイラル
電極１２側のみに絶縁層６２を形成した場合を、同図
（Ｃ）は反対に第１のスパイラル電極１０側のみに絶縁
層６２を形成した場合をそれぞれ示している。これらの
場合も、同図（Ａ）と同様に、ｐｎ接合層２６に直接逆
バイアス電圧を印加するとともに、第１のスパイラル電
極１０の一方端側に設けられた入出力電極１４に直接信
号を入力することができる。

【０１０１】また、上述した各実施例では、最後の工程
においてアルミニウム等の蒸着を行なうことにより第１
及び第２のスパイラル電極１０，１２を形成するように
したため、これらの各スパイラル電極１０，１２が図２
に示すように突出した断面形状となるが、エッチング等
によりｐｎ接合層２６の一部に渦巻き形状の溝を形成す
ることにより、図１７に示すようにｐｎ接合層２６にこ
れら各スパイラル電極１０，１２を埋め込むようにして
もよい。このようにすることにより、表面側に凹凸がな
くほぼ平坦なＬＣ素子を形成することができ、組み付け
作業等が容易になる。

【０１０２】また、上述した各実施例においてはｐ−Ｓ
ｉ基板２４を利用してＬＣ素子１００等の形成を行なっ
たが、ｎ型シリコン（ｎ−Ｓｉ）基板を利用してＬＣ素
子１００等の形成を行うようにしてもよい。特に、一般
的にはｎ−Ｓｉ基板（ｎ型ウエハ）の方が入手しやすい
ため、ＬＣ素子１００等を製造にも適している。但し、
図２の断面構造のｎ領域２０とｐ領域２２とを単に入れ
替えた場合には、図３（Ｂ），（Ｃ）等のバイアス用電
源２８あるいは可変バイアス用電源３４の極性を反対に
する必要がある。

【０１０３】また、上述した各実施例においては、ほぼ
円形の渦巻き形状を有する第１及び第２のスパイラル電
極１０，１２及びｐｎ接合層２６を考えたが、全体とし
て渦巻き形状を有していれば、四角形やその他の渦巻き
形状であってもよい。

【０１０４】また、上述した各実施例においては、ＬＣ
素子１００等をＬＳＩ等の一部として形成できる点を効
果としてあげたが、必ずしもＬＳＩ等の一部として形成
する必要はなく、半導体基板上にＬＣ素子１００等を形
成した後に入出力電極１４，１６及びアース電極１８の
それぞれに端子付けを行なって、あるいは図１２に示し
たような化学液相法を利用した端子付けを行なって、単
体の素子として形成するようにしてもよい。この場合に
は、同一の半導体基板上に複数個のＬＣ素子１００等を
同時に形成し、その後半導体基板を切り離して各ＬＣ素
子１００等に端子付けを行なうようにすれば、容易に大
量生産が可能となる。

【０１０５】また、上述した第１実施例等においては、
第２のスパイラル電極１２の外周側の一端にアース電極
１８を設けるようにしたが、このアース電極１８は内周
側の一端に設けるようにしてもよい。また、必ずしも入
出力電極１４，１６及びアース電極１８は最端部に設け
る必要はなく、必要に応じてその取り付け位置をずらす
ようにしてもよい。

【０１０６】また、上述した各実施例のＬＣ素子１００
等は、逆バイアス電圧を変えることにより、分布定数的
に存在するキャパシタの容量も変わり、これによりＬＣ
素子としての周波数特性が可変に制御できるというもの
である。したがって、ＬＣ素子１００等を回路の一部と
して用いることにより、同調回路，変調回路，発振回
路，フィルタ等を容易に構成することができる。

【０１０７】また、上述した各実施例のＬＣ素子１００
等は、ｐ−Ｓｉ基板２４を利用してｐｎ接合層２６を形
成する場合を例にとり説明したが、ゲルマニウム等の他
の種類の半導体を用いた場合や、アモルファスシリコン
等の非晶質材料を用いる場合であってもよい。

【０１０８】また、上述した各実施例のＬＣ素子１００
等は、ｐ−Ｓｉ基板２４の全体をｎ領域２０とｐ領域２
２からなるｐｎ接合層２６とした場合を例に取り説明し
たが、図１８に示すように、ｎ領域２０（あるいはｐ領
域２２でもよい）を第１のスパイラル電極１０に沿った
渦巻き形状としてもよい。この場合には、渦巻き形状に
沿って形成されたｎ領域２０とｐ領域２２との境界面
（ｐｎ接合面）に空乏層が生じて渦巻き形状のキャパシ
タが形成されることになるため、図１等に示した構造よ
りも確実に渦巻き形状のキャパシタを形成することがで
きる。

【０１０９】また、実際にｐ−Ｓｉ基板２４の全体をｎ
領域２０とｐ領域２２からなるｐｎ接合層２６とする場
合には、ｐ−Ｓｉ基板２４の厚みをウエハの状態より薄
くする必要がある。また、上述したように、一般にはｎ
型ウエハの方が入手し易いことを考慮して、図１９に示
すような構造としてもよい。

【０１１０】すなわち、同図（Ａ）に示すように、ｎ−
Ｓｉ基板６４の表面にエピタキシャル成長等によりｐ領
域２２を形成した後にｎ−Ｓｉ基板６４の裏面側にエッ
チングを行い、このエッチングを行った部分に第１及び
第２のスパイラル電極１０，１２を形成する。また、同
図（Ｂ）に示すように、ｎ−Ｓｉ基板６４の表面側に順
にｐ⁺ 領域６６及びｎ⁺ 領域６８を形成した後にｎ−Ｓ
ｉ基板６４のエッチングを行い、このエッチングを行っ
た部分に第１及び第２のスパイラル電極１０，１２を形
成する。また、同図（Ｃ）に示すように、ｎ−Ｓｉ基板
６４の一部に第１のスパイラル電極１０にほぼ沿うよう
に渦巻き形状のｐ⁺ 領域６６を形成したのちに、さらに
その上に渦巻き形状のｎ⁺ 領域 ６８を形成し、その後
ｎ−Ｓｉ基板６４の裏面側であって第２のスパイラル電
極１２に対応する部分のエッチングを行い、このエッチ
ングを行った部分に第１及び第２のスパイラル電極１
０，１２を形成する。

【０１１１】また、上述した各実施例のＬＣ素子１００
等は第１のスパイラル１０と第２のスパイラル電極１２
とを完全に対向するように配置したが、第１及び第２の
スパイラル電極１０，１２がｐｎ接合層２６によって構
成されるキャパシタの電極として機能すればよいため、
これらのスパイラル電極１０，１２をほぼ対向するよう
に少しずらして配置してもよい。

【０１１２】

【発明の効果】上述したように、請求項１の発明によれ
ば、渦巻き形状の２つの電極の少なくとも一方に入力さ
れた信号は、分布定数的に存在するインダクタ及びキャ
パシタを介して伝搬され、広い帯域にわたり良好な減衰
特性が得られる。また、このＬＣ素子は、半導体基板に
ｐｎ接合層を形成するとともに、さらにその両面に渦巻
き形状の２つの電極を形成することにより製造すること
ができ、製造が非常に容易となる。しかも、このＬＣ素
子は半導体基板に形成されるため、ＩＣやＬＳＩの一部
として形成することも可能であり、このような部品の一
部として形成した場合には、後工程における部品の組み
付け作業を省略することができる。

【０１１３】また、請求項２の発明によれば、いずれか
一方を短くした渦巻き形状の２つの電極のそれぞれがイ
ンダクタとして機能するとともに、ｐｎ接合層によって
形成されるキャパシタが分布定数的に存在するため、上
述した請求項１の場合と同様に広い帯域にわたり良好な
減衰特性が得られるとともに、製造が容易であり基板の
一部として製造することが可能である。

【０１１４】また、請求項３の発明によれば、上述した
２つの電極のいずれか一方を複数の電極片に分割すると
ともにこれらの一部を電気的に接続して使用しており、
分割された電極片の自己インダクタンスが小さく、この
自己インダクタンスの影響が少ない分布定型のＬＣ素子
とすることができる。

【０１１５】また、請求項４の発明によれば、上述した
各ＬＣ素子の渦巻き形状の電極のいずれか一方の両端近
傍に第１及び第２の入出力電極を設けるとともに、渦巻
き形状の他方の電極の一方端近傍にアース電極を設ける
ことにより、第１及び第２の入出力電極が設けられた側
の渦巻き形状の電極が信号入出力路として使用される３
端子型のＬＣ素子を容易に構成することができる。

【０１１６】また、請求項５の発明によれば、他方の渦
巻き形状の電極の両端にも第３及び第４の入出力電極を
設けることにより、４端子コモンモード型のＬＣ素子を
容易に構成することができる。

【０１１７】また、請求項６の発明によれば、上述した
渦巻き形状の２つの電極のそれぞれに対して、ｐｎ接合
層に逆バイアスのかかるような電圧レベルの信号を入力
することにより、２つの電極間に分布定数的にキャパシ
タを確実に形成することができる。

【０１１８】また、請求項７の発明によれば、ｐｎ接合
層に対する逆バイアス電圧をバイアス回路によって印加
するとともに、これに対応して直流成分除去回路が設け
られており、入力信号から直流成分が除去された信号が
バイアス回路から印加される逆バイアス電圧に重畳され
て入力されるため、ｐｎ接合層を完全に逆バイアスで用
いることができ、渦巻き形状の２つの電極間に確実にキ
ャパシタを形成することができる。

【０１１９】また、請求項８の発明によれば、渦巻き形
状の２つの電極の少なくとも一方とｐｎ接合層との間に
絶縁層を形成し、バイアス回路によってｐｎ接合層に逆
バイアス電圧が印加されている。したがって、この場合
もｐｎ接合層を確実にキャパシタとして確実に動作させ
ることができ、全体として広い帯域において良好な減衰
特性を有するＬＣ素子として動作することができる。ま
た、この場合には絶縁層によって渦巻き形状の電極とｐ
ｎ接合層とが直流的に分離されているため、上述した請
求項７で用いるような直流成分除去回路を付加する必要
はない。

【０１２０】また、請求項９の発明によれば、上述した
バイアス回路によって印加される逆バイアス電圧を可変
に設定することができるため、渦巻き形状の２つの電極
間に形成されるキャパシタの容量を任意に変更すること
ができ、減衰特性を必要に応じて可変に制御することが
できる。

【０１２１】また、請求項１０の発明によれば、上述し
た各請求項のＬＣ素子を基板の一部に信号ラインあるい
は電源ラインに挿入するように形成しており、半導体基
板上の他の部品と一体的に製造することができ、製造が
容易になるとともに後工程における部品の組み付け作業
が不要となる。

【０１２２】また、請求項１１の発明によれば、ＬＣ素
子を半導体基板に形成した後に化学液相法により絶縁膜
を形成し、その後この絶縁膜の一部に孔をあけ、この孔
に半田を盛ることにより端子付けが行われており、表面
実装型のＬＣ素子を簡単に製造することができ、表面実
装型とすることによりこのＬＣ素子の組み付け作業も容
易となる。

【０１２３】また、請求項１２の発明によれば、上述し
た各ＬＣ素子を一般的な半導体製造技術を応用すること
により製造することができ、小型化あるいは低コスト化
が可能であるとともに、複数個同時に大量生産すること
も可能となる。

【図面の簡単な説明】

【図１】本発明を適用した第１実施例のＬＣ素子の平面
図である。

【図２】図１のＡ−Ａ線拡大断面図である。

【図３】第１実施例のＬＣ素子の等価回路を示す図であ
る。

【図４】第２実施例のＬＣ素子の平面図である。

【図５】第２実施例のＬＣ素子の等価回路を示す図であ
る。

【図６】第３実施例のＬＣ素子の平面図である。

【図７】第３実施例のＬＣ素子の等価回路を示す図であ
る。

【図８】第４実施例のＬＣ素子の平面図である。

【図９】第４実施例のＬＣ素子の等価回路を示す図であ
る。

【図１０】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。

【図１１】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。

【図１２】各実施例のＬＣ素子をＬＳＩ等の一部として
形成する場合の説明図である。

【図１３】各実施例のＬＣ素子の出力側にバッファを接
続した例を示す図である。

【図１４】各実施例のＬＣ素子の出力側にレベル変換回
路を接続した例を示す図である。

【図１５】各実施例のＬＣ素子を用いて電圧制御発振器
を構成した場合の一例を示す図である。

【図１６】ｐｎ接合層と第１及び第２のスパイラル電極
の少なくとも一方との間に絶縁膜を形成した場合の断面
構造を示す図である。

【図１７】スパイラル電極を埋め込んだ場合の断面構造
を示す図である。

【図１８】渦巻き形状のｐｎ接合層を形成した場合のＬ
Ｃ素子の部分的断面を示す図である。

【図１９】基板の一部をエッチングする場合の部分的断
面を示す図である。

【符号の説明】

１０ 第１のスパイラル電極 １２ 第２のスパイラル電極 １４，１６ 入出力電極 １８ アース電極 ２０ ｎ領域 ２２ ｐ領域 ２４ ｐ−Ｓｉ基板 ２６ ｐｎ接合層 ２８ バイアス用電源 ３０，３２ コンデンサ ３４ 可変バイアス用電源

Claims (12)

【特許請求の範囲】
1. 【請求項１】 ほぼ対向して配置された渦巻き形状の２
   つの電極と、 前記２つの電極に挟まれた位置に形成されており、これ
   ら２つの電極のいずれか一方にｐ領域が、他方にｎ領域
   が電気的に接続されたｐｎ接合層と、 を備え、前記２つの電極のそれぞれによって形成される
   インダクタと、これら２つの電極間の前記ｐｎ接合層に
   よって形成されるキャパシタとが分布定数的に存在し、
   前記２つの電極の少なくとも一方を信号入出力路として
   用いることを特徴とするＬＣ素子。
2. 【請求項２】 ほぼ対向して配置された長さが異なる渦
   巻き形状の２つの電極と、 少なくとも前記２つの電極に挟まれた位置に形成されて
   おり、これら２つの電極のいずれか一方にｐ領域が、他
   方にｎ領域が電気的に接続されたｐｎ接合層と、 を備え、前記２つの電極のそれぞれによって形成される
   インダクタと、これら２つの電極間の前記ｐｎ接合層に
   よって形成されるキャパシタとが分布定数的に存在し、
   前記２つの電極の少なくとも一方を信号入出力路として
   用いることを特徴とするＬＣ素子。
3. 【請求項３】 請求項１または２において、 前記２つの電極のいずれか一方を複数に分割し、あるい
   は前記２つの電極のいずれか一方とともに対応する前記
   ｐｎ接合層を複数に分割し、分割された複数の電極片の
   それぞれの一部を電気的に接続することを特徴とするＬ
   Ｃ素子。
4. 【請求項４】 請求項１〜３のいずれかにおいて、 渦巻き形状の前記２つの電極のいずれか一方の両端近傍
   に設けられた第１及び第２の入出力電極と、 渦巻き形状の前記２つの電極の他方の一端近傍に設けら
   れたアース電極と、 を有し、前記第１及び第２の入出力電極のいずれか一方
   から信号を入力し、他方から信号を出力するとともに、
   前記アース電極を固定電位の電源に接続あるいは接地す
   ることを特徴とするＬＣ素子。
5. 【請求項５】 請求項１または２において、 前記２つの電極のいずれか一方の両端近傍に設けられた
   第１及び第２の入出力電極と、 前記２つの電極の他方の両端近傍に設けられた第３及び
   第４の入出力電極と、 を有し、前記２つの電極のそれぞれを信号入出力路とす
   るコモンモード型の素子として用いられることを特徴と
   するＬＣ素子。
6. 【請求項６】 請求項１〜５のいずれかにおいて、 渦巻き形状の前記２つの電極に対して、前記ｐｎ接合層
   の逆バイアスの電圧レベルの信号の入力を行なうことを
   特徴とするＬＣ素子。
7. 【請求項７】 請求項１〜５のいずれかにおいて、 前記ｐｎ接合層に所定の逆バイアス電圧を印加するバイ
   アス回路と、 入力信号から直流成分を除去した信号を前記２つの電極
   の少なくとも一方に入力する直流成分除去回路と、 をさらに含むことを特徴とするＬＣ素子。
8. 【請求項８】 請求項１〜５のいずれかにおいて、 渦巻き形状の前記２つの電極の少なくとも一方と前記ｐ
   ｎ接合層との間に絶縁層を形成するとともに、前記ｐｎ
   接合層に所定の逆バイアス電圧を印加するバイアス回路
   を設けることを特徴とするＬＣ素子。
9. 【請求項９】 請求項７または８において、 前記バイアス回路は前記ｐｎ接合層に印加する逆バイア
   ス電圧を変更可能であり、前記ｐｎ接合層に印加する逆
   バイアス電圧を変えることにより前記ｐｎ接合層が有す
   るキャパシタンスを任意に変更することを特徴とするＬ
   Ｃ素子。
10. 【請求項１０】 請求項１〜９のいずれかのＬＣ素子を
    基板の一部として形成し、渦巻き形状の前記２つの電極
    の少なくとも一方を信号ラインあるいは電源ラインに挿
    入して一体成形したことを特徴とする半導体装置。
11. 【請求項１１】 請求項１〜３のいずれかにおいて、 半導体基板上に前記ｐｎ接合層を、さらにこのｐｎ接合
    層を挟んで渦巻き形状の前記２つの電極を形成し、この
    半導体基板の全表面に化学液相法により絶縁膜を形成
    し、この絶縁膜の一部をエッチングあるいはレーザ光照
    射によって除去して孔をあけ、その孔を半田で表面に盛
    り上がる程度に封じることにより端子付けを行なうこと
    を特徴とするＬＣ素子。
12. 【請求項１２】 半導体基板にｐｎ接合層を形成する第
    １の工程と、 前記ｐｎ接合層の両面であって、ｐ領域及びｎ領域のそ
    れぞれに電気的に接続された渦巻き形状の２つの電極を
    形成する第２の工程と、 渦巻き形状の前記２つの電極のそれぞれに接続される配
    線層を形成する第３の工程と、 を含むことを特徴とするＬＣ素子の製造方法。