JP3597879B2 - Ｌｃ素子，半導体装置 - Google Patents
Ｌｃ素子，半導体装置 Download PDFInfo
- Publication number
- JP3597879B2 JP3597879B2 JP34147693A JP34147693A JP3597879B2 JP 3597879 B2 JP3597879 B2 JP 3597879B2 JP 34147693 A JP34147693 A JP 34147693A JP 34147693 A JP34147693 A JP 34147693A JP 3597879 B2 JP3597879 B2 JP 3597879B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- channel
- spiral
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は、半導体装置等に組み込まれて、あるいは単体で所定の周波数帯域を減衰させることができるＬＣ素子，半導体装置に関する。
【０００２】
【従来の技術】
近年の電子技術の発達に伴い、電子回路は各種分野において幅広く用いられており、従ってこれら各電子回路を外部からの影響を受けることなく安定して確実に動作させることが望まれる。
【０００３】
しかし、このような電子回路には、直接あるいは間接的に外部からノイズが侵入する。このため、電子回路を使用した各種電子機器に誤動作が引き起こされる場合が少なくないという問題がある。
【０００４】
特に、電子回路は、直流電源としてスイッチングレギュレータを用いる場合が多い。従って、スイッチング等の過渡電流により、または使用するデジタルＩＣのスイッチング動作に起因する負荷変動により、スイッチングレギュレータの電源ラインには各種の周波数成分を持った大きなノイズが発生することが多い。そして、これらのノイズは、同じ機器内の他の回路へ電源ラインを介して、または輻射により伝搬され誤動作やＳ／Ｎ比の低下等の悪影響を及ぼし、さらに近くで使用中の他の電子機器の誤動作を引き起こすことがある。
【０００５】
このようなノイズを除去するため、一般に電子回路では各種のノイズフィルタが用いられている。特に、近年では各種構成の電子機器を多数使用しているため、ノイズに対する規制もますます激しくなっており、このため発生するノイズを確実に除去することができる小型でしかも高性能なノイズフィルタとして機能するＬＣ素子の開発が望まれる。
【０００６】
このようなＬＣ素子の１つとして、特開平３−２５９６０８号公報に開示されたＬＣノイズフィルタが知られている。このＬＣノイズフィルタは、Ｌ成分とＣ成分とが分布定数的に存在するものであり、集中定数タイプのＬＣノイズフィルタに比べて比較的広い帯域にわたって良好な減衰特性を得ることができるというものである。
【０００７】
【発明が解決しようとする課題】
ところで、上述したＬＣノイズフィルタは、絶縁シートの一方の面にキャパシタ用導電体を、他方の面にインダクタ用導電体をそれぞれ形成した後に、この絶縁シートを折りたたむことにより製造されるものであり、絶縁シートの折り返し等の工程が必要なため製造工程が複雑になるという問題点があった。
【０００８】
また、このＬＣノイズフィルタをＩＣやＬＳＩの電源ラインあるいは信号ラインに直接挿入して使用する場合には、ＬＣノイズフィルタとＩＣ等とを配線しなければならず、部品組み付けの手間がかかるという問題点があった。
【０００９】
さらに、このＬＣノイズフィルタは部品単体として形成されるため、ＩＣやＬＳＩの回路に含ませて、すなわちＩＣやＬＳＩ等の内部配線間に挿入することがほとんど不可能であるという問題があった。
【００１０】
そこで、本発明はこのような点に鑑みて創作されたものであり、その目的は、ＭＯＳ製造技術を用いることにより簡単に製造することができ、後工程における部品の組み付け作業を省略することができ、しかもＩＣやＬＳＩの一部として形成することが可能なＬＣ素子，半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
（１）上述した課題を解決するために、本発明のＬＣ素子は、
半導体基板上に形成され、ゲートとして機能する非スパイラル形状の電極と、
前記非スパイラル形状の電極と前記半導体基板との間に形成された絶縁層と、
前記半導体基板内にあって、前記非スパイラル形状の電極に対応して形成されるチャネルの両端付近に形成されたソースおよびドレインと、
を備え、前記非スパイラル形状の電極とこれに対応して形成される前記チャネルのそれぞれによって形成されるインダクタと、これらの間に形成されるキャパシタとが分布定数的に存在し、少なくとも前記チャネルを信号入出力路として用いることを特徴とする。
【００１２】
（２）本発明のＬＣ素子は、
半導体基板上に形成され、ゲートとして機能する非スパイラル形状の電極と、
前記非スパイラル形状の電極と前記半導体基板との間に形成された絶縁層と、
前記半導体基板内にあって、前記非スパイラル形状の電極に対応して形成されるチャネルの一方端付近に形成されたソースあるいはドレインと、
を備え、前記非スパイラル形状の電極とこれに対応して形成される前記チャネルのそれぞれによって形成されるインダクタと、これらの間に形成されるキャパシタとが分布定数的に存在し、前記非スパイラル形状の電極を信号入出力路として用いることを特徴とする。
【００１３】
（３）本発明のＬＣ素子は、（１）又は（２）のＬＣ素子において、前記電極の形状は、蛇行形状であることを特徴とする。
【００１４】
（４）本発明のＬＣ素子は、（１）又は（２）のＬＣ素子において、前記電極の形状は、波形形状であることを特徴とする。
【００１５】
（５）本発明のＬＣ素子は、（１）又は（２）のＬＣ素子において、前記電極の形状は、曲線形状であることを特徴とする。
【００１６】
（６）本発明のＬＣ素子は、（１）又は（２）のＬＣ素子において、前記電極の形状は、直線形状であることを特徴とする。
【００１７】
（７）本発明のＬＣ素子は、（１）〜（６）のいずれかのＬＣ素子において、
前記半導体基板表面であって前記非スパイラル形状の電極に対応する位置に、予めキャリアを注入することを特徴とする。
【００１８】
（８）本発明のＬＣ素子は、（１）〜（６）のいずれかのＬＣ素子において、
前記半導体基板表面であって前記チャネルが形成される位置の少なくとも一部に予めキャリアを注入するとともに、前記非スパイラル電極に対して前記チャネルの長さを長くあるいは短く設定することにより、前記非スパイラル電極と前記チャネルとを部分的に対応させることを特徴とする。
【００１９】
（９）本発明のＬＣ素子は、（１），（３）〜（８）のいずれかのＬＣ素子において、
前記非スパイラル形状の電極を複数に分割し、分割された複数の電極片のそれぞれの一部を電気的に接続することを特徴とする。
【００２０】
（１０）本発明のＬＣ素子は、（２）〜（８）のいずれかのＬＣ素子において、
前記チャネルが形成される位置の一部に予めキャリアを注入しておくことにより、前記非スパイラル形状の電極に対応して形成される前記チャネルを複数に分割し、分割されたそれぞれのチャネルの一方端付近に前記ソースあるいは前記ドレインを設け、これら複数のソースあるいはドレインを電気的に接続することを特徴とする。
【００２１】
（１１）本発明のＬＣ素子は、（１），（３）〜（８）のいずれかのＬＣ素子において、
前記チャネルの両端付近に形成された前記ソースおよび前記ドレインのそれぞれに電気的に接続された第１および第２の入出力電極と、
前記非スパイラル形状の電極の一方端付近に電気的に接続されたアース電極と、
を有し、前記第１および第２の入出力電極のいずれか一方から信号を入力し、他方から信号を出力するとともに、前記アース電極を固定電位の電源に接続あるいは接地することを特徴とする。
【００２２】
（１２）本発明のＬＣ素子は、（２）〜（８）のいずれかのＬＣ素子において、
前記非スパイラル形状の電極の両端付近に電気的に接続された第１および第２の入出力電極と、
前記チャネルの一方端付近に形成された前記ソースあるいは前記ドレインに電気的に接続されたアース電極と、
を有し、前記第１および第２の入出力電極のいずれか一方から信号を入力し、他方から信号を出力するとともに、前記アース電極を固定電位の電源に接続あるいは接地することを特徴とする。
【００２３】
（１３）本発明のＬＣ素子は、（１），（３）〜（８）のいずれかのＬＣ素子において、
前記非スパイラル形状の電極の両端付近に電気的に接続された第１および第２の入出力電極と、
前記チャネルの両端付近に形成された前記ソースおよび前記ドレインのそれぞれに電気的に接続された第３および第４の入出力電極と、
を有し、前記非スパイラル形状の電極とこれに対応して形成される前記チャネルとの両方を信号入出力路とするコモンモード型の素子として用いられることを特徴とする。
【００２４】
（１４）本発明のＬＣ素子は、（１）〜（１３）のいずれかのＬＣ素子において、
前記非スパイラル形状の電極に対して印加するゲート電圧を可変に設定することにより、少なくとも前記チャネルの抵抗値を可変に制御することを特徴とする。
【００２５】
（１５）本発明の半導体装置は、（１）〜（１４）のいずれかのＬＣ素子を基板の一部として形成し、前記非スパイラル形状の電極およびこれに対応して形成されたチャネルの少なくとも一方を信号ラインあるいは電源ラインに挿入して一体成形したことを特徴とする。
【００２６】
（１６）本発明のＬＣ素子は、（１）〜（１０）のいずれかのＬＣ素子において、
全表面に化学液相法により絶縁膜を形成し、この絶縁膜の一部をエッチングあるいはレーザ光照射によって除去して孔をあけ、その孔を半田で表面に盛り上がる程度に封じることにより端子付けを行うことを特徴とする。
【００２７】
（１７）本発明の半導体装置は、（１），（３）〜（９），（１１），（１３）のいずれかのＬＣ素子の前記ソースおよび前記ドレインのいずれか一方に、前記チャネルを介して出力される信号を増幅するバッファを接続したことを特徴とする。
【００２８】
（１８）本発明の半導体装置は、（１），（３）〜（９），（１１），（１３）のいずれかのＬＣ素子の前記ソースおよび前記ドレインのいずれか一方に、前記チャネルを介して出力される信号の電圧レベルを変更するレベル変換回路を接続したことを特徴とする。
【００２９】
（１９）本発明のＬＣ素子は、（１）〜（１３）のいずれかのＬＣ素子において、
前記非スパイラル形状の電極に過電圧を動作電源ライン側あるいはアース側にバイパスさせる保護回路を設けたことを特徴とする。
【００３０】
（２０）本発明のＬＣ素子の製造方法は、
半導体基板に部分的に不純物を注入することによりソースとドレインを形成する第１の工程と、
前記半導体基板上の全面あるいは部分的に絶縁層を形成する第２の工程と、
前記絶縁層のさらに表面に前記ソースと前記ドレインを結ぶように非スパイラル形状の電極を形成する第３の工程と、
前記ソース，ドレインと前記非スパイラル形状の電極のそれぞれに電気的に接続される配線層を形成する第４の工程と、
を含むことを特徴とする。
【００３１】
（２１）本発明のＬＣ素子の製造方法は、半導体基板に部分的に不純物を注入することによりソースあるいはドレインを形成する第１の工程と、
前記半導体基板上の全面あるいは部分的に絶縁層を形成する第２の工程と、
前記絶縁層のさらに表面に前記ソースあるいは前記ドレインの近傍に一方端が位置するように非スパイラル形状の電極を形成する第３の工程と、
前記ソースあるいはドレインと前記非スパイラル形状の電極のそれぞれに電気的に接続される配線層を形成する第４の工程と、
を含むことを特徴とする。
【００３２】
【作用】
（１）の発明のＬＣ素子では、半導体基板の一方の面側に非スパイラル形状の電極が形成されており、この電極と半導体基板との間には絶縁層が形成されている。従って、非スパイラル形状の電極と絶縁層と半導体基板とからなるＭＯＳ構造となっている。
【００３３】
一般には、導体を渦巻き形状に形成することによりインダクタとして機能するが、その導体の形状を工夫することにより、あるいは使用する周波数帯域によっては導体を渦巻き形状以外の形状とした場合でもインダクタとして機能するようになる。
【００３４】
従って、本発明においては、ゲートとして機能する非スパイラル形状の電極とこれに対応して形成されるチャネルとがそれぞれインダクタとして機能することになる。また、非スパイラル形状の電極とこれに対応して形成されるチャネルとの間には絶縁層が介在しており、これらによってキャパシタが形成される。しかも、このキャパシタは非スパイラル形状の電極およびチャネルの全長にわたって分布定数的に形成されている。このため、上述したチャネルの一方端に形成されたソースに入力された信号は、分布定数的に存在するインダクタおよびキャパシタを介して伝搬される際に、広い帯域にわたり良好な減衰特性が得られる。
【００３５】
特に、（１）の発明のＬＣ素子は、半導体基板にソースおよびドレインを形成するとともに、さらにその表面に絶縁層と非スパイラル形状の電極を形成することにより製造することができ、製造が非常に容易となる。また、このＬＣ素子は、半導体基板上に形成されるため、ＩＣやＬＳＩの一部として形成することも可能であり、このような部品の一部として形成した場合には、後工程における部品の組み付け作業を省略することができる。
【００３６】
また、（２）の発明のＬＣ素子では、上述したＬＣ素子がチャネルを信号入出力路として使用していたのに対し、非スパイラル形状の電極を信号入出力路として使用したものであり、チャネルを介して信号を伝搬しないためソースあるいはドレインのいずれか一方が省略されている。
【００３７】
従って、チャネルと非スパイラル形状の電極とがそれぞれインダクタとして機能するとともに、これらの間に分布定数的にキャパシタが形成される点は、上述した（１）の発明のＬＣ素子と同じであり、広い帯域にわたって良好な減衰特性を有するとともに、製造容易および基板の一部として形成することが可能となる。
【００３８】
また、（３）〜（６）の発明のＬＣ素子は、上述した非スパイラル形状を具体的に蛇行形状，波形形状，曲線形状，直線形状に特定したものである。
【００３９】
すなわち、電極（および対応するチャネル）を蛇行形状あるいは波形形状とした場合には、各凹凸部の１つ１つが約１／２ターンのコイルとなってこれらが直列接続されるため、全体として所定のインダクタンスを有することになる。特に、蛇行形状とすることにより、隣接する電極を接近させることができるため、スペースの有効利用を図ることができる。また、使用する周波数帯域を高周波領域に限った場合には、電極を曲線形状あるいは直線形状とした場合にも所定のインダクタンスを有することになり、電極を蛇行形状等に形成した場合と同様の動作を行わせることができる。
【００４０】
また、（７）の発明のＬＣ素子では、非スパイラル形状の電極に対応する位置に予めキャリアを注入することにより、デプレション型の素子として形成したものである。この場合には、ＬＣ素子の特性そのものは変えずに、非スパイラル形状の電極に電圧（ゲート電圧）を印加しない状態でチャネルを形成し、あるいは印加するゲート電圧とチャネル幅等との関係を変更することができる。
【００４１】
また、（８）の発明のＬＣ素子では、非スパイラル形状の電極とチャネルのいずれか一方を短く形成しており、この場合であっても同様に、長さが異なる非スパイラル形状の電極とチャネルのそれぞれはインダクタとして機能し、これらの間には絶縁層を挟んで形成されるキャパシタが分布定数的に存在する。したがって、このＬＣ素子は広い帯域にわたって良好な減衰特性を有するとともに、製造が容易であり基板の一部として形成することが可能であるという効果がある。
【００４２】
但し、半導体基板の全面を同一状態に形成した場合には、非スパイラル形状の電極の全長に対応してチャネルが形成されてしまうため、このチャネルの一部に予めキャリアを注入しておいて（あるいはエッチング等により断絶層形成しておいて）チャネルを短くする必要がある。
【００４３】
また、（９）の発明のＬＣ素子では、非スパイラル形状の電極を複数の電極片に分割するとともにこれらの一部を電気的に接続して使用する。この場合には、各分割片の自己インダクタンスが小さくなり、これら各分割片の自己インダクタンスの影響が少ない分布定数型のＬＣ素子を形成することができる。
【００４４】
また、（１０）の発明のＬＣ素子では、非スパイラル形状の電極に対応して形成されるチャネルを複数に分割するとともに、分割されたそれぞれのチャネルの一方端付近のソースあるいはドレインを電気的に接続して使用する。従って、（９）の発明のＬＣ素子と同様に、各分割チャネルの自己インダクタンスが小さくなり、これによる影響が少ない分布定数型のＬＣ素子となる。
【００４５】
また、（１１）の発明のＬＣ素子では、非スパイラル形状の電極に対応して形成されるチャネルの両端付近のソースおよびドレインに接続される第１および第２の入出力電極を設けるとともに、非スパイラル形状の電極の一方端近傍にアース電極を設けることにより、チャネルが信号入出力路として使用される３端子型のＬＣ素子を容易に形成することができる。
【００４６】
また、（１２）の発明のＬＣ素子は、（１１）の発明のＬＣ素子において入出力電極とアース電極とを入れ替えたものである。すなわち、非スパイラル形状の電極の両端付近に第１および第２の入出力電極を設けるとともに、チャネルの一方端に形成されたソースあるいはドレインに接続されたアース電極を設けることにより、非スパイラル形状の電極が信号入出力路として使用される３端子型のＬＣ素子を容易に成形することができる。
【００４７】
また、（１３）の発明のＬＣ素子では、非スパイラル形状の電極の両端付近に第１および第２の入出力電極を設けるとともに、この非スパイラル形状の電極に対応するチャネルの両端付近に形成されたソースおよびドレインに第３および第４の入出力電極を設けることにより、４端子コモンモード型のＬＣ素子を容易に形成することができる。
【００４８】
また、（１４）の発明のＬＣ素子では、非スパイラル形状の電極に印加するゲート電圧を可変に設定することにより、この非スパイラル形状の電極に対応して形成されるチャネルの幅、すなわちチャネルの抵抗値が変化する。したがって、ゲート電圧を変えることにより、全体としての減衰特性、すなわち周波数特性を必要に応じて可変に制御することができる。
【００４９】
また、（１５）の発明の半導体装置では、上述した各発明のＬＣ素子を基板の一部に、信号ラインあるいは電源ラインに挿入するように形成している。これにより、半導体基板上の他の部品と一体的に製造することができ、製造が容易になるとともに後工程における部品の組み付け作業が不要となる。
【００５０】
また、（１６）の発明のＬＣ素子は、上述した（１）〜（１０）の発明のいずれかのＬＣ素子を、半導体基板上に形成した後に化学液相法により全表面に絶縁膜を形成する。その後、この絶縁膜の一部にエッチングやレーザ光照射により孔をあけ、この孔に半田を盛ることにより端子付けが行われる。したがって、表面実装型のＬＣ素子を簡単に製造することができ、表面実装型とすることによりこのＬＣ素子の組み付け作業も容易となる。
【００５１】
また、（１７）の発明の半導体装置では、上述したＬＣ素子のチャネルを介して出力される信号を増幅するバッファが接続されており、アルミニウム等の金属材料に比べて抵抗値が大きいチャネルを介することにより電圧レベルが減衰した信号を、ＳＮ比が良好な元の信号に復元することが可能となる。
【００５２】
また、（１８）の発明の半導体装置では、上述したバッファの変わりにレベル変換回路が接続されている。このレベル変換回路を接続することにより、チャネルを介して減衰した信号レベルを復元するとともに、所定のレベルの変換あるいはレベル補正を行なうことが可能となる。
【００５３】
また、（１９）の発明の半導体装置では、非スパイラル形状の電極に保護回路が接続されており、この非スパイラル形状の電極に対して過電圧が印加されると、動作電源ライン側あるいはアース側にバイパス電流が流れ、非スパイラル形状の電極と半導体基板との間の絶縁破壊を防止することができる。
【００５４】
また、（２０）および（２１）の発明のＬＣ素子の製造方法は、上述した各ＬＣ素子を半導体製造技術を適用して製造するための方法である。すなわち、第１の工程において半導体基板にソース，ドレインの両方を、あるいはいずれか一方を形成し、次に第２の工程において半導体基板表面に絶縁層を、第３の工程において非スパイラル形状の電極をそれぞれ形成する。そして、第４の工程において入出力電極等を含む配線層が形成されて上述したＬＣ素子が完成する。
【００５５】
このように、上述したＬＣ素子は、一般的な半導体製造技術（特にＭＯＳ製造技術）を応用することにより製造することができ、小型化あるいは低コスト化が可能であるとともに、複数個同時に大量生産することも可能となる。
【００５６】
【実施例】
以下、本発明を適用した一実施例のＬＣ素子について、図面を参照しながら具体的に説明する。
【００５７】
第１実施例
図１は、本発明を適用した第１実施例のＬＣ素子の平面図である。また、図２は図１のＡ−Ａ線拡大断面図、図３は図１のＢ−Ｂ線拡大断面図である。
【００５８】
これらの図に示すように、本実施例のＬＣ素子１００は、半導体基板であるｐ型シリコン基板（ｐ−Ｓｉ基板）３０の表面付近の隔たった位置に形成されたソース１２とドレイン１４の間をゲートとして機能する蛇行形状の電極１０に対する電圧の印加によって形成されるチャネル２２によって接続することにより形成されている。
【００５９】
上述したソース１２およびドレイン１４は、ｐ−Ｓｉ基板３０を反転させたｎ+ 領域の拡散領域として形成される。例えば、Ａｓ+ イオンを熱拡散あるいはイオン打ち込みにより注入することにより、不純物濃度を高めることにより形成される。
【００６０】
また、ゲートとして機能する電極１０は、蛇行形状の一方の端部がソース１２の一部に、他方の端部がドレイン１４の一部にオーバラップするように、ｐ−Ｓｉ基板３０の表面に形成された絶縁層２６を挟んで形成されている。電極１０は、例えばアルミニウム膜を形成することによって、あるいは拡散またはイオン注入でＰを多量にドープすることにより形成する。
【００６１】
また、絶縁層２６は、ｐ−Ｓｉ基板３０の表面において、このｐ−Ｓｉ基板３０と電極１０とを絶縁するためのものである。ｐ−Ｓｉ基板３０の全表面（あるいは少なくとも電極１０に対応する部分）がこの絶縁層２６によって覆われており、さらにこの絶縁層２６の表面に上述した電極１０が形成される。この絶縁層２６は、例えばＰを添加したＳｉＯ２（Ｐ−ガラス）によって形成されている。
【００６２】
また、上述した電極１０，ソース１２，ドレイン１４のそれぞれには、図１〜図３に示すように、アース電極１６及び入出力電極１８，２０が接続されている。すなわち、電極１０に対するアース電極１６の取り付けは、図１に示すように、薄いゲート膜を傷付けないように能動領域の外側で行われる。また、ソース１２への入出力電極１８の取り付け、及びドレイン１４への入出力電極２０の取り付けは、図２に示すように、ソース１２及びドレイン１４の一部を露出させた後に、アルミニウムなどの金属膜を付けることにより行われる。
【００６３】
上述した構造を有する本実施例ＬＣ素子は、ｎチャネルエンハンスメント型の構造を有しているものとすれば、電極１０に正の電圧が印加されたときに初めてｎ型のチャネル２２が形成されることになる。そして、このチャネル２２と上述した電極１０のそれぞれが蛇行形状のインダクタ用導体として機能するとともに、これらチャネル２２および電極１０の間には分布定数的にキャパシタが形成される。
【００６４】
図４は、蛇行形状のインダクタの原理を示す図である。凹凸状に屈曲した蛇行形状を有する電極１０あるいはチャネル２２に一方向の電流を流した場合には、隣接する凹凸部分で向きが反対となるような磁束が交互に発生し、あたかも１／２ターンのコイルが直列に接続された状態になる。実際に、蛇行形状の電極と渦巻き形状の電極とを比較すると、電極の幅および隣接する電極の間隔を同一にしたときには、同じ面積に形成することができる電極の長さは、蛇行形状の電極の方が渦巻き形状の電極よりも長くなり、インダクタンスの値はあまり差がないことが確認されている。
【００６５】
また、渦巻き形状の電極にした場合には、電極の両端部の内の一方が中心部に位置し、他方が周辺部に位置するのに対し、蛇行形状の電極では電極の両端部が周辺部に位置するので、端子を設けたり他の回路素子と接続する際に好都合である。
【００６６】
図５（Ａ），（Ｂ）は、チャネルが形成される状態を示す断面図である。電極１０に対して、すなわち電極１０に接続されたアース電極１６に正のゲート電圧が印加されていない状態では、同図（Ａ）に示すようにｐ−Ｓｉ基板３０の表面にはチャネル２２が現れない。したがって、この状態では図１に示したソース１２とドレイン１４とが絶縁された状態にある。
【００６７】
ところが、電極１０に対して正のゲート電圧を印加すると、図５（Ｂ）に示すように、電極１０に対応するｐ−Ｓｉ基板３０の表面付近にｎ領域からなるチャネル２２が出現する。このチャネル２２は、電極１０の全長にわたって形成されるため、電極１０とチャネル２２との間には分布定数的にキャパシタが形成されることになる。
【００６８】
図６は、本実施例のＬＣ素子１００の断面構造であり、電極１０の蛇行方向に沿った断面が示されている。同図に示すように、電極１０に平行にチャネル２２が形成され、このチャネル２２によってソース１２とドレイン１４とが導通状態になる。例えば、エンハンスメント型の場合は、電極１０にゲート電圧を印加した状態で初めてこのチャネル２２が形成されてソース１２とドレイン１４とが導通状態となるが、電極１０に印加するゲート電圧を変えることによりチャネル２２の幅および深さが変わるため、ソース１２とドレイン１４との間の抵抗値を変化させることができる。
【００６９】
図７は、第１実施例のＬＣ素子の等価回路を示す図である。同図（Ａ）に示す等価回路は、入出力電極１８，２０のそれぞれを入出力端子に接続すると共に、アース電極１６を接地した場合が示されており、３端子型ＬＣノイズフィルタとして機能するものである。
【００７０】
この場合には、アース電極１６が接地されているため、入出力電極１８，２０に入出力する信号の電圧レベルおよびｐ−Ｓｉ基板３０のサブストレート側に印加する電圧レベルを負に保つ必要がある。このようにすれば、相対的に電極１０の電位が高くなり、電極１０に対応する位置にチャネル２２が形成されるようになる。
【００７１】
なお、後述するように、チャネル２２が形成される位置に予めｎ型のキャリアを注入しておくデプレション型構造とすることにより、入出力電極１８，２０に入出力される信号の電圧レベルが正であってもチャネル２２が形成されるようにすることもできる。
【００７２】
このような等価回路を有する本実施例のＬＣ素子１００は、信号入出力路となるチャネル２２がインダクタンスＬ１を有するインダクタ導体として機能するとともに、電極１０がインダクタンスＬ２を有するインダクタ導体として機能する。また、これら２つのインダクタ導体間には所定のキャパシタンスＣを有するキャパシタが分布定数的に形成される。したがって、このＬＣ素子１００は従来の集中定数型の素子にはない優れた減衰特性を発揮することができ、入出力電極１８，２０のいずれか一方から入力された信号からは所定の周波数成分のみが除去され他方から出力されるようになる。
【００７３】
また、図７（Ｂ）は、アース電極１６に対して可変のコントロール用電圧Ｖｃを印加する場合の等価回路を示すものである。アース電極１６に印加するコントロール電圧Ｖｃを変えることにより、チャネル２２の深さが変わるためチャネル２２の移動度が変わって、結果的にキャパシタ用導体の抵抗値を任意に変化させることができる。
【００７４】
これにより、チャネル２２と電極１０との間に形成されるキャパシタンスＣも影響を受け、全体として減衰特性が変化することになる。換言すれば、このコントロール用電圧Ｖｃを変化させることにより、本実施例のＬＣ素子１００の特性をある範囲で任意に変化させることができる。
【００７５】
なお、上述したＬＣ素子１００は、ソース１２とドレイン１４の間にｎチャネルを形成する場合を説明したが、この場合は、キャリアとして電子が使用されるため移動度が大きく、チャネル２２の抵抗が小さくなる。これに対し、ｎ−Ｓｉ基板上にｐチャネルを形成することにより、上述したＬＣ素子１００を形成するようにしてもよい。この場合は、キャリアとしてホールが用いられるため、チャネル２２の抵抗が比較的大きくなり、上述したｎチャネルの場合と比較すると異なる特性を有することになる。
【００７６】
図８は、蛇行形状の電極１０に印加するゲート電圧（コントロール電圧Ｖｃ）を変化させてチャネル２２の深さ等を変えた場合のチャネル抵抗Ｒを説明するための図である。同図（Ａ）は、実際には蛇行形状の電極１０を直線形状と仮定した場合の平面図であり、同図（Ｂ）は、そのＡ−Ａ断面図である。
【００７７】
同図において、Ｗはゲート幅であり、Ｘはチャネルの深さである。このように、幅Ｗの電極１０によってチャネル２２が形成されると、この形成されたチャネル幅は（Ｗ＋２Ｘ）となる。したがって、チャネル２２のソース１２及びドレイン１４間の抵抗Ｒは、
Ｒ＝ρＬ／（Ｗ＋２Ｘ）
で計算することができる。ここで、ρはチャネル２２の単位面積当たりの抵抗であり、上述した式はチャネル抵抗Ｒがチャネルの長さＬに比例し、チャネル幅（Ｗ＋２Ｘ）に反比例していることを示す。
【００７８】
次に、本実施例のＬＣ素子１００の製造工程について説明する。
【００７９】
図９は、本実施例のＬＣ素子１００の製造工程を示す図であり、一例としてエンハンスメント型のＬＣ素子１００の場合が示されている。なお、同図は電極１０の蛇行方向に断面をとったものである。
【００８０】
（1）酸化膜の形成：
まず最初に、ｐ−Ｓｉ基板３０の表面を熱酸化することにより、二酸化シリコンＳｉＯ２を形成する（同図（Ａ））。
【００８１】
（2)ソース・ドレインの窓開け：
次に、ｐ−Ｓｉ基板３０表面の酸化膜に対してフォトエッチングを行うことにより、ソース１２及びドレイン１４に対応する部分の窓開けを行う（同図（Ｂ））。
【００８２】
（3）ソース・ドレインの形成：
次に、窓開けした部分からｎ型不純物を注入することによりソース１２及びドレイン１４を形成する（同図（Ｃ））。例えば、ｎ型不純物としてＡｓ＋が用いられ、この不純物が熱拡散によって注入される。また、このｎ型不純物をイオン打ち込みにより注入する場合には、上述した（2）における窓開けは不要となる。
【００８３】
（4)ゲート領域の除去：
次に、電極１０を形成したい部分の酸化膜を除去することにより、ゲート領域の開口部を形成する（同図（Ｄ））。本実施例のＬＣ素子１００の場合は、電極１０を蛇行形状に形成する必要があるため、このゲート領域開口部の形成も蛇行形状になるように行われる。このようにして電極１０に対応する部分のみｐ−Ｓｉ基板３０が露出することになる。
【００８４】
（5)ゲート酸化膜の形成：
次に、このようにして部分的に露出したｐ−Ｓｉ基板３０に対して新しい酸化膜、すなわち絶縁層２６の形成を行う（同図（Ｅ））。
【００８５】
（6)ゲート及び電極の形成：
次に、例えばアルミニウムを蒸着することにより、ゲートとして機能する電極１０を形成するとともに、ソース１２に接続される入出力電極１８及びドレイン１４に接続される入出力電極２０のそれぞれを形成する（同図（Ｆ））。
【００８６】
（7)絶縁層の形成：
最後に、全面にＰ−ガラスを付着させた後、加熱して平滑な表面を形成する（同図（Ｇ））。
【００８７】
このようにしてＬＣ素子１００を製造する工程は、基本的には通常のＭＯＳ−ＦＥＴを製造する工程と類似しており、電極１０の形状等が異なるのみであるといえる。したがって、一般のＭＯＳ−ＦＥＴやバイポーラトランジストと同一基板上に形成することが可能であり、ＩＣやＬＳＩの一部として形成することができる。しかも、ＩＣやＬＩＳの一部として形成した場合には、後工程における部品の組み付け作業を省略することができる。
【００８８】
このように、本実施例のＬＣ素子１００は、蛇行形状の電極１０とこれに対応して形成されるチャネル２２とのそれぞれがインダクタを形成するとともに、これら電極１０とチャネル２２との間には分布定数的にキャパシタが形成される。
【００８９】
したがって、電極１０の一方端に設けられたアース電極１６を接地あるいは固定電位に接続するとともに、チャネル２２を信号の入出力路として用いた場合には、入力された信号に対して広い帯域で良好な減衰特性を有するＬＣ素子となる。
【００９０】
また、上述したようにこのＬＣ素子１００は、一般のＭＯＳ−ＦＥＴ等の製造技術を応用して製造することができるため、製造が容易であり小型化等にも適している。また、半導体基板の一部としてＬＣ素子を製造した場合には、他の部品との配線も同時に行うことができ、後工程における組み付け作業等が不要となる。
【００９１】
また、本実施例のＬＣ素子１００は、電極１０に印加するゲート電圧（コントロール電圧Ｖｃ）を変えることにより、チャネル２２の抵抗値を可変に制御することができ、ＬＣ素子１００の特性をある範囲で調整あるいは変更することができる。
【００９２】
なお、上述した第１実施例は、蛇行形状の電極１０に対応して形成されるチャネル２２を信号の入出力路として用いたが、チャネル２２と電極１０の機能を入れ替えるようにしてもよい。すなわち、図１０に示すように、電極１０の両端に入出力電極１８，２０を接続することによりこの電極１０を信号の入出力路として用いるとともに、チャネル２２の一方端に形成されたソース１２（あるいはドレイン１４）にアース電極１６を接続し、このアース電極１６を接地あるいは固定電位に接続する。
【００９３】
但し、この場合にはソース１６あるいはドレイン１４のいずれか一方にアース電極１６を接続することになるため、他方を省略することができる。また、チャネル２２はソース１２あるいはドレイン１４に対して電極１０側の電位が相対的に高い場合に形成されるため、チャネル２２の抵抗値が所望の値となるようにソース１２（あるいはドレイン１４）に印加される電圧と電極１０に入出力される信号の平均電圧レベルとを決定する必要がある。
【００９４】
また、上述した第１実施例は、電極１０に印加する電圧レベルをソース１２等に比べて相対的に高くしたときにチャネル２２が形成されるエンハンスメント型のＬＣ素子１００について説明したが、デプレション型とすることもできる。すなわち、図１等に示したチャネル２２の領域に予めキャリア（ｎ型不純物）を注入することによりｎチャネルを形成しておく。これにより、ゲート電圧をソース１２等に印加する電圧よりも相対的に高くすることなくチャネル２２を形成することができ、あるいは印加するゲート電圧とチャネル幅等との関係を変えることができる。また、注入するキャリアは電極１０に沿った一部の領域のみに注入してもよい。このようにデプレション型とすることができる点は、後述する各実施例についても同様である。
【００９５】
第２実施例
次に、本発明の第２実施例のＬＣ素子について、図面を参照しながら具体的に説明する。
【００９６】
上述した第１実施例のＬＣ素子１００は、蛇行形状の電極１０とこれに対応して形成されるチャネル２２とがほぼ全長にわたって平行に、すなわちほぼ同一の長さに形成されたものであるが、本実施例のＬＣ素子２００は、図１に示した電極１０を約半分削除するとともに、この削除した部分に対応するｐ−Ｓｉ基板３０の表面にキャリアを注入した点に特徴がある。
【００９７】
図１１は、第２実施例のＬＣ素子２００の平面図である。図１１に示すように、電極１０の一部を省略した場合であっても、短くなった電極１０により一方のインダクタが、チャネル２２により他方のインダクタが、これら電極１０とチャネル２２とによりキャパシタが分布定数的に形成されるため、図１に示した第１実施例のＬＣ素子１００と同様に良好な減衰特性を有することになる。
【００９８】
図１２は、本実施例のＬＣ素子２００の等価回路を示す図である。同図に示すように、電極１０の凹凸数が少なくなった分だけインダクタンスＬ３も小さくなり、これに対応して分布定数的に存在するキャパシタンスＣ１も小さくなる。
【００９９】
また、アース電極１６に印加するゲート電圧を変えることにより、より具体的にはアース電極１６と入出力電極１８，２０との相対的電位差を変えることにより、電極１０に対応して形成されるチャネル２２の抵抗値も変化し、ＬＣ素子２００の減衰特性を可変に制御できる点は上述した第１実施例のＬＣ素子１００と同様である。
【０１００】
このように、本実施例のＬＣ素子２００は、電極１０とこれに対応して形成されるチャネル２２とによりインダクタとキャパシタが分布定数的に形成され、良好な減衰特性をもった素子として機能することになる。
【０１０１】
また、ＬＣ素子２００を半導体製造技術を利用して製造できる点や、ＬＳＩ等の一部として形成することができるとともに、この場合には後工程における配線処理を省略できる点、ゲート電圧を変えることにより減衰特性を変更できる点等については上述した第１実施例のＬＣ素子１００と同じである。
【０１０２】
なお、本実施例のＬＣ素子２００は、チャネル２２を信号の入出力路として用いたが、電極１０を信号の入出力路として用い、チャネル２２側を接地あるいは固定電位に接続するようにしてもよい。特にこの場合は、図１に示した電極１０の一部に対応するようにチャネル２２を形成する必要があり、例えば同図のチャネル２２の一部に対応する位置にｐ型不純物を多量に注入しておいて、チャネル２２が部分的に形成された際にもこのｐ型不純物を多量に注入した部分でチャネル２２が分断されるように、あるいはｐ型不純物を多量に注入した部分（図１０におけるチャネル２２の右側半分に相当する部分）ではチャネル２２が全く形成されないようにする必要がある。
【０１０３】
第３実施例
次に、本発明の第３実施例のＬＣ素子について、図面を参照しながら具体的に説明する。
【０１０４】
上述した第１実施例のＬＣ素子１００および第２実施例のＬＣ素子２００は、３端子のノーマルモード型素子として機能するものであるが、本実施例のＬＣ素子３００は、４端子のコモンモード型素子として機能するよう形成されている点に特徴がある。
【０１０５】
図１３は、第２実施例のＬＣ素子の平面図である。同図に示すように、第３実施例のＬＣ素子３００は、蛇行形状の電極１０の両端に入出力電極３６，３８が接続されており、この点が図１に示したＬＣ素子１００と異なっている。
【０１０６】
図１４は、第３実施例のＬＣ素子の等価回路を示す図である。同図に示すように、２つの入出力電極１８，２０の間にソース１２およびドレイン１４を介して形成されたチャネル２２がインダクタンスＬ１を有するインダクタとして機能するとともに、２つの入出力電極３６，３８間に形成された電極１０がインダクタンスＬ２を有するインダクタとして機能する。しかも、これらチャネル２２と電極１０とがそれぞれ信号の入出力路として使用されるとともに、これらの間には第１実施例のＬＣ素子１００と同様にキャパシタンスＣを有するキャパシタが分布定数的に形成される。
【０１０７】
このように、本実施例のＬＣ素子３００は、電極１０に対応して形成されるチャネル２２のみならずこの電極１０の両端にも２つの入出力電極３６，３８を設けることにより、良好な減衰特性をもった４端子コモンモード型素子として機能することができる。また、入出力電極１８，２０と入出力電極３６，３８との相対的電位差を変えることにより、チャネル２２の抵抗値を変えることができ、ＬＣ素子３００の減衰特性をある範囲で可変に制御することができる。
【０１０８】
また、このＬＣ素子３００をＭＯＳ製造技術を利用して製造することができる点、ＬＳＩ等の一部として形成することができるとともにこの場合には後工程における配線処理を省略することができる点等については上述した第１実施例のＬＣ素子１００等と同じである。
【０１０９】
第４実施例
次に、本発明の第４実施例のＬＣ素子について、図面を参照しながら具体的に説明する。
【０１１０】
上述した各実施例のＬＣ素子１００，２００，３００のそれぞれは、蛇行形状の電極１０を１本の導体で形成していたが、本実施例のＬＣ素子４００はこの電極１０を複数の（例えば３本の）分割電極片１０−１，１０−２，１０−３に分割した点に特徴がある。
【０１１１】
図１５は、第４実施例のＬＣ素子の平面図である。同図に示すように、第４実施例のＬＣ素子４００は、図１に示したＬＣ素子１００に用いられている蛇行形状の電極１０を３本の分割電極片１０−１，１０−２，１０−３に置き換えた構造を有している。全体として蛇行形状を有するこれらの分割電極片１０−１〜１０−３のそれぞれにはアース電極１６が接続されており、３つのアース電極１６を接地することにより、各分割電極片１０−１〜１０−３のそれぞれによって形成されるインダクタの一部が接地される。あるいは３つのアース電極１６を固定電位の電源に接続することにより、各分割電極片１０−１〜１０−３のそれぞれによって形成されるインダクタの一部がこの固定電位となる。
【０１１２】
なお、電極１０を３分割してあるので各分割電極片間には隙間ができることになり、このままではチャネル２２が分断されるおそれがある。そのため、本実施例では、この各分割電極片間の隙間部分に対応するｐ−Ｓｉ基板３０の表面にｎ型不純物を注入した２つの拡散領域１３，１５が設けられており、これらの拡散領域１３，１５の存在により、３つの分割電極片１０−１〜１０−３の全長にわたって平行に１本の長いチャネル２２が形成されるようになっている。
【０１１３】
図１６は、第４実施例の型ＬＣ素子４００の等価回路を示す図である。同図に示すように、３本の分割電極片１０−１〜１０−３に対応して形成されるチャネル２２の全体がインダクタンスＬ１を有するインダクタとして機能するとともに、各分割電極片１０−１〜１０−３のそれぞれがインダクタンスＬ３，Ｌ４，Ｌ５を有するインダクタとして機能する。そして、チャネル２２と各分割電極片１０−１〜１０−３とがキャパシタンスＣ２，Ｃ３，Ｃ４を有するキャパシタとして機能し、しかもこれらのキャパシタが分布定数的に形成される。
【０１１４】
本実施例のＬＣ素子４００は、各分割電極片１０−１，１０−２，１０−３の自己インダクタンスＬ３，Ｌ４，Ｌ５が小さくなる。したがって、これらの自己インダクタンスによるＬＣ素子４００全体の特性への影響は小さくなり、チャネル２２が有するインダクタンスＬ１と分布定数的に形成されるキャパシタンスＣ２，Ｃ３，Ｃ４とによってＬＣ素子４００全体の特性がほぼ決定されることになる。
【０１１５】
また、アース電極１６と入出力電極１８，２０との相対的電位差を変えることによりＬＣ素子４００全体の特性を可変に制御できる点は上述した各実施例と同様である。
【０１１６】
なお、図１５に平面構造を示した本実施例のＬＣ素子４００は、チャネル２２を信号の入出力路として用いるとともに蛇行形状の電極１０を３分割したが、これとは反対に蛇行形状の電極１０側を複数に分割するようにしてもよい。この場合には、電極１０に電圧が印加された状態でチャネル２２側を電気的に複数に分割する必要があるため、蛇行形状を有するチャネル２２の一部に予めｐ型不純物を多量に注入しておいて、電極１０に電圧が印加されてもチャネル２２が部分的に分断されるようにすればよい。
【０１１７】
第５実施例
次に、本発明の第５実施例のＬＣ素子について、図面を参照しながら具体的に説明する。
【０１１８】
上述した各実施例のＬＣ素子１００等は、蛇行形状の電極１０あるいは複数の分割電極片１０−１〜１０−３を有していたが、本実施例のＬＣ素子５００は、これらの電極１０等を削除するとともに、ｐ−Ｓｉ基板３０の表面に蛇行形状となるようにキャリアを注入することによりチャネルを形成した点に特徴がある。
【０１１９】
図１７は、第５実施例のＬＣ素子５００の平面図である。同図に示すように、本実施例のＬＣ素子５００は、ｐ−Ｓｉ基板３０の表面付近の隔たった位置に形成されたソース１２とドレイン１４の間に蛇行形状にキャリア（ｎ型不純物）を注入してチャネル２２を形成している。
【０１２０】
このキャリアの注入は、例えばｐ−Ｓｉ基板３０の表面（蛇行形状の部分）にイオン打ち込み法によってＡｓ＋イオンを打ち込むことにより行われる。従って、本実施例のＬＣ素子５００においては、ゲートとして機能する電極１０がないにもかかわらずチャネル２２が形成されており、このチャネル２２がインダクタとして機能する。また、このチャネル２２はある有限の大きさを有してｐ−Ｓｉ基板３０上に形成されているため浮遊容量を有している。
【０１２１】
図１８は、第５実施例のＬＣ素子５００の等価回路を示す図である。同図に示すように、予めキャリアを注入して形成されたチャネル２２がインダクタンスＬ１を有するインダクタとして機能するとともに、このインダクタが有する浮遊容量Ｃ５が分布定数的に形成されている。
【０１２２】
このように、本実施例のＬＣ素子５００は、インダクタンスＬ１と浮遊容量Ｃ５とが分布定数的に存在するため、原理的には上述した各実施例の型ＬＣ素子１００等と同様の特性を有しており、良好な減衰特性を持った素子として機能することができる。
【０１２３】
また、このＬＣ素子５００は、ｐ−Ｓｉ基板３０上にイオン打ち込み法等によりキャリアを注入することにより製造することができ、これは上述した第４実施例までの各実施例と同様にＭＯＳの製造技術を利用して製造することができる。しかも、本実施例のＬＣ素子５００はＬＳＩ等の一部として形成することができるとともにこの場合には後工程における配線を省略することができる点等については上述した第１実施例等と同じである。
【０１２４】
第６実施例
次に、本発明の第６実施例のＬＣ素子について、図面を参照しながら具体的に説明する。
【０１２５】
一般に、導電体は渦巻き形状とすることにより所定のインダクタンスを有するインダクタ導体として機能する。また、上述したように電極１０やチャネル２２を蛇行形状とした場合であっても所定のインダクタンスを有するインダクタ導体として機能する。ところが、入力される信号の周波数帯域を高周波に限った場合には、渦巻き形状や蛇行形状以外の形状、極端な場合には直線形状であってもインダクタンス成分を有するインダクタ導体として機能する。本実施例のＬＣ素子は、このような点に着目して、電極１０等を蛇行形状以外の形状に形成した点に特徴がある。
【０１２６】
図１９〜２１のそれぞれは、ゲートとして機能する電極１０およびそれに対応して形成されるチャネル２２のそれぞれを直線形状とした本実施例のＬＣ素子の平面図である。
【０１２７】
図１９（Ａ）は上述した図１に対応しており、ゲートとして機能する電極１０の全長にわたってチャネル２２が形成された３端子型のＬＣ素子が示されている。同図に示したＬＣ素子は、エンハンスメント型あるいはデプレション型のいずれであってもよい。
【０１２８】
また、同図（Ｂ）は図１１に対応しており、チャネル２２の一部に対向するように電極１０が設けられており、電極１０に対向しないチャネル２２の他の部分には予めキャリアが注入されている。あるいはチャネル２２の全長にわたって予めキャリアを注入したデプレション型としてもよい。
【０１２９】
また、図２０（Ａ）は図１３に対応しており、直線形状の電極１０の両端に入出力電極３６，３８を形成してコモンモード型とした場合が示されている。図２０（Ｂ）は図１５に対応しており、分割された３本の分割電極片１０−１，１０−２，１０−３が設けられた場合が示されている。
【０１３０】
また、図２１は図１７に対応しており、ゲートとして機能する電極１０を削除するとともに浮遊容量を利用してＬＣ素子を構成した場合が示されている。
【０１３１】
図２２は、電極１０とチャネル２２を曲線形状あるいは波形形状とした場合のＬＣ素子の平面図である。同図（Ａ）は曲率半径の大きな曲線形状の場合が示されている。ソース１２とドレイン１４とを直線で結んだ位置に他の部品等を配置しなければならない場合には同図（Ａ）に示すように電極１０およびチャネル２２を曲線形状とすればよい。
【０１３２】
同図（Ｂ）は波形形状の場合が示されている。このＬＣ素子は、図１等に示した蛇行形状ほどではないが、電極１０等を直線形状あるいは曲率半径の大きな曲線形状とした場合に比べると大きなインダクタ成分を有することになる。
【０１３３】
図２３は、電極１０とチャネル２２を１周に満たない周回形状とした場合のＬＣ素子の平面図であり、図２４は電極１０とチャネル２２を１周に満たない周回形状とするとともにその端部に若干の折り返し部分を設けたＬＣ素子の平面図である。これらの図に示すように、電極１０およびチャネル２２をほぼ周回形状に形成することにより、小さなインダクタンスを有するＬＣ素子を形成することができる。また、図２４に示すように、電極１０およびチャネル２２の一方端（あるいは両端でもよい）を部分的に折り返すことにより電極１０等が発生する磁束を部分的に打ち消してインダクタンスを減らし、ＬＣ素子全体のインダクタンス、すなわち周波数特性を調整することができる。
【０１３４】
なお、上述した図２２〜図２４のそれぞれは、説明を簡単にするために、図１９（Ａ）に対応するＬＣ素子のみが示されているが、図１９（Ｂ），図２０（Ａ），（Ｂ），図２１のそれぞれに対応するタイプについても同様に考えることができる。
【０１３５】
このように、図１９〜図２４に示したＬＣ素子は、電極１０等を蛇行形状以外の形状としたものであり、上述した第１実施例〜第５実施例と同様に、良好な減衰特性をもったノイズフィルタとして機能することができる。また、電極１０を有するものについては、入出力電極１８，２０に対する電極１０の相対的電位を変えることによりチャネル２２の抵抗値も変わり、ＬＣ素子全体の特性を可変に制御することができる点も、上述した各実施例と同じである。
【０１３６】
このように、高周波帯域の信号に限った場合には、電極１０とチャネル２２（あるいはチャネル２２のみ）を渦巻き形状以外の任意形状とすることができることから、半導体基板上の空き領域を有効に使ってＬＣ素子を形成することができる。
【０１３７】
その他の実施例
次に、本発明のその他の実施例に係るＬＣ素子について、図面を参照しながら具体的に説明する。
【０１３８】
図２５は、化学液相法を用いて端子付けを行う場合の概略を示す図であり、図８と同じ位置の断面構造が示されている。
【０１３９】
このような断面構造を有する半導体基板を１個のＬＣ素子ごとに切り離した後に、個別に切り離されたチップ（素子）の全表面に化学液相法により絶縁膜としてシリコン酸化膜４０を形成する。その後、エッチングにより電極１０あるいは入出力電極１８，２０上のシリコン酸化膜４０を除去して孔をあけ、その孔を半田４２で表面に盛り上がる程度に封じることにより、突出した半田４２をプリント配線基板のランドと直接接触させることができる。したがって、表面実装する場合には好都合となる。
【０１４０】
なお、素子表面の保護膜に合成樹脂等の他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ光線を利用してもよい。また、図２５に示した例では半田４２の鉛直方向の高さに違いが生じるため、例えば電極１０の一方端に設けられたアース電極１６の端面を入出力電極１８，２０の端面と同じ高さにするとともに、これらの各端面上に上述した半田４２を盛るようにしてもよい。この場合には、突出した半田４２の高さもほぼ同一となるため、表面実装に際してさらに好都合である。
【０１４１】
図２６は、上述した各実施例のＬＣ素子を実際のＬＳＩ等の一部として形成する場合の説明図である。同図に示すように、半導体チップ４４上の各種信号あるいは電源のライン４６に上述した各実施例のＬＣ素子１００等を挿入する形で組み込む。特に、上述した各実施例のＬＣ素子は、半導体チップ４４上に各種回路を形成する工程において同時に製造することができるため、後工程における配線処理等が不要になるといった利点がある。
【０１４２】
次に、上述した各実施例のＬＣ素子を実際の回路の一部として使用する場合の一例について説明する。なお、以下に説明する各図面においては、第１実施例のＬＣ素子１００を用いた各種回路を示してあるが、同様に第２実施例以下の各実施例のＬＣ素子を用いる場合であってもよい。
【０１４３】
一般に、上述した各実施例のＬＣ素子においてインダクタを形成するチャネル２２は高抵抗を有し、しかもこのチャネル２２の全長が長いため、２つの入出力電極１８，２０間で信号レベルの減衰が生じる。そのため、実際に各実施例のＬＣ素子を回路の一部として使用する場合には、出力側に高入力インピーダンスのバッファを接続することにより実用的な構成となる。
【０１４４】
図２７は、出力側にバッファを接続した例を示す図である。同図（Ａ）は、バッファとしてＭＯＳ−ＦＥＴと抵抗からなるソースホロワ回路５０を用いた場合を示している。このソースホロワ回路５０を構成するＭＯＳ−ＦＥＴは上述した各実施例のＬＣ素子と同じＭＯＳ構造を有しているため、このソースホロワ回路５０を含めた全体をＬＣ素子として一体的に形成することができる。
【０１４５】
また、同図（Ｂ）は、バッファとして２つのバイポーラトランジスタと抵抗からなるエミッタホロワ回路５２を用いた場合を示している。各実施例のＬＣ素子とバイポーラトランジスタでは構造は若干異なるものの同一の半導体基板上に形成することが可能であるため、このエミッタホロワ回路５２を含めた全体をＬＣ素子として一体的に形成することができる。
【０１４６】
このように出力側にバッファを設けることにより、ＬＣ素子１００等のインダクタ部分（チャネル２２）によって減衰した信号レベルが増幅によって復元されて、ＳＮ比が良好な出力信号を得ることが可能になる。
【０１４７】
図２８は、出力側にレベル変換回路を接続した例を示す図である。同図（Ａ）は、レベル変換回路として２つのエミッタホロワ回路５４，５６を直列に接続した場合を示している。同図（Ｂ）は、レベル変換回路として２つのソースホロワ回路５８，６０を直列に接続した場合を示している。
【０１４８】
このように、出力側にレベル変換回路を接続することにより、ＬＣ素子１００等のインダクタ部分によって減衰した信号レベルが増幅されるとともに、所定のレベル変換あるいはレベル補正を容易に行うことができる。
【０１４９】
なお、これらのレベル変換回路をＬＣ素子と同一の基板に一体的に形成することができる点は、上述したバッファの場合と同じである。
【０１５０】
図２９は、上述した各実施例のＬＣ素子に入力保護回路を追加した場合の構成の一例を示す図である。ＭＯＳ構造を有する各実施例のＬＣ素子は、電極１０の一方端に設けられたアース電極１６等に静電気によって発生する高電圧が印加されると、電極１０とｐ−Ｓｉ基板３０との間に介在する絶縁層２６が破壊される。したがって、この静電気による絶縁層２６の破壊を防止するために保護回路が必要となる。
【０１５１】
同図に示す保護回路は、ともに複数のダイオードと抵抗とにより構成されており、電極１０に高電圧が印加されると、動作電源ライン側あるいは筐体アース側に電流がバイパスされるようになっている。特に同図（Ａ）の回路では数１００Ｖ、同図（Ｂ）の回路では１０００〜２０００Ｖの静電耐量があり、使用環境等に応じて使用する保護回路を適宜選択することができる。
【０１５２】
なお、本発明は上記各実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１５３】
例えば、上述した各実施例においては、ＬＣ素子１００等をＬＳＩ等の一部として形成できる点を効果としてあげたが、必ずしもＬＳＩ等の一部として形成する必要はなく、半導体基板上にＬＣ素子１００等を形成した後にアース電極１６及び入出力電極１８，２０のそれぞれに端子付けを行って、あるいは図２５に示したような化学液相法を利用して端子付けを行って、単体の素子として形成するようにしてもよい。この場合には、同一の半導体基板上に複数個のＬＣ素子１００を同時に形成し、その後半導体基板を切り離して各ＬＣ素子に端子付けを行うようにすれば、容易に大量生産が可能となる。
【０１５４】
また、上述した各実施例においては、電極１０の一方の端部にアース電極１６を設けるようにしたが、必ずしも最端部に設ける必要はなく、周波数特性を検討した後に必要に応じてその取り付け位置をずらすようにしてもよい。
【０１５５】
また、上述した第１実施例〜第５実施例の各ＬＣ素子は、電極１０の両端近傍であって隔たった位置にソース１２およびドレイン１４を配置するようにしたが、電極１０の形状を工夫してソース１２とドレイン１４とを接近した位置に配置するようにしてもよい。
【０１５６】
例えば図３０に示すように、ソース１２とドレイン１４とを隣接するように配置するとともに、図１に示したＬＣ素子１００の電極１０の一方端をドレイン１４に達するまで延長する。あるいは、図３１に示すように、ソース１２とドレイン１４とを隣接するように配置するとともに、図１に示したＬＣ素子１００の電極１０を蛇行形状を維持したまま折り返す。
【０１５７】
このように、電極１０の形状を工夫することにより、ソース１２とドレイン１４の位置が接近し、アース電極１６および入出力電極１８，２０をほぼ同一位置に形成することができる。したがって、端子付けに際しての配線を容易に行うことができ、製造工程の簡略化が可能となる。
【０１５８】
また、上述した各実施例のＬＣ素子は、ｐ−Ｓｉ基板３０を利用して形成したが、同様にｎ型半導体基板（ｎ−Ｓｉ基板）を利用して形成するようにしてもよい。また、半導体基板はゲルマニウム等のシリコン以外の材料、あるいは非晶質材料であるアモルファスシリコン等を用いるようにしてもよい。
【０１５９】
【０１６０】
【０１６１】
【０１６２】
【０１６３】
【０１６４】
【０１６５】
【０１６６】
【０１６７】
【０１６８】
【０１６９】
【０１７０】
【０１７１】
【０１７２】
【０１７３】
【０１７４】
【図面の簡単な説明】
【図１】本発明を適用した第１実施例のＬＣ素子の平面図である。
【図２】図１のＡ−Ａ線拡大断面図である。
【図３】図１のＢ−Ｂ線拡大断面図である。
【図４】蛇行形状のインダクタの原理を示す図である。
【図５】チャネルが形成される状態を示す図である。
【図６】第１実施例のＬＣ素子の断面構造を示す図である。
【図７】第１実施例のＬＣ素子の等価回路を示す図である。
【図８】チャネルの抵抗値を説明するための図である。
【図９】第１実施例のＬＣ素子の製造工程を示す図である。
【図１０】第１実施例のＬＣ素子の変形例を示す図である。
【図１１】第２実施例のＬＣ素子の平面図である。
【図１２】第２実施例のＬＣ素子の等価回路を示す図である。
【図１３】第３実施例のＬＣ素子の平面図である。
【図１４】第３実施例のＬＣ素子の等価回路を示す図である。
【図１５】第４実施例のＬＣ素子の平面図である。
【図１６】第４実施例のＬＣ素子の等価回路を示す図である。
【図１７】第５実施例のＬＣ素子の平面図である。
【図１８】第５実施例のＬＣ素子の平面図である。
【図１９】電極を直線形状としたＬＣ素子の平面図である。
【図２０】電極を直線形状としたＬＣ素子の平面図である。
【図２１】電極を直線形状としたＬＣ素子の平面図である。
【図２２】電極を曲線形状あるいは波形形状としたＬＣ素子の平面図である。
【図２３】電極を１周未満の周回形状としたＬＣ素子の平面図である。
【図２４】電極を１周未満の周回形状としたＬＣ素子の平面図である。
【図２５】化学液相法を用いて端子付けを行う場合の概略を示す図である。
【図２６】各実施例のＬＣ素子をＬＳＩ等の一部として形成する場合の説明図である。
【図２７】各実施例のＬＣ素子の出力側にバッファを接続した例を示す図である。
【図２８】各実施例のＬＣ素子の出力側にレベル変換回路を接続した例を示す図である。
【図２９】各実施例のＬＣ素子の入力側に保護回路を接続した例を示す図である。
【図３０】電極の形状を工夫した変形例を示す図である。
【図３１】電極の形状を工夫した変形例を示す図である。
【符号の説明】
１０ 電極
１２ ソース
１４ ドレイン
１６ アース電極
１８，２０ 入出力電極
２２ チャネル
２６ 絶縁層
３０ ｐ型シリコン（ｐ−Ｓｉ）基板
【産業上の利用分野】
本発明は、半導体装置等に組み込まれて、あるいは単体で所定の周波数帯域を減衰させることができるＬＣ素子，半導体装置に関する。
【０００２】
【従来の技術】
近年の電子技術の発達に伴い、電子回路は各種分野において幅広く用いられており、従ってこれら各電子回路を外部からの影響を受けることなく安定して確実に動作させることが望まれる。
【０００３】
しかし、このような電子回路には、直接あるいは間接的に外部からノイズが侵入する。このため、電子回路を使用した各種電子機器に誤動作が引き起こされる場合が少なくないという問題がある。
【０００４】
特に、電子回路は、直流電源としてスイッチングレギュレータを用いる場合が多い。従って、スイッチング等の過渡電流により、または使用するデジタルＩＣのスイッチング動作に起因する負荷変動により、スイッチングレギュレータの電源ラインには各種の周波数成分を持った大きなノイズが発生することが多い。そして、これらのノイズは、同じ機器内の他の回路へ電源ラインを介して、または輻射により伝搬され誤動作やＳ／Ｎ比の低下等の悪影響を及ぼし、さらに近くで使用中の他の電子機器の誤動作を引き起こすことがある。
【０００５】
このようなノイズを除去するため、一般に電子回路では各種のノイズフィルタが用いられている。特に、近年では各種構成の電子機器を多数使用しているため、ノイズに対する規制もますます激しくなっており、このため発生するノイズを確実に除去することができる小型でしかも高性能なノイズフィルタとして機能するＬＣ素子の開発が望まれる。
【０００６】
このようなＬＣ素子の１つとして、特開平３−２５９６０８号公報に開示されたＬＣノイズフィルタが知られている。このＬＣノイズフィルタは、Ｌ成分とＣ成分とが分布定数的に存在するものであり、集中定数タイプのＬＣノイズフィルタに比べて比較的広い帯域にわたって良好な減衰特性を得ることができるというものである。
【０００７】
【発明が解決しようとする課題】
ところで、上述したＬＣノイズフィルタは、絶縁シートの一方の面にキャパシタ用導電体を、他方の面にインダクタ用導電体をそれぞれ形成した後に、この絶縁シートを折りたたむことにより製造されるものであり、絶縁シートの折り返し等の工程が必要なため製造工程が複雑になるという問題点があった。
【０００８】
また、このＬＣノイズフィルタをＩＣやＬＳＩの電源ラインあるいは信号ラインに直接挿入して使用する場合には、ＬＣノイズフィルタとＩＣ等とを配線しなければならず、部品組み付けの手間がかかるという問題点があった。
【０００９】
さらに、このＬＣノイズフィルタは部品単体として形成されるため、ＩＣやＬＳＩの回路に含ませて、すなわちＩＣやＬＳＩ等の内部配線間に挿入することがほとんど不可能であるという問題があった。
【００１０】
そこで、本発明はこのような点に鑑みて創作されたものであり、その目的は、ＭＯＳ製造技術を用いることにより簡単に製造することができ、後工程における部品の組み付け作業を省略することができ、しかもＩＣやＬＳＩの一部として形成することが可能なＬＣ素子，半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
（１）上述した課題を解決するために、本発明のＬＣ素子は、
半導体基板上に形成され、ゲートとして機能する非スパイラル形状の電極と、
前記非スパイラル形状の電極と前記半導体基板との間に形成された絶縁層と、
前記半導体基板内にあって、前記非スパイラル形状の電極に対応して形成されるチャネルの両端付近に形成されたソースおよびドレインと、
を備え、前記非スパイラル形状の電極とこれに対応して形成される前記チャネルのそれぞれによって形成されるインダクタと、これらの間に形成されるキャパシタとが分布定数的に存在し、少なくとも前記チャネルを信号入出力路として用いることを特徴とする。
【００１２】
（２）本発明のＬＣ素子は、
半導体基板上に形成され、ゲートとして機能する非スパイラル形状の電極と、
前記非スパイラル形状の電極と前記半導体基板との間に形成された絶縁層と、
前記半導体基板内にあって、前記非スパイラル形状の電極に対応して形成されるチャネルの一方端付近に形成されたソースあるいはドレインと、
を備え、前記非スパイラル形状の電極とこれに対応して形成される前記チャネルのそれぞれによって形成されるインダクタと、これらの間に形成されるキャパシタとが分布定数的に存在し、前記非スパイラル形状の電極を信号入出力路として用いることを特徴とする。
【００１３】
（３）本発明のＬＣ素子は、（１）又は（２）のＬＣ素子において、前記電極の形状は、蛇行形状であることを特徴とする。
【００１４】
（４）本発明のＬＣ素子は、（１）又は（２）のＬＣ素子において、前記電極の形状は、波形形状であることを特徴とする。
【００１５】
（５）本発明のＬＣ素子は、（１）又は（２）のＬＣ素子において、前記電極の形状は、曲線形状であることを特徴とする。
【００１６】
（６）本発明のＬＣ素子は、（１）又は（２）のＬＣ素子において、前記電極の形状は、直線形状であることを特徴とする。
【００１７】
（７）本発明のＬＣ素子は、（１）〜（６）のいずれかのＬＣ素子において、
前記半導体基板表面であって前記非スパイラル形状の電極に対応する位置に、予めキャリアを注入することを特徴とする。
【００１８】
（８）本発明のＬＣ素子は、（１）〜（６）のいずれかのＬＣ素子において、
前記半導体基板表面であって前記チャネルが形成される位置の少なくとも一部に予めキャリアを注入するとともに、前記非スパイラル電極に対して前記チャネルの長さを長くあるいは短く設定することにより、前記非スパイラル電極と前記チャネルとを部分的に対応させることを特徴とする。
【００１９】
（９）本発明のＬＣ素子は、（１），（３）〜（８）のいずれかのＬＣ素子において、
前記非スパイラル形状の電極を複数に分割し、分割された複数の電極片のそれぞれの一部を電気的に接続することを特徴とする。
【００２０】
（１０）本発明のＬＣ素子は、（２）〜（８）のいずれかのＬＣ素子において、
前記チャネルが形成される位置の一部に予めキャリアを注入しておくことにより、前記非スパイラル形状の電極に対応して形成される前記チャネルを複数に分割し、分割されたそれぞれのチャネルの一方端付近に前記ソースあるいは前記ドレインを設け、これら複数のソースあるいはドレインを電気的に接続することを特徴とする。
【００２１】
（１１）本発明のＬＣ素子は、（１），（３）〜（８）のいずれかのＬＣ素子において、
前記チャネルの両端付近に形成された前記ソースおよび前記ドレインのそれぞれに電気的に接続された第１および第２の入出力電極と、
前記非スパイラル形状の電極の一方端付近に電気的に接続されたアース電極と、
を有し、前記第１および第２の入出力電極のいずれか一方から信号を入力し、他方から信号を出力するとともに、前記アース電極を固定電位の電源に接続あるいは接地することを特徴とする。
【００２２】
（１２）本発明のＬＣ素子は、（２）〜（８）のいずれかのＬＣ素子において、
前記非スパイラル形状の電極の両端付近に電気的に接続された第１および第２の入出力電極と、
前記チャネルの一方端付近に形成された前記ソースあるいは前記ドレインに電気的に接続されたアース電極と、
を有し、前記第１および第２の入出力電極のいずれか一方から信号を入力し、他方から信号を出力するとともに、前記アース電極を固定電位の電源に接続あるいは接地することを特徴とする。
【００２３】
（１３）本発明のＬＣ素子は、（１），（３）〜（８）のいずれかのＬＣ素子において、
前記非スパイラル形状の電極の両端付近に電気的に接続された第１および第２の入出力電極と、
前記チャネルの両端付近に形成された前記ソースおよび前記ドレインのそれぞれに電気的に接続された第３および第４の入出力電極と、
を有し、前記非スパイラル形状の電極とこれに対応して形成される前記チャネルとの両方を信号入出力路とするコモンモード型の素子として用いられることを特徴とする。
【００２４】
（１４）本発明のＬＣ素子は、（１）〜（１３）のいずれかのＬＣ素子において、
前記非スパイラル形状の電極に対して印加するゲート電圧を可変に設定することにより、少なくとも前記チャネルの抵抗値を可変に制御することを特徴とする。
【００２５】
（１５）本発明の半導体装置は、（１）〜（１４）のいずれかのＬＣ素子を基板の一部として形成し、前記非スパイラル形状の電極およびこれに対応して形成されたチャネルの少なくとも一方を信号ラインあるいは電源ラインに挿入して一体成形したことを特徴とする。
【００２６】
（１６）本発明のＬＣ素子は、（１）〜（１０）のいずれかのＬＣ素子において、
全表面に化学液相法により絶縁膜を形成し、この絶縁膜の一部をエッチングあるいはレーザ光照射によって除去して孔をあけ、その孔を半田で表面に盛り上がる程度に封じることにより端子付けを行うことを特徴とする。
【００２７】
（１７）本発明の半導体装置は、（１），（３）〜（９），（１１），（１３）のいずれかのＬＣ素子の前記ソースおよび前記ドレインのいずれか一方に、前記チャネルを介して出力される信号を増幅するバッファを接続したことを特徴とする。
【００２８】
（１８）本発明の半導体装置は、（１），（３）〜（９），（１１），（１３）のいずれかのＬＣ素子の前記ソースおよび前記ドレインのいずれか一方に、前記チャネルを介して出力される信号の電圧レベルを変更するレベル変換回路を接続したことを特徴とする。
【００２９】
（１９）本発明のＬＣ素子は、（１）〜（１３）のいずれかのＬＣ素子において、
前記非スパイラル形状の電極に過電圧を動作電源ライン側あるいはアース側にバイパスさせる保護回路を設けたことを特徴とする。
【００３０】
（２０）本発明のＬＣ素子の製造方法は、
半導体基板に部分的に不純物を注入することによりソースとドレインを形成する第１の工程と、
前記半導体基板上の全面あるいは部分的に絶縁層を形成する第２の工程と、
前記絶縁層のさらに表面に前記ソースと前記ドレインを結ぶように非スパイラル形状の電極を形成する第３の工程と、
前記ソース，ドレインと前記非スパイラル形状の電極のそれぞれに電気的に接続される配線層を形成する第４の工程と、
を含むことを特徴とする。
【００３１】
（２１）本発明のＬＣ素子の製造方法は、半導体基板に部分的に不純物を注入することによりソースあるいはドレインを形成する第１の工程と、
前記半導体基板上の全面あるいは部分的に絶縁層を形成する第２の工程と、
前記絶縁層のさらに表面に前記ソースあるいは前記ドレインの近傍に一方端が位置するように非スパイラル形状の電極を形成する第３の工程と、
前記ソースあるいはドレインと前記非スパイラル形状の電極のそれぞれに電気的に接続される配線層を形成する第４の工程と、
を含むことを特徴とする。
【００３２】
【作用】
（１）の発明のＬＣ素子では、半導体基板の一方の面側に非スパイラル形状の電極が形成されており、この電極と半導体基板との間には絶縁層が形成されている。従って、非スパイラル形状の電極と絶縁層と半導体基板とからなるＭＯＳ構造となっている。
【００３３】
一般には、導体を渦巻き形状に形成することによりインダクタとして機能するが、その導体の形状を工夫することにより、あるいは使用する周波数帯域によっては導体を渦巻き形状以外の形状とした場合でもインダクタとして機能するようになる。
【００３４】
従って、本発明においては、ゲートとして機能する非スパイラル形状の電極とこれに対応して形成されるチャネルとがそれぞれインダクタとして機能することになる。また、非スパイラル形状の電極とこれに対応して形成されるチャネルとの間には絶縁層が介在しており、これらによってキャパシタが形成される。しかも、このキャパシタは非スパイラル形状の電極およびチャネルの全長にわたって分布定数的に形成されている。このため、上述したチャネルの一方端に形成されたソースに入力された信号は、分布定数的に存在するインダクタおよびキャパシタを介して伝搬される際に、広い帯域にわたり良好な減衰特性が得られる。
【００３５】
特に、（１）の発明のＬＣ素子は、半導体基板にソースおよびドレインを形成するとともに、さらにその表面に絶縁層と非スパイラル形状の電極を形成することにより製造することができ、製造が非常に容易となる。また、このＬＣ素子は、半導体基板上に形成されるため、ＩＣやＬＳＩの一部として形成することも可能であり、このような部品の一部として形成した場合には、後工程における部品の組み付け作業を省略することができる。
【００３６】
また、（２）の発明のＬＣ素子では、上述したＬＣ素子がチャネルを信号入出力路として使用していたのに対し、非スパイラル形状の電極を信号入出力路として使用したものであり、チャネルを介して信号を伝搬しないためソースあるいはドレインのいずれか一方が省略されている。
【００３７】
従って、チャネルと非スパイラル形状の電極とがそれぞれインダクタとして機能するとともに、これらの間に分布定数的にキャパシタが形成される点は、上述した（１）の発明のＬＣ素子と同じであり、広い帯域にわたって良好な減衰特性を有するとともに、製造容易および基板の一部として形成することが可能となる。
【００３８】
また、（３）〜（６）の発明のＬＣ素子は、上述した非スパイラル形状を具体的に蛇行形状，波形形状，曲線形状，直線形状に特定したものである。
【００３９】
すなわち、電極（および対応するチャネル）を蛇行形状あるいは波形形状とした場合には、各凹凸部の１つ１つが約１／２ターンのコイルとなってこれらが直列接続されるため、全体として所定のインダクタンスを有することになる。特に、蛇行形状とすることにより、隣接する電極を接近させることができるため、スペースの有効利用を図ることができる。また、使用する周波数帯域を高周波領域に限った場合には、電極を曲線形状あるいは直線形状とした場合にも所定のインダクタンスを有することになり、電極を蛇行形状等に形成した場合と同様の動作を行わせることができる。
【００４０】
また、（７）の発明のＬＣ素子では、非スパイラル形状の電極に対応する位置に予めキャリアを注入することにより、デプレション型の素子として形成したものである。この場合には、ＬＣ素子の特性そのものは変えずに、非スパイラル形状の電極に電圧（ゲート電圧）を印加しない状態でチャネルを形成し、あるいは印加するゲート電圧とチャネル幅等との関係を変更することができる。
【００４１】
また、（８）の発明のＬＣ素子では、非スパイラル形状の電極とチャネルのいずれか一方を短く形成しており、この場合であっても同様に、長さが異なる非スパイラル形状の電極とチャネルのそれぞれはインダクタとして機能し、これらの間には絶縁層を挟んで形成されるキャパシタが分布定数的に存在する。したがって、このＬＣ素子は広い帯域にわたって良好な減衰特性を有するとともに、製造が容易であり基板の一部として形成することが可能であるという効果がある。
【００４２】
但し、半導体基板の全面を同一状態に形成した場合には、非スパイラル形状の電極の全長に対応してチャネルが形成されてしまうため、このチャネルの一部に予めキャリアを注入しておいて（あるいはエッチング等により断絶層形成しておいて）チャネルを短くする必要がある。
【００４３】
また、（９）の発明のＬＣ素子では、非スパイラル形状の電極を複数の電極片に分割するとともにこれらの一部を電気的に接続して使用する。この場合には、各分割片の自己インダクタンスが小さくなり、これら各分割片の自己インダクタンスの影響が少ない分布定数型のＬＣ素子を形成することができる。
【００４４】
また、（１０）の発明のＬＣ素子では、非スパイラル形状の電極に対応して形成されるチャネルを複数に分割するとともに、分割されたそれぞれのチャネルの一方端付近のソースあるいはドレインを電気的に接続して使用する。従って、（９）の発明のＬＣ素子と同様に、各分割チャネルの自己インダクタンスが小さくなり、これによる影響が少ない分布定数型のＬＣ素子となる。
【００４５】
また、（１１）の発明のＬＣ素子では、非スパイラル形状の電極に対応して形成されるチャネルの両端付近のソースおよびドレインに接続される第１および第２の入出力電極を設けるとともに、非スパイラル形状の電極の一方端近傍にアース電極を設けることにより、チャネルが信号入出力路として使用される３端子型のＬＣ素子を容易に形成することができる。
【００４６】
また、（１２）の発明のＬＣ素子は、（１１）の発明のＬＣ素子において入出力電極とアース電極とを入れ替えたものである。すなわち、非スパイラル形状の電極の両端付近に第１および第２の入出力電極を設けるとともに、チャネルの一方端に形成されたソースあるいはドレインに接続されたアース電極を設けることにより、非スパイラル形状の電極が信号入出力路として使用される３端子型のＬＣ素子を容易に成形することができる。
【００４７】
また、（１３）の発明のＬＣ素子では、非スパイラル形状の電極の両端付近に第１および第２の入出力電極を設けるとともに、この非スパイラル形状の電極に対応するチャネルの両端付近に形成されたソースおよびドレインに第３および第４の入出力電極を設けることにより、４端子コモンモード型のＬＣ素子を容易に形成することができる。
【００４８】
また、（１４）の発明のＬＣ素子では、非スパイラル形状の電極に印加するゲート電圧を可変に設定することにより、この非スパイラル形状の電極に対応して形成されるチャネルの幅、すなわちチャネルの抵抗値が変化する。したがって、ゲート電圧を変えることにより、全体としての減衰特性、すなわち周波数特性を必要に応じて可変に制御することができる。
【００４９】
また、（１５）の発明の半導体装置では、上述した各発明のＬＣ素子を基板の一部に、信号ラインあるいは電源ラインに挿入するように形成している。これにより、半導体基板上の他の部品と一体的に製造することができ、製造が容易になるとともに後工程における部品の組み付け作業が不要となる。
【００５０】
また、（１６）の発明のＬＣ素子は、上述した（１）〜（１０）の発明のいずれかのＬＣ素子を、半導体基板上に形成した後に化学液相法により全表面に絶縁膜を形成する。その後、この絶縁膜の一部にエッチングやレーザ光照射により孔をあけ、この孔に半田を盛ることにより端子付けが行われる。したがって、表面実装型のＬＣ素子を簡単に製造することができ、表面実装型とすることによりこのＬＣ素子の組み付け作業も容易となる。
【００５１】
また、（１７）の発明の半導体装置では、上述したＬＣ素子のチャネルを介して出力される信号を増幅するバッファが接続されており、アルミニウム等の金属材料に比べて抵抗値が大きいチャネルを介することにより電圧レベルが減衰した信号を、ＳＮ比が良好な元の信号に復元することが可能となる。
【００５２】
また、（１８）の発明の半導体装置では、上述したバッファの変わりにレベル変換回路が接続されている。このレベル変換回路を接続することにより、チャネルを介して減衰した信号レベルを復元するとともに、所定のレベルの変換あるいはレベル補正を行なうことが可能となる。
【００５３】
また、（１９）の発明の半導体装置では、非スパイラル形状の電極に保護回路が接続されており、この非スパイラル形状の電極に対して過電圧が印加されると、動作電源ライン側あるいはアース側にバイパス電流が流れ、非スパイラル形状の電極と半導体基板との間の絶縁破壊を防止することができる。
【００５４】
また、（２０）および（２１）の発明のＬＣ素子の製造方法は、上述した各ＬＣ素子を半導体製造技術を適用して製造するための方法である。すなわち、第１の工程において半導体基板にソース，ドレインの両方を、あるいはいずれか一方を形成し、次に第２の工程において半導体基板表面に絶縁層を、第３の工程において非スパイラル形状の電極をそれぞれ形成する。そして、第４の工程において入出力電極等を含む配線層が形成されて上述したＬＣ素子が完成する。
【００５５】
このように、上述したＬＣ素子は、一般的な半導体製造技術（特にＭＯＳ製造技術）を応用することにより製造することができ、小型化あるいは低コスト化が可能であるとともに、複数個同時に大量生産することも可能となる。
【００５６】
【実施例】
以下、本発明を適用した一実施例のＬＣ素子について、図面を参照しながら具体的に説明する。
【００５７】
第１実施例
図１は、本発明を適用した第１実施例のＬＣ素子の平面図である。また、図２は図１のＡ−Ａ線拡大断面図、図３は図１のＢ−Ｂ線拡大断面図である。
【００５８】
これらの図に示すように、本実施例のＬＣ素子１００は、半導体基板であるｐ型シリコン基板（ｐ−Ｓｉ基板）３０の表面付近の隔たった位置に形成されたソース１２とドレイン１４の間をゲートとして機能する蛇行形状の電極１０に対する電圧の印加によって形成されるチャネル２２によって接続することにより形成されている。
【００５９】
上述したソース１２およびドレイン１４は、ｐ−Ｓｉ基板３０を反転させたｎ+ 領域の拡散領域として形成される。例えば、Ａｓ+ イオンを熱拡散あるいはイオン打ち込みにより注入することにより、不純物濃度を高めることにより形成される。
【００６０】
また、ゲートとして機能する電極１０は、蛇行形状の一方の端部がソース１２の一部に、他方の端部がドレイン１４の一部にオーバラップするように、ｐ−Ｓｉ基板３０の表面に形成された絶縁層２６を挟んで形成されている。電極１０は、例えばアルミニウム膜を形成することによって、あるいは拡散またはイオン注入でＰを多量にドープすることにより形成する。
【００６１】
また、絶縁層２６は、ｐ−Ｓｉ基板３０の表面において、このｐ−Ｓｉ基板３０と電極１０とを絶縁するためのものである。ｐ−Ｓｉ基板３０の全表面（あるいは少なくとも電極１０に対応する部分）がこの絶縁層２６によって覆われており、さらにこの絶縁層２６の表面に上述した電極１０が形成される。この絶縁層２６は、例えばＰを添加したＳｉＯ２（Ｐ−ガラス）によって形成されている。
【００６２】
また、上述した電極１０，ソース１２，ドレイン１４のそれぞれには、図１〜図３に示すように、アース電極１６及び入出力電極１８，２０が接続されている。すなわち、電極１０に対するアース電極１６の取り付けは、図１に示すように、薄いゲート膜を傷付けないように能動領域の外側で行われる。また、ソース１２への入出力電極１８の取り付け、及びドレイン１４への入出力電極２０の取り付けは、図２に示すように、ソース１２及びドレイン１４の一部を露出させた後に、アルミニウムなどの金属膜を付けることにより行われる。
【００６３】
上述した構造を有する本実施例ＬＣ素子は、ｎチャネルエンハンスメント型の構造を有しているものとすれば、電極１０に正の電圧が印加されたときに初めてｎ型のチャネル２２が形成されることになる。そして、このチャネル２２と上述した電極１０のそれぞれが蛇行形状のインダクタ用導体として機能するとともに、これらチャネル２２および電極１０の間には分布定数的にキャパシタが形成される。
【００６４】
図４は、蛇行形状のインダクタの原理を示す図である。凹凸状に屈曲した蛇行形状を有する電極１０あるいはチャネル２２に一方向の電流を流した場合には、隣接する凹凸部分で向きが反対となるような磁束が交互に発生し、あたかも１／２ターンのコイルが直列に接続された状態になる。実際に、蛇行形状の電極と渦巻き形状の電極とを比較すると、電極の幅および隣接する電極の間隔を同一にしたときには、同じ面積に形成することができる電極の長さは、蛇行形状の電極の方が渦巻き形状の電極よりも長くなり、インダクタンスの値はあまり差がないことが確認されている。
【００６５】
また、渦巻き形状の電極にした場合には、電極の両端部の内の一方が中心部に位置し、他方が周辺部に位置するのに対し、蛇行形状の電極では電極の両端部が周辺部に位置するので、端子を設けたり他の回路素子と接続する際に好都合である。
【００６６】
図５（Ａ），（Ｂ）は、チャネルが形成される状態を示す断面図である。電極１０に対して、すなわち電極１０に接続されたアース電極１６に正のゲート電圧が印加されていない状態では、同図（Ａ）に示すようにｐ−Ｓｉ基板３０の表面にはチャネル２２が現れない。したがって、この状態では図１に示したソース１２とドレイン１４とが絶縁された状態にある。
【００６７】
ところが、電極１０に対して正のゲート電圧を印加すると、図５（Ｂ）に示すように、電極１０に対応するｐ−Ｓｉ基板３０の表面付近にｎ領域からなるチャネル２２が出現する。このチャネル２２は、電極１０の全長にわたって形成されるため、電極１０とチャネル２２との間には分布定数的にキャパシタが形成されることになる。
【００６８】
図６は、本実施例のＬＣ素子１００の断面構造であり、電極１０の蛇行方向に沿った断面が示されている。同図に示すように、電極１０に平行にチャネル２２が形成され、このチャネル２２によってソース１２とドレイン１４とが導通状態になる。例えば、エンハンスメント型の場合は、電極１０にゲート電圧を印加した状態で初めてこのチャネル２２が形成されてソース１２とドレイン１４とが導通状態となるが、電極１０に印加するゲート電圧を変えることによりチャネル２２の幅および深さが変わるため、ソース１２とドレイン１４との間の抵抗値を変化させることができる。
【００６９】
図７は、第１実施例のＬＣ素子の等価回路を示す図である。同図（Ａ）に示す等価回路は、入出力電極１８，２０のそれぞれを入出力端子に接続すると共に、アース電極１６を接地した場合が示されており、３端子型ＬＣノイズフィルタとして機能するものである。
【００７０】
この場合には、アース電極１６が接地されているため、入出力電極１８，２０に入出力する信号の電圧レベルおよびｐ−Ｓｉ基板３０のサブストレート側に印加する電圧レベルを負に保つ必要がある。このようにすれば、相対的に電極１０の電位が高くなり、電極１０に対応する位置にチャネル２２が形成されるようになる。
【００７１】
なお、後述するように、チャネル２２が形成される位置に予めｎ型のキャリアを注入しておくデプレション型構造とすることにより、入出力電極１８，２０に入出力される信号の電圧レベルが正であってもチャネル２２が形成されるようにすることもできる。
【００７２】
このような等価回路を有する本実施例のＬＣ素子１００は、信号入出力路となるチャネル２２がインダクタンスＬ１を有するインダクタ導体として機能するとともに、電極１０がインダクタンスＬ２を有するインダクタ導体として機能する。また、これら２つのインダクタ導体間には所定のキャパシタンスＣを有するキャパシタが分布定数的に形成される。したがって、このＬＣ素子１００は従来の集中定数型の素子にはない優れた減衰特性を発揮することができ、入出力電極１８，２０のいずれか一方から入力された信号からは所定の周波数成分のみが除去され他方から出力されるようになる。
【００７３】
また、図７（Ｂ）は、アース電極１６に対して可変のコントロール用電圧Ｖｃを印加する場合の等価回路を示すものである。アース電極１６に印加するコントロール電圧Ｖｃを変えることにより、チャネル２２の深さが変わるためチャネル２２の移動度が変わって、結果的にキャパシタ用導体の抵抗値を任意に変化させることができる。
【００７４】
これにより、チャネル２２と電極１０との間に形成されるキャパシタンスＣも影響を受け、全体として減衰特性が変化することになる。換言すれば、このコントロール用電圧Ｖｃを変化させることにより、本実施例のＬＣ素子１００の特性をある範囲で任意に変化させることができる。
【００７５】
なお、上述したＬＣ素子１００は、ソース１２とドレイン１４の間にｎチャネルを形成する場合を説明したが、この場合は、キャリアとして電子が使用されるため移動度が大きく、チャネル２２の抵抗が小さくなる。これに対し、ｎ−Ｓｉ基板上にｐチャネルを形成することにより、上述したＬＣ素子１００を形成するようにしてもよい。この場合は、キャリアとしてホールが用いられるため、チャネル２２の抵抗が比較的大きくなり、上述したｎチャネルの場合と比較すると異なる特性を有することになる。
【００７６】
図８は、蛇行形状の電極１０に印加するゲート電圧（コントロール電圧Ｖｃ）を変化させてチャネル２２の深さ等を変えた場合のチャネル抵抗Ｒを説明するための図である。同図（Ａ）は、実際には蛇行形状の電極１０を直線形状と仮定した場合の平面図であり、同図（Ｂ）は、そのＡ−Ａ断面図である。
【００７７】
同図において、Ｗはゲート幅であり、Ｘはチャネルの深さである。このように、幅Ｗの電極１０によってチャネル２２が形成されると、この形成されたチャネル幅は（Ｗ＋２Ｘ）となる。したがって、チャネル２２のソース１２及びドレイン１４間の抵抗Ｒは、
Ｒ＝ρＬ／（Ｗ＋２Ｘ）
で計算することができる。ここで、ρはチャネル２２の単位面積当たりの抵抗であり、上述した式はチャネル抵抗Ｒがチャネルの長さＬに比例し、チャネル幅（Ｗ＋２Ｘ）に反比例していることを示す。
【００７８】
次に、本実施例のＬＣ素子１００の製造工程について説明する。
【００７９】
図９は、本実施例のＬＣ素子１００の製造工程を示す図であり、一例としてエンハンスメント型のＬＣ素子１００の場合が示されている。なお、同図は電極１０の蛇行方向に断面をとったものである。
【００８０】
（1）酸化膜の形成：
まず最初に、ｐ−Ｓｉ基板３０の表面を熱酸化することにより、二酸化シリコンＳｉＯ２を形成する（同図（Ａ））。
【００８１】
（2)ソース・ドレインの窓開け：
次に、ｐ−Ｓｉ基板３０表面の酸化膜に対してフォトエッチングを行うことにより、ソース１２及びドレイン１４に対応する部分の窓開けを行う（同図（Ｂ））。
【００８２】
（3）ソース・ドレインの形成：
次に、窓開けした部分からｎ型不純物を注入することによりソース１２及びドレイン１４を形成する（同図（Ｃ））。例えば、ｎ型不純物としてＡｓ＋が用いられ、この不純物が熱拡散によって注入される。また、このｎ型不純物をイオン打ち込みにより注入する場合には、上述した（2）における窓開けは不要となる。
【００８３】
（4)ゲート領域の除去：
次に、電極１０を形成したい部分の酸化膜を除去することにより、ゲート領域の開口部を形成する（同図（Ｄ））。本実施例のＬＣ素子１００の場合は、電極１０を蛇行形状に形成する必要があるため、このゲート領域開口部の形成も蛇行形状になるように行われる。このようにして電極１０に対応する部分のみｐ−Ｓｉ基板３０が露出することになる。
【００８４】
（5)ゲート酸化膜の形成：
次に、このようにして部分的に露出したｐ−Ｓｉ基板３０に対して新しい酸化膜、すなわち絶縁層２６の形成を行う（同図（Ｅ））。
【００８５】
（6)ゲート及び電極の形成：
次に、例えばアルミニウムを蒸着することにより、ゲートとして機能する電極１０を形成するとともに、ソース１２に接続される入出力電極１８及びドレイン１４に接続される入出力電極２０のそれぞれを形成する（同図（Ｆ））。
【００８６】
（7)絶縁層の形成：
最後に、全面にＰ−ガラスを付着させた後、加熱して平滑な表面を形成する（同図（Ｇ））。
【００８７】
このようにしてＬＣ素子１００を製造する工程は、基本的には通常のＭＯＳ−ＦＥＴを製造する工程と類似しており、電極１０の形状等が異なるのみであるといえる。したがって、一般のＭＯＳ−ＦＥＴやバイポーラトランジストと同一基板上に形成することが可能であり、ＩＣやＬＳＩの一部として形成することができる。しかも、ＩＣやＬＩＳの一部として形成した場合には、後工程における部品の組み付け作業を省略することができる。
【００８８】
このように、本実施例のＬＣ素子１００は、蛇行形状の電極１０とこれに対応して形成されるチャネル２２とのそれぞれがインダクタを形成するとともに、これら電極１０とチャネル２２との間には分布定数的にキャパシタが形成される。
【００８９】
したがって、電極１０の一方端に設けられたアース電極１６を接地あるいは固定電位に接続するとともに、チャネル２２を信号の入出力路として用いた場合には、入力された信号に対して広い帯域で良好な減衰特性を有するＬＣ素子となる。
【００９０】
また、上述したようにこのＬＣ素子１００は、一般のＭＯＳ−ＦＥＴ等の製造技術を応用して製造することができるため、製造が容易であり小型化等にも適している。また、半導体基板の一部としてＬＣ素子を製造した場合には、他の部品との配線も同時に行うことができ、後工程における組み付け作業等が不要となる。
【００９１】
また、本実施例のＬＣ素子１００は、電極１０に印加するゲート電圧（コントロール電圧Ｖｃ）を変えることにより、チャネル２２の抵抗値を可変に制御することができ、ＬＣ素子１００の特性をある範囲で調整あるいは変更することができる。
【００９２】
なお、上述した第１実施例は、蛇行形状の電極１０に対応して形成されるチャネル２２を信号の入出力路として用いたが、チャネル２２と電極１０の機能を入れ替えるようにしてもよい。すなわち、図１０に示すように、電極１０の両端に入出力電極１８，２０を接続することによりこの電極１０を信号の入出力路として用いるとともに、チャネル２２の一方端に形成されたソース１２（あるいはドレイン１４）にアース電極１６を接続し、このアース電極１６を接地あるいは固定電位に接続する。
【００９３】
但し、この場合にはソース１６あるいはドレイン１４のいずれか一方にアース電極１６を接続することになるため、他方を省略することができる。また、チャネル２２はソース１２あるいはドレイン１４に対して電極１０側の電位が相対的に高い場合に形成されるため、チャネル２２の抵抗値が所望の値となるようにソース１２（あるいはドレイン１４）に印加される電圧と電極１０に入出力される信号の平均電圧レベルとを決定する必要がある。
【００９４】
また、上述した第１実施例は、電極１０に印加する電圧レベルをソース１２等に比べて相対的に高くしたときにチャネル２２が形成されるエンハンスメント型のＬＣ素子１００について説明したが、デプレション型とすることもできる。すなわち、図１等に示したチャネル２２の領域に予めキャリア（ｎ型不純物）を注入することによりｎチャネルを形成しておく。これにより、ゲート電圧をソース１２等に印加する電圧よりも相対的に高くすることなくチャネル２２を形成することができ、あるいは印加するゲート電圧とチャネル幅等との関係を変えることができる。また、注入するキャリアは電極１０に沿った一部の領域のみに注入してもよい。このようにデプレション型とすることができる点は、後述する各実施例についても同様である。
【００９５】
第２実施例
次に、本発明の第２実施例のＬＣ素子について、図面を参照しながら具体的に説明する。
【００９６】
上述した第１実施例のＬＣ素子１００は、蛇行形状の電極１０とこれに対応して形成されるチャネル２２とがほぼ全長にわたって平行に、すなわちほぼ同一の長さに形成されたものであるが、本実施例のＬＣ素子２００は、図１に示した電極１０を約半分削除するとともに、この削除した部分に対応するｐ−Ｓｉ基板３０の表面にキャリアを注入した点に特徴がある。
【００９７】
図１１は、第２実施例のＬＣ素子２００の平面図である。図１１に示すように、電極１０の一部を省略した場合であっても、短くなった電極１０により一方のインダクタが、チャネル２２により他方のインダクタが、これら電極１０とチャネル２２とによりキャパシタが分布定数的に形成されるため、図１に示した第１実施例のＬＣ素子１００と同様に良好な減衰特性を有することになる。
【００９８】
図１２は、本実施例のＬＣ素子２００の等価回路を示す図である。同図に示すように、電極１０の凹凸数が少なくなった分だけインダクタンスＬ３も小さくなり、これに対応して分布定数的に存在するキャパシタンスＣ１も小さくなる。
【００９９】
また、アース電極１６に印加するゲート電圧を変えることにより、より具体的にはアース電極１６と入出力電極１８，２０との相対的電位差を変えることにより、電極１０に対応して形成されるチャネル２２の抵抗値も変化し、ＬＣ素子２００の減衰特性を可変に制御できる点は上述した第１実施例のＬＣ素子１００と同様である。
【０１００】
このように、本実施例のＬＣ素子２００は、電極１０とこれに対応して形成されるチャネル２２とによりインダクタとキャパシタが分布定数的に形成され、良好な減衰特性をもった素子として機能することになる。
【０１０１】
また、ＬＣ素子２００を半導体製造技術を利用して製造できる点や、ＬＳＩ等の一部として形成することができるとともに、この場合には後工程における配線処理を省略できる点、ゲート電圧を変えることにより減衰特性を変更できる点等については上述した第１実施例のＬＣ素子１００と同じである。
【０１０２】
なお、本実施例のＬＣ素子２００は、チャネル２２を信号の入出力路として用いたが、電極１０を信号の入出力路として用い、チャネル２２側を接地あるいは固定電位に接続するようにしてもよい。特にこの場合は、図１に示した電極１０の一部に対応するようにチャネル２２を形成する必要があり、例えば同図のチャネル２２の一部に対応する位置にｐ型不純物を多量に注入しておいて、チャネル２２が部分的に形成された際にもこのｐ型不純物を多量に注入した部分でチャネル２２が分断されるように、あるいはｐ型不純物を多量に注入した部分（図１０におけるチャネル２２の右側半分に相当する部分）ではチャネル２２が全く形成されないようにする必要がある。
【０１０３】
第３実施例
次に、本発明の第３実施例のＬＣ素子について、図面を参照しながら具体的に説明する。
【０１０４】
上述した第１実施例のＬＣ素子１００および第２実施例のＬＣ素子２００は、３端子のノーマルモード型素子として機能するものであるが、本実施例のＬＣ素子３００は、４端子のコモンモード型素子として機能するよう形成されている点に特徴がある。
【０１０５】
図１３は、第２実施例のＬＣ素子の平面図である。同図に示すように、第３実施例のＬＣ素子３００は、蛇行形状の電極１０の両端に入出力電極３６，３８が接続されており、この点が図１に示したＬＣ素子１００と異なっている。
【０１０６】
図１４は、第３実施例のＬＣ素子の等価回路を示す図である。同図に示すように、２つの入出力電極１８，２０の間にソース１２およびドレイン１４を介して形成されたチャネル２２がインダクタンスＬ１を有するインダクタとして機能するとともに、２つの入出力電極３６，３８間に形成された電極１０がインダクタンスＬ２を有するインダクタとして機能する。しかも、これらチャネル２２と電極１０とがそれぞれ信号の入出力路として使用されるとともに、これらの間には第１実施例のＬＣ素子１００と同様にキャパシタンスＣを有するキャパシタが分布定数的に形成される。
【０１０７】
このように、本実施例のＬＣ素子３００は、電極１０に対応して形成されるチャネル２２のみならずこの電極１０の両端にも２つの入出力電極３６，３８を設けることにより、良好な減衰特性をもった４端子コモンモード型素子として機能することができる。また、入出力電極１８，２０と入出力電極３６，３８との相対的電位差を変えることにより、チャネル２２の抵抗値を変えることができ、ＬＣ素子３００の減衰特性をある範囲で可変に制御することができる。
【０１０８】
また、このＬＣ素子３００をＭＯＳ製造技術を利用して製造することができる点、ＬＳＩ等の一部として形成することができるとともにこの場合には後工程における配線処理を省略することができる点等については上述した第１実施例のＬＣ素子１００等と同じである。
【０１０９】
第４実施例
次に、本発明の第４実施例のＬＣ素子について、図面を参照しながら具体的に説明する。
【０１１０】
上述した各実施例のＬＣ素子１００，２００，３００のそれぞれは、蛇行形状の電極１０を１本の導体で形成していたが、本実施例のＬＣ素子４００はこの電極１０を複数の（例えば３本の）分割電極片１０−１，１０−２，１０−３に分割した点に特徴がある。
【０１１１】
図１５は、第４実施例のＬＣ素子の平面図である。同図に示すように、第４実施例のＬＣ素子４００は、図１に示したＬＣ素子１００に用いられている蛇行形状の電極１０を３本の分割電極片１０−１，１０−２，１０−３に置き換えた構造を有している。全体として蛇行形状を有するこれらの分割電極片１０−１〜１０−３のそれぞれにはアース電極１６が接続されており、３つのアース電極１６を接地することにより、各分割電極片１０−１〜１０−３のそれぞれによって形成されるインダクタの一部が接地される。あるいは３つのアース電極１６を固定電位の電源に接続することにより、各分割電極片１０−１〜１０−３のそれぞれによって形成されるインダクタの一部がこの固定電位となる。
【０１１２】
なお、電極１０を３分割してあるので各分割電極片間には隙間ができることになり、このままではチャネル２２が分断されるおそれがある。そのため、本実施例では、この各分割電極片間の隙間部分に対応するｐ−Ｓｉ基板３０の表面にｎ型不純物を注入した２つの拡散領域１３，１５が設けられており、これらの拡散領域１３，１５の存在により、３つの分割電極片１０−１〜１０−３の全長にわたって平行に１本の長いチャネル２２が形成されるようになっている。
【０１１３】
図１６は、第４実施例の型ＬＣ素子４００の等価回路を示す図である。同図に示すように、３本の分割電極片１０−１〜１０−３に対応して形成されるチャネル２２の全体がインダクタンスＬ１を有するインダクタとして機能するとともに、各分割電極片１０−１〜１０−３のそれぞれがインダクタンスＬ３，Ｌ４，Ｌ５を有するインダクタとして機能する。そして、チャネル２２と各分割電極片１０−１〜１０−３とがキャパシタンスＣ２，Ｃ３，Ｃ４を有するキャパシタとして機能し、しかもこれらのキャパシタが分布定数的に形成される。
【０１１４】
本実施例のＬＣ素子４００は、各分割電極片１０−１，１０−２，１０−３の自己インダクタンスＬ３，Ｌ４，Ｌ５が小さくなる。したがって、これらの自己インダクタンスによるＬＣ素子４００全体の特性への影響は小さくなり、チャネル２２が有するインダクタンスＬ１と分布定数的に形成されるキャパシタンスＣ２，Ｃ３，Ｃ４とによってＬＣ素子４００全体の特性がほぼ決定されることになる。
【０１１５】
また、アース電極１６と入出力電極１８，２０との相対的電位差を変えることによりＬＣ素子４００全体の特性を可変に制御できる点は上述した各実施例と同様である。
【０１１６】
なお、図１５に平面構造を示した本実施例のＬＣ素子４００は、チャネル２２を信号の入出力路として用いるとともに蛇行形状の電極１０を３分割したが、これとは反対に蛇行形状の電極１０側を複数に分割するようにしてもよい。この場合には、電極１０に電圧が印加された状態でチャネル２２側を電気的に複数に分割する必要があるため、蛇行形状を有するチャネル２２の一部に予めｐ型不純物を多量に注入しておいて、電極１０に電圧が印加されてもチャネル２２が部分的に分断されるようにすればよい。
【０１１７】
第５実施例
次に、本発明の第５実施例のＬＣ素子について、図面を参照しながら具体的に説明する。
【０１１８】
上述した各実施例のＬＣ素子１００等は、蛇行形状の電極１０あるいは複数の分割電極片１０−１〜１０−３を有していたが、本実施例のＬＣ素子５００は、これらの電極１０等を削除するとともに、ｐ−Ｓｉ基板３０の表面に蛇行形状となるようにキャリアを注入することによりチャネルを形成した点に特徴がある。
【０１１９】
図１７は、第５実施例のＬＣ素子５００の平面図である。同図に示すように、本実施例のＬＣ素子５００は、ｐ−Ｓｉ基板３０の表面付近の隔たった位置に形成されたソース１２とドレイン１４の間に蛇行形状にキャリア（ｎ型不純物）を注入してチャネル２２を形成している。
【０１２０】
このキャリアの注入は、例えばｐ−Ｓｉ基板３０の表面（蛇行形状の部分）にイオン打ち込み法によってＡｓ＋イオンを打ち込むことにより行われる。従って、本実施例のＬＣ素子５００においては、ゲートとして機能する電極１０がないにもかかわらずチャネル２２が形成されており、このチャネル２２がインダクタとして機能する。また、このチャネル２２はある有限の大きさを有してｐ−Ｓｉ基板３０上に形成されているため浮遊容量を有している。
【０１２１】
図１８は、第５実施例のＬＣ素子５００の等価回路を示す図である。同図に示すように、予めキャリアを注入して形成されたチャネル２２がインダクタンスＬ１を有するインダクタとして機能するとともに、このインダクタが有する浮遊容量Ｃ５が分布定数的に形成されている。
【０１２２】
このように、本実施例のＬＣ素子５００は、インダクタンスＬ１と浮遊容量Ｃ５とが分布定数的に存在するため、原理的には上述した各実施例の型ＬＣ素子１００等と同様の特性を有しており、良好な減衰特性を持った素子として機能することができる。
【０１２３】
また、このＬＣ素子５００は、ｐ−Ｓｉ基板３０上にイオン打ち込み法等によりキャリアを注入することにより製造することができ、これは上述した第４実施例までの各実施例と同様にＭＯＳの製造技術を利用して製造することができる。しかも、本実施例のＬＣ素子５００はＬＳＩ等の一部として形成することができるとともにこの場合には後工程における配線を省略することができる点等については上述した第１実施例等と同じである。
【０１２４】
第６実施例
次に、本発明の第６実施例のＬＣ素子について、図面を参照しながら具体的に説明する。
【０１２５】
一般に、導電体は渦巻き形状とすることにより所定のインダクタンスを有するインダクタ導体として機能する。また、上述したように電極１０やチャネル２２を蛇行形状とした場合であっても所定のインダクタンスを有するインダクタ導体として機能する。ところが、入力される信号の周波数帯域を高周波に限った場合には、渦巻き形状や蛇行形状以外の形状、極端な場合には直線形状であってもインダクタンス成分を有するインダクタ導体として機能する。本実施例のＬＣ素子は、このような点に着目して、電極１０等を蛇行形状以外の形状に形成した点に特徴がある。
【０１２６】
図１９〜２１のそれぞれは、ゲートとして機能する電極１０およびそれに対応して形成されるチャネル２２のそれぞれを直線形状とした本実施例のＬＣ素子の平面図である。
【０１２７】
図１９（Ａ）は上述した図１に対応しており、ゲートとして機能する電極１０の全長にわたってチャネル２２が形成された３端子型のＬＣ素子が示されている。同図に示したＬＣ素子は、エンハンスメント型あるいはデプレション型のいずれであってもよい。
【０１２８】
また、同図（Ｂ）は図１１に対応しており、チャネル２２の一部に対向するように電極１０が設けられており、電極１０に対向しないチャネル２２の他の部分には予めキャリアが注入されている。あるいはチャネル２２の全長にわたって予めキャリアを注入したデプレション型としてもよい。
【０１２９】
また、図２０（Ａ）は図１３に対応しており、直線形状の電極１０の両端に入出力電極３６，３８を形成してコモンモード型とした場合が示されている。図２０（Ｂ）は図１５に対応しており、分割された３本の分割電極片１０−１，１０−２，１０−３が設けられた場合が示されている。
【０１３０】
また、図２１は図１７に対応しており、ゲートとして機能する電極１０を削除するとともに浮遊容量を利用してＬＣ素子を構成した場合が示されている。
【０１３１】
図２２は、電極１０とチャネル２２を曲線形状あるいは波形形状とした場合のＬＣ素子の平面図である。同図（Ａ）は曲率半径の大きな曲線形状の場合が示されている。ソース１２とドレイン１４とを直線で結んだ位置に他の部品等を配置しなければならない場合には同図（Ａ）に示すように電極１０およびチャネル２２を曲線形状とすればよい。
【０１３２】
同図（Ｂ）は波形形状の場合が示されている。このＬＣ素子は、図１等に示した蛇行形状ほどではないが、電極１０等を直線形状あるいは曲率半径の大きな曲線形状とした場合に比べると大きなインダクタ成分を有することになる。
【０１３３】
図２３は、電極１０とチャネル２２を１周に満たない周回形状とした場合のＬＣ素子の平面図であり、図２４は電極１０とチャネル２２を１周に満たない周回形状とするとともにその端部に若干の折り返し部分を設けたＬＣ素子の平面図である。これらの図に示すように、電極１０およびチャネル２２をほぼ周回形状に形成することにより、小さなインダクタンスを有するＬＣ素子を形成することができる。また、図２４に示すように、電極１０およびチャネル２２の一方端（あるいは両端でもよい）を部分的に折り返すことにより電極１０等が発生する磁束を部分的に打ち消してインダクタンスを減らし、ＬＣ素子全体のインダクタンス、すなわち周波数特性を調整することができる。
【０１３４】
なお、上述した図２２〜図２４のそれぞれは、説明を簡単にするために、図１９（Ａ）に対応するＬＣ素子のみが示されているが、図１９（Ｂ），図２０（Ａ），（Ｂ），図２１のそれぞれに対応するタイプについても同様に考えることができる。
【０１３５】
このように、図１９〜図２４に示したＬＣ素子は、電極１０等を蛇行形状以外の形状としたものであり、上述した第１実施例〜第５実施例と同様に、良好な減衰特性をもったノイズフィルタとして機能することができる。また、電極１０を有するものについては、入出力電極１８，２０に対する電極１０の相対的電位を変えることによりチャネル２２の抵抗値も変わり、ＬＣ素子全体の特性を可変に制御することができる点も、上述した各実施例と同じである。
【０１３６】
このように、高周波帯域の信号に限った場合には、電極１０とチャネル２２（あるいはチャネル２２のみ）を渦巻き形状以外の任意形状とすることができることから、半導体基板上の空き領域を有効に使ってＬＣ素子を形成することができる。
【０１３７】
その他の実施例
次に、本発明のその他の実施例に係るＬＣ素子について、図面を参照しながら具体的に説明する。
【０１３８】
図２５は、化学液相法を用いて端子付けを行う場合の概略を示す図であり、図８と同じ位置の断面構造が示されている。
【０１３９】
このような断面構造を有する半導体基板を１個のＬＣ素子ごとに切り離した後に、個別に切り離されたチップ（素子）の全表面に化学液相法により絶縁膜としてシリコン酸化膜４０を形成する。その後、エッチングにより電極１０あるいは入出力電極１８，２０上のシリコン酸化膜４０を除去して孔をあけ、その孔を半田４２で表面に盛り上がる程度に封じることにより、突出した半田４２をプリント配線基板のランドと直接接触させることができる。したがって、表面実装する場合には好都合となる。
【０１４０】
なお、素子表面の保護膜に合成樹脂等の他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ光線を利用してもよい。また、図２５に示した例では半田４２の鉛直方向の高さに違いが生じるため、例えば電極１０の一方端に設けられたアース電極１６の端面を入出力電極１８，２０の端面と同じ高さにするとともに、これらの各端面上に上述した半田４２を盛るようにしてもよい。この場合には、突出した半田４２の高さもほぼ同一となるため、表面実装に際してさらに好都合である。
【０１４１】
図２６は、上述した各実施例のＬＣ素子を実際のＬＳＩ等の一部として形成する場合の説明図である。同図に示すように、半導体チップ４４上の各種信号あるいは電源のライン４６に上述した各実施例のＬＣ素子１００等を挿入する形で組み込む。特に、上述した各実施例のＬＣ素子は、半導体チップ４４上に各種回路を形成する工程において同時に製造することができるため、後工程における配線処理等が不要になるといった利点がある。
【０１４２】
次に、上述した各実施例のＬＣ素子を実際の回路の一部として使用する場合の一例について説明する。なお、以下に説明する各図面においては、第１実施例のＬＣ素子１００を用いた各種回路を示してあるが、同様に第２実施例以下の各実施例のＬＣ素子を用いる場合であってもよい。
【０１４３】
一般に、上述した各実施例のＬＣ素子においてインダクタを形成するチャネル２２は高抵抗を有し、しかもこのチャネル２２の全長が長いため、２つの入出力電極１８，２０間で信号レベルの減衰が生じる。そのため、実際に各実施例のＬＣ素子を回路の一部として使用する場合には、出力側に高入力インピーダンスのバッファを接続することにより実用的な構成となる。
【０１４４】
図２７は、出力側にバッファを接続した例を示す図である。同図（Ａ）は、バッファとしてＭＯＳ−ＦＥＴと抵抗からなるソースホロワ回路５０を用いた場合を示している。このソースホロワ回路５０を構成するＭＯＳ−ＦＥＴは上述した各実施例のＬＣ素子と同じＭＯＳ構造を有しているため、このソースホロワ回路５０を含めた全体をＬＣ素子として一体的に形成することができる。
【０１４５】
また、同図（Ｂ）は、バッファとして２つのバイポーラトランジスタと抵抗からなるエミッタホロワ回路５２を用いた場合を示している。各実施例のＬＣ素子とバイポーラトランジスタでは構造は若干異なるものの同一の半導体基板上に形成することが可能であるため、このエミッタホロワ回路５２を含めた全体をＬＣ素子として一体的に形成することができる。
【０１４６】
このように出力側にバッファを設けることにより、ＬＣ素子１００等のインダクタ部分（チャネル２２）によって減衰した信号レベルが増幅によって復元されて、ＳＮ比が良好な出力信号を得ることが可能になる。
【０１４７】
図２８は、出力側にレベル変換回路を接続した例を示す図である。同図（Ａ）は、レベル変換回路として２つのエミッタホロワ回路５４，５６を直列に接続した場合を示している。同図（Ｂ）は、レベル変換回路として２つのソースホロワ回路５８，６０を直列に接続した場合を示している。
【０１４８】
このように、出力側にレベル変換回路を接続することにより、ＬＣ素子１００等のインダクタ部分によって減衰した信号レベルが増幅されるとともに、所定のレベル変換あるいはレベル補正を容易に行うことができる。
【０１４９】
なお、これらのレベル変換回路をＬＣ素子と同一の基板に一体的に形成することができる点は、上述したバッファの場合と同じである。
【０１５０】
図２９は、上述した各実施例のＬＣ素子に入力保護回路を追加した場合の構成の一例を示す図である。ＭＯＳ構造を有する各実施例のＬＣ素子は、電極１０の一方端に設けられたアース電極１６等に静電気によって発生する高電圧が印加されると、電極１０とｐ−Ｓｉ基板３０との間に介在する絶縁層２６が破壊される。したがって、この静電気による絶縁層２６の破壊を防止するために保護回路が必要となる。
【０１５１】
同図に示す保護回路は、ともに複数のダイオードと抵抗とにより構成されており、電極１０に高電圧が印加されると、動作電源ライン側あるいは筐体アース側に電流がバイパスされるようになっている。特に同図（Ａ）の回路では数１００Ｖ、同図（Ｂ）の回路では１０００〜２０００Ｖの静電耐量があり、使用環境等に応じて使用する保護回路を適宜選択することができる。
【０１５２】
なお、本発明は上記各実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１５３】
例えば、上述した各実施例においては、ＬＣ素子１００等をＬＳＩ等の一部として形成できる点を効果としてあげたが、必ずしもＬＳＩ等の一部として形成する必要はなく、半導体基板上にＬＣ素子１００等を形成した後にアース電極１６及び入出力電極１８，２０のそれぞれに端子付けを行って、あるいは図２５に示したような化学液相法を利用して端子付けを行って、単体の素子として形成するようにしてもよい。この場合には、同一の半導体基板上に複数個のＬＣ素子１００を同時に形成し、その後半導体基板を切り離して各ＬＣ素子に端子付けを行うようにすれば、容易に大量生産が可能となる。
【０１５４】
また、上述した各実施例においては、電極１０の一方の端部にアース電極１６を設けるようにしたが、必ずしも最端部に設ける必要はなく、周波数特性を検討した後に必要に応じてその取り付け位置をずらすようにしてもよい。
【０１５５】
また、上述した第１実施例〜第５実施例の各ＬＣ素子は、電極１０の両端近傍であって隔たった位置にソース１２およびドレイン１４を配置するようにしたが、電極１０の形状を工夫してソース１２とドレイン１４とを接近した位置に配置するようにしてもよい。
【０１５６】
例えば図３０に示すように、ソース１２とドレイン１４とを隣接するように配置するとともに、図１に示したＬＣ素子１００の電極１０の一方端をドレイン１４に達するまで延長する。あるいは、図３１に示すように、ソース１２とドレイン１４とを隣接するように配置するとともに、図１に示したＬＣ素子１００の電極１０を蛇行形状を維持したまま折り返す。
【０１５７】
このように、電極１０の形状を工夫することにより、ソース１２とドレイン１４の位置が接近し、アース電極１６および入出力電極１８，２０をほぼ同一位置に形成することができる。したがって、端子付けに際しての配線を容易に行うことができ、製造工程の簡略化が可能となる。
【０１５８】
また、上述した各実施例のＬＣ素子は、ｐ−Ｓｉ基板３０を利用して形成したが、同様にｎ型半導体基板（ｎ−Ｓｉ基板）を利用して形成するようにしてもよい。また、半導体基板はゲルマニウム等のシリコン以外の材料、あるいは非晶質材料であるアモルファスシリコン等を用いるようにしてもよい。
【０１５９】
【０１６０】
【０１６１】
【０１６２】
【０１６３】
【０１６４】
【０１６５】
【０１６６】
【０１６７】
【０１６８】
【０１６９】
【０１７０】
【０１７１】
【０１７２】
【０１７３】
【０１７４】
【図面の簡単な説明】
【図１】本発明を適用した第１実施例のＬＣ素子の平面図である。
【図２】図１のＡ−Ａ線拡大断面図である。
【図３】図１のＢ−Ｂ線拡大断面図である。
【図４】蛇行形状のインダクタの原理を示す図である。
【図５】チャネルが形成される状態を示す図である。
【図６】第１実施例のＬＣ素子の断面構造を示す図である。
【図７】第１実施例のＬＣ素子の等価回路を示す図である。
【図８】チャネルの抵抗値を説明するための図である。
【図９】第１実施例のＬＣ素子の製造工程を示す図である。
【図１０】第１実施例のＬＣ素子の変形例を示す図である。
【図１１】第２実施例のＬＣ素子の平面図である。
【図１２】第２実施例のＬＣ素子の等価回路を示す図である。
【図１３】第３実施例のＬＣ素子の平面図である。
【図１４】第３実施例のＬＣ素子の等価回路を示す図である。
【図１５】第４実施例のＬＣ素子の平面図である。
【図１６】第４実施例のＬＣ素子の等価回路を示す図である。
【図１７】第５実施例のＬＣ素子の平面図である。
【図１８】第５実施例のＬＣ素子の平面図である。
【図１９】電極を直線形状としたＬＣ素子の平面図である。
【図２０】電極を直線形状としたＬＣ素子の平面図である。
【図２１】電極を直線形状としたＬＣ素子の平面図である。
【図２２】電極を曲線形状あるいは波形形状としたＬＣ素子の平面図である。
【図２３】電極を１周未満の周回形状としたＬＣ素子の平面図である。
【図２４】電極を１周未満の周回形状としたＬＣ素子の平面図である。
【図２５】化学液相法を用いて端子付けを行う場合の概略を示す図である。
【図２６】各実施例のＬＣ素子をＬＳＩ等の一部として形成する場合の説明図である。
【図２７】各実施例のＬＣ素子の出力側にバッファを接続した例を示す図である。
【図２８】各実施例のＬＣ素子の出力側にレベル変換回路を接続した例を示す図である。
【図２９】各実施例のＬＣ素子の入力側に保護回路を接続した例を示す図である。
【図３０】電極の形状を工夫した変形例を示す図である。
【図３１】電極の形状を工夫した変形例を示す図である。
【符号の説明】
１０ 電極
１２ ソース
１４ ドレイン
１６ アース電極
１８，２０ 入出力電極
２２ チャネル
２６ 絶縁層
３０ ｐ型シリコン（ｐ−Ｓｉ）基板
Claims (13)
- 半導体基板上に形成され、ゲートとして機能する非スパイラル形状の電極と、
前記非スパイラル形状の電極と前記半導体基板との間に形成された絶縁層と、
前記半導体基板内にあって、前記非スパイラル形状の電極に対応して形成されるチャネルの両端に形成されたソースおよびドレインと、
を備え、前記非スパイラル形状の電極とこれに対応して形成される前記チャネルのそれぞれによって形成されるインダクタと、これらの間に形成されるキャパシタとが分布定数的に存在し、少なくとも前記チャネルを信号入出力路として用いることを特徴とするＬＣ素子。 - 半導体基板上に形成され、ゲートとして機能する非スパイラル形状の電極と、
前記非スパイラル形状の電極と前記半導体基板との間に形成された絶縁層と、
前記半導体基板内にあって、前記非スパイラル形状の電極に対応して形成されるチャネルの一方端に形成されたソースあるいはドレインと、
を備え、
前記非スパイラル形状の電極の形状は、蛇行形状、波形形状、曲線形状のいずれかとして形成され、
前記非スパイラル形状の電極とこれに対応して形成される前記チャネルのそれぞれによって形成されるインダクタと、これらの間に形成されるキャパシタとが分布定数的に存在し、前記非スパイラル形状の電極を信号入出力路として用いることを特徴とするＬＣ素子。 - 請求項１において、
前記電極の形状は、蛇行形状、波形形状、曲線形状、直線形状のいずれかであることを特徴とするＬＣ素子。 - 請求項１〜３のいずれかにおいて、
前記半導体基板表面であって前記非スパイラル形状の電極に対応する位置に、予め不純物を注入することを特徴とするＬＣ素子。 - 請求項１，３のいずれかにおいて、
前記非スパイラル形状の電極を複数に分割し、分割された複数の電極片のそれぞれの一部を電気的に接続することを特徴とするＬＣ素子。 - 請求項１，３，５のいずれかにおいて、
前記チャネルの両端に形成された前記ソースおよび前記ドレインのそれぞれに電気的に接続された第１および第２の入出力電極と、
前記非スパイラル形状の電極の一方端に電気的に接続されたアース電極と、
を有し、前記第１および第２の入出力電極のいずれか一方から信号を入力し、他方から信号を出力するとともに、前記アース電極を固定電位の電源に接続あるいは接地することを特徴とするＬＣ素子。 - 請求項２において、
前記非スパイラル形状の電極の両端に電気的に接続された第１および第２の入出力電極と、
前記チャネルの一方端に形成された前記ソースあるいは前記ドレインに電気的に接続されたアース電極と、
を有し、前記第１および第２の入出力電極のいずれか一方から信号を入力し、他方から信号を出力するとともに、前記アース電極を固定電位の電源に接続あるいは接地することを特徴とするＬＣ素子。 - 請求項１，７のいずれかにおいて、
前記非スパイラル形状の電極の両端に電気的に接続された第１および第２の入出力電極と、
前記チャネルの両端に形成された前記ソースおよび前記ドレインのそれぞれに電気的に接続された第３および第４の入出力電極と、
を有し、前記非スパイラル形状の電極とこれに対応して形成される前記チャネルとの両方を信号入出力路とするコモンモード型の素子として用いられることを特徴とするＬＣ素子。 - 請求項１〜８のいずれかにおいて、
前記非スパイラル形状の電極に対して印加するゲート電圧を可変に設定することにより、少なくとも前記チャネルの抵抗値を可変に制御することを特徴とするＬＣ素子。 - 請求項１〜９のいずれかのＬＣ素子を基板の一部として形成し、前記非スパイラル形状の電極およびこれに対応して形成されたチャネルの少なくとも一方を信号ラインあるいは電源ラインに挿入して一体成形したことを特徴とする半導体装置。
- 請求項１，３，５のいずれかのＬＣ素子の前記ソースおよび前記ドレインのいずれか一方に、前記チャネルを介して出力される信号を増幅するバッファを接続したことを特徴とする半導体装置。
- 請求項１，３，５のいずれかのＬＣ素子の前記ソースおよび前記ドレインのいずれか一方に、前記チャネルを介して出力される信号の電圧レベルを変更するレベル変換回路を接続したことを特徴とする半導体装置。
- 請求項１〜８のいずれかにおいて、
前記非スパイラル形状の電極に過電圧を動作電源ライン側あるいはアース側にバイパスさせる保護回路を設けたことを特徴とするＬＣ素子。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34147693A JP3597879B2 (ja) | 1993-10-29 | 1993-12-10 | Ｌｃ素子，半導体装置 |
| US08/282,046 US5500552A (en) | 1993-07-26 | 1994-07-22 | LC element, semiconductor device and LC element manufacturing method |
| TW083106789A TW250591B (ja) | 1993-07-26 | 1994-07-25 | |
| KR1019940017946A KR100299714B1 (ko) | 1993-07-26 | 1994-07-25 | Lc소자,반도체장치및lc소자의제조방법 |
| CN94114815A CN1110096C (zh) | 1993-07-26 | 1994-07-25 | Ｌｃ元件，半导体装置及ｌｃ元件的制作方法 |
| FI943504A FI114054B (fi) | 1993-07-26 | 1994-07-26 | LC-elementti, menetelmä LC-elementin käyttämiseksi ja piiri, joka käsittää LC-elementin |
| EP94111622A EP0637842B1 (en) | 1993-07-26 | 1994-07-26 | LC element, semiconductor device and LC element manufacturing method |
| DE69430091T DE69430091T2 (de) | 1993-07-26 | 1994-07-26 | Halbleiterbauelement mit LC-Element und Verfahren zur Herstellung |
| US08/476,276 US5846845A (en) | 1993-07-26 | 1995-06-07 | LC element manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29428293 | 1993-10-29 | ||
| JP5-294282 | 1993-10-29 | ||
| JP34147693A JP3597879B2 (ja) | 1993-10-29 | 1993-12-10 | Ｌｃ素子，半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176697A JPH07176697A (ja) | 1995-07-14 |
| JP3597879B2 true JP3597879B2 (ja) | 2004-12-08 |
Family
ID=26559759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34147693A Expired - Fee Related JP3597879B2 (ja) | 1993-07-26 | 1993-12-10 | Ｌｃ素子，半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3597879B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5384395B2 (ja) * | 2010-02-15 | 2014-01-08 | Ｎｅｃトーキン株式会社 | 分布定数型ノイズフィルタ |
-
1993
- 1993-12-10 JP JP34147693A patent/JP3597879B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07176697A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497028A (en) | LC element and semiconductor device having a signal transmission line and LC element manufacturing method | |
| KR101166032B1 (ko) | 집적된 반도체 인덕터 및 그를 위한 방법 | |
| KR100299714B1 (ko) | Lc소자,반도체장치및lc소자의제조방법 | |
| EP0661805B1 (en) | LC element, semiconductor device, and LC element manufacturing method | |
| KR100320001B1 (ko) | Lc소자,반도체장치및lc소자의제조방법 | |
| CN101090261B (zh) | 半导体滤波器结构和制造方法 | |
| JP3597879B2 (ja) | Ｌｃ素子，半導体装置 | |
| JP3563113B2 (ja) | インダクタンス可変素子 | |
| JP3497221B2 (ja) | Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 | |
| JP3419525B2 (ja) | Ｌｃ素子及び半導体装置 | |
| JP3390070B2 (ja) | Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 | |
| JP3390065B2 (ja) | Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 | |
| JP3442841B2 (ja) | Ｌｃ素子及び半導体装置 | |
| KR100334004B1 (ko) | Lc소자,반도체장치및lc소자의제조방법 | |
| JP3474636B2 (ja) | Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 | |
| JP3373267B2 (ja) | Ｌｃ素子及び半導体装置 | |
| JP3290276B2 (ja) | Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 | |
| JP2014107417A (ja) | 半導体装置 | |
| JP3482008B2 (ja) | インダクタ素子および半導体装置 | |
| JP3461886B2 (ja) | Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 | |
| JPH0897373A (ja) | Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 | |
| JP3468851B2 (ja) | モノリシックマイクロ波ｉｃ | |
| JPH07147383A (ja) | Ｌｃ素子，半導体装置及びｌｃ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040910 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |