JP3563113B2 - インダクタンス可変素子 - Google Patents
インダクタンス可変素子 Download PDFInfo
- Publication number
- JP3563113B2 JP3563113B2 JP19721094A JP19721094A JP3563113B2 JP 3563113 B2 JP3563113 B2 JP 3563113B2 JP 19721094 A JP19721094 A JP 19721094A JP 19721094 A JP19721094 A JP 19721094A JP 3563113 B2 JP3563113 B2 JP 3563113B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- meandering
- switch
- inductance
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F21/00—Variable inductances or transformers of the signal type
- H01F21/12—Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
- H01F2021/125—Printed variable inductor with taps, e.g. for VCO
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【産業上の利用分野】
本発明は、半導体装置等に組み込まれて、あるいは単体で使用される所定のインダクタンスを有するインダクタンス可変素子に関する。
【0002】
【従来の技術】
近年の電子技術の発達に伴い、電子回路は各種分野において幅広く用いられており、特に半導体製造技術の進歩に伴って集積度が飛躍的に向上したLSI等が一般的になりつつある。
【0003】
このようなLSIを初めとする集積回路において、MOSトランジスタやバイポーラ・トランジスタあるいはダイオード等の半導体部品が多数形成されており、この他にもpn接合を利用したコンデンサや半導体内の少数キャリアの密度によって特性が決定される抵抗等が組み込まれている。したがって、このような集積回路ではほとんど部品を外付けすることなく内部の個々の素子のみからなる大規模な回路が構成されている。
【0004】
【発明が解決しようとする課題】
ところで、上述した従来の集積回路は、ほとんどの素子を含んで内部回路を構成できるようになっているが、コイルのみは外付けするようになっていた。しかも、このコイルが有するインダクタンスはコイルの形状によって決定されるため、必要に応じて適宜変更するといったことが不可能であった。例えば、インダクタンスを可変に設定するものとしては、コイルの内部に出入れする磁芯を有するものが知られているが、インダクタンスを変えようとすると、この磁芯の位置をずらす必要があり、構造が複雑となるため電子回路の一部として使用するには不向きである。
【0005】
そこで、本発明はこのような点に鑑みて創作されたものであり、その目的は、外部からの制御によりインダクタンスを変更することができ、構造が単純なインダクタンス可変素子を提供することにある。
【0006】
また、本発明の他の目的は、集積回路等の半導体部品と一体的に形成することが可能なインダクタンス可変素子を提供することにある。
【0007】
【課題を解決するための手段】
(1)上述した課題を解決するために、本発明のインダクタンス可変素子は、
全体としてあるいは個々が蛇行形状を有する1つあるいは複数のインダクタ用導体と、
前記インダクタ用導体を分離あるいは接続する1つあるいは複数のスイッチと、
を備え、前記インダクタ用導体を単独で、あるいは組み合わせて用いることを特徴とする。
【0008】
(2)また、本発明は、前記(1)の発明において、
全体として蛇行形状を有する前記インダクタ用導体の両端近傍に設けられた2つの入出力端子をさらに含み、
前記スイッチを切り替えることにより、前記2つの入出力端子間に存在する前記インダクタ用導体の蛇行数を切り替えて、前記2つの入出力端子間のインダクタンスを変更することを特徴とする。
【0009】
(3)また、本発明は、前記(1)の発明において、
前記インダクタ用導体は半導体基板上に絶縁層を介して形成されており、
前記スイッチは、前記半導体基板の一部に形成されており、2つの拡散領域のそれぞれが異なる前記インダクタ用導体の一部に接続された電界効果トランジスタであり、
前記半導体基板上に前記インダクタ用導体と前記スイッチとが一体的に形成されたことを特徴とする。
【0010】
(4)また、本発明は、前記(3)の発明において、
前記スイッチを構成する電界効果トランジスタは、nチャネルトランジスタと、pチャネルトランジスタとを並列に接続したトランスミッションゲートであることを特徴とする。
【0011】
(5)また、本発明は、前記(3)または(4)のいずれかの発明において、
前記半導体基板上に前記スイッチと前記インダクタ用導体とを形成した後に、この半導体基板の全表面に絶縁膜を形成し、この絶縁膜の一部をエッチングあるいはレーザ光照射によって除去して孔をあけ、その孔を半田で表面に盛り上がる程度に封じることにより端子付けを行なうことを特徴とする。
【0012】
【作用】
(1)の発明に係るインダクタンス可変素子は、1つあるいは複数のインダクタ用導体を有しており、これら各導体をスイッチによって接続あるいは分離して用いるものである。また、これら各インダクタ用導体は、全体としてあるいは個々が蛇行形状を有しており、スイッチの切り替えによってこれら各インダクタ用導体の接続状態を変更することにより、全体としてのインダクタンスがこの接続状態に応じて切り替わることになる。
【0013】
(1)の発明によれば、スイッチを操作することにより1つあるいは複数のインダクタ用導体の接続状態を切り替え、これによりインダクタンスの変更が可能となる。
【0014】
また、(2)の発明に係るインダクタンス可変素子は、上述した1つあるいは複数のインダクタ用導体の両端近傍に2つの入出力端子を有しており、スイッチを切り替えることにより、これら2つの入出力端子間に接続されるインダクタ用導体の数が切り替わる。したがって、使用する入出力端子を固定したまま、素子のインダクタンスのみを変えることが可能となる。
【0015】
また、(3)の発明に係るインダクタンス可変素子は、上述したインダクタ用導体を半導体基板上に絶縁層を介して形成しており、しかも上述したスイッチをこの半導体基板の一部に拡散領域を設けた電界効果トランジスタによって形成している。したがって、この電界効果トランジスタのゲートに印加する電圧を変えることにより、インダクタ用導体間の接続および分離が行われる。
【0016】
(3)の発明によれば、半導体基板にインダクタ用導体とスイッチとが形成されるため、構造が単純であり、しかもこのインダクタンス可変素子を集積回路やトランジスタ等の半導体部品と一体的に形成することができる。
【0017】
また、(4)の発明に係るインダクタンス可変素子は、上述した電界効果トランジスタをnチャネルトランジスタとpチャネルトランジスタとを並列接続したトランスミッションゲートとしており、これによりソースあるいはドレインとして機能する拡散領域とゲートとの電位差に依存することなく常に安定して低抵抗なスイッチング動作を行うことができる。
【0018】
また、(5)の発明に係るインダクタンス可変素子は、上述したインダクタンス可変素子を半導体基板上に形成した後に化学液相法等により全表面に絶縁膜を形成する。その後、この絶縁膜の一部にエッチングやレーザ光照射により孔をあけ、この孔に半田を盛ることにより端子付けが行われる。したがって、表面実装型の素子を簡単に製造することができ、表面実装型とすることによりこの素子の組み付け作業も容易となる。
【0019】
【実施例】
以下、本発明を適用した実施例のインダクタンス可変素子について図面を参照しながら具体的に説明する。
【0020】
なお、第1実施例に入る前に本発明の対象である蛇行形状のインダクタに関して簡単に説明する。図1は、蛇行形状のインダクタの原理を示す図である。凹凸状に屈曲した蛇行形状を有する電極10に一方向の電流を流した場合には、隣接する凹凸部分で向きが反対となるような磁束が交互に発生し(例えば、図1に示したように、丸印の中に「・」がある記号の付近においての磁束の方向が図の紙面表面から垂直に出る方向となり、丸印の中に「×」がある記号の付近においての磁束の方向が図の紙面表面から垂直に入る方向となる)、あたかも1/2ターンのコイルが直列に接続された状態になる。したがって、図1に示したような蛇行形状を持つ素子は全体として所定のインダクタンスを有するインダクタ導体として機能させることができる。
【0021】
また、渦巻き形状の電極の場合には、電極の両端部の一方が中心部に位置し、他方が周辺部に位置するのに対し、蛇行形状の電極では両端部が周辺部に位置するので、端子を設けたり、他の回路素子と接続したりする際に好都合でもある。
【0022】
[第1実施例]
図2は、本発明を適用した第1実施例のインダクタンス可変素子の平面図である。また、図3は図2のインダクタンス可変素子内のスイッチの近傍の部分的拡大図である。
【0023】
これらの図に示すように、本実施例のインダクタンス可変素子100は、半導体基板であるn型シリコン基板(n−Si基板)42の表面に絶縁層40を介して形成された蛇行形状の電極10と、この蛇行形状の電極10の各蛇行部分を短絡するためのスイッチ16,24、32とを含んで構成されている。
【0024】
蛇行形状の電極10は、その両端部分が他の蛇行部分よりも幅広形状を有している。この両端部分の幅広部の一方が入出力電極12、他方が入出力電極14となっている。
【0025】
この蛇行形状の電極10は、例えばアルミニウムや銅等の金属材料で形成されるが、ポリシリコン等の半導体材料で形成するようにしてもよい。
【0026】
また、蛇行形状の電極10は蛇行部分と戻り部分とから成っており、この戻り部分を形成することにより、上述した2つの入出力電極12、14が接近した位置に形成され、その後の配線等が容易となっている。
【0027】
スイッチ16は、蛇行形状の電極10の入出力電極12に最も近い蛇行部分と戻り部分とを部分的に短絡するためのものであり、絶縁層40の表面に形成された段付きの長方形形状を有するゲート電極18と、n−Si基板42の表面付近にゲート電極18と一部が重なるように形成されている2つの拡散領域20,22とから構成されている。
【0028】
このゲート電極18は、上述した蛇行形状の電極10と同様に例えばアルミニウムや銅等の金属材料やポリシリコン等の半導体材料を用いて形成される。また、拡散領域20,22のそれぞれは、p形不純物を熱拡散あるいはイオン打ち込みにより、n−Si基板42の一部に注入することにより形成されており、一方が電界効果トランジスタのソースに、他方がドレインに相当するものである。
【0029】
これら2つの拡散領域20,22は、ゲート電極18に対応する部分を挟んで隣接して配置されており、ゲート電極18にサブストレートおよび拡散領域20あるいは22に対して相対的に所定の負の電圧を印加することにより、p形のチャネルが形成されると、このチャネルによって相互に導通状態となる。しかも、一方の拡散領域20は蛇行形状の電極10の入出力電極12に最も近い部分の一部に接続されており、他方の拡散領域22は電極10の戻り部分の一部に接続されているため、2つの拡散領域20,22間が導通状態になると、蛇行形状の電極10の入出力電極に最も近い部分と戻り部分とが部分的に短絡状態となる。
【0030】
同様に、スイッチ24は、蛇行形状の電極10の入出力電極12に2番目に近い蛇行部分と電極10の戻りの部分とを部分的に短絡するためのものであり、絶縁層40の表面に形成された段付きの長方形形状を有するゲート電極26と、n−Si基板42の表面付近であってゲート電極26に一部が重なるように形成されている2つの拡散領域28,30とから構成されている。
【0031】
拡散領域28,30は、他の拡散領域20,22と同様に、p形不純物を熱拡散あるいはイオン打ち込みによりn−Si基板42の一部に注入することにより形成されており、拡散領域28,30の一方が電界効果トランジスタのソースに、他方がドレインに相当するものである。
【0032】
これら2つの拡散領域28,30は、ゲート電極26に対応する部分を挟んで隣接して配置されており、ゲート電極26に所定の負の電圧を印加することにより、p形のチャネルが形成されると、このチャネルによって相互に導通状態となる。しかも、一方の拡散領域28は蛇行形状の電極10の蛇行部分の中央部の一部に接続されており、他方の拡散領域30は電極10の戻り部分の一部に接続されているため、2つの拡散領域28,30間が導通状態になると、蛇行形状の電極10の中央部の一部と戻り部分とが部分的に短絡状態となる。
【0033】
図2において入出力電極12から最も遠いスイッチ32も他の2つのスイッチ16,24と同様にゲート電極34および拡散領域36,38を有し、蛇行形状の電極10の入出力電極から遠い部分と戻り部分との間の導通を制御するスイッチとして動作等も全く同様である。
【0034】
図4は、図2のB−B線における断面を示す図である。同図に示すように、n−Si基板42の表面付近であって、蛇行形状の電極10の一部に対応する位置にp形の拡散領域28,30が形成されている。また、これら拡散領域28,30のそれぞれの間を埋めるように絶縁層40を挟んでゲート電極26が形成されており、これらのゲート電極26と絶縁層40とn−Si基板42とによってMIS(金属−絶縁体−半導体)構造あるいはMOS(金属−酸化物−半導体)構造が形成されている。
【0035】
したがって、ゲート電極26の近傍の構造に着目すると、2つの拡散領域28,30がソースあるいはドレインとして機能する電界効果トランジスタが形成され、この電界効果トランジスタがスイッチ24として機能することになる。すなわち、ゲート電極26に所定の負の電圧を印加すると、このゲート電極26に対向するn−Si基板42の表面付近にp型のチャネル44が形成され、このチャネル44によって2つの拡散領域28,30の間が導通状態となって、所定のスイッチング動作が行われる。
【0036】
同様に、スイッチ16および32においても電界効果トランジスタが形成され、この電界効果トランジスタによって所定のスイッチング動作が行われる。
【0037】
本実施例のインダクタンス可変素子100は、ゲート電極18等にサブストレート42および拡散領域20あるいは22等に対して相対的に負の電圧を印加して上述したスイッチ16等をオン状態とすることにより、図2に示した電極10の蛇行形状の部分と戻り部分とを部分的に短絡することができる。このスイッチング動作によって、蛇行形状の電極10のインダクタとして機能する部分の長さを変更するのと実質的に同様な結果がもたらされる。すなわちスイッチ16のみをオン状態とした場合は蛇行形状の電極の長さは非常に短くなり、スイッチ24のみをオン状態とした場合は蛇行形状の電極の長さは蛇行形状の凹凸のほぼ1つ分になり、スイッチ32のみをオン状態とした場合は蛇行形状の電極の長さは蛇行形状の凹凸ほぼ2つ分になる。なお、実際には、各スイッチはオン状態でも小さな電気抵抗を持っているため、上記のように理想的なスイッチングとはならないが、各スイッチの動作によってインダクタンス可変素子100全体としてのインダクタンスの所定の変更ができることにおいては変わりはない。
【0038】
図5は本実施例のインダクタンス可変素子100の変形例の一つである。図2に示した本実施例のインダクタンス可変素子100は電極10の蛇行形状部の一部と電極10の戻り部分である直線部の一部との間に電界効果トランジスタのスイッチを設けていたが、この変形例ではインダクタ電極10の各蛇行部分を短絡することにより全体の蛇行数を変更可能に電界効果トランジスタのスイッチが設けられている。各スイッチの構造等は図2に示した実施例と同様である。
【0039】
図2あるいは図5に示した本実施例のインダクタンス可変素子は、外部から見れば2つの入出力電極12,14間のインダクタンスが可変に制御可能な素子となるため、このインダクタンス可変素子100を回路の一部に接続し、その後ゲート電極18,26,34に対して外部から所定の電圧を印加することにより、任意にインダクタンスを変えることができるため、従来の特性値が固定的であるコイルとは異なる使い方も可能となる。例えば、複数の送受信周波数が予め決った同調回路を作る場合には、この複数の送受信周波数に対応したインダクタンスを有するように蛇行形状の電極10の短絡位置を決めて、この位置にゲート電極18等および拡散領域20等を形成すればよい。
【0040】
なお、本実施例の以上の記述においては複数のスイッチを使用したインダクタンス可変素子の例を挙げたが、必ずしも複数のスイッチではなく単数のスイッチを使用してもよい。例えば、図2においてスイッチ24のみを残して、他のスイッチを取り除いてもよい。
【0041】
また、本実施例のインダクタンス可変素子100は、n−Si基板42上に一般的な半導体製造技術(特にMOS技術)を用いて製造することができるため、小型化および大量生産が容易となる。また、同一基板内に他のFETやバイポーラトランジスタ等の半導体部品を形成することも可能であり、このような場合には集積回路等の半導体部品と本実施例のインダクタンス可変素子100とを同一基板上に一体成形することができる。これにより、従来はコイルを外付けしていたスイッチイング・レギュレータ等をコイルを内蔵した形で作ることもできることになる。
【0042】
また、本実施例のインダクタンス可変素子100は、磁芯等の可動部分を有していないため、構造が単純であり、回路の一部に組み込む場合に適している。
【0043】
[第2実施例]
次に、本発明の第2実施例のインダクタンス可変素子について、図面を参照しながら具体的に説明する。
【0044】
上述した第1実施例のインダクタンス可変素子100は、蛇行形状の電極10の一部を電界効果トランジスタによって形成されるスイッチ16,24,32により短絡することにより、2つの入出力電極12,14間のインダクタンスを可変に制御するものであるが、この短絡によって不要な閉ループも形成される。これに対し、本実施例のインダクタンス可変素子200は、短絡時の閉ループの形成を防止した点に特徴がある。
【0045】
図6は、本発明を適用した第2実施例のインダクタンス可変素子の平面図である。また、図7は図6に示したインダクタンス可変素子のスイッチの近傍の部分的拡大図である。
【0046】
これらの図に示すように、本実施例のインダクタンス可変素子200は、n−Si基板42の表面に絶縁層40を介して蛇行形状を有する電極10が形成されている。また、この蛇行形状の電極10は、蛇行形状分割電極10−1と直線的な戻り部分割電極10−2により構成されており、この点が第1実施例と異なっている。
【0047】
また、蛇行形状分割電極10−1と戻り部分割電極10−2との間には、2つの分割電極10−1,10−2を直列に接続あるいは分離するためのスイッチ46が配置されている。したがって、スイッチ46がオン状態となったときに初めて、蛇行形状の電極10の全体が1本のインダクタ用導体として機能する。
【0048】
上述したスイッチ46は、電極10の蛇行形状分割電極10−1と戻り部分割電極10−2との間に形成された段付きの長方形形状を有するゲート電極48と、n−Si基板42の表面の一部に形成されており、2つの分割電極10−1と10−2のそれぞれの一部に接続された2つの拡散領域50,52とによって構成されている。このスイッチ46は、拡散領域50,52のそれぞれがソースあるいはドレインとして機能する電界効果トランジスタであり、ゲート電極48にサブストレート42(ソース50あるいは52)からみて所定の負の電圧を印加することにより、2つの拡散領域50,52の間にチャネルが形成されてこのスイッチ46がオン状態となる。
【0049】
図8は、図7のA−Aにおける本実施例のインダクタ可変素子200の部分的断面図である。第1実施例において図4に示した断面構造と基本的に変わりはない。
【0050】
このように、本実施例のインダクタンス可変素子200は、蛇行形状の電極10の一部を短絡するためのスイッチ16,24,32に加えて、蛇行形状の電極10を構成する2つの分割電極10−1,10−2を直列に接続あるいは分離するためのスイッチ46を有している。
【0051】
そして、スイッチ16,24,32のいずれかをオン状態にして蛇行形状の電極10の蛇行形状分割電極10−1と戻り部分割電極10−2とを短絡して、入出力電極12,14間にインダクタンスを減少させたインダクタを形成する際には、スイッチ46をオフ状態にして、蛇行形状の電極10の2つの分割電極10−1と10−2との間の接続を切り離し、インダクタとしての使用を意図しない部分による閉ループの形成を防止できる。これにより、磁束の発生にともなって不要な閉ループ電流が生じることを防止することができる。
【0052】
また、スイッチ16,24,32の全てをオフ状態にして電極10全体をインダクタとして使用する場合には、スイッチ46をオン状態とし、電極10を構成する2つの分割電極10−1,10−2を直列に接続して使用すればよい。
【0053】
このように、本実施例インダクタンス可変素子200は、蛇行形状を有する電極10の一部をスイッチ16,24,32によって部分的に短絡することにより、2つの入出力電極12,14間のインダクタンスを可変に設定することができ、しかも不要な閉ループの発生を防止することができる。
【0054】
なお、このインダクタンス可変素子200を一般的な半導体製造技術を用いて製造できる点や、これに伴い小型化および大量生産が可能である点等については上述した第1実施例と同じである。
【0055】
また、本実施例の以上の記述においては複数のスイッチを使用したインダクタンス可変素子の例を挙げたが、必ずしも複数のスイッチではなく単数のスイッチを使用してももよい。例えば、図6においてスイッチ24のみを残して、スイッチ16および32を取り除いてもよい。
【0056】
[第3実施例]
次に、本発明の第3実施例のインダクタンス可変素子について、図面を参照しながら具体的に説明する。
【0057】
上述した第1および第2実施例のインダクタンス可変素子100,200は、蛇行形状の電極10を部分的に短絡させることによりインダクタンスが変更される。これに対し、本実施例のインダクタンス可変素子300は、蛇行部分を短絡させることなくターン数の変更を行う点に特徴がある。
【0058】
図9は、本発明を適用した第3実施例のインダクタンス可変素子の平面図である。
【0059】
これらの図に示すように、本実施例のインダクタンス可変素子300は、n−Si基板42の表面に絶縁層40を介して形成された蛇行形状の電極10およびライン電極60と、これら2つの電極10,60を接続するための4つのスイッチ62,68,74,80とを含んで構成されている。
【0060】
蛇行形状の電極10は、その異なる蛇行部分とライン電極60の一部が接続可能な位置に4つのスイッチ62、68、74、80が設けられている。また、このライン電極60には、幅広形状を有する入出力電極14が設けられている。
【0061】
スイッチ62は、蛇行形状の電極10の入出力電極に最も近い部分とライン電極60の一部とを電気的に接続するためのものであり、絶縁層40の表面に形成された段付きの長方形形状を有するゲート電極63と、n−Si基板42の表面付近にゲート電極63と一部が重なるように形成されている2つの拡散領域64,66とから構成されている。このゲート電極63に対して所定の負の電圧を印加することにより、2つの拡散領域64,66の間にp形のチャネルが形成されてスイッチ62がオン状態となり、蛇行形状の電極10の最も入出力電極12に近い部分とライン電極60とが相互に接続されるようになる。
【0062】
同様に、スイッチ68は、蛇行形状の電極10のライン電極60への接近部で入出力電極12に2番目に近い箇所とライン電極60の一部とを電気的に接続するためのものであり、絶縁層40の表面に形成された段付きの長方形形状を有するゲート電極69と、n−Si基板42の表面付近にゲート電極69と一部が重なるように形成されている2つの拡散領域70,72とから構成されている。このゲート電極69に対して所定の負の電圧を印加することによりスイッチ68がオン状態となり、蛇行形状の電極10のライン電極60への接近部で入出力電極12に2番目に近い箇所とライン電極60の一部とが相互に接続されるようになる。
【0063】
スイッチ74は、蛇行形状の電極10のライン電極60への接近部で入出力電極12に3番目に近い箇所とライン電極60の一部とを電気的に接続するためのものであり、絶縁層40の表面に形成された段付きの長方形形状を有するゲート電極75と、n−Si基板42の表面付近にゲート電極75と一部が重なるように形成されている2つの拡散領域76,78とから構成されている。このゲート電極75に対して所定の負の電圧を印加することによりスイッチ74がオン状態となり、蛇行形状の電極10のライン電極60への接近部で入出力電極12に3番目に近い箇所とライン電極60とが相互に接続されるようになる。
【0064】
スイッチ80は、蛇行形状の電極10のライン電極60への接近部で入出力電極12から最も遠い箇所とライン電極60の一部とを電気的に接続するためのものであり、絶縁層40の表面に形成された段付きの長方形形状を有するゲート電極81と、n−Si基板42の表面付近であってゲート電極81に一部が重なるように形成されている2つの拡散領域82,84とから構成されている。このゲート電極81に対して所定の負の電圧を印加することによりスイッチ80がオン状態となり、蛇行形状の電極10のライン電極60への接近部で入出力電極12から最も遠い箇所とライン電極60とが相互に接続されるようになる。
【0065】
スイッチ62,68,74,80はそれぞれ図4に示したものと同じ断面構造を有しており、ゲート電極63,69,75,81に対して所定の負の電圧を印加することにより、これら一方の拡散領域64,70,76,82と他方の拡散領域66,72,78,84との間にチャネルが形成され、所定のスイッチング動作が行われる。
【0066】
このように、本実施例のインダクタンス可変素子300は、スイッチ80のみをオン状態としたときには、2つの入出力電極12,14の間にある約凹凸3つ分の蛇行形状のインダクタが有効に機能する。また、スイッチ74のみをオン状態としたときには約凹凸2つ分の蛇行形状のインダクタが有効に機能し、スイッチ68のみをオン状態としたときには約凹凸1つ分の蛇行形状のインダクタが有効に機能する。さらに、スイッチ62のみをオン状態としたときには蛇行形状を有するコイルは形成されず、インダクタンスが非常に小さな素子となる。従って、所定の電圧を印加するゲート電極を変えることにより、2つの入出力電極12,14に接続される電極のインダクタンスを可変に設定することができる。
【0067】
また、簡単な切り替え制御によって選択的に各スイッチをオン状態にすることにより、閉ループを形成することなくインダクタンスを変更することができる。
【0068】
なお、このインダクタンス可変素子300を一般的な半導体製造技術を用いて製造できる点や、これに伴い小型化および大量生産が可能である点等については上述した第1実施例や第2実施例と同じである。
【0069】
[その他の実施例]
次に、本発明のその他の実施例に係るインダクタンス可変素子について、図面を参照しながら具体的に説明する。
【0070】
図10は、本発明を適用した第4実施例のインダクタンス可変素子の平面図である。この図に示すように、本実施例のインダクタンス可変素子400は、ほぼ凹凸1つ半分の蛇行形状のインダクタ電極110,112と、これらの接続あるいは分離を行うためのスイッチ122とを含んで構成されている。
【0071】
蛇行形状の電極110の一端には入出力電極114があり、他端には入出力電極116がある。同様に蛇行形状の電極112の一端には入出力電極118があり、他端には入出力電極120がある。蛇行形状の電極110と112は入出力電極116および118の付近に位置するスイッチ122によって電気的に接続できるようになっている。
【0072】
スイッチ122は、2つの蛇行形状の電極110と112とを接続するためのものであり、絶縁層40の表面に形成された段付きの長方形形状を有するゲート電極124と、n−Si基板42の表面付近であって絶縁層40を介してゲート電極124に一部が重なるように形成されている2つの拡散領域126,128とから構成されており、ゲート電極124にサブストレート42および拡散領域126あるいは128に対して相対的に所定の負の電圧を印加することによりオン状態となる。
【0073】
このように、本実施例のインダクタンス可変素子400は、スイッチ122がオフ状態では、約凹凸1つ半分の、2つの別々のインダクタ素子、すなわち入出力電極114と116および蛇行形状の電極110をもつインダクタ素子、ならびに入出力電極118と120および蛇行形状の電極112をもつインダクタ素子の2つである。
【0074】
また、本実施例のインダクタンス可変素子400は、スイッチ122をオン状態としたときには、2つの蛇行形状の電極110,112が接続され、入出力電極114と120との間に約凹凸3つ分の蛇行形状のインダクタ電極が形成される。
【0075】
従って、スイッチ122のオンオフ状態を切り替えることにより、全体として約凹凸3つ分の蛇行形状のインダクタ電極を必要に応じて分割して使用することができる。
【0076】
なお、上述したインダクタンス可変素子400は、全体として約凹凸3つ分の蛇行形状のインダクタ電極が形成されるようにしたが、この蛇行数を増やすとともにスイッチおよび入出力電極を増やすことにより、選択できるインダクタンスの数を増やすことができる。
【0077】
図11は、本発明を適用した第5実施例のインダクタンス可変素子の平面図である。また、図12は図11に示したインダクタンス可変素子のスイッチ近傍の部分的拡大図である。
【0078】
本実施例のインダクタンス可変素子500は、図2及び図3に示したインダクタンス可変素子100のスイッチ部分の特性を改善した点に特徴がある。一般に、電界効果トランジスタのオン抵抗は、ソース・ゲート間の電位差に依存し、この電位差が小さくなるにしたがってソース・ドレイン間のオン抵抗が急激に増大する傾向がある。このため、入出力電極12あるいは14から入力される信号の電圧レベルがゲート電極18,26,34に印加されるゲート電圧に近づく場合には、2つの入出力電極12,14間の抵抗が高くなるため信号の減衰が生じる。本実施例のインダクタンス可変素子500は、上述したオン抵抗の急激な上昇を防ぐために、pチャネルのFETとnチャネルのFETとを並列に接続したトランスミッションゲートを用いてスイッチング動作を行っている。
【0079】
図11及び図12に示すように、本実施例のインダクタンス可変素子500は、図2等に示したインダクタンス可変素子100に対して、nチャネルのFETからなる2つのスイッチ140,148を追加した構成を有している。これら2つのスイッチ140,148は、n−Si基板42の一部に形成されたpウェル138の表面付近に形成されている。
【0080】
スイッチ140は、スイッチ16と並列に接続されて、蛇行形状の電極10の1つめの凹凸部分と戻りの直線部分とを部分的に短絡するためのものであり、スイッチ16のゲート電極18,拡散領域20,22のそれぞれに対応して、ゲート電極142,拡散領域144,146が設けられている。
【0081】
スイッチ140のゲート電極142には、スイッチ16のゲート電極18に印加される電圧と極性が逆で同じ大きさの所定の正の電圧が印加され、このとき2つの拡散領域144,146間にn形のチャネルが形成されて導通状態となる。
【0082】
同様に、スイッチ148は、スイッチ24と並列に接続されて、蛇行形状の電極10の2つ目の凹凸部分と戻りの直線部分とを部分的に短絡するためのものであり、スイッチ24のゲート電極26,拡散領域28,30それぞれに対応して、ゲート電極150,拡散領域151,152が設けられている。
【0083】
スイッチ148のゲート電極150には、拡散領域151あるいは152に対する相対的な電圧がスイッチ24のゲート電極26に印加される拡散領域28あるいは30に対する相対的な電圧と極性が逆で同じ大きさの所定の正の電圧が印加され、このとき2つの拡散領域151,152間にn形のチャネルが形成されて導通状態となる。
【0084】
図13は、本実施例のインダクタンス可変素子500の部分的断面図である。同図(A)は図12のA−Aにおける断面図であり、第1実施例において図4に示した断面構造と基本的に変わりはない。図13(B)は、図12のB−Bにおける断面図であり、n−Si基板42の一部(表面付近)に形成されたpウェル138に、ゲート電極142,拡散領域144,146からなるnチャネルFETのスイッチ140が形成されている状態が示されている。
【0085】
このように、スイッチ16と140とを並列接続して(あるいはスイッチ24と148とを並列接続して)トランスミッションゲートとして使用することにより、入出力電極12あるいは14に入力される信号の電圧レベルが、例えば一方のスイッチ16のゲート電極18に印加されるゲート電圧に近づいた場合には、他方のスイッチ140のゲート電極142に印加されるゲート電圧から遠ざかることになり、スイッチ16と140とからなる並列回路全体のオン抵抗は低くなる。反対に、入力信号の電圧レベルが他方のスイッチ140のゲート電極142に印加されるゲート電圧に近づいた場合には、一方のスイッチ16のゲート電極18に印加されるゲート電圧から遠ざかることになり、スイッチ16と140とからなる並列回路全体のオン抵抗は低くなる。
【0086】
このように、トランスミッションゲートを用いることにより常に安定したオン抵抗となり、インダクタンス可変素子500の特性も安定させることができる。
【0087】
図14は、本発明を適用した第6実施例のインダクタンス可変素子の平面図である。
【0088】
本実施例のインダクタンス可変素子600は、図2に示したインダクタンス可変素子100のスイッチ16等を電極10を蛇行形状の部分と直線形状の部分との間の隙間に沿って延ばした点に特徴がある。すなわち、一方のスイッチ16に着目すると、ゲート電極18,拡散領域20,22のそれぞれを電極10の蛇行形状の部分が直線形状の戻りの部分に接近した部分の全長にわたるように延長している。同様に、他方のスイッチ24に着目すると、ゲート電極26,拡散領域28,30のそれぞれを蛇行形状の電極10の蛇行形状の部分が直線形状の戻りの部分に接近した部分の全長にわたるように延長している。
【0089】
このように、スイッチ16,24の長さを長く設定することにより、オン抵抗を飛躍的に低減することが可能であり、スイッチ16,24を介して信号の入出力を行った際の信号レベルの減衰を実質上無視できる程度にまで抑えることができる。
【0090】
図15は第1実施例の変形例である図5の場合に本実施例を適用した変形例を示すものである。このようにスイッチ16,24,32の長さを長く設定することにより、オン抵抗を飛躍的に低減することが可能であり、電極10の各スイッチに対応する蛇行形状部を確実に短絡することができ、インダクタンスの変更を確実に実施することが可能となる。
【0091】
図16は、化学液相法を用いて端子付けを行った場合の断面を示す図であり、図2のA−Aにおける断面に対応している。
【0092】
図16に示すように、インダクタンス可変素子100を含む半導体基板を切り離した後に、個々に切り離されたチップ(素子)の全表面に化学液相法により絶縁膜としてシリコン酸化膜160を形成する。その後、エッチングにより入出力電極12,14およびゲート電極18,26,34上のシリコン酸化膜160を除去して孔をあけ、その孔を半田162で表面に盛り上がる程度に封じることにより、突出した半田162をプリント配線基板のランド等と直接接触させることができるので、表面実装に際して好都合である。
【0093】
なお、素子表面の保護膜に、合成樹脂等の他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ光線を利用してもよい。
【0094】
なお、本発明は上記各実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【0095】
例えば、上述した各実施例のインダクタンス可変素子は、n−Si基板42上に1つの素子を形成する場合を説明したが、同一あるいは異なる種類のインダクタンス可変素子を同一のn−Si基板42上に複数個同時に形成した後にそれぞれを分離し、その後入出力電極やゲート電極に端子付けを行うようにしてもよい。
【0096】
また、上述した各実施例のインダクタンス可変素子は、半導体基板上に形成される点は一般のトランジスタ等と同じであるため、各実施例のインダクタンス可変素子をLSI等の回路の一部として形成するようにしてもよい。
【0097】
また、上述した各実施例のインダクタンス可変素子は、インダクタンスを可変に設定する際に電界効果トランジスタを用いているため、必ずオン抵抗があり、このオン抵抗は温度依存性がある。従って、このオン抵抗の温度依存性を補正するために、インダクタンス可変素子の内部あるいは外部に正温度係数サーミスタ(PTC)や負温度係数サーミスタ(NTC)を接続するようにしてもよい。
【0098】
また、スイッチとして電界効果トランジスタ以外の素子、例えばバイポーラトランジスタ等を使用するようにしてもよい。
【0099】
また、図14に示したインダクタンス可変素子600において、ゲート電極18,26等の長さを更に延長するようにしてもよい。この場合には、各スイッチ16,24のオン抵抗をさらに低くすることができる。
【0100】
また、上述した各実施例のインダクタンス可変素子は単独で用いる場合を例に取り説明したが、各実施例のインダクタンス可変素子の電極10に対向するように、あるいはほぼ並行するようにもう1つの電極を配置することにより、各インダクタンス可変素子の蛇行形状の電極10と追加した電極との間にキャパシタが分布定数的に成形されるLC素子とすることもできる。
【0101】
また、上述した各実施例のインダクタンス可変素子は、蛇行形状の電極10の蛇行数を実質的に可変に制御することによりインダクタンスを変える場合を例に取り説明したが、入出力する信号の周波数帯域を高周波に限った場合には、電極10の形状を蛇行形状以外の形状、例えば任意の曲線形状等とし、隣接する電極を短絡するようにしてもよい。高周波信号に対しては、このような形状とした場合にも所定のインダクタンスを有するとともに、このインダクタンスを可変に制御することが可能となる。
【0102】
また、以上の各実施例のインダクタンス可変素子の片面あるいは両面を絶縁性あるいは導電性の磁性体膜例えばガンマ・フェライト、バリウム・フェライト等で覆うことによって磁気シールドを行って、本インダクタンス可変素子と近隣の回路との相互間の磁界による影響を低減することができる。ガンマ・フェライト等で覆うこの工程は薄膜形成技術によって行われ、半導体製造技術に適用することも可能であるため、本発明のインダクタンス可変素子を半導体製造技術を利用して製造する場合にも容易に行うことができる。これは半導体基板上に本発明のインダクタンス可変素子が他の半導体装置と共に混在する場合に特に有効である。
【0103】
磁性体膜としては、ガンマ・フェライトやバリウム・フェライト等の各種磁性体膜を用いることができる。特に、磁気記憶媒体として一般的なガンマ・フェライトは、ガンマ・フェライトの薄膜を形成する基板に平行な面方向に微小磁石を並べたような磁化方向を有しており、適切な磁路を形成する際に好都合となる。また、ガンマ・フェライトを用いる場合には、塗布により磁性体膜を形成することができるため、製造が容易となる。
【0104】
なお、磁性体膜の材質や形成方法については各種のものが考えられ、例えばFeO等を真空蒸着して磁性体膜を形成する方法や、その他分子線エピタキシー法(MBE法),化学気相成長法(CVD法),スパッタ法等を用いて磁性体膜を形成する方法等が考えられる。
【0105】
また、磁性体膜を部分的に除去する手法としては、半導体製造工程の一部として汎用されているエッチングによる方法やレーザ光照射による方法が考えられる。エッチングによる方法は、半導体製造工程に含ませることができるため、半導体製造工程によってインダクタンス可変素子やその他の部品を含むICやLSIを製造する際に同時に磁性体膜の部分的除去も行うことができ、製造工程の簡略化が可能となる利点がある。また、レーザ光照射による方法は、磁性体膜の一部を正確な寸法精度で除去することができる利点がある。
【0106】
また、磁性体膜として絶縁性材料ではなく、メタル粉(MP)のような導電性材料を用いるようにしてもよい。但し、このような導電性の磁性体膜を絶縁性の磁性体膜に置き換えて使用すると、インダクタ導体の各周回部分が短絡されてインダクタ導体として機能しなくなるため、各インダクタ導体と導電性の磁性体膜との間を電気的に絶縁する必要がある。この絶縁方法としては、インダクタ導体を酸化して絶縁酸化膜を形成する方法や、化学気相法等によりシリコン酸化膜あるいは窒化膜を形成する方法等がある。
【図面の簡単な説明】
【図1】図1は、蛇行形状のインダクタの原理を示す図である。
【図2】本発明を適用した第1実施例のインダクタンス可変素子の平面図である。
【図3】図2のインダクタンス可変素子の部分的拡大図である。
【図4】図3のB−Bにおける断面図である。
【図5】第1実施例のインダクタンス可変素子100の変形例の一つを示す図である。
【図6】本発明を適用した第2実施例のインダクタンス可変素子の平面図である。
【図7】図6のインダクタンス可変素子の部分的拡大図である。
【図8】図7のA−Aにおける断面図である。
【図9】本発明を適用した第3実施例のインダクタンス可変素子の平面図である。
【図10】本発明を適用した第4実施例のインダクタンス可変素子の平面図である。
【図11】本発明を適用した第5実施例のインダクタンス可変素子の平面図である。
【図12】図11のインダクタンス可変素子の部分的拡大図である。
【図13】図12のA−AおよびB−Bにおける第5実施例のインダクタンス可変素子の断面図である。
【図14】本発明を適用した第6実施例のインダクタンス可変素子の平面図である。
【図15】本発明を適用した第6実施例のインダクタンス可変素子の変形例の平面図である。
【図16】化学液相法を用いて端子付けを行う場合の説明図である。
【符号の説明】
10 蛇行形状の電極
12,14 入出力電極
16,24,32,46,62,68,74,80 スイッチ
18,26,34,48,63,69,75,81 ゲート電極
20,22,28,30,36,38,50,52 拡散領域
44 チャネル
40 絶縁層
42 n−Si基板
160 シリコン酸化膜
162 半田
Claims (3)
- 半導体基板の表面に絶縁層を介して形成された蛇行形状を有するインダクタ導体を含むンダクタンス可変素子であって、
前記インダクタ導体は、
複数の蛇行部分を有する蛇行形状分割電極と、
前記蛇行形状分割電極の各蛇行部分と接近する第1の部分を有するとともに、前記蛇行形状分割電極の先端と接近する第2の部分を有する戻り部分割電極と、
を含んで構成され、
前記蛇行形状分割電極の各蛇行部分と前記戻り部分割電極の第1の部分との間には、両者を接続あるいは分離するための第1のスイッチが配置され、
前記蛇行形状分割電極の先端と前記戻り部分割電極の第2の部分との間には、両者を直列に接続あるいは分離するための第2のスイッチが配置され、
前記各スイッチは、前記半導体基板の一部に形成されており、2つの拡散領域のそれぞれが異なる前記インダクタ用導体の一部に接続された電界効果トランジスタであり、
前記半導体基板上に前記インダクタ用導体と前記スイッチとが一体的に形成されたことを特徴とするインダクタンス可変素子。 - 請求項1において、
前記スイッチを構成する電界効果トランジスタは、nチャネルトランジスタと、pチャネルトランジスタとを並列に接続したトランスミッションゲートであることを特徴とするインダクタンス可変素子。 - 請求項1または2のいずれかにおいて、
前記半導体基板上に前記スイッチと前記インダクタ用導体とを形成した後に、この半導体基板の全表面に絶縁膜を形成し、この絶縁膜の一部をエッチングあるいはレーザ光照射によって除去して孔をあけ、その孔を半田で表面に盛り上がる程度に封じることにより端子付けを行なうことを特徴とするインダクタンス可変素子。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19721094A JP3563113B2 (ja) | 1994-07-29 | 1994-07-29 | インダクタンス可変素子 |
US08/338,847 US5629553A (en) | 1993-11-17 | 1994-11-14 | Variable inductance element using an inductor conductor |
TW083110490A TW262595B (ja) | 1993-11-17 | 1994-11-14 | |
KR1019940029910A KR100316220B1 (ko) | 1993-11-17 | 1994-11-15 | 인덕턴스가변소자 |
DE69408791T DE69408791T2 (de) | 1993-11-17 | 1994-11-16 | Variables induktives Element |
EP94118074A EP0654802B1 (en) | 1993-11-17 | 1994-11-16 | Variable inductance element |
HK98106853A HK1007860A1 (en) | 1993-11-17 | 1998-06-26 | Variable inductance element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19721094A JP3563113B2 (ja) | 1994-07-29 | 1994-07-29 | インダクタンス可変素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0845744A JPH0845744A (ja) | 1996-02-16 |
JP3563113B2 true JP3563113B2 (ja) | 2004-09-08 |
Family
ID=16370663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19721094A Expired - Fee Related JP3563113B2 (ja) | 1993-11-17 | 1994-07-29 | インダクタンス可変素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3563113B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100466542B1 (ko) | 2002-11-13 | 2005-01-15 | 한국전자통신연구원 | 적층형 가변 인덕터 |
US8633577B2 (en) | 2006-01-24 | 2014-01-21 | Renesas Electronics Corporation | Integrated circuit device |
JP5125706B2 (ja) * | 2008-04-09 | 2013-01-23 | 日本電気株式会社 | 可変インダクタ |
JP2010272815A (ja) | 2009-05-25 | 2010-12-02 | Renesas Electronics Corp | 可変インダクタ |
US8842410B2 (en) * | 2009-08-31 | 2014-09-23 | Qualcomm Incorporated | Switchable inductor network |
JP5222258B2 (ja) * | 2009-09-15 | 2013-06-26 | アルプス電気株式会社 | プリントインダクタおよびその製造方法ならびに電圧制御発振器 |
JP5767495B2 (ja) * | 2011-03-29 | 2015-08-19 | パナソニック株式会社 | 可変インダクタ及びこれを用いた半導体装置 |
KR101912287B1 (ko) | 2017-03-31 | 2018-10-29 | 삼성전기 주식회사 | 튜너블 인덕터 회로 |
WO2023233912A1 (ja) * | 2022-06-02 | 2023-12-07 | 株式会社村田製作所 | 電圧変換器 |
-
1994
- 1994-07-29 JP JP19721094A patent/JP3563113B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0845744A (ja) | 1996-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100316220B1 (ko) | 인덕턴스가변소자 | |
US7046113B1 (en) | Inductor element | |
US6664863B1 (en) | LC oscillator | |
US9484444B2 (en) | Semiconductor device with a resistance element in a trench | |
US5492856A (en) | Method of forming a semiconductor device having a LC element | |
JP3318086B2 (ja) | インダクタンス可変素子 | |
JP3563113B2 (ja) | インダクタンス可変素子 | |
EP0272754B1 (en) | Complementary lateral insulated gate rectifiers | |
US8390094B2 (en) | Switching element, variable inductor, and electronic circuit device having circuit configuration incorporating the switching element and the variable inductor | |
EP0637842B1 (en) | LC element, semiconductor device and LC element manufacturing method | |
EP0653837B1 (en) | LC element, semiconductor device, and LC element manufacturing method | |
JP3497221B2 (ja) | Lc素子,半導体装置及びlc素子の製造方法 | |
JP3450408B2 (ja) | Lc複合素子 | |
JP3482008B2 (ja) | インダクタ素子および半導体装置 | |
JP3597879B2 (ja) | Lc素子,半導体装置 | |
JP3390070B2 (ja) | Lc素子,半導体装置及びlc素子の製造方法 | |
EP1197973A1 (en) | Inductor element | |
JPH07169920A (ja) | Lc素子及び半導体装置 | |
JP3390065B2 (ja) | Lc素子,半導体装置及びlc素子の製造方法 | |
KR100509940B1 (ko) | 반도체 소자 및 그 제조방법 | |
JPH0897373A (ja) | Lc素子,半導体装置及びlc素子の製造方法 | |
JPH10135409A (ja) | 半導体抵抗素子 | |
KR20050101317A (ko) | 매몰 산화막(box)의 양 측면에 기판 접촉부를 포함하는soi 구조체 및 그러한 구조체의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |