WO2023233912A1

WO2023233912A1 - 電圧変換器

Info

Publication number: WO2023233912A1
Application number: PCT/JP2023/017123
Authority: WO
Inventors: 義光牛見; ▲高▼志姫田; 永純安達; 健次西山
Original assignee: 株式会社村田製作所
Priority date: 2022-06-02
Filing date: 2023-05-02
Publication date: 2023-12-07

Abstract

電圧変換器は、入力線と出力線との間で直流電圧の変換を行なう。この電圧変換器は、入力線と出力線との間に配置される可変インダクタ装置と、入力線と可変インダクタ装置との間に配置されるスイッチング装置と、出力線と接地線との間に配置されるコンデンサと、制御回路とを備える。制御回路は、出力線を流れる電流である負荷電流に応じて、可変インダクタ装置のインダクタンス値の切替およびスイッチング装置の制御モードの切替を行なう。

Description

電圧変換器

　本開示は、可変インダクタを備える電圧変換器に関する。

　国際公開第２０１９／１８８０２９号（特許文献１）には、電流エネルギを蓄えて入力線の電圧と出力線の電圧との間で電圧変換を行なう電圧変換器が開示されている。この電圧変換器は、可変インダクタと、可変コンデンサと、制御部とを備える。制御部は、入力線の電圧と出力線の電圧との比である入出力電圧比に応じて、可変インダクタのインダクタンス値を変化させる。これにより、電圧変換器による電圧変換効率が改善される。

国際公開第２０１９／１８８０２９号

　国際公開第２０１９／１８８０２９号に開示された電圧変換器においては、電圧変換効率を改善するために、可変インダクタのインダクタンス値を入出力電圧比に応じて変化させている。したがって、入出力電圧比が一定である場合（たとえば入力線の電圧が１２ボルト、出力線の電圧が１ボルトで一定である場合）には、出力線を流れる電流（負荷電流）の大小に関わらず、１つのインダクタンス値が選択されることになる。しかしながら、負荷電流が小さい時（軽負荷時）と、負荷電流が大きい時（重負荷時）とにおいて、選択された１つのインダクタンス値で電圧変換効率を改善することは難しい。

　本開示は、上記のような課題を解決するためになされたものであり、その目的は、可変インダクタを備える電圧変換器において、軽負荷時および重負荷時において電圧変換効率を適切に改善することである。

　本開示による電圧変換器は、入力線と出力線との間で直流電圧の変換を行なう。この電圧変換器は、入力線と出力線との間に配置される可変インダクタ装置と、入力線と可変インダクタ装置との間に配置されるスイッチング装置と、出力線と接地線との間に配置されるコンデンサと、出力線を流れる電流である負荷電流に応じて、可変インダクタ装置のインダクタンス値の切替およびスイッチング装置の制御モードの切替を行なう制御回路とを備える。

　本開示によれば、可変インダクタを備える電圧変換器において、軽負荷時および重負荷時において電圧変換効率を適切に改善することができる。

電圧変換器の全体構成の一例を示す図（その１）である。制御モードを示す図（その１）である。可変インダクタ装置の通電経路を示す図（その１）である。負荷電流と電圧変換効率との関係を模式的に示す図（その１）である。負荷電流と電圧変換効率との関係を模式的に示す図（その２）である。制御モードを示す図（その２）である。３つの負荷の層別手法の一例を説明するための図である。負荷電流とＡＣロスとＤＣロスとの関係を模式的に示す図である。電圧変換器の全体構成の一例を示す図（その２）である。制御モードを示す図（その３）である。可変インダクタ装置の通電経路を示す図（その２）である。負荷電流と電圧変換効率との関係を模式的に示す図（その３）である。電圧変換器の全体構成の一例を示す図（その３）である。制御モードを示す図（その４）である。可変インダクタ装置の通電経路を示す図（その３）である。電圧変換器の全体構成の一例を示す図（その４）である。ＦＥＴの構成例を示す図である。電圧変換器の断面の一例を示す図である。電圧変換器の断面の他の一例を示す図である。

　以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

　（電圧変換器１の全体構成）
　図１は、本実施の形態による電圧変換器１の全体構成の一例を示す図である。電圧変換器１は、直流電源１０と、入力線ＰＬ１と、出力線ＰＬ２と、接地線ＰＮと、スイッチング装置（スイッチングレギュレータ）２０と、可変インダクタ装置３０と、コンデンサＣと、制御回路１００とを備える。

　電圧変換器１は、直流電源１０に接続される入力線ＰＬ１の電圧（入力線ＰＬ１と接地線ＰＮとの電位差、以下「入力電圧Ｖｉｎ」ともいう）と、出力端子Ｔｏｕｔに接続される出力線ＰＬ２の電圧（出力線ＰＬ２と接地線ＰＮとの電位差、以下「出力電圧Ｖｏｕｔ」ともいう）との間で電圧変換を行なう、降圧型ＤＣ／ＤＣコンバータである。

　直流電源１０の正極は入力線ＰＬ１に接続され、直流電源１０の負極は接地線ＰＮに接続される。これにより、入力電圧Ｖｉｎは直流電源１０の電圧と等しくなる。

　コンデンサＣは、出力線ＰＬ２と接地線ＰＮとの間に配置される。スイッチング装置２０および可変インダクタ装置３０は、入力線ＰＬ１から出力線ＰＬ２までの間にこの順で配置される。

　スイッチング装置２０は、２つのスイッチング素子Ｓ１，Ｓ２を含む。スイッチング素子Ｓ１，Ｓ２は、入力線ＰＬ１から接地線ＰＮまでの間に、この順に直列に接続される。スイッチング素子Ｓ１，Ｓ２は、制御回路１００からの指令信号によって制御され、周期的かつ相補的に開閉（オン／オフ）される。

　可変インダクタ装置３０は、２つのインダクタＬ１，Ｌ２と、２つのスイッチング素子（切替装置）Ｓ３，Ｓ４とを含む。インダクタＬ１，Ｌ２は、スイッチング装置２０のスイッチング素子Ｓ１，Ｓ２の接続ノードＮ０から、出力線ＰＬ２までの間に、この順に直列に接続される。

　スイッチング素子Ｓ３，Ｓ４は、制御回路１００からの指令信号に応じて開閉（オン／オフ）される。スイッチング素子Ｓ３は、インダクタＬ２と出力線ＰＬ２との間に配置される。スイッチング素子Ｓ４は、インダクタＬ１，Ｌ２の接続ノードＮ１と出力線ＰＬ２との間に配置される。

　なお、スイッチング素子Ｓ１～Ｓ４は、たとえば電界効果トランジスタ（ＦＥＴ）等で構成される。

　制御回路１００は、ＣＰＵ（Central　Processing　Unit）などのプロセッサと、ＲＯＭ（Read　Only　Memory）およびＲＡＭ（Random　Access　Memory）などのメモリと、各種信号を入出力するためのポートとを含む（いずれも図示せず）。制御回路１００は、メモリに記憶されたプログラムおよびマップ、ならびに各センサから受ける信号等に基づいて、スイッチング装置２０の制御（スイッチング素子Ｓ１，Ｓ２の制御）、および可変インダクタ装置３０のインダクタンス値の切替（スイッチング素子Ｓ３，Ｓ４の制御）を行なう。

　（電圧変換器１の降圧動作）
　制御回路１００がスイッチング装置２０および可変インダクタ装置３０を以下のように制御することによって、電圧変換器１の降圧動作が行なわれる。

　スイッチング素子Ｓ１がオン、スイッチング素子Ｓ２がオフされ、スイッチング素子Ｓ３およびスイッチング素子Ｓ４の少なくとも一方がオンされると、入力電圧Ｖｉｎによって出力線ＰＬ２に負荷電流Ｉｏｕｔが流れ、この際に可変インダクタ装置３０のインダクタ（インダクタＬ１，Ｌ２の少なくとも一方）に電流エネルギが蓄えられる。続いて、スイッチング素子Ｓ１がオフ、スイッチング素子Ｓ２がオンされると、可変インダクタ装置３０のインダクタは負荷電流Ｉｏｕｔを保とうとする起電力を発生し、この起電力によってスイッチング素子Ｓ２を通じて負荷電流Ｉｏｕｔが流れる。可変インダクタ装置３０のインダクタおよびコンデンサＣはＬＣフィルタを構成し、負荷電流Ｉｏｕｔがスイッチング素子Ｓ１，Ｓ２によって切り替えられて生成されるパルス列を平均化して、出力電圧Ｖｏｕｔを出力する。出力電圧Ｖｏｕｔは、パルス列のオンデューティ比の設定により、入力電圧Ｖｉｎから所望の電圧に降下させられる。この結果、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの間で電圧変換が行われる。

　（電圧変換器１の損失）
　降圧型ＤＣ／ＤＣコンバータである電圧変換器１の降圧動作時は、スイッチング素子Ｓ１，Ｓ２のスイッチングに起因して、負荷電流Ｉｏｕｔには交流成分が重畳する。したがって、負荷電流Ｉｏｕｔの波形は、直流成分（以下「直流電流Ｉ_ｄ」ともいう）に交流成分（以下「リップル電流ΔＩ」ともいう）が重畳した波形となる。

　可変インダクタ装置３０の損失には、直流成分である直流電流Ｉ_ｄによる損失（以下「ＤＣロス」ともいう）と、交流成分であるリップル電流ΔＩによる損失（以下「ＡＣロス」ともいう）とが含まれる。

　負荷電流Ｉｏｕｔが小さい軽負荷時においては、可変インダクタ装置３０の損失は、リップル電流ΔＩによるＡＣロスが支配的となる。そのため、軽負荷時においては、リップル電流ΔＩを小さくすることで、可変インダクタ装置３０の損失を効率的に低減することができる。

　なお、降圧型ＤＣ／ＤＣコンバータのリップル電流の大きさは、インダクタンス値が大きいほど、小さい値となることが知られている。したがって、可変インダクタ装置３０のイダクタンス値を大きくすることによって、リップル電流ΔＩを小さくすることができる。

　一方、負荷電流Ｉｏｕｔが大きい重負荷時においては、可変インダクタ装置３０の損失は、直流成分によるＤＣロスが支配的となる。そのため、可変インダクタ装置３０の抵抗を小さくすることで、可変インダクタ装置３０の損失を効率的に低減することができる。

　（スイッチング装置２０の電圧制御方式）
　スイッチング装置２０の電圧制御方式には、ＰＷＭ（Pulse　Width　Modulation、パルス幅変調）制御方式と、ＰＦＭ（Pulse　Frequency　Modulation、パルス周波数変調）制御方式とが含まれる。

　ＰＷＭ制御方式とＰＦＭ制御方式とは、スイッチング素子Ｓ１，Ｓ２を相補的に開閉する周波数であるスイッチング周波数、および、パルス列のオンデューティ比に相当するパルス幅の制御態様が異なる。

　ＰＷＭ制御方式は、スイッチング周波数を一定値ｆ０に固定しつつ、パルス幅を変化させる制御方式である。ＰＷＭ制御方式においては、リップル電流ΔＩを小さくでき、かつ負荷変動に対する応答性を高められるといったメリットがある一方、スイッチング周波数が一定値ｆ０に固定されるので軽負荷時にはスイッチング損失が顕著となるといったデメリットがある。

　ＰＦＭ制御方式は、パルス幅を固定しつつ、スイッチング周波数をＰＷＭ制御方式で用いられる一定値ｆ０よりも低い領域内で変化させる方式である。ＰＦＭ制御方式においては、軽負荷時にスイッチング周波数を低い値にすることでスイッチング損失を軽減できるメリットがある一方、スイッチング周波数を低い値にすることでリップル電流ΔＩが大きくなり、かつ負荷変動に対する応答性が劣化するといったデメリットがある。

　（電圧変換器１の制御）
　以上の点を踏まえ、本実施の形態による制御回路１００は、負荷電流Ｉｏｕｔに応じて、可変インダクタ装置３０のインダクタンス値Ｌの切替と、スイッチング装置２０の電圧制御方式の切替とを行なう。

　図２は、電圧変換器１の制御モードを示す図である。図３は、電圧変換器１の各制御モードで形成される、可変インダクタ装置３０の通電経路を示す図である。

　なお、以下では、インダクタＬ１のインダクタンス値および直流抵抗値をそれぞれ「インダクタンス値Ｌ_１」および「直流抵抗値Ｒ_ｄ１」とも記載する。また、インダクタＬ２のインダクタンス値および直流抵抗値をそれぞれ「インダクタンス値Ｌ_２」および「直流抵抗値Ｒ_ｄ２」とも記載する。なお、インダクタンス値Ｌ_１とインダクタンス値Ｌ_２とは、同じ値であっても異なる値であってもよい。同様に、直流抵抗値Ｒ_ｄ１と直流抵抗値Ｒ_ｄ２は、同じ値であっても異なる値であってもよい。

　図２に示すように、制御回路１００は、軽負荷時には電圧変換器１の制御モードを「モード１」に設定し、重負荷時には電圧変換器１の制御モードを「モード２」に設定する。

　軽負荷時の「モード１」では、可変インダクタ装置３０のスイッチング素子Ｓ３がオン状態とされ、スイッチング素子Ｓ４がオフ状態とされる。これにより、図３に示すように、出力線ＰＬ２に対して、可変インダクタ装置３０内の２個のインダクタＬ１，Ｌ２が直列に接続された状態となる。そのため、可変インダクタ装置３０のインダクタンス値Ｌは、インダクタンス値Ｌ_１とインダクタンス値Ｌ_２との合計（＝Ｌ_１＋Ｌ_２）となる。また、可変インダクタ装置３０の直流抵抗値Ｒ_ｄは、直流抵抗値Ｒ_ｄ１と直流抵抗値Ｒ_ｄ２との合計（＝Ｒ_ｄ１＋Ｒ_ｄ２）となる。

　さらに、「モード１」では、スイッチング装置２０の電圧制御方式がＰＦＭ制御方式に設定される。

　一方、重負荷時の「モード２」では、可変インダクタ装置３０のスイッチング素子Ｓ３がオフ状態とされ、スイッチング素子Ｓ４がオン状態される。これにより、図３に示すように、出力線ＰＬ２に対して、可変インダクタ装置３０内のインダクタＬ１のみが接続された状態となる。そのため、可変インダクタ装置３０のインダクタンス値Ｌおよび直流抵抗値Ｒ_ｄは、それぞれ、インダクタンス値Ｌ_１および直流抵抗値Ｒ_ｄ１となる。

　さらに、「モード２」では、スイッチング装置２０の電圧制御方式はＰＷＭ制御方式に設定される。

　なお、軽負荷時であるのか重負荷時であるのかは、たとえは、負荷電流Ｉｏｕｔと閾値Ｉｔｈとを比較することによって判定することができる。すなわち、制御回路１００は、負荷電流Ｉｏｕｔが閾値Ｉｔｈ未満である場合には軽負荷と判定し、そうでない場合は重負荷と判定することができる。負荷電流Ｉｏｕｔと比較される閾値Ｉｔｈは、たとえば、ＰＦＭ制御時の効率とＰＷＭ制御時の効率とを考慮して予め設定してメモリに記憶しておくことができる。

　図４は、ＰＦＭ制御時およびＰＷＭ制御時における、負荷電流と電圧変換効率との関係を模式的に示す図である。図４に示すように、ＰＦＭ制御時の効率とＰＷＭ制御時の効率とは、どちらも負荷電流がある値でピークとなるが、ＰＦＭ制御時の効率がピークとなる時の負荷電流値は、ＰＷＭ制御時の効率がピークとなる時の負荷電流値（以下「ピーク電流値Ｉｐ」ともいう）以下である。そのため、ＰＦＭ制御時の効率とＰＷＭ制御時の効率とは負荷電流が所定値（以下「クロス電流Ｉｃ」ともいう）のときに交差し、負荷電流がクロス電流Ｉｃよりも小さい領域ではＰＦＭ制御時の効率がＰＷＭ制御時の効率よりも大きくなり、負荷電流がクロス電流Ｉｃよりも大きい領域ではＰＷＭ制御時の効率がＰＦＭ制御時の効率よりも大きくなる。

　以上の点を踏まえ、閾値Ｉｔｈをクロス電流Ｉｃに設定してもよい。また、ピーク電流Ｉｐがクロス電流Ｉｃに近い値であることから、閾値Ｉｔｈをピーク電流Ｉｐに設定してもよい。あるいは、閾値Ｉｔｈをクロス電流Ｉｃからピーク電流Ｉｐまでの間のいずれかの値に設定するようにしてもよい。

　以上のように、本実施の形態による制御回路１００は、軽負荷時には、スイッチング装置２０の電圧制御方式をＰＦＭ制御方式にしてスイッチング周波数を低い値にすることで、スイッチング装置２０のスイッチング損失を低減することができる。さらに、軽負荷時には、制御回路１００は、可変インダクタ装置３０内の２個のインダクタＬ１，Ｌ２を直列に接続してインダクタンス値Ｌを大きくすることで、リップル電流ΔＩを小さくできる。そのため、軽負荷時に支配的なリップル電流ΔＩによるＡＣロスを低減することができる。

　一方、重負荷時には、制御回路１００は、スイッチング装置２０の電圧制御方式をＰＷＭ制御方式にするとともに、可変インダクタ装置３０のインダクタ数を１個にすることで可変インダクタ装置３０の直流抵抗値Ｒ_ｄを小さくすることができる。そのため、重負荷時に支配的な直流電流Ｉ_ｄによるＤＣロスを低減することができる。

　以上の結果、可変インダクタ装置３０を備える電圧変換器１において、軽負荷時および重負荷時において電圧変換効率を適切に改善することができる。

　図５は、本実施の形態による制御を行なう場合の負荷電流と電圧変換効率との関係を模式的に示す図である。図５に示されるように、本実施の形態による制御の効率は、軽負荷時および重負荷時の双方で、ＰＷＭ制御時およびＰＦＭ制御時の効率を上回っている。

　軽負荷時において本実施の形態による制御の効率がＰＦＭ制御時の効率よりも上回っているのは、ＰＦＭ制御方式によるスイッチング損失の低減に加えて、可変インダクタ装置３０のインダクタンス値Ｌを大きくしたことによって軽負荷時に支配的なＡＣロスを低減したことが寄与しているためである。

　また、重負荷時において本実施の形態による制御の効率がＰＷＭ制御時の効率よりも上回っているのは、ＰＷＭ制御方式によるＡＣロスの低減に加えて、可変インダクタ装置３０のインダクタを１個にして直流抵抗値Ｒ_ｄを小さくしたことによって重負荷時に支配的なＤＣロスを低減したことが寄与しているためである。

　なお、本実施の形態ではインダクタンス値Ｌ_１とインダクタンス値Ｌ_２との大小関係については言及していないが、例えば重負荷時の効率をより重要視するようなシステムにおいては、インダクタンス値Ｌ_２に対してインダクタンス値Ｌ_１を積極的に小さくしても良い。

　［変形例１］
　上述の実施の形態においては、インダクタンス値Ｌの切替と電圧制御方式の切替とを同時に行なうため、制御を容易にできる。

　しかしながら、インダクタンス値Ｌの切替タイミングと電圧制御方式の切替タイミングとは異なっていてもよい。

　図６は、本変形例１による制御モードを示す図である。図６に示すように、本変形例１では、負荷が、軽負荷、中負荷および重負荷の３段階に層別される。そして、軽負荷、中負荷および重負荷に対して、それぞれ「モード１」、「モード１．５」、「モード２」が設定される。

　軽負荷時の「モード１」および重負荷時の「モード２」は、上述の図２に示す制御モードと同じである。中負荷の「モード１．５」では、電圧制御方式をモード１と同じＰＦＭ制御方式に維持しつつ、スイッチング素子Ｓ３，Ｓ４の状態をモード２と同じ状態に切り替える。これにより、たとえば負荷が軽負荷、中負荷および重負荷の順に変化する場合には、負荷が軽負荷から中負荷に切り替わるタイミングでインダクタンス値Ｌが切り替わり、その後に負荷が中負荷から重負荷に切り替わるタイミングで電圧制御方式が切り替わることになる。

　図７は、本変形例１における３つの負荷（軽負荷、中負荷および重負荷）の層別手法の一例を説明するための図である。図７において、横軸は時間を示し、縦軸は負荷電流Ｉｏｕｔを示す。

　負荷電流Ｉｏｕｔは、直流成分である直流電流Ｉ_ｄに、交流成分であるリップル電流ΔＩが重畳した波形となる。

　したがって、直流電流Ｉ_ｄがリップル電流ΔＩの半分未満である場合（Ｉ_ｄ＜ΔＩ／２である場合）には、リップル電流ΔＩによって負荷電流Ｉｏｕｔの正負が入れ替わるゼロクロス状態となる。この状態を軽負荷と判定する。

　一方、直流電流Ｉ_ｄがリップル電流ΔＩの半分よりも大きい場合（Ｉ_ｄ＞ΔＩ／２である場合）には、ＡＣロスとＤＣロスの大小関係によって中負荷および重負荷を層別する。

　図８は、負荷電流とＡＣロスとＤＣロスとの関係を模式的に示す図である。
　ＡＣロスは負荷電流が変動しても一定である一方、ＤＣロスは負荷電流に比例して増加する。

　可変インダクタ装置３０のインダクタの損失Ｐｉｎｄは、ＡＣロスとＤＣロスの合計である。図８から解るように、ＡＣロスとＤＣロスとの交点よりも負荷電流の小さい領域では、ＡＣロスが支配的（ＡＣロスがＤＣロスよりも大きい）のに対し、ＡＣロスとＤＣロスとの交点よりも負荷電流の大きい領域ではＤＣロスが支配的（ＤＣロスがＡＣロスよりも大きい）である。

　なお、ＡＣロスは、可変インダクタ装置３０のインダクタの交流抵抗値Ｒ_ａと、リップル電流ΔＩの２乗値との積（＝Ｒ_ａ・ΔＩ^２）で表わされる。一方、ＤＣロスは、可変インダクタ装置３０のインダクタの直流抵抗値Ｒ_ｄと、直流電流Ｉ_ｄの２乗値との積（＝Ｒ_ｄ・Ｉ_ｄ ^２）で表わされる。

　したがって、制御回路１００は、図７に示すように、Ｒ_ｄ・Ｉ_ｄ ^２＜Ｒ_ａ・ΔＩ^２である場合に中負荷と判定し、Ｒ_ｄ・Ｉ_ｄ ^２＞Ｒ_ａ・ΔＩ^２である場合に重負荷と判定する。

　以上のように変形して、インダクタンス値Ｌの切替タイミングと電圧制御方式の切替タイミングとは異ならせるようにしてもよい。

　また、負荷電流に応じたインダクタンス値Ｌを予め決めずにまず先に負荷電流に応じて電圧制御方式の切替を行ない、その後にどのインダクタンス値Ｌの効率が良いかを判定して、効率が良いと判定されたインダクタンス値となるようにインダクタンス値Ｌを切り替えるようにしてもよい。

　［変形例２］
　図９は、本変形例２による電圧変換器１Ａの全体構成の一例を示す図である。電圧変換器１Ａは、上述の図１に示す電圧変換器１の可変インダクタ装置３０を、可変インダクタ装置３０Ａに変更したものである。可変インダクタ装置３０Ａは、可変インダクタ装置３０に対して、スイッチング素子Ｓ５を追加したものである。

　スイッチング素子Ｓ５は、スイッチング素子Ｓ１，Ｓ２のスイッチング装置２０の接続ノードＮ０と、インダクタＬ２とスイッチング素子Ｓ３との接続ノードＮ２との間に配置される。スイッチング素子Ｓ５は、制御回路１００からの指令信号に応じて開閉（オン／オフ）される。

　図１０は、本変形例２による制御モードを示す図である。図１１は、本変形例２による各制御モードで形成される、可変インダクタ装置３０Ａの通電経路を示す図である。

　図１０に示すように、本変形例２では、上述の変形例１と同様に、負荷が軽負荷、中負荷および重負荷の３段階に層別される。そして、軽負荷、中負荷および重負荷に対して、それぞれ「モード１」、「モード２」および「モード３」が設定される。

　軽負荷時の「モード１」および中負荷時の「モード２」は、スイッチング素子Ｓ５がオフ状態とされることによって、上述の図２に示すモード１およびモード２とそれぞれ実質的に同じである。

　重負荷の「モード３」では、中負荷時の「モード２」に対して、スイッチング素子Ｓ５がオンとされる。これにより、図１１に示すように、出力線ＰＬ２に対して、可変インダクタ装置３０内の２個のインダクタＬ１，Ｌ２が並列に接続された状態となる。そのため、モード３でのインダクタンス値ＬはＬ_１・Ｌ_２／（Ｌ_１＋Ｌ_２）となり、モード２でのインダクタンス値Ｌ＝Ｌ_１よりも小さくなる。また、モード３での直流抵抗値Ｒ_ｄはＲ_ｄ１・Ｒ_ｄ２／（Ｒ_ｄ１＋Ｒ_ｄ２）となり、モード２での直流抵抗値Ｒ_ｄ＝Ｒ_ｄ１よりも小さくなる。

　図１２は、本変形例２による制御を行なう場合の負荷電流と電圧変換効率との関係を模式的に示す図である。本変形例２においては、重負荷において、モード２よりもインダクタンス値Ｌおよび直流抵抗値Ｒ_ｄの小さい「モード３」が設定されることによって、重負荷時の効率を、上述の実施の形態よりもさらに向上させることができる。

　以上のように、本変形例２による制御回路１００は、軽負荷時にはＰＦＭ制御方式にしてスイッチング周波数を低い値にすることでスイッチング損失を低減するとともに、インダクタＬ１，Ｌ２を直列に接続してインダクタンス値Ｌを大きくすることでリップル電流ΔＩによるＡＣロスを低減することができる。

　さらに、中負荷時には、制御回路１００は、ＰＷＭ制御方式に切り替えるとともに、インダクタＬ１のみを接続して直流抵抗値Ｒ_ｄを小さくすることでＤＣロスを低減することができる。

　さらに、高負荷時には、制御回路１００は、ＰＷＭ制御方式にしつつ、インダクタＬ１，Ｌ２を並列に接続して直流抵抗値Ｒ_ｄをさらに小さくすることでＤＣロスをさらに低減することができる。

　なお、負荷電流を急激に増加させる時などには、出力電圧Ｖｏｕｔにドループ（電圧変動）が生じる場合がある。こういった場合にも、インダクタＬ１，Ｌ２を並列に接続してインダクタンス値Ｌを小さくすることで、応答を早くし、出力電圧Ｖｏｕｔを安定化させることができる。

　［変形例３］
　図１３は、本変形例３による電圧変換器１Ｂの全体構成の一例を示す図である。電圧変換器１Ｂは、上述の図１に示す電圧変換器１の可変インダクタ装置３０を、可変インダクタ装置３０Ｂに変更したものである。

　可変インダクタ装置３０Ｂは、３つのインダクタＬ１～Ｌ３と、４つのスイッチング素子（切替装置）Ｓ８～Ｓ１１とを含む。

　スイッチング素子Ｓ８、スイッチング素子Ｓ９およびインダクタＬ３は、接続ノードＮ０から出力線ＰＬ２までの間に、この順に直列に接続される。インダクタＬ１、スイッチング素子Ｓ１０およびスイッチング素子Ｓ１１は、接続ノードＮ０から出力線ＰＬ２までの間に、この順に直列に接続される。インダクタＬ２は、スイッチング素子Ｓ８，Ｓ９の接続ノードＮ３と、スイッチング素子Ｓ１０，Ｓ１１の接続ノードＮ４との間に接続される。スイッチング素子Ｓ８～Ｓ１１は、制御回路１００からの指令信号に応じて開閉（オン／オフ）される。

　図１４は、本変形例３による制御モードを示す図である。図１５は、本変形例３による各制御モードで形成される、可変インダクタ装置３０Ｂの通電経路を示す図である。

　図１４に示すように、本変形例３では、負荷が、軽負荷、中負荷１、中負荷２、および重負荷の４段階に層別される。そして、軽負荷、中負荷１、中負荷２、および重負荷に対して、それぞれ「モード１Ｂ」、「モード２Ｂ」、「モード３Ｂ」、および「モード４Ｂ」が設定される。

　「モード１Ｂ」および「モード２Ｂ」では電圧制御方式がＰＦＭ制御方式とされ、「モード３Ｂ」および「モード４Ｂ」では電圧制御方式がＰＷＭ制御方式とされる。

　また、「モード１Ｂ」では、スイッチング素子Ｓ９，Ｓ１０がオンとされ、スイッチング素子Ｓ８，Ｓ１１がオフとされることによって、図１５に示すように、出力線ＰＬ２に対して、３個のインダクタＬ１～Ｌ３が直列に接続された状態となる。そのため、インダクタンス値Ｌ＝Ｌ_１＋Ｌ_２＋Ｌ_３となり、直流抵抗値Ｒ_ｄ＝Ｒ_ｄ１＋Ｒ_ｄ２＋Ｒ_ｄ３となる。

　「モード２Ｂ」では、スイッチング素子Ｓ１０，Ｓ１１がオンとされ、スイッチング素子Ｓ８，Ｓ９がオフとされることによって、図１５に示すように、出力線ＰＬ２に対してインダクタＬ１のみが接続された状態となる。そのため、インダクタンス値Ｌ＝Ｌ_１となり、直流抵抗値Ｒ_ｄ＝Ｒ_ｄ１となる。

　「モード３Ｂ」では、スイッチング素子Ｓ８，Ｓ１０，Ｓ１１がオンとされ、スイッチング素子Ｓ９がオフとされることによって、図１５に示すように、出力線ＰＬ２に対して２個のインダクタＬ１，Ｌ２が並列に接続された状態となる。そのため、インダクタンス値ＬはＬ_１・Ｌ_２／（Ｌ_１＋Ｌ_２）となり、直流抵抗値Ｒ_ｄもＲ_ｄ１・Ｒ_ｄ２／（Ｒ_ｄ１＋Ｒ_ｄ２）となる。

　「モード４Ｂ」では、スイッチング素子Ｓ８～Ｓ１１がオンとされることによって、図１５に示すように、出力線ＰＬ２に対して３個のインダクタＬ１～Ｌ３が並列に接続された状態となる。そのため、インダクタンス値ＬはＬ_１・Ｌ_２・Ｌ_３／（Ｌ_１＋Ｌ_２＋Ｌ_３）となり、直流抵抗値Ｒ_ｄもＲ_ｄ１・Ｒ_ｄ２・Ｒ_ｄ３／（Ｒ_ｄ１＋Ｒ_ｄ２＋Ｒ_ｄ３）となる。

　本変形例４のように、負荷を４段階に層別し、各負荷に対して４つのモード１Ｂ，２Ｂ，３Ｂ，４Ｂをそれぞれ設定するようにしてもよい。

　［変形例４］
　図１６は、本変形例４による電圧変換器１Ｃの全体構成の一例を示す図である。電圧変換器１Ｃは、上述の変形例３による電圧変換器１Ｂの可変インダクタ装置３０Ｂを、可変インダクタ装置３０Ｃに変更したものである。

　可変インダクタ装置３０Ｃは、上述の変形例３による可変インダクタ装置３０Ｂに対して、スイッチング素子（切替装置）Ｓ１２，Ｓ１３を追加したものである。

　このように変形することで、インダクタンス値Ｌおよび直流抵抗値Ｒ_ｄの組合せを、より細かく切り替えることができる。

　［変形例５］
　上述の電圧変換器１のスイッチング素子Ｓ１～Ｓ４の各々を、いわゆるバックツーバックで接続されたＦＥＴで構成するようにしてもよい。

　図１７は、可変インダクタ装置３０内のスイッチング素子Ｓ３，Ｓ４をバックツーバックで接続されたＦＥＴの構成例を示す図である。可変インダクタ装置３０内のスイッチング素子Ｓ３，Ｓ４を図１７に示されるように構成することで、ＦＥＴへの逆流を防ぎ、電圧変換器１の動作を安定させることができる。

　［変形例６］
　上述の電圧変換器１の構成要素のうち、スイッチング素子Ｓ１～Ｓ４および制御回路１００が実装基板上に実装され、インダクタＬ１，Ｌ２がその実装基板に内蔵されていてもよい。

　図１８は、本変形例６による電圧変換器１の断面の一例を示す図である。図１８に示される例では、電圧変換器１の構成要素のうち、スイッチング素子Ｓ１～Ｓ４および制御回路１００を含む基板５０が実装基板６０上に実装され、インダクタＬ１，Ｌ２およびコンデンサＣがその実装基板６０に内蔵されている。

　図１９は、本変形例６による電圧変換器１の断面の他の一例を示す図である。図１９に示される例では、図１８に示される例に対して、コンデンサＣが実装基板６０に内蔵されているのではなく実装基板６０上に実装されている。

　どちらの例においても、スイッチング素子Ｓ１～Ｓ４が実装される実装基板６０にインダクタＬ１，Ｌ２が内蔵されているため、スイッチング素子Ｓ１～Ｓ４とインダクタＬ１，Ｌ２との間の配線３１，３２の距離を短くできる。その結果、インダクタＬ１，Ｌ２を並列に接続した時の各インダクタＬ１，Ｌ２の位相差を小さくすることができる。

　今回開示された実施の形態およびその変形例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　上述した実施の形態およびその変形例は、以下の態様の具体例であることが当業者により理解される。

　（第１項）　本開示による電圧変換器は、入力線と出力線との間で直流電圧の変換を行なう。この電圧変換器は、入力線と出力線との間に配置される可変インダクタ装置と、入力線と可変インダクタとの間に配置されるスイッチング装置と、出力線と接地線との間に配置されるコンデンサと、出力線を流れる電流である負荷電流に応じて、可変インダクタ装置のインダクタンス値の切替およびスイッチング装置の制御モードの切替を行なう制御回路とを備える。制御回路は、負荷電流が閾値よりも小さい場合に可変インダクタ装置のインダクタンス値を第１値にし、負荷電流が閾値よりも大きい場合に可変インダクタ装置のインダクタンス値を第１値よりも小さい値にする。

　（第２項）　第１項に記載の電圧変換器において、制御回路は、可変インダクタ装置のインダクタンス値を変えるタイミングで、スイッチング装置の制御モードを切り替える。

　（第３項）　第１または２項に記載の電圧変換器において、可変インダクタ装置は、複数のインダクタと、制御回路からの信号に応じて開閉するように構成され、複数のインダクタのうちのいずれのインダクタを、スイッチング装置と出力線との間に直列接続するのかを切り替える切替装置とを含む。

　（第４項）　第１または２項に記載の電圧変換器において、可変インダクタ装置は、複数のインダクタと、制御回路からの信号に応じて開閉するように構成され、スイッチング装置と出力線との間における複数のインダクタの接続態様を、直列接続とするのか並列接続とするのかを切り替える切替装置とを含む。

　（第５項）　第３または４項に記載の電圧変換器において、複数のインダクタは、切替装置が実装される基板に内蔵されている。

　（第６項）　第３項に記載の電圧変換器において、切替装置は、バックツーバックで接続された電界効果トランジスタを含む。

　（第７項）　第１～６項のいずれかに記載の電圧変換器において、制御回路は、負荷電流が閾値よりも小さい場合にスイッチング装置の制御モードをパルス周波数変調制御モードとし、負荷電流が閾値よりも大きい場合にパルス幅変調制御モードにする。

　（第８項）　第１～７項のいずれかに記載の電圧変換器において、制御回路は、負荷電流に応じて前記スイッチング装置の制御モードの切替を行ない、スイッチング装置の制御モードの切替後にどのインダクタンス値の効率が良いかを判定し、可変インダクタ装置のインダクタンス値を、効率が良いと判定されたインダクタンス値に切り替える。

　１，１Ａ，１Ｂ，１Ｃ　電圧変換器、１０　直流電源、２０　スイッチング装置、３０，３０Ａ，３０Ｂ，３０Ｃ　可変インダクタ装置、３１，３２　配線、５０　基板、６０　実装基板、１００　制御回路、Ｃ　コンデンサ、Ｌ１，Ｌ２，Ｌ３　インダクタ、Ｎ０～Ｎ４　接続ノード、ＰＬ１　入力線、ＰＬ２　出力線、ＰＮ　接地線、Ｔｏｕｔ　出力端子。

Claims

　入力線と出力線との間で直流電圧の変換を行なう電圧変換器であって、
　前記入力線と前記出力線との間に配置される可変インダクタ装置と、
　前記入力線と前記可変インダクタ装置との間に配置されるスイッチング装置と、
　前記出力線と接地線との間に配置されるコンデンサと、
　前記出力線を流れる電流である負荷電流に応じて、前記可変インダクタ装置のインダクタンス値の切替および前記スイッチング装置の制御モードの切替を行なう制御回路とを備え、
　前記制御回路は、前記負荷電流が閾値よりも小さい場合に前記可変インダクタ装置のインダクタンス値を第１値にし、前記負荷電流が前記閾値よりも大きい場合に前記可変インダクタ装置のインダクタンス値を前記第１値よりも小さい値にする、電圧変換器。
　前記制御回路は、前記可変インダクタ装置のインダクタンス値を変えるタイミングで、前記スイッチング装置の制御モードを切り替える、請求項１に記載の電圧変換器。
　前記可変インダクタ装置は、
　　複数のインダクタと、
　　前記制御回路からの信号に応じて開閉するように構成され、前記複数のインダクタのうちのいずれのインダクタを、前記スイッチング装置と前記出力線との間に直列接続するのかを切り替える切替装置とを含む、請求項１または２に記載の電圧変換器。
　前記可変インダクタ装置は、
　　複数のインダクタと、
　　前記制御回路からの信号に応じて開閉するように構成され、前記スイッチング装置と前記出力線との間における前記複数のインダクタの接続態様を、直列接続とするのか並列接続とするのかを切り替える切替装置とを含む、請求項１または２に記載の電圧変換器。
　前記複数のインダクタは、前記切替装置が実装される基板に内蔵されている、請求項３または４に記載の電圧変換器。
　前記切替装置は、バックツーバックで接続された電界効果トランジスタを含む、請求項３に記載の電圧変換器。
　前記制御回路は、前記負荷電流が閾値よりも小さい場合に前記スイッチング装置の制御モードをパルス周波数変調制御モードとし、前記負荷電流が前記閾値よりも大きい場合にパルス幅変調制御モードにする、請求項１～６のいずれかに記載の電圧変換器。
　前記制御回路は、
　　前記負荷電流に応じて前記スイッチング装置の制御モードの切替を行ない、
　　前記スイッチング装置の制御モードの切替後にどのインダクタンス値の効率が良いかを判定し、
　　前記可変インダクタ装置のインダクタンス値を、効率が良いと判定されたインダクタンス値に切り替える、請求項１～７のいずれかに記載の電圧変換器。