JPH0845744A - インダクタンス可変素子 - Google Patents

Abstract

(57)【要約】 【目的】 外部からの制御によりインダクタンスを変更
することができ、構造が単純であり、集積回路等の半導
体部品と一体的に形成することが可能なインダクタンス
可変素子を提供すること。 【構成】 インダクタンス可変素子１００は、ｎ−Ｓｉ
基板４２の表面に絶縁層４０を介して形成された蛇行形
状の電極１０と、この蛇行形状の電極１０を部分的に短
絡するためのスイッチ１６，２４，３２とを含んで構成
されており、蛇行形状の電極１０の両端が幅広形状を有
する入出力電極１２，１４となっている。スイッチ１
６，２４，３２のいずれかのみをオン状態にすると、蛇
行形状の電極１０全体で構成するインダクタよりもイン
ダクタンスの小さなインダクタとして機能する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で使用される所定のインダクタン
スを有するインダクタンス可変素子に関する。

【０００２】

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、特に半導体
製造技術の進歩に伴って集積度が飛躍的に向上したＬＳ
Ｉ等が一般的になりつつある。

【０００３】このようなＬＳＩを初めとする集積回路に
おいて、ＭＯＳトランジスタやバイポーラ・トランジス
タあるいはダイオード等の半導体部品が多数形成されて
おり、この他にもｐｎ接合を利用したコンデンサや半導
体内の少数キャリアの密度によって特性が決定される抵
抗等が組み込まれている。したがって、このような集積
回路ではほとんど部品を外付けすることなく内部の個々
の素子のみからなる大規模な回路が構成されている。

【０００４】

【発明が解決しようとする課題】ところで、上述した従
来の集積回路は、ほとんどの素子を含んで内部回路を構
成できるようになっているが、コイルのみは外付けする
ようになっていた。しかも、このコイルが有するインダ
クタンスはコイルの形状によって決定されるため、必要
に応じて適宜変更するといったことが不可能であった。
例えば、インダクタンスを可変に設定するものとして
は、コイルの内部に出入れする磁芯を有するものが知ら
れているが、インダクタンスを変えようとすると、この
磁芯の位置をずらす必要があり、構造が複雑となるため
電子回路の一部として使用するには不向きである。

【０００５】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、外部からの制御によ
りインダクタンスを変更することができ、構造が単純な
インダクタンス可変素子を提供することにある。

【０００６】また、本発明の他の目的は、集積回路等の
半導体部品と一体的に形成することが可能なインダクタ
ンス可変素子を提供することにある。

【０００７】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、全体としてあるいは個々が
蛇行形状を有する１つあるいは複数のインダクタ用導体
と、前記インダクタ用導体を分離あるいは接続する１つ
あるいは複数のスイッチと、を備え、前記インダクタ用
導体を単独で、あるいは組み合わせて用いることを特徴
とする。

【０００８】請求項２の発明は、請求項１の発明におい
て、全体として蛇行形状を有する前記インダクタ用導体
の両端近傍に設けられた２つの入出力端子をさらに含
み、前記スイッチを切り替えることにより、前記２つの
入出力端子間に存在する前記インダクタ用導体の蛇行数
を切り替えて、前記２つの入出力端子間のインダクタン
スを変更することを特徴とする。

【０００９】請求項３の発明は、請求項１の発明におい
て、前記インダクタ用導体は半導体基板上に絶縁層を介
して形成されており、前記スイッチは、前記半導体基板
の一部に形成されており、２つの拡散領域のそれぞれが
異なる前記インダクタ用導体の一部に接続された電界効
果トランジスタであり、前記半導体基板上に前記インダ
クタ用導体と前記スイッチとが一体的に形成されたこと
を特徴とする。

【００１０】請求項４の発明は、請求項３の発明におい
て、前記スイッチを構成する電界効果トランジスタは、
ｎチャネルトランジスタと、ｐチャネルトランジスタと
を並列に接続したトランスミッションゲートであること
を特徴とする。

【００１１】請求項５の発明は、請求項３または４のい
ずれかの発明において、前記半導体基板上に前記スイッ
チと前記インダクタ用導体とを形成した後に、この半導
体基板の全表面に絶縁膜を形成し、この絶縁膜の一部を
エッチングあるいはレーザ光照射によって除去して孔を
あけ、その孔を半田で表面に盛り上がる程度に封じるこ
とにより端子付けを行なうことを特徴とする。

【００１２】

【作用】請求項１のインダクタンス可変素子は、１つあ
るいは複数のインダクタ用導体を有しており、これら各
導体をスイッチによって接続あるいは分離して用いるも
のである。また、これら各インダクタ用導体は、全体と
してあるいは個々が蛇行形状を有しており、スイッチの
切り替えによってこれら各インダクタ用導体の接続状態
を変更することにより、全体としてのインダクタンスが
この接続状態に応じて切り替わることになる。

【００１３】請求項１の発明によれば、スイッチを操作
することにより１つあるいは複数のインダクタ用導体の
接続状態を切り替え、これによりインダクタンスの変更
が可能となる。

【００１４】また、請求項２のインダクタンス可変素子
は、上述した１つあるいは複数のインダクタ用導体の両
端近傍に２つの入出力端子を有しており、スイッチを切
り替えることにより、これら２つの入出力端子間に接続
されるインダクタ用導体の数が切り替わる。したがっ
て、使用する入出力端子を固定したまま、素子のインダ
クタンスのみを変えることが可能となる。

【００１５】また、請求項３のインダクタンス可変素子
は、上述したインダクタ用導体を半導体基板上に絶縁層
を介して形成しており、しかも上述したスイッチをこの
半導体基板の一部に拡散領域を設けた電界効果トランジ
スタによって形成している。したがって、この電界効果
トランジスタのゲートに印加する電圧を変えることによ
り、インダクタ用導体間の接続および分離が行われる。

【００１６】請求項３の発明によれば、半導体基板にイ
ンダクタ用導体とスイッチとが形成されるため、構造が
単純であり、しかもこのインダクタンス可変素子を集積
回路やトランジスタ等の半導体部品と一体的に形成する
ことができる。

【００１７】また、請求項４のインダクタンス可変素子
は、上述した電界効果トランジスタをｎチャネルトラン
ジスタとｐチャネルトランジスタとを並列接続したトラ
ンスミッションゲートとしており、これによりソースあ
るいはドレインとして機能する拡散領域とゲートとの電
位差に依存することなく常に安定して低抵抗なスイッチ
ング動作を行うことができる。

【００１８】また、請求項５のインダクタンス可変素子
は、上述したインダクタンス可変素子を半導体基板上に
形成した後に化学液相法等により全表面に絶縁膜を形成
する。その後、この絶縁膜の一部にエッチングやレーザ
光照射により孔をあけ、この孔に半田を盛ることにより
端子付けが行われる。したがって、表面実装型の素子を
簡単に製造することができ、表面実装型とすることによ
りこの素子の組み付け作業も容易となる。

【００１９】

【実施例】以下、本発明を適用した実施例のインダクタ
ンス可変素子について図面を参照しながら具体的に説明
する。

【００２０】なお、第１実施例に入る前に本発明の対象
である蛇行形状のインダクタに関して簡単に説明する。
図１は、蛇行形状のインダクタの原理を示す図である。
凹凸状に屈曲した蛇行形状を有する電極１０に一方向の
電流を流した場合には、隣接する凹凸部分で向きが反対
となるような磁束が交互に発生し（例えば、図１に示し
たように、丸印の中に「・」がある記号の付近において
の磁束の方向が図の紙面表面から垂直に出る方向とな
り、丸印の中に「×」がある記号の付近においての磁束
の方向が図の紙面表面から垂直に入る方向となる）、あ
たかも１／２ターンのコイルが直列に接続された状態に
なる。したがって、図１に示したような蛇行形状を持つ
素子は全体として所定のインダクタンスを有するインダ
クタ導体として機能させることができる。

【００２１】また、渦巻き形状の電極の場合には、電極
の両端部の一方が中心部に位置し、他方が周辺部に位置
するのに対し、蛇行形状の電極では両端部が周辺部に位
置するので、端子を設けたり、他の回路素子と接続した
りする際に好都合でもある。

【００２２】［第１実施例］図２は、本発明を適用した
第１実施例のインダクタンス可変素子の平面図である。
また、図２は図１のインダクタンス可変素子内のスイッ
チの近傍の部分的拡大図である。

【００２３】これらの図に示すように、本実施例のイン
ダクタンス可変素子１００は、半導体基板であるｎ型シ
リコン基板（ｎ−Ｓｉ基板）４２の表面に絶縁層４０を
介して形成された蛇行形状の電極１０と、この蛇行形状
の電極１０の各蛇行部分を短絡するためのスイッチ１
６，２４、３２とを含んで構成されている。

【００２４】蛇行形状の電極１０は、その両端部分が他
の蛇行部分よりも幅広形状を有している。この両端部分
の幅広部の一方が入出力電極１２、他方が入出力電極１
４となっている。

【００２５】この蛇行形状の電極１０は、例えばアルミ
ニウムや銅等の金属材料で形成されるが、ポリシリコン
等の半導体材料で形成するようにしてもよい。

【００２６】また、蛇行形状の電極１０は蛇行部分と戻
り部分とから成っており、この戻り部分を形成すること
により、上述した２つの入出力電極１２、１４が接近し
た位置に形成され、その後の配線等が容易となってい
る。

【００２７】スイッチ１６は、蛇行形状の電極１０の入
出力電極１２に最も近い蛇行部分と戻り部分とを部分的
に短絡するためのものであり、絶縁層４０の表面に形成
された段付きの長方形形状を有するゲート電極１８と、
ｎ−Ｓｉ基板４２の表面付近にゲート電極１８と一部が
重なるように形成されている２つの拡散領域２０，２２
とから構成されている。

【００２８】このゲート電極１８は、上述した蛇行形状
の電極１０と同様に例えばアルミニウムや銅等の金属材
料やポリシリコン等の半導体材料を用いて形成される。
また、拡散領域２０，２２のそれぞれは、ｐ形不純物を
熱拡散あるいはイオン打ち込みにより、ｎ−Ｓｉ基板２
０の一部に注入することにより形成されており、一方が
電界効果トランジスタのソースに、他方がドレインに相
当するものである。

【００２９】これら２つの拡散領域２０，２２は、ゲー
ト電極１８に対応する部分を挟んで隣接して配置されて
おり、ゲート電極１８にサブストレートおよび拡散領域
２０あるいは２２に対して相対的に所定の負の電圧を印
加することにより、ｐ形のチャネルが形成されると、こ
のチャネルによって相互に導通状態となる。しかも、一
方の拡散領域２０は蛇行形状の電極１０の入出力電極１
２に最も近い部分の一部に接続されており、他方の拡散
領域２２は電極１０の戻り部分の一部に接続されている
ため、２つの拡散領域２０，２２間が導通状態になる
と、蛇行形状の電極１０の入出力電極に最も近い部分と
戻り部分とが部分的に短絡状態となる。

【００３０】同様に、スイッチ２４は、蛇行形状の電極
１０の入出力電極１２に２番目に近い蛇行部分と電極１
０の戻りの部分とを部分的に短絡するためのものであ
り、絶縁層４０の表面に形成された段付きの長方形形状
を有するゲート電極２６と、ｎ−Ｓｉ基板４２の表面付
近であってゲート電極２６に一部が重なるように形成さ
れている２つの拡散領域２８，３０とから構成されてい
る。

【００３１】拡散領域２８，３０は、他の拡散領域２
０，２２と同様に、ｐ形不純物を熱拡散あるいはイオン
打ち込みによりｎ−Ｓｉ基板４２の一部に注入すること
により形成されており、拡散領域２８，３０の一方が電
界効果トランジスタのソースに、他方がドレインに相当
するものである。

【００３２】これら２つの拡散領域２８，３０は、ゲー
ト電極２６に対応する部分を挟んで隣接して配置されて
おり、ゲート電極２６に所定の負の電圧を印加すること
により、ｐ形のチャネルが形成されると、このチャネル
によって相互に導通状態となる。しかも、一方の拡散領
域２８は蛇行形状の電極１０の蛇行部分の中央部の一部
に接続されており、他方の拡散領域３０は電極１０の戻
り部分の一部に接続されているため、２つの拡散領域２
８，３０間が導通状態になると、蛇行形状の電極１０の
中央部の一部と戻り部分とが部分的に短絡状態となる。

【００３３】図２において入出力電極１２から最も遠い
スイッチ３２も他の２つのスイッチ１６，２４と同様に
ゲート電極３４および拡散領域３６，３８を有し、蛇行
形状の電極１０の入出力電極から遠い部分と戻り部分と
の間の導通を制御するスイッチとして動作等も全く同様
である。

【００３４】図４は、図１のＢ−Ｂ線における断面を示
す図である。同図に示すように、ｎ−Ｓｉ基板４２の表
面付近であって、蛇行形状の電極１０の一部に対応する
位置にｐ形の拡散領域２８，３０が形成されている。ま
た、これら拡散領域２８，３０のそれぞれの間を埋める
ように絶縁層４０を挟んでゲート電極２６が形成されて
おり、これらのゲート電極２６と絶縁層４０とｎ−Ｓｉ
基板４２とによってＭＩＳ（金属−絶縁体−半導体）構
造あるいはＭＯＳ（金属−酸化物−半導体）構造が形成
されている。

【００３５】したがって、ゲート電極２６の近傍の構造
に着目すると、２つの拡散領域２８，３０がソースある
いはドレインとして機能する電界効果トランジスタが形
成され、この電界効果トランジスタがスイッチ２４とし
て機能することになる。すなわち、ゲート電極２６に所
定の負の電圧を印加すると、このゲート電極２６に対向
するｎ−Ｓｉ基板４２の表面付近にｐ型のチャネル４４
が形成され、このチャネル４４によって２つの拡散領域
２８，３０の間が導通状態となって、所定のスイッチン
グ動作が行われる。

【００３６】同様に、スイッチ１６および３２において
も電界効果トランジスタが形成され、この電界効果トラ
ンジスタによって所定のスイッチング動作が行われる。

【００３７】本実施例のインダクタンス可変素子１００
は、ゲート電極１８等にサブストレート４２および拡散
領域２０あるいは２２等に対して相対的に負の電圧を印
加して上述したスイッチ１６等をオン状態とすることに
より、図２に示した電極１０の蛇行形状の部分と戻り部
分とを部分的に短絡することができる。このスイッチン
グ動作によって、蛇行形状の電極１０のインダクタとし
て機能する部分の長さを変更するのと実質的に同様な結
果がもたらされる。すなわちスイッチ１６のみをオン状
態とした場合は蛇行形状の電極の長さは非常に短くな
り、スイッチ２４のみをオン状態とした場合は蛇行形状
の電極の長さは蛇行形状の凹凸のほぼ１つ分になり、ス
イッチ３２のみをオン状態とした場合は蛇行形状の電極
の長さは蛇行形状の凹凸ほぼ２つ分になる。なお、実際
には、各スイッチはオン状態でも小さな電気抵抗を持っ
ているため、上記のように理想的なスイッチングとはな
らないが、各スイッチの動作によってインダクタンス可
変素子１００全体としてのインダクタンスの所定の変更
ができることにおいては変わりはない。

【００３８】図５は本実施例のインダクタンス可変素子
１００の変形例の一つである。図２に示した本実施例の
インダクタンス可変素子１００は電極１０の蛇行形状部
の一部と電極１０の戻り部分である直線部の一部との間
に電界効果トランジスタのスイッチを設けていたが、こ
の変形例ではゲート電極の各蛇行部分を短絡することに
より全体の蛇行数を変更可能に電界効果トランジスタの
スイッチが設けられている。各スイッチの構造等は図２
に示した実施例と同様である。

【００３９】図２あるいは図５に示した本実施例のイン
ダクタンス可変素子は、外部から見れば２つの入出力電
極１２，１４間のインダクタンスが可変に制御可能な素
子となるため、このインダクタンス可変素子１００を回
路の一部に接続し、その後ゲート電極１８，２６，３４
に対して外部から所定の電圧を印加することにより、任
意にインダクタンスを変えることができるため、従来の
特性値が固定的であるコイルとは異なる使い方も可能と
なる。例えば、複数の送受信周波数が予め決った同調回
路を作る場合には、この複数の送受信周波数に対応した
インダクタンスを有するように蛇行形状の電極１０の短
絡位置を決めて、この位置にゲート電極１８等および拡
散領域２０等を形成すればよい。

【００４０】なお、本実施例の以上の記述においては複
数のスイッチを使用したインダクタンス可変素子の例を
挙げたが、必ずしも複数のスイッチではなく単数のスイ
ッチを使用してもよい。例えば、図２においてスイッチ
２４のみを残して、他のスイッチを取り除いてもよい。

【００４１】また、本実施例のインダクタンス可変素子
１００は、ｎ−Ｓｉ基板４２上に一般的な半導体製造技
術（特にＭＯＳ技術）を用いて製造することができるた
め、小型化および大量生産が容易となる。また、同一基
板内に他のＦＥＴやバイポーラトランジスタ等の半導体
部品を形成することも可能であり、このような場合には
集積回路等の半導体部品と本実施例のインダクタンス可
変素子１００とを同一基板上に一体成形することができ
る。これにより、従来はコイルを外付けしていたスイッ
チイング・レギュレータ等をコイルを内蔵した形で作る
こともできることになる。

【００４２】また、本実施例のインダクタンス可変素子
１００は、磁芯等の可動部分を有していないため、構造
が単純であり、回路の一部に組み込む場合に適してい
る。

【００４３】［第２実施例］次に、本発明の第２実施例
のインダクタンス可変素子について、図面を参照しなが
ら具体的に説明する。

【００４４】上述した第１実施例のインダクタンス可変
素子１００は、蛇行形状の電極１０の一部を電界効果ト
ランジスタによって形成されるスイッチ１６，２４，３
２により短絡することにより、２つの入出力電極１２，
１４間のインダクタンスを可変に制御するものである
が、この短絡によって不要な閉ループも形成される。こ
れに対し、本実施例のインダクタンス可変素子２００
は、短絡時の閉ループの形成を防止した点に特徴があ
る。

【００４５】図６は、本発明を適用した第２実施例のイ
ンダクタンス可変素子の平面図である。また、図７は図
６に示したインダクタンス可変素子のスイッチの近傍の
部分的拡大図である。

【００４６】これらの図に示すように、本実施例のイン
ダクタンス可変素子２００は、ｎ−Ｓｉ基板４２の表面
に絶縁層４０を介して蛇行形状を有する電極１０が形成
されている。また、この蛇行形状の電極１０は、蛇行形
状分割電極１０−１と直線的な戻り部分割電極１０−２
により構成されており、この点が第１実施例と異なって
いる。

【００４７】また、蛇行形状分割電極１０−１と戻り部
分割電極１０−２との間には、２つの分割電極１０−
１，１０−２を直列に接続あるいは分離するためのスイ
ッチ４６が配置されている。したがって、スイッチ４６
がオン状態となったときに初めて、蛇行形状の電極１０
の全体が１本のインダクタ用導体として機能する。

【００４８】上述したスイッチ４０は、電極１０の蛇行
形状分割電極１０−１と戻り部分割電極１０−２との間
に形成された段付きの長方形形状を有するゲート電極４
８と、ｎ−Ｓｉ基板４２の表面の一部に形成されてお
り、２つの分割電極１０−１と１０−２のそれぞれの一
部に接続された２つの拡散領域５０，５２とによって構
成されている。このスイッチ４６は、拡散領域５０，５
２のそれぞれがソースあるいはドレインとして機能する
電界効果トランジスタであり、ゲート電極４８にサブス
トレート４２（ソース５０あるいは５２）からみて所定
の負の電圧を印加することにより、２つの拡散領域５
０，５２の間にチャネルが形成されてこのスイッチ４６
がオン状態となる。

【００４９】図８は、図７のＡ−Ａにおける本実施例の
インダクタ可変素子２００の部分的断面図である。第１
実施例において図４に示した断面構造と基本的に変わり
はない。

【００５０】このように、本実施例のインダクタンス可
変素子２００は、蛇行形状の電極１０の一部を短絡する
ためのスイッチ１６，２４，３２に加えて、蛇行形状の
電極１０を構成する２つの分割電極１０−１，１０−２
を直列に接続あるいは分離するためのスイッチ４６を有
している。

【００５１】そして、スイッチ１６，２４，３２のいず
れかをオン状態にして蛇行形状の電極１０の蛇行形状分
割電極１０−１と戻り部分割電極１０−２とを短絡し
て、入出力電極１２，１４間にインダクタンスを減少さ
せたインダクタを形成する際には、スイッチ４６をオフ
状態にして、蛇行形状の電極１０の２つの分割電極１０
−１と１０−２との間の接続を切り離し、インダクタと
しての使用を意図しない部分による閉ループの形成を防
止できる。これにより、磁束の発生にともなって不要な
閉ループ電流が生じることを防止することができる。

【００５２】また、スイッチ１６，２４，３２の全てを
オフ状態にして電極１０全体をインダクタとして使用す
る場合には、スイッチ４６をオン状態とし、電極１０を
構成する２つの分割電極１０−１，１０−２を直列に接
続して使用すればよい。

【００５３】このように、本実施例インダクタンス可変
素子２００は、蛇行形状を有する電極１０の一部をスイ
ッチ１６，２４，３２によって部分的に短絡することに
より、２つの入出力電極１２，１４間のインダクタンス
を可変に設定することができ、しかも不要な閉ループの
発生を防止することができる。

【００５４】なお、このインダクタンス可変素子２００
を一般的な半導体製造技術を用いて製造できる点や、こ
れに伴い小型化および大量生産が可能である点等につい
ては上述した第１実施例と同じである。

【００５５】また、本実施例の以上の記述においては複
数のスイッチを使用したインダクタンス可変素子の例を
挙げたが、必ずしも複数のスイッチではなく単数のスイ
ッチを使用してももよい。例えば、図６においてスイッ
チ２４のみを残して、スイッチ１６および３２を取り除
いてもよい。

【００５６】［第３実施例］次に、本発明の第３実施例
のインダクタンス可変素子について、図面を参照しなが
ら具体的に説明する。

【００５７】上述した第１および第２実施例のインダク
タンス可変素子１００，２００は、蛇行形状の電極１０
を部分的に短絡させることによりインダクタンスが変更
される。これに対し、本実施例のインダクタンス可変素
子３００は、蛇行部分を短絡させることなくターン数の
変更を行う点に特徴がある。

【００５８】図９は、本発明を適用した第３実施例のイ
ンダクタンス可変素子の平面図である。

【００５９】これらの図に示すように、本実施例のイン
ダクタンス可変素子３００は、ｎ−Ｓｉ基板４２の表面
に絶縁層４０を介して形成された蛇行形状の電極１０お
よびライン電極６０と、これら２つの電極１０，６０を
接続するための４つのスイッチ６２，６８，７４，８０
とを含んで構成されている。

【００６０】蛇行形状の電極１０は、その異なる蛇行部
分とライン電極６０の一部が接続可能な位置に４つのス
イッチ６２、６８、７４、８０が設けられている。ま
た、このライン電極６０には、幅広形状を有する入出力
電極１４が設けられている。

【００６１】スイッチ６２は、蛇行形状の電極１０の入
出力電極に最も近い部分とライン電極６０の一部とを電
気的に接続するためのものであり、絶縁層４０の表面に
形成された段付きの長方形形状を有するゲート電極６３
と、ｎ−Ｓｉ基板４２の表面付近にゲート電極６３と一
部が重なるように形成されている２つの拡散領域６４，
６６とから構成されている。このゲート電極６３に対し
て所定の負の電圧を印加することにより、２つの拡散領
域６４，６６の間にｐ形のチャネルが形成されてスイッ
チ６２がオン状態となり、蛇行形状の電極１０の最も入
出力電極１２に近い部分とライン電極６０とが相互に接
続されるようになる。

【００６２】同様に、スイッチ６８は、蛇行形状の電極
１０のライン電極６０への接近部で入出力電極１２に２
番目に近い箇所とライン電極６０の一部とを電気的に接
続するためのものであり、絶縁層４０の表面に形成され
た段付きの長方形形状を有するゲート電極６９と、ｎ−
Ｓｉ基板４２の表面付近にゲート電極６９と一部が重な
るように形成されている２つの拡散領域７０，７２とか
ら構成されている。このゲート電極６９に対して所定の
負の電圧を印加することによりスイッチ６８がオン状態
となり、蛇行形状の電極１０のライン電極６０への接近
部で入出力電極１２に２番目に近い箇所とライン電極６
０の一部とが相互に接続されるようになる。

【００６３】スイッチ７４は、蛇行形状の電極１０のラ
イン電極６０への接近部で入出力電極１２に３番目に近
い箇所とライン電極６０の一部とを電気的に接続するた
めのものであり、絶縁層４０の表面に形成された段付き
の長方形形状を有するゲート電極７５と、ｎ−Ｓｉ基板
４２の表面付近にゲート電極７５と一部が重なるように
形成されている２つの拡散領域７６，７８とから構成さ
れている。このゲート電極７５に対して所定の負の電圧
を印加することによりスイッチ７４がオン状態となり、
蛇行形状の電極１０のライン電極６０への接近部で入出
力電極１２に３番目に近い箇所とライン電極６０とが相
互に接続されるようになる。

【００６４】スイッチ８０は、蛇行形状の電極１０のラ
イン電極６０への接近部で入出力電極１２から最も遠い
箇所とライン電極６０の一部とを電気的に接続するため
のものであり、絶縁層４０の表面に形成された段付きの
長方形形状を有するゲート電極８１と、ｎ−Ｓｉ基板４
２の表面付近であってゲート電極８１に一部が重なるよ
うに形成されている２つの拡散領域８２，８４とから構
成されている。このゲート電極８１に対して所定の負の
電圧を印加することによりスイッチ８０がオン状態とな
り、蛇行形状の電極１０のライン電極６０への接近部で
入出力電極１２から最も遠い箇所とライン電極６０とが
相互に接続されるようになる。

【００６５】スイッチ６２，６８，７４，８０はそれぞ
れ図４に示したものと同じ断面構造を有しており、ゲー
ト電極６３，６９，７５，８１に対して所定の負の電圧
を印加することにより、これら一方の拡散領域６４，７
０，７６，８２と他方の拡散領域６６，７２，７８，８
４との間にチャネルが形成され、所定のスイッチング動
作が行われる。

【００６６】このように、本実施例のインダクタンス可
変素子３００は、スイッチ８０のみをオン状態としたと
きには、２つの入出力電極１２，１４の間にある約凹凸
３つ分の蛇行形状のインダクタが有効に機能する。ま
た、スイッチ７４のみをオン状態としたときには約凹凸
２つ分の蛇行形状のインダクタが有効に機能し、スイッ
チ６８のみをオン状態としたときには約凹凸１つ分の蛇
行形状のインダクタが有効に機能する。さらに、スイッ
チ６２のみをオン状態としたときには蛇行形状を有する
コイルは形成されず、インダクタンスが非常に小さな素
子となる。従って、所定の電圧を印加するゲート電極を
変えることにより、２つの入出力電極１２，１４に接続
される電極のインダクタンスを可変に設定することがで
きる。

【００６７】また、簡単な切り替え制御によって選択的
に各スイッチをオン状態にすることにより、閉ループを
形成することなくインダクタンスを変更することができ
る。

【００６８】なお、このインダクタンス可変素子３００
を一般的な半導体製造技術を用いて製造できる点や、こ
れに伴い小型化および大量生産が可能である点等につい
ては上述した第１実施例や第２実施例と同じである。

【００６９】［その他の実施例］次に、本発明のその他
の実施例に係るインダクタンス可変素子について、図面
を参照しながら具体的に説明する。

【００７０】図１０は、本発明を適用した第４実施例の
インダクタンス可変素子の平面図である。この図に示す
ように、本実施例のインダクタンス可変素子４００は、
ほぼ凹凸１つ半分の蛇行形状のインダクタ電極１１０，
１１２と、これらの接続あるいは分離を行うためのスイ
ッチ１２２とを含んで構成されている。

【００７１】蛇行形状の電極１１０の一端には入出力電
極１１４があり、他端には入出力電極１１６がある。同
様に蛇行形状の電極１１２の一端には入出力電極１１８
があり、他端には入出力電極１２０がある。蛇行形状の
電極１１０と１１２は入出力電極１１６および１１８の
付近に位置するスイッチ１２２によって電気的に接続で
きるようになっている。

【００７２】スイッチ１２２は、２つの蛇行形状の電極
１１０と１１２とを接続するためのものであり、絶縁層
４０の表面に形成された段付きの長方形形状を有するゲ
ート電極１２４と、ｎ−Ｓｉ基板４２の表面付近であっ
て絶縁層４０を介してゲート電極１２４に一部が重なる
ように形成されている２つの拡散領域１２６，１２８と
から構成されており、ゲート電極１２４にサブストレー
ト４２および拡散領域１２６あるいは１２８に対して相
対的に所定の負の電圧を印加することによりオン状態と
なる。

【００７３】このように、本実施例のインダクタンス可
変素子４００は、スイッチ１２２がオフ状態では、約凹
凸１つ半分の、２つの別々のインダクタ素子、すなわち
入出力電極１１４と１１６および蛇行形状の電極１１０
をもつインダクタ素子、ならびに入出力電極１１８と１
２０および蛇行形状の電極１１２をもつインダクタ素子
の２つである。

【００７４】また、本実施例のインダクタンス可変素子
４００は、スイッチ１２２をオン状態としたときには、
２つの蛇行形状の電極１１０，１１２が接続され、入出
力電極１１４と１２０との間に約凹凸３つ分の蛇行形状
のインダクタ電極が形成される。

【００７５】従って、スイッチ１２２のオンオフ状態を
切り替えることにより、全体として約凹凸３つ分の蛇行
形状のインダクタ電極を必要に応じて分割して使用する
ことができる。

【００７６】なお、上述したインダクタンス可変素子４
００は、全体として約凹凸３つ分の蛇行形状のインダク
タ電極が形成されるようにしたが、この蛇行数を増やす
とともにスイッチおよび入出力電極を増やすことによ
り、選択できるインダクタンスの数を増やすことができ
る。

【００７７】図１１は、本発明を適用した第５実施例の
インダクタンス可変素子の平面図である。また、図１２
は図１１に示したインダクタンス可変素子のスイッチ近
傍の部分的拡大図である。

【００７８】本実施例のインダクタンス可変素子５００
は、図２及び図３に示したインダクタンス可変素子１０
０のスイッチ部分の特性を改善した点に特徴がある。一
般に、電界効果トランジスタのオン抵抗は、ソース・ゲ
ート間の電位差に依存し、この電位差が小さくなるにし
たがってソース・ドレイン間のオン抵抗が急激に増大す
る傾向がある。このため、入出力電極１２あるいは１４
から入力される信号の電圧レベルがゲート電極１８，２
６，３４に印加されるゲート電圧に近づく場合には、２
つの入出力電極１２，１４間の抵抗が高くなるため信号
の減衰が生じる。本実施例のインダクタンス可変素子５
００は、上述したオン抵抗の急激な上昇を防ぐために、
ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列に接
続したトランスミッションゲートを用いてスイッチング
動作を行っている。

【００７９】図１１及び図１２に示すように、本実施例
のインダクタンス可変素子５００は、図２等に示したイ
ンダクタンス可変素子１００に対して、ｎチャネルのＦ
ＥＴからなる２つのスイッチ１４０，１４８を追加した
構成を有している。これら２つのスイッチ１４０，１４
８は、ｎ−Ｓｉ基板４２の一部に形成されたｐウェル１
３８の表面付近に形成されている。

【００８０】スイッチ１４０は、スイッチ１６と並列に
接続されて、蛇行形状の電極１０の１つめの凹凸部分と
戻りの直線部分とを部分的に短絡するためのものであ
り、スイッチ１６のゲート電極１８，拡散領域２０，２
２のそれぞれに対応して、ゲート電極１４２，拡散領域
１４４，１４６が設けられている。

【００８１】スイッチ１４０のゲート電極１４２には、
スイッチ１６のゲート電極１８に印加される電圧と極性
が逆で同じ大きさの所定の正の電圧が印加され、このと
き２つの拡散領域１４４，１４６間にｎ形のチャネルが
形成されて導通状態となる。

【００８２】同様に、スイッチ１４８は、スイッチ２４
と並列に接続されて、蛇行形状の電極１０の２つ目の凹
凸部分と戻りの直線部分とを部分的に短絡するためのも
のであり、スイッチ２４のゲート電極２６，拡散領域２
８，３０それぞれに対応して、ゲート電極１５０，拡散
領域１５１，１５２が設けられている。

【００８３】スイッチ１４８のゲート電極１５０には、
拡散領域１５１あるいは１５２に対する相対的な電圧が
スイッチ２４のゲート電極２６に印加される拡散領域２
８あるいは３０に対する相対的な電圧と極性が逆で同じ
大きさの所定の正の電圧が印加され、このとき２つの拡
散領域１５１，１５２間にｎ形のチャネルが形成されて
導通状態となる。

【００８４】図１３は、本実施例のインダクタンス可変
素子５００の部分的断面図である。同図（Ａ）は図１２
のＡ−Ａにおける断面図であり、第１実施例において図
４に示した断面構造と基本的に変わりはない。図１３
（Ｂ）は、図１２のＢ−Ｂにおける断面図であり、ｎ−
Ｓｉ基板４２の一部（表面付近）に形成されたｐウェル
１３８に、ゲート電極１４２，拡散領域１４４，１４６
からなるｎチャネルＦＥＴのスイッチ１４０が形成され
ている状態が示されている。

【００８５】このように、スイッチ１６と１４０とを並
列接続して（あるいはスイッチ２４と１４８とを並列接
続して）トランスミッションゲートとして使用すること
により、入出力電極１２あるいは１４に入力される信号
の電圧レベルが、例えば一方のスイッチ１６のゲート電
極１８に印加されるゲート電圧に近づいた場合には、他
方のスイッチ１４０のゲート電極１４２に印加されるゲ
ート電圧から遠ざかることになり、スイッチ１６と１４
０とからなる並列回路全体のオン抵抗は低くなる。反対
に、入力信号の電圧レベルが他方のスイッチ１４０のゲ
ート電極１４２に印加されるゲート電圧に近づいた場合
には、一方のスイッチ１６のゲート電極１８に印加され
るゲート電圧から遠ざかることになり、スイッチ１６と
１４０とからなる並列回路全体のオン抵抗は低くなる。

【００８６】このように、トランスミッションゲートを
用いることにより常に安定したオン抵抗となり、インダ
クタンス可変素子５００の特性も安定させることができ
る。

【００８７】図１４は、本発明を適用した第６実施例の
インダクタンス可変素子の平面図である。

【００８８】本実施例のインダクタンス可変素子６００
は、図２に示したインダクタンス可変素子１００のスイ
ッチ１６等を電極１０を蛇行形状の部分と直線形状の部
分との間の隙間に沿って延ばした点に特徴がある。すな
わち、一方のスイッチ１６に着目すると、ゲート電極１
８，拡散領域２０，２２のそれぞれを電極１０の蛇行形
状の部分が直線形状の戻りの部分に接近した部分の全長
にわたるように延長している。同様に、他方のスイッチ
２４に着目すると、ゲート電極２６，拡散領域２８，３
０のそれぞれを蛇行形状の電極１０の蛇行形状の部分が
直線形状の戻りの部分に接近した部分の全長にわたるよ
うに延長している。

【００８９】このように、スイッチ１６，２４の長さを
長く設定することにより、オン抵抗を飛躍的に低減する
ことが可能であり、スイッチ１６，２４を介して信号の
入出力を行った際の信号レベルの減衰を実質上無視でき
る程度にまで抑えることができる。

【００９０】図１５は第１実施例の変形例である図５の
場合に本実施例を適用した変形例を示すものである。こ
のようにスイッチ１６，２４，３２の長さを長く設定す
ることにより、オン抵抗を飛躍的に低減することが可能
であり、電極１０の各スイッチに対応する蛇行形状部を
確実に短絡することができ、インダクタンスの変更を確
実に実施することが可能となる。

【００９１】図１６は、化学液相法を用いて端子付けを
行った場合の断面を示す図であり、図２のＡ−Ａにおけ
る断面に対応している。

【００９２】図１６に示すように、インダクタンス可変
素子１００を含む半導体基板を切り離した後に、個々に
切り離されたチップ（素子）の全表面に化学液相法によ
り絶縁膜としてシリコン酸化膜１６０を形成する。その
後、エッチングにより入出力電極１２，１４およびゲー
ト電極１８，２６，３４上のシリコン酸化膜１６０を除
去して孔をあけ、その孔を半田１６２で表面に盛り上が
る程度に封じることにより、突出した半田１６２をプリ
ント配線基板のランド等と直接接触させることができる
ので、表面実装に際して好都合である。

【００９３】なお、素子表面の保護膜に、合成樹脂等の
他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ
光線を利用してもよい。

【００９４】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。

【００９５】例えば、上述した各実施例のインダクタン
ス可変素子は、ｎ−Ｓｉ基板４２上に１つの素子を形成
する場合を説明したが、同一あるいは異なる種類のイン
ダクタンス可変素子を同一のｎ−Ｓｉ基板４２上に複数
個同時に形成した後にそれぞれを分離し、その後入出力
電極やゲート電極に端子付けを行うようにしてもよい。

【００９６】また、上述した各実施例のインダクタンス
可変素子は、半導体基板上に形成される点は一般のトラ
ンジスタ等と同じであるため、各実施例のインダクタン
ス可変素子をＬＳＩ等の回路の一部として形成するよう
にしてもよい。

【００９７】また、上述した各実施例のインダクタンス
可変素子は、インダクタンスを可変に設定する際に電界
効果トランジスタを用いているため、必ずオン抵抗があ
り、このオン抵抗は温度依存性がある。従って、このオ
ン抵抗の温度依存性を補正するために、インダクタンス
可変素子の内部あるいは外部に正温度係数サーミスタ
（ＰＴＣ）や負温度係数サーミスタ（ＮＴＣ）を接続す
るようにしてもよい。

【００９８】また、スイッチとして電界効果トランジス
タ以外の素子、例えばバイポーラトランジスタ等を使用
するようにしてもよい。

【００９９】また、図１４に示したインダクタンス可変
素子６００において、ゲート電極１８，２６等の長さを
更に延長するようにしてもよい。この場合には、各スイ
ッチ１６，２４のオン抵抗をさらに低くすることができ
る。

【０１００】また、上述した各実施例のインダクタンス
可変素子は単独で用いる場合を例に取り説明したが、各
実施例のインダクタンス可変素子の電極１０に対向する
ように、あるいはほぼ並行するようにもう１つの電極を
配置することにより、各インダクタンス可変素子の蛇行
形状の電極１０と追加した電極との間にキャパシタが分
布定数的に成形されるＬＣ素子とすることもできる。

【０１０１】また、上述した各実施例のインダクタンス
可変素子は、蛇行形状の電極１０の蛇行数を実質的に可
変に制御することによりインダクタンスを変える場合を
例に取り説明したが、入出力する信号の周波数帯域を高
周波に限った場合には、電極１０の形状を蛇行形状以外
の形状、例えば任意の曲線形状等とし、隣接する電極を
短絡するようにしてもよい。高周波信号に対しては、こ
のような形状とした場合にも所定のインダクタンスを有
するとともに、このインダクタンスを可変に制御するこ
とが可能となる。

【０１０２】また、以上の各実施例のインダクタンス可
変素子の片面あるいは両面を絶縁性あるいは導電性の磁
性体膜例えばガンマ・フェライト、バリウム・フェライ
ト等で覆うことによって磁気シールドを行って、本イン
ダクタンス可変素子と近隣の回路との相互間の磁界によ
る影響を低減することができる。ガンマ・フェライト等
で覆うこの工程は薄膜形成技術によって行われ、半導体
製造技術に適用することも可能であるため、本発明のイ
ンダクタンス可変素子を半導体製造技術を利用して製造
する場合にも容易に行うことができる。これは半導体基
板上に本発明のインダクタンス可変素子が他の半導体装
置と共に混在する場合に特に有効である。

【０１０３】磁性体膜としては、ガンマ・フェライトや
バリウム・フェライト等の各種磁性体膜を用いることが
できる。特に、磁気記憶媒体として一般的なガンマ・フ
ェライトは、ガンマ・フェライトの薄膜を形成する基板
に平行な面方向に微小磁石を並べたような磁化方向を有
しており、適切な磁路を形成する際に好都合となる。ま
た、ガンマ・フェライトを用いる場合には、塗布により
磁性体膜を形成することができるため、製造が容易とな
る。

【０１０４】なお、磁性体膜の材質や形成方法について
は各種のものが考えられ、例えばＦｅＯ等を真空蒸着し
て磁性体膜を形成する方法や、その他分子線エピタキシ
ー法（ＭＢＥ法），化学気相成長法（ＣＶＤ法），スパ
ッタ法等を用いて磁性体膜を形成する方法等が考えられ
る。

【０１０５】また、磁性体膜を部分的に除去する手法と
しては、半導体製造工程の一部として汎用されているエ
ッチングによる方法やレーザ光照射による方法が考えら
れる。エッチングによる方法は、半導体製造工程に含ま
せることができるため、半導体製造工程によってインダ
クタンス可変素子やその他の部品を含むＩＣやＬＳＩを
製造する際に同時に磁性体膜の部分的除去も行うことが
でき、製造工程の簡略化が可能となる利点がある。ま
た、レーザ光照射による方法は、磁性体膜の一部を正確
な寸法精度で除去することができる利点がある。

【０１０６】また、磁性体膜として絶縁性材料ではな
く、メタル粉（ＭＰ）のような導電性材料を用いるよう
にしてもよい。但し、このような導電性の磁性体膜を絶
縁性の磁性体膜に置き換えて使用すると、インダクタ導
体の各周回部分が短絡されてインダクタ導体として機能
しなくなるため、各インダクタ導体と導電性の磁性体膜
との間を電気的に絶縁する必要がある。この絶縁方法と
しては、インダクタ導体を酸化して絶縁酸化膜を形成す
る方法や、化学気相法等によりシリコン酸化膜あるいは
窒化膜を形成する方法等がある。

【０１０７】

【発明の効果】このように、請求項１の発明によれば、
スイッチにより複数のインダクタ用導体の接続状態を切
り替え、これによりインダクタンスの変更が可能とな
る。

【０１０８】また、請求項２の発明によれば、上述した
複数のインダクタ用導体の両端近傍に２つの入出力端子
を有しており、スイッチを切り替えることによりこれら
２つの入出力端子間に接続されるインダクタ用導体の数
が切り替わる。したがって、使用する入出力端子を固定
したまま、素子のインダクタンスのみを変えることが可
能となる。

【０１０９】また、請求項３の発明によれば、上述した
インダクタ用導体を半導体基板上に絶縁層を介して形成
しており、しかも上述したスイッチをこの半導体基板の
一部に拡散領域を設けた電界効果トランジスタによって
形成している。したがって、この電界効果トランジスタ
のゲートに印加する電圧を変えることにより、インダク
タ用導体間の接続および分離を行うことができる。特
に、半導体基板にインダクタ用導体とスイッチとが形成
されるため、構造が単純であり、しかも素子を集積回路
やトランジスタ等の半導体部品と一体的に形成すること
ができる。

【０１１０】また、請求項４の発明によれば、上述した
電界効果トランジスタをｎチャネルトランジスタとｐチ
ャネルトランジスタとを並列接続したトランスミッショ
ンゲートとしており、これによりソースあるいはドレイ
ンとして機能する拡散領域とゲートとの電位差に依存す
ることなく常に安定して低抵抗なスイッチング動作を行
うわせることができる。

【０１１１】また、請求項５の発明によれば、上述した
インダクタンス可変素子を半導体基板上に形成した後に
化学液相法等により全表面に絶縁膜を形成する。その
後、この絶縁膜の一部にエッチングやレーザ光照射によ
り孔をあけ、この孔に半田を盛ることにより端子付けが
行われる。したがって、表面実装型の素子を簡単に製造
することができ、表面実装型とすることによりこの素子
の組み付け作業も容易となる。

【図面の簡単な説明】

【図１】図１は、蛇行形状のインダクタの原理を示す図
である。

【図２】本発明を適用した第１実施例のインダクタンス
可変素子の平面図である。

【図３】図２のインダクタンス可変素子の部分的拡大図
である。

【図４】図３のＢ−Ｂにおける断面図である。

【図５】第１実施例のインダクタンス可変素子１００の
変形例の一つを示す図である。

【図６】本発明を適用した第２実施例のインダクタンス
可変素子の平面図である。

【図７】図６のインダクタンス可変素子の部分的拡大図
である。

【図８】図７のＡ−Ａにおける断面図である。

【図９】本発明を適用した第３実施例のインダクタンス
可変素子の平面図である。

【図１０】本発明を適用した第４実施例のインダクタン
ス可変素子の平面図である。

【図１１】本発明を適用した第５実施例のインダクタン
ス可変素子の平面図である。

【図１２】図１１のインダクタンス可変素子の部分的拡
大図である。

【図１３】図１２のＡ−ＡおよびＢ−Ｂにおける第５実
施例のインダクタンス可変素子の断面図である。

【図１４】本発明を適用した第６実施例のインダクタン
ス可変素子の平面図である。

【図１５】本発明を適用した第６実施例のインダクタン
ス可変素子の変形例の平面図である。

【図１６】化学液相法を用いて端子付けを行う場合の説
明図である。

【符号の説明】

１０ 蛇行形状の電極 １２，１４ 入出力電極 １６，２４，３２，４６，６２，６８，７４，８０ ス
イッチ １８，２６，３４，４８，６３，６９，７５，８１ ゲ
ート電極 ２０，２２，２８，３０，３６，３８，５０，５２ 拡
散領域 ４４ チャネル ４０ 絶縁層 ４２ ｎ−Ｓｉ基板 １６０ シリコン酸化膜 １６２ 半田

Claims (5)

【特許請求の範囲】
1. 【請求項１】 全体としてあるいは個々が蛇行形状を有
   する１つあるいは複数のインダクタ用導体と、 前記インダクタ用導体を分離あるいは接続する１つある
   いは複数のスイッチと、 を備え、前記インダクタ用導体を単独で、あるいは組み
   合わせて用いることを特徴とするインダクタンス可変素
   子。
2. 【請求項２】 請求項１において、 全体として蛇行形状を有する前記インダクタ用導体の両
   端近傍に設けられた２つの入出力端子をさらに含み、 前記スイッチを切り替えることにより、前記２つの入出
   力端子間に存在する前記インダクタ用導体の蛇行数を切
   り替えて、前記２つの入出力端子間のインダクタンスを
   変更することを特徴とするインダクタンス可変素子。
3. 【請求項３】 請求項１において、 前記インダクタ用導体は半導体基板上に絶縁層を介して
   形成されており、 前記スイッチは、前記半導体基板の一部に形成されてお
   り、２つの拡散領域のそれぞれが異なる前記インダクタ
   用導体の一部に接続された電界効果トランジスタであ
   り、 前記半導体基板上に前記インダクタ用導体と前記スイッ
   チとが一体的に形成されたことを特徴とするインダクタ
   ンス可変素子。
4. 【請求項４】 請求項３において、 前記スイッチを構成する電界効果トランジスタは、ｎチ
   ャネルトランジスタと、ｐチャネルトランジスタとを並
   列に接続したトランスミッションゲートであることを特
   徴とするインダクタンス可変素子。
5. 【請求項５】 請求項３または４のいずれかにおいて、 前記半導体基板上に前記スイッチと前記インダクタ用導
   体とを形成した後に、この半導体基板の全表面に絶縁膜
   を形成し、この絶縁膜の一部をエッチングあるいはレー
   ザ光照射によって除去して孔をあけ、その孔を半田で表
   面に盛り上がる程度に封じることにより端子付けを行な
   うことを特徴とするインダクタンス可変素子。