JP2004111463A - 電圧制御型インピーダンス可変インダクタ素子 - Google Patents
電圧制御型インピーダンス可変インダクタ素子 Download PDFInfo
- Publication number
- JP2004111463A JP2004111463A JP2002268583A JP2002268583A JP2004111463A JP 2004111463 A JP2004111463 A JP 2004111463A JP 2002268583 A JP2002268583 A JP 2002268583A JP 2002268583 A JP2002268583 A JP 2002268583A JP 2004111463 A JP2004111463 A JP 2004111463A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- signal transmission
- insulating layer
- voltage
- conductor line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】構成が簡単で、よりコンパクトな、汎用性の高い、電圧制御型インピーダンス可変インダクタ素子を提供する。
【解決手段】基板K上に下部平板状電極1を配置し、その上に、所望のインダクタンスを生ずる任意な形状の導体線路100を載せた薄膜絶縁層11を設け、さらにその上に、導体線路100を埋め込むように薄膜絶縁層12を設け、その上に、上記導体線路100を被うように上部平板状電極2を設け、これらの上部及び下部平板状電極間に加わる電圧によって生ずる電界によって絶縁層の等価的寸法変位を生ぜしめ、上記上部平板状電極2とは別に設けた一方の信号伝達用電極21から上記導体線路100を通じて他方の信号伝達用電極22に至る導体線路周囲の電磁界分布を変調し、信号伝達用電極21と下部平板状電極1、及び、信号伝達用電極22と下部平板状電極1からなる4端子素子の伝達インピーダンスを可変とした。
【選択図】 図1
【解決手段】基板K上に下部平板状電極1を配置し、その上に、所望のインダクタンスを生ずる任意な形状の導体線路100を載せた薄膜絶縁層11を設け、さらにその上に、導体線路100を埋め込むように薄膜絶縁層12を設け、その上に、上記導体線路100を被うように上部平板状電極2を設け、これらの上部及び下部平板状電極間に加わる電圧によって生ずる電界によって絶縁層の等価的寸法変位を生ぜしめ、上記上部平板状電極2とは別に設けた一方の信号伝達用電極21から上記導体線路100を通じて他方の信号伝達用電極22に至る導体線路周囲の電磁界分布を変調し、信号伝達用電極21と下部平板状電極1、及び、信号伝達用電極22と下部平板状電極1からなる4端子素子の伝達インピーダンスを可変とした。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、主に高周波領域における発信器の発振周波数のチューニングや発信機のノイズ低減等に用いる電圧制御型のインピーダンス可変インダクタ素子に関するものである。
【0002】
【従来の技術】
GHz(ギガヘルツ)帯のマイクロ波領域の集積回路は、能動デバイス(デバイスパラメータが電圧制御等々で可変)であるトランジスタ、及び受動デバイス(デバイスパラメータが加工精度で一意に決まってしまうもの)であるところの、インダクタ、キャパシタ、伝送線路から構成されている。
ところが、実際の作製プロセスには、絶縁層の厚さのばらつきや、ドービング濃度のばらつき等、不可避な設計値からの偏差が生じる。例えば、発振回路の場合には、所望の発振周波数のずれが生じてしまう。
そこで、従来は受動体素子であったインダクタンスを可変インダクタンスとして能動デバイスにすることにより、作製プロセス上混入する偏差を是正することが可能である。
【0003】
モノリシックな素子で等価的にインダクタの可変を実現しているもので、通常「アクティブインダクタ」と呼ばれているものがある。この構造は、図9に示すように、複数のトランジスタの接続、抵抗等による帰還回路、キャパシタの組み合わせが本質的に必須である。
また、電力系統における高電圧、大電流用「可変インダクタ」がある。これは、図10に示すように直交磁心型インダクタで、大きさが1m級の装置である。なお、図中のi1、i2は1次及び2次巻線電流である。また、φ1、φ2は1次、2次磁束であり、その概略的な流れを破線で示す。
【0004】
【発明が解決しようとする課題】
上記前者のものは、トランジスタ等の組み合わせ構成となり、複雑になってしまう。また、アクティブインダクタのインダクタンスの大きさはトランジスタの伝達コンダクタンス及び回路に内在する損失で制限され、能動素子であるトランジスタが発生する位相雑音が問題となる。又上記後者のものは、集積回路用でない点、用途が電力系統用である点、磁気飽和を原理としてインダクタンス可変を実現している点、GHz(ギガヘルツ)帯の高周波回路には適用できないなどの問題がある。
【0005】
そこでこの発明は、従来の回路的にトランジスタ等を組み合わせた装置より、構成が簡単で、よりコンパクトな、汎用性の高い、電圧制御型インピーダンス可変インダクタ素子を提供することを目的としたものである。
【0006】
【課題を解決するための手段】
請求項1項の発明は、基板上に下部平板状電極を配置し、その上に板状の絶縁層を設け、この絶縁層の上に、所望のインダクタンスを生ずる任意な形状の導体線路を載せ、さらにこの上に、この導体線路を埋め込むように板状の絶縁層を設け、その上に、上記導体線路を被うように上部平板状電極を設け、これらの上部及び下部平板状電極間に加わる電圧によって生ずる電界によって絶縁膜の等価的寸法変位を生ぜしめ、上記上部平板状電極とは別に設けた一方の信号伝達用電極から、上記導体線路を通じて、上記上部平板状電極とは別に設けた他方の信号伝達用電極に至る導体線路周囲の電磁界分布を変調し、一方の信号伝達用電極と下部平板状電極、及び、他方の信号伝達用電極と下部平板状電極とからなる4端子素子の伝達インピーダンスを可変とした、電圧制御型インピーダンス可変インダクタ素子とした。
【0007】
また、請求項2の発明は、上記請求項1の発明において、上記導体線路の任意の形状が、渦巻き(スパイラル)型、又はジグザグ(メアンダ)型である、電圧制御型インピーダンス可変インダクタ素子とした。また、請求項3の発明は、上記請求項1又は2の発明において、上記上部平板状電極又は導体線路が複数個に分割された、電圧制御型インピーダンス可変インダクタ素子とした。
【0008】
【発明の実施の形態】
以下この発明の実施の形態例を図に基づいて説明する。
図1はこの発明のインダクタ素子の分解斜視図であり、図2はその断面図を示す。
基板K上に下部平板状電極1を配置し、その上に薄膜絶縁層11を設け、その上に、所望のインダクタンスを生ずる渦巻き形状の導体線路100を、平面状に埋め込んだ薄膜絶縁層12を設け、さらにその上に、上記導体線路100を被うように上部平板状電極2を設ける。この上部平板状電極2は略H形状にし、この上部平板状電極2の間に、薄膜絶縁層12上に第1の信号伝達用電極21及び第2の信号伝達用電極22を、相互に離して設ける。この様にして、下部平板状電極1、薄膜絶縁層11、薄膜絶縁層12及び上部平板状電極2は積層されている。
【0009】
また、第1の信号伝達用電極21から、薄膜絶縁層12に設けた接続導体導通用の穴13を通して導体線路100の一端まで、接続導体14が接続されており、また、第2の信号伝達用電極22から、薄膜絶縁層12に設けた接続導体導通用の穴15を通して導体線路100の一端まで、接続導体16が接続されている。なお、上記電極1、2、21、22及び導体線路100の材質は全て銅であり、薄膜絶縁層11及び12はスピンオングラスを使用した。
【0010】
そして、これらの上部平板状電極2と下部平板状電極1との間に加わる電圧によって生ずる電界によって、絶縁膜の等価的寸法変位を生ぜしめ、上記第1の信号伝達用電極21から、上記導体線路100を通じて、上記第2の信号伝達用電極22に至る導体線路100周囲の電磁界分布を変調し、第1の信号伝達用電極21と下部平板状電極1、及び、第2の信号伝達用電極22と下部平板状電極1からなる4端子素子の伝達インピーダンスの値を変化できるようにした。
【0011】
なお、上記実施の形態例では、導体線路100は渦巻き(スパイラル)型としたが、これに限らず、ジグザグ(メアンダ)型等、所望のインダクタンスが生じる任意のパターンを適用できる。
また、上記下部平板状電極1及び上部平板状電極2の構成材料は非磁性導体のみならず、磁性導体材料でも使用できる。また、上記薄膜絶縁層11及び薄膜絶縁層12の材料は、誘電体だけでなく、導体線路100の周囲の絶縁材料を部分的に取り除いた構造、即ち、空気、真空でも良い。誘電体としては、例えば、ポリイミド、酸化硅素系材料等が挙げられる。また、下部平板状電極1と上部平板状電極2への制御電圧の印加は、直流、交流いずれも可能である。また、上記実施の形態例では薄膜絶縁層11、12としたが、これらは薄膜であるか否かは問わず、適宜の厚さの絶縁層であれば良い。
【0012】
次に上記図1及び2のうち、上部平板状電極2、第1の信号伝達用電極21及び第2の信号伝達用電極22を図3に示す寸法とし、また、導体線路100の形状及び寸法を図4に示すようにし、図1及び図2の上記実施の形態例のインダクタ素子において、上部平板状電極2と下部平板状電極1に直流5Vの電圧を印加した。このインダクタの等価回路は図5で示される。図5において、各素子の脇の、矢印の両側の数値は、左が電圧印加前、右が印加後の数値をしめしている。図5において、主にA、B、Cで示した素子の値が、外部電圧によって変化していることが分かる。
【0013】
また、図6乃至図8はこの発明のインダクタ素子を微分負性抵抗デバイスとの集積化により、GHz帯の自励発振器に用いた例を示す。図6に示すように、上記実施の形態例の下部平板状電極1に接続導体導通用の穴1aを設け、この下部平板状電極1の下に、接続導体導通用の穴17aを有する第3の薄膜絶縁層17、及び微分負性抵抗素子などの半導体素子18を上面に載せた基板19を重ね、上記接続導体14を延長してその端部を、各導通用穴を通して半導体素子18に接続している。このように、全ての素子をモノリシックに集積可能な点が特徴となっており、従来のものよりコンパクトに構成できる。
【0014】
なお、上記下部平板状電極1、上部平板状電極2は夫々複数の電極に分離され、夫々に異なった電圧が印加できる構造であってもよい。この時夫々の電極に印加される電圧は直流、又は交流であっても良く、各電極の印加電圧の絶対値及び交流の場合には各電極の位相は独立に与えられてよい。また、上記導体線路100も複数設ける場合もある。
さらに、薄膜絶縁層11、導体線路100、薄膜絶縁層12を1周期とした構造を、厚さ方向に何周期か積層し、全体を上部、下部平板状電極2,1でサンドイッチした構造、或いは、薄膜絶縁層11、導体線路100、薄膜絶縁層12、上部平板状電極2までを1周期とし、厚さ方向に何周期か積層した構造で、複数の平板状電極に独立した制御電圧を印加できる構造も可能である。これらの場合、出力端子は4端子に限らず、N端子となる。
【0015】
【発明の効果】
請求項1及び2の発明は、主に高周波領域において、適宜の外部電圧を上下の平板状電極に印加することにより、インダクタンスの値が変化し、インピーダンスの値を任意に変化させることができる。しかも、このインダクタ素子は、モノリシックな積層構造になっているため、構成も簡素化し、極めてコンパクトとなり、場所をとらない。
半導体集積回路と同一基板上に可変インダクタをモノリシックに作製できることは、外部素子との引き回し結線が必要なく、結線の寄生成分、電磁界結合がなくなり、高周波回路においては有利である。
また、この可変インダクタにより以下のことが可能となった。
ブロードバンド対応のワイヤレス通信用マイクロ波集積回路における様々な回路応用では、一つの素子で広範囲の周波数帯へ対応できることは非常に有利である。この発明の素子を用いると、単体でも例えば、GHz帯における、発振器の発振周波数のチューニングが実現できるし、トランジスタや微分負性抵抗素子と組み合わせた場合にはより広範囲のチューニングが実現できる。
また、発振器は、発振器自身が発生したり、外部素子から注入される不可避の位相雑音の影響を受けやすい。発振器における位相雑音の混入は、帰還回路経由や周波数制御回路経由で混入するが、当該可変インダクタにより積極的に位相雑音の低減、抑制が実現可能となった。
【0016】
また、請求項3の発明は、分割された各電極に、異なった電圧を印加でき、これにより電磁界分布のコントロールを局所毎に変化させ、結果的にインピーダンスの変化領域を大きくすることもできる。
【図面の簡単な説明】
【図1】この発明の実施の形態例のインダクタ素子の分解斜視図である。
【図2】この発明の実施の形態例のインダクタ素子の断面図である。
【図3】この発明の実施の形態例のインダクタ素子のうち、上部平板状電極、第1の信号伝達用電極、及び、第2の信号伝達用電極の平面図である。
【図4】この発明の実施の形態例のインダクタ素子のうち、導体線路の平面図である。
【図5】この発明の実施の形態例のインダクタ素子の等価回路である。
【図6】この発明の実施の形態例のインダクタ素子の微分負性抵抗デバイスとの集積化による自励発振器の分解斜視図である。
【図7】この発明の実施の形態例のインダクタ素子の微分負性抵抗デバイスとの集積化による自励発振器の断面図である。
【図8】この発明の実施の形態例のインダクタ素子の微分負性抵抗デバイスとの集積化による自励発振器の回路図である。
【図9】第1の従来例の回路図である。
【図10】第2の従来例の原理を示す斜視図である。
【符号の説明】
1 下部平板状電極 2 上部平板状電極
11 薄膜絶縁層 12 薄膜絶縁層
13 穴 14 接続導体
15 穴 16 接続導体
17 薄膜絶縁層 18 半導体素子
19 基板 K 基板
21 信号伝達用電極 22 信号伝達用電極
100 導体線路
【発明の属する技術分野】
この発明は、主に高周波領域における発信器の発振周波数のチューニングや発信機のノイズ低減等に用いる電圧制御型のインピーダンス可変インダクタ素子に関するものである。
【0002】
【従来の技術】
GHz(ギガヘルツ)帯のマイクロ波領域の集積回路は、能動デバイス(デバイスパラメータが電圧制御等々で可変)であるトランジスタ、及び受動デバイス(デバイスパラメータが加工精度で一意に決まってしまうもの)であるところの、インダクタ、キャパシタ、伝送線路から構成されている。
ところが、実際の作製プロセスには、絶縁層の厚さのばらつきや、ドービング濃度のばらつき等、不可避な設計値からの偏差が生じる。例えば、発振回路の場合には、所望の発振周波数のずれが生じてしまう。
そこで、従来は受動体素子であったインダクタンスを可変インダクタンスとして能動デバイスにすることにより、作製プロセス上混入する偏差を是正することが可能である。
【0003】
モノリシックな素子で等価的にインダクタの可変を実現しているもので、通常「アクティブインダクタ」と呼ばれているものがある。この構造は、図9に示すように、複数のトランジスタの接続、抵抗等による帰還回路、キャパシタの組み合わせが本質的に必須である。
また、電力系統における高電圧、大電流用「可変インダクタ」がある。これは、図10に示すように直交磁心型インダクタで、大きさが1m級の装置である。なお、図中のi1、i2は1次及び2次巻線電流である。また、φ1、φ2は1次、2次磁束であり、その概略的な流れを破線で示す。
【0004】
【発明が解決しようとする課題】
上記前者のものは、トランジスタ等の組み合わせ構成となり、複雑になってしまう。また、アクティブインダクタのインダクタンスの大きさはトランジスタの伝達コンダクタンス及び回路に内在する損失で制限され、能動素子であるトランジスタが発生する位相雑音が問題となる。又上記後者のものは、集積回路用でない点、用途が電力系統用である点、磁気飽和を原理としてインダクタンス可変を実現している点、GHz(ギガヘルツ)帯の高周波回路には適用できないなどの問題がある。
【0005】
そこでこの発明は、従来の回路的にトランジスタ等を組み合わせた装置より、構成が簡単で、よりコンパクトな、汎用性の高い、電圧制御型インピーダンス可変インダクタ素子を提供することを目的としたものである。
【0006】
【課題を解決するための手段】
請求項1項の発明は、基板上に下部平板状電極を配置し、その上に板状の絶縁層を設け、この絶縁層の上に、所望のインダクタンスを生ずる任意な形状の導体線路を載せ、さらにこの上に、この導体線路を埋め込むように板状の絶縁層を設け、その上に、上記導体線路を被うように上部平板状電極を設け、これらの上部及び下部平板状電極間に加わる電圧によって生ずる電界によって絶縁膜の等価的寸法変位を生ぜしめ、上記上部平板状電極とは別に設けた一方の信号伝達用電極から、上記導体線路を通じて、上記上部平板状電極とは別に設けた他方の信号伝達用電極に至る導体線路周囲の電磁界分布を変調し、一方の信号伝達用電極と下部平板状電極、及び、他方の信号伝達用電極と下部平板状電極とからなる4端子素子の伝達インピーダンスを可変とした、電圧制御型インピーダンス可変インダクタ素子とした。
【0007】
また、請求項2の発明は、上記請求項1の発明において、上記導体線路の任意の形状が、渦巻き(スパイラル)型、又はジグザグ(メアンダ)型である、電圧制御型インピーダンス可変インダクタ素子とした。また、請求項3の発明は、上記請求項1又は2の発明において、上記上部平板状電極又は導体線路が複数個に分割された、電圧制御型インピーダンス可変インダクタ素子とした。
【0008】
【発明の実施の形態】
以下この発明の実施の形態例を図に基づいて説明する。
図1はこの発明のインダクタ素子の分解斜視図であり、図2はその断面図を示す。
基板K上に下部平板状電極1を配置し、その上に薄膜絶縁層11を設け、その上に、所望のインダクタンスを生ずる渦巻き形状の導体線路100を、平面状に埋め込んだ薄膜絶縁層12を設け、さらにその上に、上記導体線路100を被うように上部平板状電極2を設ける。この上部平板状電極2は略H形状にし、この上部平板状電極2の間に、薄膜絶縁層12上に第1の信号伝達用電極21及び第2の信号伝達用電極22を、相互に離して設ける。この様にして、下部平板状電極1、薄膜絶縁層11、薄膜絶縁層12及び上部平板状電極2は積層されている。
【0009】
また、第1の信号伝達用電極21から、薄膜絶縁層12に設けた接続導体導通用の穴13を通して導体線路100の一端まで、接続導体14が接続されており、また、第2の信号伝達用電極22から、薄膜絶縁層12に設けた接続導体導通用の穴15を通して導体線路100の一端まで、接続導体16が接続されている。なお、上記電極1、2、21、22及び導体線路100の材質は全て銅であり、薄膜絶縁層11及び12はスピンオングラスを使用した。
【0010】
そして、これらの上部平板状電極2と下部平板状電極1との間に加わる電圧によって生ずる電界によって、絶縁膜の等価的寸法変位を生ぜしめ、上記第1の信号伝達用電極21から、上記導体線路100を通じて、上記第2の信号伝達用電極22に至る導体線路100周囲の電磁界分布を変調し、第1の信号伝達用電極21と下部平板状電極1、及び、第2の信号伝達用電極22と下部平板状電極1からなる4端子素子の伝達インピーダンスの値を変化できるようにした。
【0011】
なお、上記実施の形態例では、導体線路100は渦巻き(スパイラル)型としたが、これに限らず、ジグザグ(メアンダ)型等、所望のインダクタンスが生じる任意のパターンを適用できる。
また、上記下部平板状電極1及び上部平板状電極2の構成材料は非磁性導体のみならず、磁性導体材料でも使用できる。また、上記薄膜絶縁層11及び薄膜絶縁層12の材料は、誘電体だけでなく、導体線路100の周囲の絶縁材料を部分的に取り除いた構造、即ち、空気、真空でも良い。誘電体としては、例えば、ポリイミド、酸化硅素系材料等が挙げられる。また、下部平板状電極1と上部平板状電極2への制御電圧の印加は、直流、交流いずれも可能である。また、上記実施の形態例では薄膜絶縁層11、12としたが、これらは薄膜であるか否かは問わず、適宜の厚さの絶縁層であれば良い。
【0012】
次に上記図1及び2のうち、上部平板状電極2、第1の信号伝達用電極21及び第2の信号伝達用電極22を図3に示す寸法とし、また、導体線路100の形状及び寸法を図4に示すようにし、図1及び図2の上記実施の形態例のインダクタ素子において、上部平板状電極2と下部平板状電極1に直流5Vの電圧を印加した。このインダクタの等価回路は図5で示される。図5において、各素子の脇の、矢印の両側の数値は、左が電圧印加前、右が印加後の数値をしめしている。図5において、主にA、B、Cで示した素子の値が、外部電圧によって変化していることが分かる。
【0013】
また、図6乃至図8はこの発明のインダクタ素子を微分負性抵抗デバイスとの集積化により、GHz帯の自励発振器に用いた例を示す。図6に示すように、上記実施の形態例の下部平板状電極1に接続導体導通用の穴1aを設け、この下部平板状電極1の下に、接続導体導通用の穴17aを有する第3の薄膜絶縁層17、及び微分負性抵抗素子などの半導体素子18を上面に載せた基板19を重ね、上記接続導体14を延長してその端部を、各導通用穴を通して半導体素子18に接続している。このように、全ての素子をモノリシックに集積可能な点が特徴となっており、従来のものよりコンパクトに構成できる。
【0014】
なお、上記下部平板状電極1、上部平板状電極2は夫々複数の電極に分離され、夫々に異なった電圧が印加できる構造であってもよい。この時夫々の電極に印加される電圧は直流、又は交流であっても良く、各電極の印加電圧の絶対値及び交流の場合には各電極の位相は独立に与えられてよい。また、上記導体線路100も複数設ける場合もある。
さらに、薄膜絶縁層11、導体線路100、薄膜絶縁層12を1周期とした構造を、厚さ方向に何周期か積層し、全体を上部、下部平板状電極2,1でサンドイッチした構造、或いは、薄膜絶縁層11、導体線路100、薄膜絶縁層12、上部平板状電極2までを1周期とし、厚さ方向に何周期か積層した構造で、複数の平板状電極に独立した制御電圧を印加できる構造も可能である。これらの場合、出力端子は4端子に限らず、N端子となる。
【0015】
【発明の効果】
請求項1及び2の発明は、主に高周波領域において、適宜の外部電圧を上下の平板状電極に印加することにより、インダクタンスの値が変化し、インピーダンスの値を任意に変化させることができる。しかも、このインダクタ素子は、モノリシックな積層構造になっているため、構成も簡素化し、極めてコンパクトとなり、場所をとらない。
半導体集積回路と同一基板上に可変インダクタをモノリシックに作製できることは、外部素子との引き回し結線が必要なく、結線の寄生成分、電磁界結合がなくなり、高周波回路においては有利である。
また、この可変インダクタにより以下のことが可能となった。
ブロードバンド対応のワイヤレス通信用マイクロ波集積回路における様々な回路応用では、一つの素子で広範囲の周波数帯へ対応できることは非常に有利である。この発明の素子を用いると、単体でも例えば、GHz帯における、発振器の発振周波数のチューニングが実現できるし、トランジスタや微分負性抵抗素子と組み合わせた場合にはより広範囲のチューニングが実現できる。
また、発振器は、発振器自身が発生したり、外部素子から注入される不可避の位相雑音の影響を受けやすい。発振器における位相雑音の混入は、帰還回路経由や周波数制御回路経由で混入するが、当該可変インダクタにより積極的に位相雑音の低減、抑制が実現可能となった。
【0016】
また、請求項3の発明は、分割された各電極に、異なった電圧を印加でき、これにより電磁界分布のコントロールを局所毎に変化させ、結果的にインピーダンスの変化領域を大きくすることもできる。
【図面の簡単な説明】
【図1】この発明の実施の形態例のインダクタ素子の分解斜視図である。
【図2】この発明の実施の形態例のインダクタ素子の断面図である。
【図3】この発明の実施の形態例のインダクタ素子のうち、上部平板状電極、第1の信号伝達用電極、及び、第2の信号伝達用電極の平面図である。
【図4】この発明の実施の形態例のインダクタ素子のうち、導体線路の平面図である。
【図5】この発明の実施の形態例のインダクタ素子の等価回路である。
【図6】この発明の実施の形態例のインダクタ素子の微分負性抵抗デバイスとの集積化による自励発振器の分解斜視図である。
【図7】この発明の実施の形態例のインダクタ素子の微分負性抵抗デバイスとの集積化による自励発振器の断面図である。
【図8】この発明の実施の形態例のインダクタ素子の微分負性抵抗デバイスとの集積化による自励発振器の回路図である。
【図9】第1の従来例の回路図である。
【図10】第2の従来例の原理を示す斜視図である。
【符号の説明】
1 下部平板状電極 2 上部平板状電極
11 薄膜絶縁層 12 薄膜絶縁層
13 穴 14 接続導体
15 穴 16 接続導体
17 薄膜絶縁層 18 半導体素子
19 基板 K 基板
21 信号伝達用電極 22 信号伝達用電極
100 導体線路
Claims (3)
- 基板上に下部平板状電極を配置し、その上に板状の絶縁層を設け、この絶縁層の上に、所望のインダクタンスを生ずる任意な形状の導体線路を載せ、さらにこの上に、この導体線路を埋め込むように板状の絶縁層を設け、その上に、上記導体線路を被うように上部平板状電極を設け、これらの上部及び下部平板状電極間に加わる電圧によって生ずる電界によって絶縁層の等価的寸法変位を生ぜしめ、上記上部平板状電極とは別に設けた一方の信号伝達用電極から上記導体線路を通じて他方の信号伝達用電極に至る導体線路周囲の電磁界分布を変調し、一方の信号伝達用電極と下部平板状電極、及び、他方の信号伝達用電極と下部平板状電極からなる4端子素子の伝達インピーダンスを可変としたことを特徴とする、電圧制御型インピーダンス可変インダクタ素子。
- 上記導体線路の任意の形状が、渦巻き(スパイラル)型、又はジグザグ(メアンダ)型であることを特徴とする、請求項1記載の電圧制御型インピーダンス可変インダクタ素子。
- 上記上部平板状電極又は導体線路が複数個に分割されたことを特徴とする、請求項1記載の電圧制御型インピーダンス可変インダクタ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002268583A JP2004111463A (ja) | 2002-09-13 | 2002-09-13 | 電圧制御型インピーダンス可変インダクタ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002268583A JP2004111463A (ja) | 2002-09-13 | 2002-09-13 | 電圧制御型インピーダンス可変インダクタ素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004111463A true JP2004111463A (ja) | 2004-04-08 |
Family
ID=32266767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002268583A Pending JP2004111463A (ja) | 2002-09-13 | 2002-09-13 | 電圧制御型インピーダンス可変インダクタ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004111463A (ja) |
-
2002
- 2002-09-13 JP JP2002268583A patent/JP2004111463A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Davis et al. | Radio frequency circuit design | |
US8446243B2 (en) | Method of constructing inductors and transformers | |
US5892425A (en) | Interwound center-tapped spiral inductor | |
Long | Monolithic transformers for silicon RF IC design | |
EP0654802B1 (en) | Variable inductance element | |
US8049301B2 (en) | Semiconductor transformers | |
US7280024B2 (en) | Integrated transformer structure and method of fabrication | |
TW548798B (en) | High Q inductor with faraday shield and dielectric well buried in substrate | |
US6462620B1 (en) | RF power amplifier circuitry and method for amplifying signals | |
US7348871B2 (en) | Inductance variable device | |
US7868727B2 (en) | Inter-helix inductor devices | |
US20060049481A1 (en) | Planar inductive component and an integrated circuit comprising a planar inductive component | |
Yoon et al. | A reduced intermodulation distortion tunable ferroelectric capacitor-architecture and demonstration | |
US6362606B1 (en) | Method and apparatus for regulating a voltage | |
Long | Passive components for silicon RF and MMIC design | |
KR100863009B1 (ko) | 인덕터가 내장된 기판 구조체 및 그 제조방법 | |
JPH0845744A (ja) | インダクタンス可変素子 | |
JP2004111463A (ja) | 電圧制御型インピーダンス可変インダクタ素子 | |
US6873242B2 (en) | Magnetic component | |
JPH11274412A (ja) | 半導体集積回路用誘導性素子 | |
JPH08191014A (ja) | 薄膜型表皮効果素子 | |
KR20010075974A (ko) | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 | |
JPH08162330A (ja) | インダクタ素子 | |
JP3144265B2 (ja) | 2相高周波電源供給回路 | |
JPH0845739A (ja) | インダクタ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050427 |
|
A977 | Report on retrieval |
Effective date: 20071212 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |