JP5076909B2 - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JP5076909B2
JP5076909B2 JP2007555890A JP2007555890A JP5076909B2 JP 5076909 B2 JP5076909 B2 JP 5076909B2 JP 2007555890 A JP2007555890 A JP 2007555890A JP 2007555890 A JP2007555890 A JP 2007555890A JP 5076909 B2 JP5076909 B2 JP 5076909B2
Authority
JP
Japan
Prior art keywords
coil
conductor
integrated circuit
circuit device
lattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007555890A
Other languages
English (en)
Other versions
JPWO2007086278A1 (ja
Inventor
源洋 中川
宗生 深石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007555890A priority Critical patent/JP5076909B2/ja
Publication of JPWO2007086278A1 publication Critical patent/JPWO2007086278A1/ja
Application granted granted Critical
Publication of JP5076909B2 publication Critical patent/JP5076909B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00Variable inductances or transformers of the signal type
    • H01F21/12Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14Inductive couplings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0073Printed inductances with a special conductive pattern, e.g. flat spiral
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00Variable inductances or transformers of the signal type
    • H01F21/12Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • H01F2021/125Printed variable inductor with taps, e.g. for VCO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00Adaptations of transformers or inductances for specific applications or functions
    • H01F38/14Inductive couplings
    • H01F2038/143Inductive couplings for signals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、垂直方向に積層されたチップ間において、電磁誘導コイルによる電磁結合を利用して信号伝送を行なう集積回路装置に関する。
近年の半導体製造プロセスにおける微細加工技術の進展に伴い、集積回路装置に組み込まれる回路の高集積化が進んでいる。しかしながら、チップのおけるI/O(入力/出力)パッド間隔の縮小については技術進歩が小さい。そのため、I/O部分の占有面積が大きくなり、集積回路装置の高集積化の大きな妨げになっている。
そこで、近年、電磁誘導コイルが形成されたチップを垂直方向に積層し、チップ間の相対する電磁誘導コイルを用いて信号伝送を行なう集積回路装置の開発がなされた(特許文献1〜3)。図21(a)に電磁誘導コイルを用いて信号伝送を行なう従来の集積回路装置の平面投影図を、図21(b)にその断面図を示す。この集積回路装置は、垂直方向にチップ6が積層され、チップ6同士が接着層7によって固定されたものである。チップ6間の対向する面にはそれぞれ、電磁誘導コイルとして動作する導体パターン1、及び、該コイルに発生した電流信号の受け取りまたは該コイルへの電流信号の供給を行なう信号装置3が形成されている。
ここで、上側のチップに配されたコイル及び信号装置を送信用とし、下側のチップに配されたコイル及び信号装置を受信用として説明する。送信コイルに送信信号に依存した向きに信号装置より電流を流す。例えば、チップ上面から見て時計回りの向きの電流信号を“1”とすると、送信コイルは、受信コイルに対して上方から下方へ突き抜ける方向に磁束を発生する。受信コイルにはコイル内を突き抜けた磁束によって誘導電流が流れる。このとき、この誘導電流の向きは、送信コイルに供給された電流の向きと同じとなる。この発生した誘導電流、または、電圧などの変換された電気信号を信号装置によって観測することで、信号伝送が完了する。
“0”の信号を送信したい場合は、“1”の場合とは逆に反時計回りに電流を送信コイルに供給することで、その信号の送信が可能となる。
一般的に、この電磁誘導コイルの電磁結合を用いた信号伝送方式は、エリアバンプなどを用いた実装方式よりもI/O部分の占める面積が小さく、集積回路の高集積化が可能である。
特開平7−221260号公報 特開平8−236696号公報 特開平10−200007号公報
上記の信号伝送方式は、チップ上に製作された送信用コイルに電流を流し、送信用コイルが形成されたチップとは別のチップに形成された受信用コイルに電気信号を誘導させ、その信号を観測することで信号を伝送するものである。そのため、この伝送方式において、高速信号伝送や低エラーレートなどの高品位の伝送を行なうには、S/N比を確保するために、受信コイルに誘導される信号を大きくしなければならない。この受信コイルに誘導される信号は、送受信コイル間の相互インダクタンスに比例する。
この相互インダクタンスは、受信コイルの自己インダクタンス、送信コイルの自己インダクタンス、コイル間の結合係数に比例する。ここで、結合係数は、コイルの相対位置、及び、コイル間距離に依存している。したがって、高品位の信号伝送を実現するには、各チップに形成された電磁誘導コイルの位置、及び相互距離を極端に高い精度で調整する必要がある。
仮に図22に示したように、コイル間距離が所望の距離dからずれてしまうと、相互インダクタンスが小さくなり十分な信号強度が得られなくなる。
また、図23に示したように、相対するコイルの位置が水平方向にずれると、相互インダクタンスが減少して信号強度が低下してしまう。その上、図24に示したように隣接する位置に他のコイルが存在する場合、隣接コイルからの影響を受け誤動作する。
しかしながら、チップ上に別のチップを実装する際、チップの水平方向の位置合わせ、及び、チップ間距離の設定を高精度で行なうことは非常に困難である。しかも、従来の構造ではチップ実装後にコイル位置、相互インダクタンスを変更できないので、伝送速度が制限され、エラーレートを十分に下げることができなかった。
さらに、コイル製造工程における寄生抵抗や寄生容量のばらつきの影響によって共振周波数が設計値から外れてしまったとき、コイル製造後に共振周波数の変更ができないため、効率的な信号伝送が困難であった。
本発明の目的は、上記の問題を解消するために、チップ実装時に高精度の位置あわせ制御を要求せず、チップ実装工程後にコイルの相対位置と相互インダクタンスと共振周波数を変更できる集積回路装置を提供することにある。さらに本発明は、信号伝送に適するコイル位置と相互インダクタンスを決定する方法を提供することも目的とする。
本発明の集積回路装置は、コイルが形成された基板が積層され、相対するコイル間での電磁結合により信号伝送を行なうものである。この集積回路装置は、各基板上に多数配置された導体パターンと、導体パターンの端部同士の接続を制御する接続制御装置と、を有している。そして、上記のコイルは、多数の導体パターンのうち所望の導体パターンを接続制御装置を用いてループになるように接続して形成される。
このような構成では、上記の接続制御装置で接続された導体パターンからなる導線が信号伝送に関わるコイルとなるので、基板の積層工程後に接続制御装置により導体パターンの接続関係を選択することで、コイルの位置の変更が可能となる。また、接続関係により、コイルを形成する導線の長さや巻き数の変更も可能なため、相互インダクタンスや共振周波数の変更も可能となる。
本発明の半導体装置は、複数の多角形が、頂点を格子点として、インダクタ形成用の2次元領域を埋め尽くすように配置されており、隣接格子点間を結ぶ辺には、前記辺に沿って配設された少なくとも1本の導体を備え、前記格子点は、前記格子点に集まる複数の辺の導体相互の間の接続をオン・オフ制御する複数のスイッチを備え、前記多角形の1つの辺が、前記辺に沿って配設される導体を、電流信号の受け取り及び/又は供給を行う信号装置に接続させるか否かを制御するスイッチを備え、前記各スイッチのオン・オフを制御して前記2次元領域内で任意形状及びサイズの平面インダクタを構成自在としている。本発明において、前記多角形の1つの辺は、前記辺に沿って配設される導体として、一端が互いに対向し他端が前記辺の両端の2つの頂点にそれぞれ達する第1の導体部及び第2の導体部を含み、前記第1の導体部の前記一端及び前記第2の導体部の前記一端と、電流信号の受け取り及び/又は供給を行う信号装置との間の接続をそれぞれオン・オフ制御する第1及び第2のスイッチと、前記第1の導体部と前記第2の導体部の対向する一端間の接続をオン・オフ制御する第3のスイッチとを備えている。本発明において、多角形は、一種類あるいは複数種類で2次元平面を充填できる多角形を含む。
本発明によれば、チップ実装後に任意にコイルの位置、及び、相互インダクタンス、及び、共振周波数の変更が可能なため、高品位の信号伝送が実現できる。
本発明の一実施形態の集積回路装置を構成するチップの模式的平面図である。 図1に示された接続関係制御装置2Aの一例として示す回路図である。 図2で示した接続関係制御装置2Aのスイッチによる導体パターン間の接続状態をそれぞれ表す模式図である。 図1に示された接続関係制御装置2Bの一例として示す回路図である。 図4で示した接続関係制御装置2Bのスイッチによる、導体パターンと信号装置間の接続状態をそれぞれ表す模式図である。 接続関係制御装置2A,2Bを用いてコイルを形成した時の様子を示す模式的平面図である。 チップ実装が想定どおりの位置に実装できた場合の様子を示す図である。 多チャンネル伝送を行なう場合の集積回路装置の模式的平面図である。 チップ間距離のみが想定よりも離れた場合においてコイル巻き数を増やした様子を示す模式的平面図である。 コイル径を大きくした場合の集積回路装置の模式的平面図である。 図7と図10に示したコイル形成方法を組み合わせた場合の集積回路装置の模式的平面図である。 図9と図10に示したコイル形成方法を組み合わせた場合の集積回路装置の模式的平面図である。 水平方向のチップ位置ずれを許容するためのコイル形状を示す模式的平面図である。 六角格子の辺が3本の導体パターンで構成された回路を示す図である。 六角格子の辺が1本の導体パターンで構成された回路を示す図である。 図15に示した回路において複数のコイルを形成した時の様子を示す模式的平面図である。 一つの配線層を用いた場合によるコイル導線部と複数の配線層を用いた場合によるコイル導線部を示した図である。 導体パターンの正方格子形の配置例を示す模式的平面図である。 導体パターンの三角格子形の配置例を示す模式的平面図である。 導体パターンの菱形格子形の配置例を示す模式的平面図である。 従来の集積回路装置の平面投影図および断面図である。 チップ間距離がずれた場合の従来の集積回路装置の断面図である。 チップが水平方向にずれた場合の従来の集積回路装置の平面投影図および断面図である。 水平方向にずれたチップにおいて隣接するコイルが存在する場合の従来の集積回路装置の平面投影図および断面図である。
符号の説明
1 導体パターン
2A 第1の接続関係制御装置
2B 第2の接続関係制御装置
3 信号装置
4 スイッチ
5 受信コイルを送信コイルのあるチップ上へ投影した領域
6 チップ
7 接着層
次に、本発明の実施形態を図面に基づいて説明する。
図1は本発明の一実施形態の集積回路装置を構成するチップの模式的平面図を示す。図1に示すように、半導体基板としてのチップの表層もしくは内層に、コイルを形成するための複数の導体パターン1と、接続関係制御装置2A及び2Bと、信号装置3とが基本的に形成される。信号装置3は、コイルに発生した電流信号の受け取り、または、該コイルへの電流信号の供給、もしくはその両方を行なう装置である。本発明の集積回路装置は、このようなチップを垂直方向に積層し、チップ間の相対するコイル同士の電磁結合により信号伝送を行なうものである。
第1の接続関係制御装置2Aは、隣接する導体パターン1の端部間に配置され、導体パターン1の端部同士の短絡と開放をチップ積層後に任意に制御できるものである。第1の接続関係制御装置2Aの一例として回路図を図2に示す。図2に示すように接続関係制御装置2Aはスイッチ4で構成される。このスイッチ4は、NMOSトランジスタ、PMOSトランジスタ、それらを組み合わせたトランスファーゲートなどで実現される。もちろん、バイポーラトランジスタのような、MOSトランジスタ以外の電子素子でもかまわない。電子素子の例としては、相変化材料を用いた不揮発性メモリや、金属イオンの析出を利用した固体電解質材を用いるスイッチ素子などがある。また、ポリシリコンヒューズやメタルヒューズなどでも構成できる。
ここで、図2で示した接続関係制御装置2Aのスイッチによる導体パターン間の接続状態をそれぞれ表す模式図を図3に示す。図3の(a)〜(n)の各々の左側の図にて、短絡させたスイッチ4が丸印で示され、右側の図にて、その短絡させたスイッチ4による導体パターン1の接続状態が最も濃い部分で表されている。
また、図2と同様に、第2の接続関係制御装置2Bの一例として回路図を図4に示す。この接続関係制御装置2Bは、所定の導体パターン1と信号装置3との接続を制御するものである。図4に示すように、第2の接続関係制御装置2Bも第1の接続関係制御装置2Aと同じく、スイッチ4で構成されている。
図5には、図4で示した接続関係制御装置2Bのスイッチによる、導体パターン1と信号装置3間の接続状態をそれぞれ表す模式図を示す。図5の(a),(b)の各々の左側の図にて、短絡させたスイッチ4が丸印で示され、右側の図にて、その短絡させたスイッチ4による、導体パターン1と信号装置3間の接続状態が最も濃い部分で表されている。
ここで、一例として、接続関係制御装置2A,2Bを用いてコイルを形成した時の模式的平面図を図6に示す。図6に最も濃い部分で示すように、接続関係制御装置2A,2B及び複数の導体パターン1により信号装置3を始点及び終点としたループが形成されると、信号送信用または受信用のコイルとしての動作が可能となる。
次に、上記の構成のチップを積層した際のコイル位置の制御に関して述べる。以下では、下側のチップに対して上側のチップの実装が想定どおりであった場合と、垂直方向にずれチップ間距離が想定より離れてしまった場合と、水平方向にずれた場合に関して説明する。以下の説明では、受信コイルを固定し、送信コイルの位置、および、形状を変化させる例を用いるが、もちろん、送信コイルを固定し、受信コイルを変化させても同様の効果が得られる。また、送信コイル、受信コイルの両方を変化させてもかまわない。
はじめに、チップ実装が水平・垂直方向に対してそれぞれ想定どおりの位置に実装できた場合を図7に示す。図7に示すように、それぞれ対をなす、最小単位のコイル同士を用いて信号受信が可能となるように、あらかじめチップ上の回路を設計しておく。斜線の領域5は、受信コイルを送信コイルがあるチップ上に投影したもので、当該チップに対する受信コイルの相対的な位置を表す。図7のように、チップ実装位置が想定どおりである場合、最小単位の受信コイルの投影位置が最小単位の送信コイルの位置に一致する。そして、図7で示したような最小単位のコイルを複数用いることで、並列に信号伝送が可能になる。
図8に、多チャンネル伝送を行なう場合の集積回路装置の模式的平面図を示す。図8に示したように、複数の、送信コイルと受信コイル間での信号伝送速度が同じ場合、複数のコイルでの伝送が可能となるので、大容量の信号伝送が可能となる。なお、図7及び図8中、最も濃い部分で示されているのが最小単位のコイルである。
次に、図22で示したようにチップ間距離のみが想定よりも離れた場合に関して述べる。従来手法であれば、相互インダクタンスが減少し十分な信号強度が得られず、信号伝送ができない。そこで、図9に最も濃い部分で示すように、接続関係制御装置2A,2B及び複数の導体パターン1により、信号装置3を始点及び終点としたループを二重に形成する。これにより、送信コイルの巻き数が倍となり、自己インダクタンスが大きくなり、コイル間の相互インダクタンスを増やすことが可能となる。
図9の例では、巻き数を増加させることで相互インダクタンスを増大させたが、コイル径を大きくすることでも、相互インダクタンスの増大が可能である。図10に、コイル径を大きくした場合の集積回路装置の模式的平面図を示す。図10に最も濃い部分で示すように、接続関係制御装置2A,2B及び複数の導体パターン1により、図7で示した最小単位のコイル径よりも大径のコイルが形成できる。このため、相互インダクタンスの増大が可能である。
更に大きな相互インダクタンスを要求する場合は、最小単位のコイルと図10で示したようにコイル径を拡大したコイルとの組み合わせも可能である。このように組み合わせた場合の集積回路装置の模式的平面図を図11に示す。図11に最も濃い部分で示すように、コイル径、コイル巻き数とも図7で示した最小単位のコイルよりも増加しており、より大きな相互インダクタンスの実現が可能になる。
更に、もっと大きな相互インダクタンスが必要な場合、図9で示したコイルと図10で示したコイルとの組み合わせも可能である。このように組み合わせた場合の集積回路装置の模式的平面図を図12に示す。図12に最も濃い部分で示すように、コイル巻き数が図11で示したコイルよりも増加しており、より大きな相互インダクタンスの実現が可能になる。
このように、チップ実装後に導体パターン1の接続関係を様々な組み合わせで切り替えることにより、信号伝送に適したコイル形状を選択することが可能になる。
次に、図23で示したように水平方向にチップ実装位置がずれた場合について述べる。従来手法では図23に示すように、受信コイルを通過する磁束の向きが領域5aと領域5bでは逆となり、相互インダクタンスが小さくなる。その結果、十分な信号強度が得られず、信号伝送ができなくなる。また、図24に示したように隣接するコイルが存在する場合、領域5cには、隣接コイルからの信号が漏れ出し、クロストークが発生する。その際、十分なS/N比が確保できない場合、信号の誤伝送が発生してしまう。高品位な信号伝送を行なうには、受信コイルには、ある一方向のみの磁束が入力されなければならない。
そこで、図13に、水平方向のチップ位置ずれを許容するためのコイル形状を実現した場合の模式的平面図を示す。図13において、最も濃い部分で示されているのが送信コイルであり、斜線領域5が受信コイルである。この図に示すように、受信コイルの全部が送信コイルの内側にある。このため、受信コイルには一方向のみの磁束が入力され、信号伝送に必要な相互インダクタンスが確保できると考えられる。
もし、相互インダクタンスが小さく信号強度が得られない場合は、図13に示したコイル形状と図9〜図12で示したような方法を組み合わせることで、信号強度を確保すればよい。
以上説明した実施形態では、チップ上の回路の形は、図1に示したように、正六角形を隙間無く配置した形(いわゆる六角格子形)になっている。図1では、六角格子の各交点(各頂点)に接続関係制御装置2Aが配置され、格子の目にそれぞれ信号装置3が配置され、六角格子の各辺上に2本の導体パターン1が配置されている。さらに、六角格子の一の辺上に配置された2本の導体パターン1のうち1本に、この導体パターン1と信号装置3の入力端子及び出力端子との接続を制御する接続関係制御装置2Bが配置されている。
そして、図1に示したようにチップ上に多数配置された導体パターン1のうち所望の導体パターンを接続関係制御装置2A,2Bを用いてループになるように接続することで、信号伝送用コイルの形成が可能となる。このような構成では、接続関係制御装置2A,2Bにより接続する導体パターンを選択できるため、チップ上に形成するコイルの位置、個数、径、巻き数を任意に設定できる。したがって、チップの実装後にコイルの位置や、コイル間の相互インダクタンス、共振周波数などを調整して高品位の信号伝送を実現させることができる。つまり、チップ実装工程ではチップ同士の位置合わせに高い精度が要求されず、チップ実装後に、高品位の信号伝送に適したコイルの位置および形状に変えられる。
なお、以上の実施形態では、六角格子の各辺上に2本の導体パターン1を配置した。しかし、各辺の導体パターン1は2本である必要はなく、3本以上の導体パターン1を配置することも可能である。図14に、六角格子の辺が3本の導体パターン1で構成された回路を示す。
また、図15に示すように、六角格子の辺上に配置される導体パターン1が1本であってもかまわない。しかしながら、図16に最も濃い部分で示す複数のコイルのように、隣接する位置にコイルの形成ができなくなるため、I/O部分の密度が低くなることに注意が必要である。
また、以上の形態としては、チップ上に配する導体パターン1を一つの配線層で作製した場合を示した。しかしながら、一つの配線層でコイルを形成する必要はなく、複数の配線層を用いて、コイルのための導体パターン1を形成してもかまわない。図17の(a)に一つの配線層を用いた場合のコイル導線部の拡大平面図、(b)にa―a’断面図、(c)に複数の配線層を用いた場合のコイル導線部の断面図を示す。このように複数の配線層を利用することで、よりコイルの巻き数を変化させることが可能になったり、図16で示したように、コイルを隣接して形成できなくなるといった問題が回避できたりする。
さらに、以上では、導体パターン1を六角格子の形になるよう配置した例を示した。しかしながら、導体パターン1の配置は六角格子形の配置である必要はなく、複数の導体パターン1と接続関係制御装置2A及び2Bによってループ状の構造が形成可能となればよい。
但し、図1に示したような六角格子の辺上に導体パターン1を配置することが、所望のコイル形状やコイル径を効率良く実現する観点から、最も適している。
六角格子形の配置の他には、正方格子形や三角格子形の配置が考えられる。それぞれの模式的平面図を図18、図19に示す。また、正方格子形に限定することなく四角格子形の配置でもかまわない。導体パターン1を四角格子形に配置した例を図20に示す。図20では、四角格子形を菱形格子とした。このように六角格子形の配置だけではなく、他の多角形格子の形でも本発明の回路が構成でき、図1に示した形態と同じ効果を持たせることが可能である。
さらに、本発明の回路の形は、三角形、四角形、六角形などの複数種の多角形が混在した格子形(例えばカゴメ格子)であってもよい。
また、導体パターン1は直線に限定されることなく、折れ線または曲線、あるいは、直線、折れ線、曲線のうちの任意の組み合わせからなるパターンでもかまわない。
次に、信号伝送に適したコイル形状の決定手法の説明を行なう。
その手法として、光学的にチップ実装位置のずれを検出する方法を利用する。まず、各チップ上に形成されたマークの相対位置を観測し、チップ実装における水平方向の位置のずれを知る。水平方向の位置と同様に、光学的手法で垂直方向の位置のずれを検出する。次に、得られた位置のずれから、信号伝送に適したコイル形状を選択し、接続関係制御装置2A及び2Bを制御することで、高品位の信号伝送が可能となる。
また、スイッチ4にトランジスタなどの可逆的に接続関係を変化させられる素子を用いた場合、既知の信号を伝送し、その信号誤り率から最適なコイル形状の選択も可能である。このように信号誤り率を利用した最適形状の選択は、光学的な位置ずれ検出を必要としないので、非常に容易に最適なコイル形状の選択が可能である。

Claims (12)

  1. コイルが形成された基板が積層され、相対するコイル間での電磁結合により信号伝送を行なう集積回路装置において、
    前記基板上に数配置された導体パターンと、
    隣接する前記導体パターンの端部同士の接続を制御する接続制御装置と、
    を有し、前記導体パターンは前記基板上に格子の形になるように配置され、
    前記コイルが、前記数の導体パターンのうち所望の導体パターンを前記接続制御装置を用いてループになるように接続して形成されることを特徴とする集積回路装置。
  2. 前記導体パターンが前記基板上に六角格子、三角格子、正方格子、菱形格子の少なくとも一つの形になるように配置されている請求項1に記載の集積回路装置。
  3. 前記導体パターンが前記基板上に、複数種の多角形が混在した格子形になるように配置されている請求項1に記載の集積回路装置。
  4. 前記格子の各交点に前記接続制御装置が配置され、前記格子の各辺上に前記導体パターンが一又は複数配置されている請求項からのいずれかに記載の集積回路装置。
  5. 前記格子の目に配置され、信号の受信または送信を行なう信号装置と、
    前記格子の一の辺上の一部に配置され、前記信号装置と前記導体パターンとの接続を制御する第2の接続制御装置と、をさらに備えた請求項に記載の集積回路装置。
  6. 前記接続制御装置が隣接する前記導体パターンの端部同士の接続を変えることで、
    前記コイルの形状を可変としたことを特徴とする請求項1記載の集積回路装置。
  7. 前記接続制御装置が隣接する前記導体パターンの端部同士の接続を変えることで、
    前記コイルの位置を可変としたことを特徴とする請求項1記載の集積回路装置。
  8. 前記基板上に格子の形になるように配置された前記導体パターンとして、複数の多角形が、頂点を格子点として、コイル形成用の2次元領域を埋め尽くすように配置されており、
    隣接格子点間を結ぶ辺には、前記辺に沿って配設された少なくとも1本の導体を備え、
    前記接続制御装置は、前記格子点に集まる複数の辺の導体相互の間の接続をオン・オフ制御する複数のスイッチを備え、
    前記多角形の1つの辺が、前記辺に沿って配設される導体を、電流信号の受け取り及び/又は供給を行う信号装置に接続させるか否かを制御するスイッチを備え、
    前記各スイッチのオン・オフを制御して前記2次元領域内で任意形状及びサイズの平面コイルを構成自在としてなる、請求項1記載の集積回路装置
  9. 前記多角形の1つの辺が、前記辺に沿って配設される導体として、一端が互いに対向し他端が前記辺の両端の2つの頂点にそれぞれ達する第1の導体部及び第2の導体部を含み、
    前記第1の導体部の前記一端及び前記第2の導体部の前記一端と、電流信号の受け取り及び/又は供給を行う信号装置との間の接続をそれぞれオン・オフ制御する第1及び第2のスイッチと、
    前記第1の導体部と前記第2の導体部の対向する一端間の接続をオン・オフ制御する第3のスイッチと、
    を備えている請求項記載の集積回路装置。
  10. 前記多角形が、一種類で2次元平面を充填できる正多角形を含む請求項又は記載の集積回路装置。
  11. 前記多角形が、複数種類で2次元平面を充填できる多角形を含む請求項又は記載の集積回路装置。
  12. 前記辺に沿って配設される導体が、直線、折れ線、及び、曲線の中から選択された少なくとも1つを含む請求項又は記載の集積回路装置。
JP2007555890A 2006-01-24 2007-01-16 集積回路装置 Expired - Fee Related JP5076909B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007555890A JP5076909B2 (ja) 2006-01-24 2007-01-16 集積回路装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006015543 2006-01-24
JP2006015543 2006-01-24
PCT/JP2007/050490 WO2007086278A1 (ja) 2006-01-24 2007-01-16 集積回路装置
JP2007555890A JP5076909B2 (ja) 2006-01-24 2007-01-16 集積回路装置

Publications (2)

Publication Number Publication Date
JPWO2007086278A1 JPWO2007086278A1 (ja) 2009-06-18
JP5076909B2 true JP5076909B2 (ja) 2012-11-21

Family

ID=38309073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007555890A Expired - Fee Related JP5076909B2 (ja) 2006-01-24 2007-01-16 集積回路装置

Country Status (3)

Country Link
US (1) US8633577B2 (ja)
JP (1) JP5076909B2 (ja)
WO (1) WO2007086278A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008102814A1 (ja) * 2007-02-23 2008-08-28 Nec Corporation インダクタ結合を用いて信号伝送を行う半導体装置
CN102870315B (zh) * 2010-04-30 2016-06-01 富士通株式会社 电力接收装置以及电力接收方法
DE102016218026A1 (de) * 2016-09-20 2018-03-22 Laird Dabendorf Gmbh Vorrichtung und Verfahren zur Erzeugung eines elektromagnetischen Felds zur induktiven Energieübertragung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142258A (ja) * 1993-11-17 1995-06-02 Takeshi Ikeda インダクタンス可変素子
JPH07221260A (ja) * 1994-02-02 1995-08-18 Fujitsu Ltd 集積回路装置とその製造方法
JPH0845744A (ja) * 1994-07-29 1996-02-16 Takeshi Ikeda インダクタンス可変素子
JP2001024413A (ja) * 1999-07-07 2001-01-26 Tamura Electric Works Ltd 非接触型icカードリーダ装置
JP2005057270A (ja) * 2003-08-01 2005-03-03 Stmicroelectronics Sa 切換え可能なインダクタンス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629553A (en) * 1993-11-17 1997-05-13 Takeshi Ikeda Variable inductance element using an inductor conductor
US5701037A (en) 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
JP3904273B2 (ja) 1997-01-04 2007-04-11 有限会社ニューロソリューション 半導体装置
US6304232B1 (en) * 2000-02-24 2001-10-16 The Goodyear Tire & Rubber Company Circuit module
JP4211591B2 (ja) * 2003-12-05 2009-01-21 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品
US6967282B2 (en) * 2004-03-05 2005-11-22 Raytheon Company Flip chip MMIC on board performance using periodic electromagnetic bandgap structures
KR100714310B1 (ko) * 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142258A (ja) * 1993-11-17 1995-06-02 Takeshi Ikeda インダクタンス可変素子
JPH07221260A (ja) * 1994-02-02 1995-08-18 Fujitsu Ltd 集積回路装置とその製造方法
JPH0845744A (ja) * 1994-07-29 1996-02-16 Takeshi Ikeda インダクタンス可変素子
JP2001024413A (ja) * 1999-07-07 2001-01-26 Tamura Electric Works Ltd 非接触型icカードリーダ装置
JP2005057270A (ja) * 2003-08-01 2005-03-03 Stmicroelectronics Sa 切換え可能なインダクタンス

Also Published As

Publication number Publication date
US8633577B2 (en) 2014-01-21
JPWO2007086278A1 (ja) 2009-06-18
US20090014892A1 (en) 2009-01-15
WO2007086278A1 (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
US9449269B2 (en) Methods and apparatus for embedding wire in substrates for secure documents
US10665380B2 (en) Compact vertical inductors extending in vertical planes
JP5252486B2 (ja) インダクタ素子、集積回路装置、及び、三次元実装回路装置
KR101248499B1 (ko) 평면 코일
US20160118711A1 (en) Booster antenna configurations and methods
KR100834744B1 (ko) 다층의 대칭형 헬리컬 인덕터
JP4802697B2 (ja) 半導体装置
TW201214474A (en) Through via inductor or transformer in a high-resistance substrate with programmability
JP2005129736A (ja) 半導体装置
CN103579096A (zh) 半导体器件及其制造方法
CN110603635B (zh) 具有用于无线信号及功率耦合的背侧线圈的半导体装置
US9847305B2 (en) Semiconductor chip with multilayer solenoid coil and multi-chip module comprising the same
CN106531410A (zh) 线圈,电感元件及制备应用于电感元件的线圈的方法
JP2010147043A (ja) インダクタモジュール、回路モジュール
CN109036798A (zh) 用于磁芯的通孔以及相关系统和方法
JP5076909B2 (ja) 集積回路装置
JP2012222252A (ja) 半導体装置
US8633568B2 (en) Multi-chip package with improved signal transmission
US20190371518A1 (en) Integrated circuit comprising a variable inductor
JP2016139784A (ja) コイル部品
JP2006066769A (ja) インダクタ及びその製造方法
JP4194920B2 (ja) インダクタ
CN114520596A (zh) 对称分体式平面变压器
CN114520109A (zh) 用于减少emi的对称分体式变压器
WO2023176780A1 (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5076909

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees