JP4194920B2 - インダクタ - Google Patents

Description

本発明は、半導体チップ上に実装されるインダクタに関するものである。

例えば、非特許文献１および２に記載されているように、ソレノイドコイルを半導体チップ上に実装する場合、図４に示すように、ソレノイドコイル１１０は、半導体基板１１２の素子形成面の法線とソレノイドコイル１１０の中心軸とが同一方向となるように、一層のメタル配線１１４を使用して半導体基板１１２上にスパイラル構造にレイアウトされるのが一般的である。

図４に示すスパイラル構造のレイアウトを持つソレノイドコイル１１０の自己インダクタンスＬは、下記式（１）で表される。
Ｌ＝μμ₀ｎ²Ｓｌ … （１）
ここで、μは比透磁率、μ₀は真空中の透磁率、ｎは単位長当たりの巻線数、Ｓはコイルの断面積、ｌはコイルの長さである。

上記式（１）において、単位長当たりの巻線数ｎ、コイルの断面積Ｓ、コイルの長さｌのうちの少なくとも１つのパラメータを変化させることによって、ソレノイドコイル１１０の自己インダクタンスＬを変えることができる。しかし、図４に示すスパイラル構造のレイアウトを持つソレノイドコイル１１０では、これらのパラメータを変化させることは非常に困難である。

これに対し、特許文献１，２には、上層のメタル配線と下層のメタル配線とを交互に接続して、半導体基板の素子形成面上にソレノイドコイルをレイアウトすることが提案されている。

ここで、特許文献１には、基板上または基板内に構成された多層の配線用導電体を含む多層配線構造において、上層の配線用導電体と下層の配線用導電体を交互に接続しインダクタンスを形成するものが開示されている。また、特許文献２には、特許文献１において、さらに上層の配線用導電体と下層の配線用導電体の中間に強磁性体層を有するものが開示されている。

しかし、特許文献１，２のように、上層のメタル配線と下層のメタル配線とを交互に接続すると、両者を接続するためのビアの抵抗が非常に大きくなるという別の問題が発生する。

なお、本発明のインダクタと類似の構造を持つ従来技術として、例えば特許文献３がある。特許文献３には、第１金属層と第３金属層とが、第１および第２コンタクトホールを介して第２金属層の両側部で連結された円周状の中空内に、鉄心として使用される磁性分を有する第２金属層を中心として下部を第２誘電体層で、残余部分を第３誘電体層で覆ったもので詰めた形状のコイルが形成されたものが開示されている。

B.Razavi, "Prospects of CMOS Technology for High-Speed Optical Communication Circuits," IEEE J. Solid-State Circuits, vol.37, pp.1135-1145, Sep.2002 A.Zolfaghari et al., "Stacked Inductors and Transformers in CMOS Technology," IEEE J. Solid-State Circuits, vol.36, pp.620-628, Apr.2001 特開昭５９−１９１３６７号公報 特開昭６０−１２４８５９号公報 特開平５−２４３４９５号公報

本発明の目的は、前記従来技術に基づく問題点を解消し、半導体チップ上に実装されるインダクタンス可変のインダクタを提供することにある。

上記目的を達成するために、本発明は、半導体チップ上に実装されるインダクタであって、
一方向に延在する所定長のメタル配線を有する中心導体と、この中心導体のメタル配線の上層の少なくとも一層、同層、および下層の少なくとも一層を含む、所定長の各層のメタル配線を有し、この各層のメタル配線が、前記中心導体のメタル配線の周囲を囲むように、前記中心導体のメタル配線と平行に、かつ同一方向に延在する外部導体とを備え、
前記中心導体のメタル配線の一方の端部と前記外部導体の各層のメタル配線の一方の端部とが、ビアホールおよびメタル配線の少なくとも一方を介して互いに接続されていることを特徴とするインダクタを提供するものである。

ここで、前記外部導体の各層のメタル配線は、ビアホールおよびメタル配線の少なくとも一方を介して互いに接続されているのが好ましい。

本発明のインダクタは、半導体集積回路の製造後であっても、例えばＦＩＢ（収束イオンビーム）加工などの手法を用いて、中心導体および外部導体の長さを適宜調節（切断）することで自己インダクタンスの値を変更することができ、例えばテストチップの評価などにおいて有効に活用することができる。

以下に、添付の図面に示す好適実施形態に基づいて、本発明のインダクタを詳細に説明する。

図１は、本発明のインダクタの動作モデルを表す概念図である。本発明のインダクタ１０は、半導体チップ上に実装されるもので、同図に示すように、所定長の中心導体１２と、この中心導体１２と中心軸を同一とし、中心導体１２の周囲を囲むように、中心導体１２と同一方向に延在する同一長の外部導体１４とを備えている。これらの中心導体１２と外部導体１４とは、図中左側の端部の少なくとも一部を介して互いに電気的に接続されている。

図示例のインダクタ１０は、外部導体１４の図中右側の端部から左側の端部へ向かって電流Ｉを流し、さらに両者の接続部１６を介して中心導体１２の図中左側の端部から右側の端部に向かって電流Ｉを引き抜くことによりインダクタとして作用する。

図１に示すインダクタ１０の自己インダクタンスＬは、下記式（２）で表される。

ここで、μは中心導体１２と外部導体１４との間の比透磁率、μ₀は中心導体１２および外部導体１４の真空中での透磁率、ｌは中心導体１２および外部導体１４の長さ、πは円周率、ａ₁は中心導体の半径、ａ₂は外部導体の半径である。

本発明のインダクタ１０では、中心導体１２および外部導体１４の長さｌを変えることによって、自己インダクタンスＬの値を変えることができる。すなわち、半導体集積回路の製造後、例えばＦＩＢ（収束イオンビーム）加工などの手法を用いて中心導体１２および外部導体１４の長さｌを適宜調節（切断）することによって、インダクタ１０の自己インダクタンスＬの値を変更することができ、例えばテストチップの評価などのフェーズで効果を発揮する。

また、自己インダクタンスＬが０．１ｎＨのインダクタを構成する場合、比透磁率が０．０２であると仮定すると、約８．３ｍｍの長さのインダクタ１０が必要である。しかし、本発明のインダクタ１０の直径は数μｍで済むため、その長さの割には半導体チップに占める面積は小さくて済むという利点がある。

図１に示すインダクタ１０を半導体チップ上に実装する場合、中心導体１２と外部導体１４との間は、通常、２酸化シリコン等の絶縁体（誘電体）で満たされる。例えば、中心導体１２と外部導体１４との間に、２酸化シリコンよりも比透磁率の大きい材料を満たしたり、さらには中心導体１２と外部導体１４との間を空洞とすることによって、従来のインダクタよりも遙かに小さいサイズで同じ自己インダクタンスＬを持つインダクタを形成することも可能である。

なお、特許文献３に記載のコイルは、本発明のインダクタ１０と類似の構成を有するもので、中心導体１２に相当する第２金属層と、同じく外部導体に相当する第１金属層および第３金属層とを備えている。しかし、特許文献３では、中心導体１２に相当する第２金属層と外部導体１４に相当する第１金属層および第３金属層とが電気的に接続されておらず、第２金属層が単なる鉄心として使用されている点で、本発明のインダクタ１０とは全く構造の異なるものである。

また、特許文献３のコイルは、第２金属層を鉄心として用い、その外周を囲むように形成された第１金属層および第３金属層に電流を流すことによりインダクタとして作用させているが、本発明のインダクタ１０は、外部導体１４の他方の端部から一方の端部に向かって流した電流を、両者の接続部１６を介して中心導体１２の一方の端部から他方の端部に向かって引き抜くことによりインダクタとして作用させている。このように、本発明のインダクタ１０と特許文献３のコイルは、その動作原理自体も全く異なるものである。

以下、本発明のインダクタの具体例を挙げて説明する。

図２（ａ）および（ｂ）は、本発明のインダクタの構成を表す一実施形態の概略断面図および斜視図である。同図に示すインダクタ２０は、例えば第１層〜第３層のメタル配線によって構成された３層構造のもので、中心導体となる第２層のメタル配線２２と、外周導体となる第１層のメタル配線２４、第２層のメタル配線２６，２８、および第３層のメタル配線３０とを備えている。

中心導体の第２層のメタル配線２２は、一方向に延在する所定長のメタル配線である。

外部導体の第１層〜第３層のメタル配線２４，２６，２８，３０は、各層において、中心導体の第２層のメタル配線２２と平行に、かつ同一方向に延在する同一長のメタル配線である。外部導体の第１層および第３層のメタル配線２４，３０は、各層において、中心導体の第２層のメタル配線２２と同じ位置に配置されている。また、外部導体の第２層のメタル配線２６，２８は、中心導体の第２層のメタル配線２２から所定の一定間隔ずつ離して配置されている。

中心導体の第２層のメタル配線２２と、外部導体の第１層および第３層のメタル配線２４，３０は、図中手前側の端部において、それぞれビア３２，３４を介して互いに電気的に接続されている。また、中心導体の第２層のメタル配線２２と、外部導体の第２層のメタル配線２６，２８は、図中手前側の端部で第２層のメタル配線３６，３８を介して互いに電気的に接続されている。

図示例のインダクタ２０は、外部導体の各層のメタル配線２４，２６，２８，３０について、図中奥手側の端部から手前側の端部へ向かって電流を流し、さらに中心導体である第２層のメタル配線２２と外部導体である第１層〜第３層のメタル配線２４，２６，２８，３０との間の接続部となるビア３２，３４および第２層のメタル配線３６，３８を介して中心導体の図中手前側の端部から奥手側の端部に向かって電流を引き抜くことによりインダクタとして作用する。

続いて、図３（ａ）および（ｂ）は、本発明のインダクタの構成を表す別の実施形態の概略断面図および斜視図である。同図に示すインダクタ４０は、例えば第１層〜第７層のメタル配線によって構成された７層構造のもので、中心導体となる第４層のメタル配線４２と、外部導体となる第１層のメタル配線４４、第２層のメタル配線４６，４８、第３層のメタル配線５０，５２、第４層のメタル配線５４，５６、第５層のメタル配線５８，６０、第６層のメタル配線６２，６４、および第７層のメタル配線６６とを備えている。

同じく、中心導体の第４層のメタル配線４２は、一方向に延在する所定長のメタル配線である。

外部導体の第１層〜第７層のメタル配線４４，４６，４８，５０，５２，５４，５６，５８，６０，６２，６４，６６は、各層において、中心導体の第４層のメタル配線４２と平行に、かつ同一方向に延在する同一長のメタル配線である。外部導体の第１層および第７層のメタル配線４４，６６は、各層において、中心導体の第４層のメタル配線４２と同じ位置に配置されている。また、外部導体の第２層〜第４層のメタル配線４６，４８，５０，５２，５４，５６は、逆ハの字状に次第にその間隔が広くなるように所定の一定間隔ずつ離して配置され、外部導体の第４層〜第６層のメタル配線５４，５６，５８，６０，６２，６４は、ハの字状に次第にその間隔が狭くなるように所定の一定間隔ずつ離して配置されている。

中心導体の第４層のメタル配線４２と、外部導体の第１層のメタル配線４４は、図中手前側の端部において、ビア６８，７０，７２ならびに第２層および第３層のメタル配線７４，７６を介して互いに電気的に接続されている。また、外部導体の第１層〜第７層のメタル配線４４，４６，４８，５０，５２，５４，５６，５８，６０，６２，６４，６６は、少なくとも図中手前側および奥手側の端部でそれぞれビア７８，８０，８２，８４，８６，８８，９０，９２，９４，９６，９８，１００を介して互いに電気的に接続されている。なお、外部導体同士は、図中手前側及び奥手側の端部にかぎらず、その中間で接続されていても良い。

図示例のインダクタ４０は、外部導体のいずれかの層もしくは各層のメタル配線について、図中奥手側の端部から手前側の端部へ向かって電流を流し、さらに中心導体である第４層のメタル配線４２と外部導体である第１層のメタル配線４４との間の接続部となるビア６８，７０，７２ならびに第２層および第３層のメタル配線７４，７６を介して中心導体の図中手前側の端部から奥手側の端部に向かって電流を引き抜くことによりインダクタとして作用する。

上記各実施形態のように、外部導体の各層のメタル配線は、互いに電気的に接続してもよいし、接続しなくてもよい。図２に示す実施形態のように、外部導体の各層のメタル配線を互いに接続しない場合、外部導体の各層のメタル配線に独立に電流を流すことになる。これに対し、図３に示す実施形態のように、外部導体の各層のメタル配線を互いに接続した場合、外部導体のいずれかの層のメタル配線に電流を流すことによって、全ての層のメタル配線に電流を流すことができる。

なお、本発明のインダクタは、図示例のものに限定されるものではない。例えば、中心導体と外部導体の中心軸が同一となるように構成するのが好ましいが、多少ずれていても問題はない。また、中心導体と外部導体の長さも同一とするのが好ましいが、両者の長さが異なっていてもよい。この場合、自己インダクタンスの値は、両者のうち長さの短い方の導体によって決定される。また、本発明のインダクタは、３層以上何層のメタル配線を使用して構成してもよい。

本発明は、基本的に以上のようなものである。
以上、本発明のインダクタについて詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。

本発明のインダクタの動作モデルを表す概念図である。 （ａ）および（ｂ）は、本発明のインダクタの構成を表す一実施形態の概略断面図および斜視図である。 （ａ）および（ｂ）は、本発明のインダクタの構成を表す別の実施形態の概略断面図および斜視図である。 従来のスパイラル構造のインダクタの一例の概略平面図である。

符号の説明

１０，２０，４０ インダクタ
１２ 中心導体
１４ 外部導体
１６ 接続部
２２，２４，２６，２８，３０，３６，３８，４２，４４，４６，４８，５０，５２，５４，５６，５８，６０，６２，６４，６６，７４，７６，１１４ メタル配線
３２，３４，６８，７０，７２，７８，８０，８２，８４，８６，８８，９０，９２，９４，９６，９８，１００ ビア
１１０ ソレノイドコイル
１１２ 半導体基板

Claims (2)

1. 半導体チップ上に実装されるインダクタであって、
   一方向に延在する所定長のメタル配線を有する中心導体と、この中心導体のメタル配線の上層の少なくとも一層、同層、および下層の少なくとも一層を含む、所定長の各層のメタル配線を有し、この各層のメタル配線が、前記中心導体のメタル配線の周囲を囲むように、前記中心導体のメタル配線と平行に、かつ同一方向に延在する外部導体とを備え、
   前記中心導体のメタル配線の一方の端部と前記外部導体の各層のメタル配線の一方の端部とが、ビアおよびメタル配線の少なくとも一方を介して互いに接続されていることを特徴とするインダクタ。
2. 前記外部導体の各層のメタル配線は、ビアおよびメタル配線の少なくとも一方を介して互いに接続されている請求項１に記載のインダクタ。
   

Images