JP4059498B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4059498B2
JP4059498B2 JP2003363943A JP2003363943A JP4059498B2 JP 4059498 B2 JP4059498 B2 JP 4059498B2 JP 2003363943 A JP2003363943 A JP 2003363943A JP 2003363943 A JP2003363943 A JP 2003363943A JP 4059498 B2 JP4059498 B2 JP 4059498B2
Authority
JP
Japan
Prior art keywords
coil
metal wiring
semiconductor device
core
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003363943A
Other languages
English (en)
Other versions
JP2005129736A (ja
Inventor
裕之 秦野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2003363943A priority Critical patent/JP4059498B2/ja
Priority to TW093130492A priority patent/TW200515588A/zh
Priority to KR1020040083423A priority patent/KR20050039575A/ko
Priority to CNA2004100869085A priority patent/CN1610112A/zh
Priority to US10/969,578 priority patent/US7167073B2/en
Publication of JP2005129736A publication Critical patent/JP2005129736A/ja
Application granted granted Critical
Publication of JP4059498B2 publication Critical patent/JP4059498B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0033Printed inductances with the coil helically wound around a magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0066Printed inductances with a magnetic layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、コイルを内蔵した半導体装置に関する。
従来より、半導体装置に所望のインダクタンスを得るべく、1層のメタル配線層を渦巻き状に形成してなるコイルを内蔵した半導体装置が存在する。このような半導体装置に形成したインダクタ(コイル)の例を図6に示す。このインダクタ101は、1層のメタル配線層111の巻き数を増やすと占有面積が2次元的に増加するので、単位巻き数に要する占有面積およびメタル配線の長さは巻き数に応じて大きくなる。したがって、大きいインダクタンス値Lを得るためには、インダクタ101の占有面積が大きくなるのは勿論のこと、インダクタ101を構成するメタル配線が有する単位巻き数当たりの抵抗値Rも増大し、Q=ω×L/Rで表される共振の鋭さを表すQの値も低下する(なお、ωは共振角周波数である)。図において、118は別のメタル配線層に形成した端子、113は1層のメタル配線層111と端子118を電気的に接続するための接続孔である。
これらを改善するものとして、コイルを立体的に形成することにより、巻き数を多くしても単位巻き数に要する占有面積およびメタル配線の長さを大きくしないインダクタを内蔵する半導体装置が提案されている(例えば特許文献1および2)。この立体的なインダクタの例を図7に示す。このインダクタ201は、下方のメタル配線層に形成された複数の断片211と上方のメタル配線層に形成された複数の断片212を図示しない層間絶縁膜を挟んでそれぞれ並行的に配置し、これら複数の断片211、212が直列接続となるよう接続孔213を介して接続することにより、立体的な螺旋状に形成したものである。このインダクタ201は、面積当たりの巻き数が多く、所定のインダクタンス値を得るためのメタル配線の長さも小さくできるので、上記Qの値も高くすることが可能になる。図において、219は始端となる断片211に接続した一方側端子、218は終端となる断片211に接続した他方側端子である。
また、インダクタンス値をさらに増加させようとするのであれば、図8に示すように、上方および下方のメタル配線層の断片211と断片212の間に、鉄系の導体層を挟んだ絶縁膜や鉄系物質を含有した酸化物膜などで形成された強磁性体コア215を配設する構造のインダクタ202が提案されている(例えば特許文献1および2)。このインダクタ202は、強磁性体コア215を通る磁束密度が高くなるので、インダクタンス値をさらに増加させることができる。
特開平6−21347号公報 特開平7−273292号公報
ところで、図8に示すような強磁性体コア215を有する立体的なインダクタ202は、強磁性体コア215を、上方および下方のメタル配線層の断片211と断片212の間に形成するという特別な工程を必要とするため、コストアップや低歩留まりになることが想定される。
一方、強磁性体コア215を有さないインダクタ201は、その占有面積を大きくすればインダクタンス値を大きくすることができるものの、半導体装置を実用上妥当なチップサイズにする場合、得られるインダクタンス値は強磁性体コアを有するインダクタ202に比較して小さいものとなる。
本発明は、以上の事由に鑑みてなされたもので、その目的とするところは、特別な工程を必要とせずに立体的な螺旋形状のコイルを備えるインダクタの高効率化が図れ、インダクタンス値が大きくできる半導体装置を提供することにある。
上記の課題を解決するために、請求項1に係る半導体装置は、半導体素子と、その半導体素子の電気的接続を行う厚さ方向の異なる位置に形成される第1、第2、第3のメタル配線層と、を有する半導体装置において、厚さ方向の中間に位置した第2のメタル配線層に形成されるコアと、コアに重合的第1のメタル配線層の一部に形成される複数の第1断片と、コアに重合的でかつその延伸方向に対し第1断片と線対称な角度を有して第3のメタル配線層の一部に形成される複数の第3断片と、第2のメタル配線層の一部に形成されて平面位置が異なる2個の接続孔により第1断片および第3断片に接続される複数の接続用断片と、を設け、複数の第1断片および第3断片を交互に直列的に接続して螺旋状のコイルとし、このコイルとコアによりインダクタを形成してなることを特徴とする。
請求項2に係る半導体装置は、請求項1に記載された半導体装置において、第2のメタル配線層は第1又は第3のメタル配線層よりも透磁率の高い物質が付加されていることを特徴とする。
請求項3に係る半導体装置は、請求項1または請求項2に記載された半導体装置において、コアをロ字状にするとともに、前記螺旋状のコイルとは別にコアに重合的な第2の螺旋状のコイルを設け、前記螺旋状のコイルを1次側または2次側コイル、第2の螺旋状のコイルを2次側または1次側コイルとするトランスを形成してなることを特徴とする。
請求項4に係る半導体装置は、請求項1または請求項2に記載された半導体装置において、前記螺旋状のコイルとは別にコアに重合的な第2の螺旋状のコイルを設け、前記螺旋状のコイルを1次側または2次側コイル、第2の螺旋状のコイルを2次側または1次側コイルとするトランスを形成し、1次側コイルを構成する第1断片および第3断片と、2次側コイルを構成する第1断片および第3断片とは、コアの延伸方向に対し交互に位置させていることを特徴とする。
請求項5に係る半導体装置は、請求項4に記載された半導体装置において、コアをロ字状にしたことを特徴とする半導体装置。
また、2層のメタル配線層のみ有する半導体装置、半導体素子と、その半導体素子の電気的接続を行う厚さ方向の異なる位置に形成される第1、第2のメタル配線層と、を有する半導体装置において、並行的に位置するよう第1のメタル配線層の一部に形成される複数の第1断片と、並行的に位置するよう第2のメタル配線層の一部に形成される複数の第2断片と、を設け、複数の第1断片および第2断片を交互に直列的に接続して第1の螺旋状のコイルとし、複数の第1断片および第2断片を交互に直列的に接続して第1の螺旋状のコイルとは別の第2の螺旋状のコイルとして、第1の螺旋状のコイルを1次側または2次側コイル、第2の螺旋状のコイルを2次側または1次側コイルとするトランスを形成し、1次側コイルを構成する第1断片および第2断片と、2次側コイルを構成する第1断片および第2断片とは、1次側および2次側コイルの延伸方向に対し交互に位置させることでトランスを高効率にすることができる
本発明の半導体装置は、半導体素子の厚さ方向の異なる位置に形成される3層のメタル配線層の中間のメタル配線層にインダクタのコアを形成し、それを取り巻くように立体的螺旋状のコイルを形成しているので、特別な工程を必要とせずにインダクタを高効率にし、インダクタンス値を大きくすることができる。また、インダクタとしてトランスを形成することもでき、さらに、1次側と2次側のコイルを接近して形成したものは、特別な工程を必要とせずにトランスを高効率にし、相互インダクタンス値を向上させることができる。
以下、本発明の最良の実施形態を図面を参照しながら説明する。図1は本発明の実施形態である半導体装置に内蔵されるインダクタ5を示す平面図である。この半導体装置は、MOSトランジスタあるいはバイポーラトランジスタ等の半導体素子と、その半導体素子の電気的接続を行う厚さ方向の異なる位置に形成される第1、第2、第3のメタル配線層を有する。また、各メタル配線層の相互間には、後述する層間絶縁膜22、23が介装されている。インダクタ5は、厚さ方向の中間に位置した第2のメタル配線層の一部に棒状に形成されたコア15と、厚さ方向の下方に位置した第1のメタル配線層の一部に形成されたメタル配線の複数の第1断片11と、厚さ方向の上方に位置した第3のメタル配線層の一部に形成されたメタル配線の複数の第3断片12と、により形成される。詳しくは、第1断片11は、コア15に重合的でかつその延伸方向に対し所定角度、例えば、60°程度を有し所定間隔をおいて並行的に位置するよう形成する。第3断片12は、コア15に重合的でかつその延伸方向に対し、第1断片11と線対称的な所定角度、例えば、60°程度を有し所定間隔をおいて並行的に位置するよう形成する。この両断片11、12は、各端部が互いに重合する位置にあるようにし、その重合する範囲内の層間絶縁膜22に接続孔14、層間絶縁膜23に接続孔13を設けている。そして、第2のメタル配線層の一部に、接続孔14、13を通って両断片11、12に接触(接続)するように接続用断片16を設けている。したがって、複数の第1断片11および第3断片12を交互に直列的に接続して立体的な螺旋状のコイル10が形成され、このコイル10がコア15を取り巻いた構成のインダクタ5として形成されるのである。コイル10の端末となる第1断片11には第3のメタル配線層の一部に形成される端子18、19が接続される。このコイル10と端子18、19の接続も、接続孔14、13を通る接続用断片16にて行う。
図2はこのインダクタ5における切断線A−Aに沿った断面図である。半導体装置は、厚さ方向に、図において下方より、半導体基板20、下地絶縁膜21、第1断片11を含む第1のメタル配線層、接続孔14を設けた層間絶縁膜22、コア15と接続用断片16を含む第2のメタル配線層、接続孔13を設けた層間絶縁膜23、第3断片12と端子18、19(図示せず)を含む第3のメタル配線層を有する。層間絶縁膜22、23には、シリコン酸化膜が用いられている。また、接続用断片16は、接続孔14、13を通り、第1断片11、第3断片12、端子18、19(図示せず)に接触(接続)している。
このように、コア15は第2のメタル配線層に形成され、コイル10により取り巻かれている。このコア15は、上方および下方のメタル配線層の断片間に形成するという特別な工程によって得られる別体の強磁性体コアでないために、インダクタ5が実現できるインダクタンス値は非常に大きいというものではない。具体的には、メタル配線層は、一般に、アルミニウムあるいは銅を主要な材料とし、これらは比透磁率がほぼ真空と同じ1であり、強磁性体に比べてかなり小さい。しかし、このメタル配線層は、シリコン酸化膜の比透磁率である約0.55に比べれば高い上に、鉄またはコバルト等の透磁率の高い物質を適量に付加することで、比透磁率をさらに高くすることが可能である。したがって、インダクタ5は、特別な工程を必要としないことに重点を置きつつ、効率を高め、インダクタンス値の増大化を図ったものである。
図3の(a)は、半導体装置を構成する回路1aの回路例であり、図3の(b)はその平面図である。この回路1aは、同一半導体基板上に形成される半導体素子9と上記インダクタ5とから構成される。この半導体素子9はCMOSインバータ回路を構成しており、P型の拡散層35とシリサイド層33によりP型MOSトランジスタが、N型の拡散層36とシリサイド層34によりN型MOSトランジスタが、それぞれ形成されている。入力INの引き込みメタル配線45および半導体素子(CMOSインバータ回路)9の出力とインダクタ5の一端を接続するメタル配線46は、第3のメタル配線層に形成されている。メタル配線45から後述のメタル配線37、38までのメタル配線39および後述のメタル配線41、42からメタル配線46までのメタル配線43は、第2のメタル配線層に形成されている。メタル配線39からシリサイド層33、34までの前述のメタル配線37、38、拡散層35、36からメタル配線43までの前述のメタル配線41、42、電源配線31、およびGND配線32は、第1のメタル配線層に形成されている。以上の第1、第2、第3のメタル配線層の間はそれぞれの接続孔を通って接続されている。そして、インダクタ5の他端は出力OUTとして、第3のメタル配線層の引き出しメタル配線49に接続されている。インダクタ5の構造は、前述の通りである。このように、半導体装置は、半導体素子9と同じメタル配線層を用い、すなわち、特別な製造工程を必要とせずに、インダクタ5を内蔵することができる。
なお、メタル配線層は、3層以上であれば、その内の任意の3層を第1、第2、第3のメタル配線層とすることが可能であることは勿論である。また、第1断片11、第3断片12は、コア15の延伸方向に対する所定角度や個数を適宜に設定することが可能であることも勿論である。
次に、この立体的なインダクタ(立体的螺旋形状のコイル)を用いて、トランスを構成した例を説明する。図4は本発明の実施形態である半導体装置に内蔵されるトランス7を示す平面図である。トランス7は、第2のメタル配線層に形成されるコア50をロ字状(トロイダル状)にするとともに、先の実施形態のコイル5をコア50の一辺に、それと実質的に同じ構成であって別の第2のコイル6をコア50の対向辺に、それぞれ取り巻くように設けることにより、コイル5を1次側(または2次側)コイル、第2のコイル6を2次側(または1次側)コイルとして形成している。したがって、1次側コイル5により発生した磁束(磁界)は、コア50を通って2次側コイル6に伝達される。このトランス7は、コア50が切れ目のないトロイダル状であるので磁界の漏れは少なく、1次側コイルと2次側コイルの結合は密である。図において、INa、OUTaは1次側コイル5の入力端子および出力端子、INb、OUTbは2次側コイル6の入力端子および出力端子である。
次に、1次側と2次側のコイルの結合をさらに密にしてトランスを高効率にし、相互インダクタンス値の向上を図った半導体装置について説明する。図5は本発明の実施形態である半導体装置に内蔵されるトランス8を示す平面図である。この半導体装置も、半導体素子の電気的接続を行う厚さ方向の異なる位置に形成される第1、第2、第3のメタル配線層を有する。また、各メタル配線層の相互間には、層間絶縁膜22、23が介装されている。トランス8は、厚さ方向の中間に位置した第2のメタル配線層に棒状に形成されるコア65と、厚さ方向の下方に位置した第1のメタル配線層の一部に形成されたメタル配線の複数の第1断片61と、厚さ方向の上方に位置した第3のメタル配線層の一部に形成されたメタル配線の複数の第3断片62と、により1次側コイル60が形成される。この1次側コイル60と同様に、複数の第1断片71と複数の第3断片72とにより2次側コイル70が形成される。詳しくは、1次側コイル60を形成する第1断片61は、コア65に重合的でかつその延伸方向に対し所定角度、例えば、60°程度を有し所定間隔をおいて並行的に位置するよう形成する。同じく、第3断片62は、コア65に重合的でかつその延伸方向に対し、第1断片61と線対称的な所定角度、例えば、60°程度を有し所定間隔をおいて並行的に位置するよう形成する。この両断片61、62は、各端部が互いに重合する位置にあるようにし、その重合する範囲内の層間絶縁膜22に接続孔64、層間絶縁膜23に接続孔63を設けている。そして、第2のメタル配線層の一部に、接続孔64、63を通って両断片61、62に接触(接続)するように接続用断片66を設けている。したがって、複数の第1断片61および第3断片62を交互に直列的に接続して立体的な螺旋状のコイル60が形成され、このコイル60がコア65を取り巻いた構成の1次側コイル60として形成されるのである。また、1次側コイル60と実質的に同様に、2次側コイル70を構成する第1断片71、第3断片72、接続孔74、73、接続用断片76を設け、複数の第1断片71および第3断片72を交互に直列的に接続して立体的な螺旋状のコイル70が形成され、このコイル70がコア65を取り巻いた構成の2次側コイル70として形成される。ここで重要なことは、1次側コイル60を構成する第1断片61および第3断片62と、2次側コイル70を構成する第1断片および第3断片とは、コア65の延伸方向に対し交互に位置させていることである。つまり、コア65の延伸方向において1次側コイル60の長さ内に2次側コイル70がほぼ納まっているのである。図において、INa、OUTaは1次側コイル60の入力端子および出力端子、INb、OUTbは2次側コイル70の入力端子および出力端子である。
このトランス8は、1次側コイルと2次側コイルが交互に巻回した状態であって極めて近接しているので、磁界の漏れに起因する相互インダクタンス値の減少をさらに防止することができる。また、コア65は、図5においては棒状であるが、上述の通り、トロイダル状にすることが望ましい。また、2次側のコイルを2つ以上とすることも可能である。また、1次側コイルおよび2次側コイルの巻数、すなわち、各断片の数、あるいは各断片のコア15の延伸方向に対する所定角度等を適宜に設定することが可能であることも勿論である。
また、半導体装置が2層(第1および第2)のメタル配線層のみ有する場合などは、トランス8の構造と同様に、第1のメタル配線層の一部に形成される複数の第1断片と第2のメタル配線層の一部に形成される複数の第2断片とを交互に直列的に接続して1次側および2次側コイルとし、コアを有さないトランスを形成することが可能である。その場合でも、1次側コイルと2次側コイルが交互に巻回した状態であって極めて近接しているので、磁界の漏れに起因する相互インダクタンス値の減少を防止し、トランスを高効率にすることができる。
本発明の実施形態に係る半導体装置に内蔵されるインダクタの平面図。 同上のインダクタの断面図(図1の切断線A−Aに沿った断面図)。 同上の半導体装置を構成する回路例を示すもので、(a)は回路図。(b)は平面図。 同上のインダクタを用いたトランスの平面図。 同上のインダクタを用いた別のトランスの平面図。 背景技術のインダクタの平面図。 背景技術の別のインダクタの平面図。 背景技術のさらに別のインダクタの平面図。
符号の説明
5 インダクタ
10 コイル
11 第1のメタル配線層に形成されたメタル配線の第1断片
12 第3のメタル配線層に形成したメタル配線の第3断片
13、14 接続孔
15 第2のメタル配線層に形成されたコア

Claims (5)

  1. 半導体素子と、その半導体素子の電気的接続を行う厚さ方向の異なる位置に形成される第1、第2、第3のメタル配線層と、を有する半導体装置において、
    厚さ方向の中間に位置した第2のメタル配線層に形成されるコアと、
    コアに重合的第1のメタル配線層の一部に形成される複数の第1断片と、
    コアに重合的でかつその延伸方向に対し第1断片と線対称な角度を有して第3のメタル配線層の一部に形成される複数の第3断片と、
    第2のメタル配線層の一部に形成されて平面位置が異なる2個の接続孔により第1断片および第3断片に接続される複数の接続用断片と、を設け、
    複数の第1断片および第3断片を交互に直列的に接続して螺旋状のコイルとし、このコイルとコアによりインダクタを形成してなることを特徴とする半導体装置。
  2. 請求項1に記載された半導体装置において、
    第2のメタル配線層は第1又は第3のメタル配線層よりも透磁率の高い物質が付加されていることを特徴とする半導体装置。
  3. 請求項1または請求項2に記載された半導体装置において、
    コアをロ字状にするとともに、前記螺旋状のコイルとは別にコアに重合的な第2の螺旋状のコイルを設け、前記螺旋状のコイルを1次側または2次側コイル、第2の螺旋状のコイルを2次側または1次側コイルとするトランスを形成してなることを特徴とする半導体装置。
  4. 請求項1または請求項2に記載された半導体装置において、
    前記螺旋状のコイルとは別にコアに重合的な第2の螺旋状のコイルを設け、前記螺旋状のコイルを1次側または2次側コイル、第2の螺旋状のコイルを2次側または1次側コイルとするトランスを形成し、
    1次側コイルを構成する第1断片および第3断片と、2次側コイルを構成する第1断片および第3断片とは、コアの延伸方向に対し交互に位置させていることを特徴とする半導体装置。
  5. 請求項4に記載された半導体装置において、
    コアをロ字状にしたことを特徴とする半導体装置。
JP2003363943A 2003-10-24 2003-10-24 半導体装置 Expired - Fee Related JP4059498B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003363943A JP4059498B2 (ja) 2003-10-24 2003-10-24 半導体装置
TW093130492A TW200515588A (en) 2003-10-24 2004-10-08 Semiconductor device
KR1020040083423A KR20050039575A (ko) 2003-10-24 2004-10-19 반도체 장치
CNA2004100869085A CN1610112A (zh) 2003-10-24 2004-10-20 半导体器件
US10/969,578 US7167073B2 (en) 2003-10-24 2004-10-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003363943A JP4059498B2 (ja) 2003-10-24 2003-10-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2005129736A JP2005129736A (ja) 2005-05-19
JP4059498B2 true JP4059498B2 (ja) 2008-03-12

Family

ID=34510082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003363943A Expired - Fee Related JP4059498B2 (ja) 2003-10-24 2003-10-24 半導体装置

Country Status (5)

Country Link
US (1) US7167073B2 (ja)
JP (1) JP4059498B2 (ja)
KR (1) KR20050039575A (ja)
CN (1) CN1610112A (ja)
TW (1) TW200515588A (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749054B2 (en) * 2010-06-24 2014-06-10 L. Pierre de Rochemont Semiconductor carrier with vertical power FET module
JP4764668B2 (ja) * 2005-07-05 2011-09-07 セイコーエプソン株式会社 電子基板の製造方法および電子基板
JP4779606B2 (ja) * 2005-11-29 2011-09-28 セイコーエプソン株式会社 電子基板、その製造方法および電子機器
JP2008103602A (ja) * 2006-10-20 2008-05-01 Seiko Epson Corp 電子基板、その製造方法および電子機器
EP1978472A3 (en) * 2007-04-06 2015-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8217748B2 (en) * 2007-11-23 2012-07-10 Alpha & Omega Semiconductor Inc. Compact inductive power electronics package
US7884696B2 (en) * 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Lead frame-based discrete power inductor
US7868431B2 (en) * 2007-11-23 2011-01-11 Alpha And Omega Semiconductor Incorporated Compact power semiconductor package and method with stacked inductor and integrated circuit die
US7884452B2 (en) 2007-11-23 2011-02-08 Alpha And Omega Semiconductor Incorporated Semiconductor power device package having a lead frame-based integrated inductor
CN102360728B (zh) * 2008-01-25 2014-03-26 万国半导体股份有限公司 基于引线框架的分立功率电感
TWI390561B (en) * 2008-12-31 2013-03-21 Innovation inductance and power protective device and power outlet
US7955942B2 (en) * 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
US8325002B2 (en) * 2010-05-27 2012-12-04 Advanced Semiconductor Engineering, Inc. Power inductor structure
US8558344B2 (en) 2011-09-06 2013-10-15 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
US8432017B2 (en) * 2011-09-28 2013-04-30 Chipbond Technology Corporation Method for fabricating a three-dimensional inductor carrier with metal core and structure thereof
US9111933B2 (en) * 2012-05-17 2015-08-18 International Business Machines Corporation Stacked through-silicon via (TSV) transformer structure
US9844141B2 (en) 2012-09-11 2017-12-12 Ferric, Inc. Magnetic core inductor integrated with multilevel wiring network
US11058001B2 (en) 2012-09-11 2021-07-06 Ferric Inc. Integrated circuit with laminated magnetic core inductor and magnetic flux closure layer
US11064610B2 (en) 2012-09-11 2021-07-13 Ferric Inc. Laminated magnetic core inductor with insulating and interface layers
US11197374B2 (en) 2012-09-11 2021-12-07 Ferric Inc. Integrated switched inductor power converter having first and second powertrain phases
US10893609B2 (en) 2012-09-11 2021-01-12 Ferric Inc. Integrated circuit with laminated magnetic core inductor including a ferromagnetic alloy
US11116081B2 (en) 2012-09-11 2021-09-07 Ferric Inc. Laminated magnetic core inductor with magnetic flux closure path parallel to easy axes of magnetization of magnetic layers
US10244633B2 (en) 2012-09-11 2019-03-26 Ferric Inc. Integrated switched inductor power converter
KR20150065679A (ko) * 2012-10-04 2015-06-15 아이치 세이꼬 가부시키 가이샤 마그네토 임피던스 소자 및 그 제조 방법
US20140203902A1 (en) * 2013-01-18 2014-07-24 Geoffrey D. Shippee Cards, devices, electromagnetic field generators and methods of manufacturing electromagnetic field generators
US9337251B2 (en) * 2013-01-22 2016-05-10 Ferric, Inc. Integrated magnetic core inductors with interleaved windings
US8786393B1 (en) * 2013-02-05 2014-07-22 Analog Devices, Inc. Step up or step down micro-transformer with tight magnetic coupling
US9293997B2 (en) 2013-03-14 2016-03-22 Analog Devices Global Isolated error amplifier for isolated power supplies
JP2015082524A (ja) * 2013-10-21 2015-04-27 ソニー株式会社 配線基板、半導体装置
US9647053B2 (en) 2013-12-16 2017-05-09 Ferric Inc. Systems and methods for integrated multi-layer magnetic films
US10629357B2 (en) 2014-06-23 2020-04-21 Ferric Inc. Apparatus and methods for magnetic core inductors with biased permeability
US9991040B2 (en) 2014-06-23 2018-06-05 Ferric, Inc. Apparatus and methods for magnetic core inductors with biased permeability
US11302469B2 (en) 2014-06-23 2022-04-12 Ferric Inc. Method for fabricating inductors with deposition-induced magnetically-anisotropic cores
US10354950B2 (en) 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
US11380632B2 (en) * 2018-04-27 2022-07-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated inductor and manufacturing method thereof
CN113555196B (zh) * 2018-11-02 2023-01-20 台达电子企业管理(上海)有限公司 变压器模块及功率模块
CN115359999A (zh) 2018-11-02 2022-11-18 台达电子企业管理(上海)有限公司 变压器模块及功率模块
CN111145996A (zh) 2018-11-02 2020-05-12 台达电子企业管理(上海)有限公司 磁性元件的制造方法及磁性元件
JP7219136B2 (ja) * 2019-03-27 2023-02-07 本田技研工業株式会社 半導体装置
CN111584457B (zh) * 2020-04-02 2023-11-24 西安理工大学 一种基于tsv的嵌套磁芯电感器
CN112864136B (zh) * 2021-01-14 2023-04-18 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3858138A (en) * 1973-03-05 1974-12-31 Rca Corp Tuneable thin film inductor
JPS58188115A (ja) 1982-04-27 1983-11-02 Sanyo Electric Co Ltd 誘導性素子の形成方法
JPS6367264U (ja) 1986-10-23 1988-05-06
JPH02181961A (ja) 1989-01-09 1990-07-16 Nec Corp 集積回路装置
JPH0476057U (ja) 1990-11-14 1992-07-02
JPH04335531A (ja) 1991-05-10 1992-11-24 Mitsubishi Electric Corp 半導体装置
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
JPH0621347A (ja) 1992-07-01 1994-01-28 Seiko Epson Corp 半導体装置
JPH07273292A (ja) 1994-03-31 1995-10-20 Matsushita Electron Corp 半導体集積回路
JPH10335165A (ja) 1997-05-28 1998-12-18 Murata Mfg Co Ltd フライバックトランス
KR100233237B1 (ko) * 1997-09-10 1999-12-01 정선종 삼차원 코일 구조 미세 인덕터 및 그 형성 방법
US6013939A (en) * 1997-10-31 2000-01-11 National Scientific Corp. Monolithic inductor with magnetic flux lines guided away from substrate
JPH11261325A (ja) * 1998-03-10 1999-09-24 Shiro Sugimura コイル素子と、その製造方法
US7107666B2 (en) * 1998-07-23 2006-09-19 Bh Electronics Method of manufacturing an ultra-miniature magnetic device

Also Published As

Publication number Publication date
US20050088269A1 (en) 2005-04-28
KR20050039575A (ko) 2005-04-29
TW200515588A (en) 2005-05-01
US7167073B2 (en) 2007-01-23
JP2005129736A (ja) 2005-05-19
CN1610112A (zh) 2005-04-27

Similar Documents

Publication Publication Date Title
JP4059498B2 (ja) 半導体装置
US7259648B2 (en) Multiple choke coil and electronic equipment using the same
US7605682B2 (en) Magnetic core type laminated inductor
TWI648754B (zh) 交錯式變壓器及其製造方法
JP4378956B2 (ja) チョークコイルおよびそれを用いた電子機器
CN208157197U (zh) 线圈内置部件
US6922128B2 (en) Method for forming a spiral inductor
US8786393B1 (en) Step up or step down micro-transformer with tight magnetic coupling
JP2004221475A (ja) 誘導素子
JP2001085248A (ja) トランス
JP2012222252A (ja) 半導体装置
US20190156989A1 (en) Electromagnetic induction device and manufacturing method therefor
US20030234436A1 (en) Semiconductor device with a spiral inductor and magnetic material
US9779869B2 (en) High efficiency on-chip 3D transformer structure
KR20180025592A (ko) 코일 부품
JP4009142B2 (ja) 磁心型積層インダクタ
JP4413687B2 (ja) トランス回路およびその製造方法
JP2006066769A (ja) インダクタ及びその製造方法
JP2012160497A (ja) 積層型電子部品
WO2012144360A1 (ja) 高周波トランス、高周波部品および通信端末装置
JP2010062409A (ja) インダクター部品
JP2012182286A (ja) コイル部品
WO2016005526A1 (en) Centre-tapped transformer
TWI713056B (zh) 層疊變壓器及其製造方法
JP2012182285A (ja) コイル部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111228

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121228

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees