JP4413687B2 - トランス回路およびその製造方法 - Google Patents

トランス回路およびその製造方法 Download PDF

Info

Publication number
JP4413687B2
JP4413687B2 JP2004159960A JP2004159960A JP4413687B2 JP 4413687 B2 JP4413687 B2 JP 4413687B2 JP 2004159960 A JP2004159960 A JP 2004159960A JP 2004159960 A JP2004159960 A JP 2004159960A JP 4413687 B2 JP4413687 B2 JP 4413687B2
Authority
JP
Japan
Prior art keywords
circuit
circuit wiring
transformer
wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004159960A
Other languages
English (en)
Other versions
JP2005340658A (ja
Inventor
雄二 古村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philtech Inc
Original Assignee
Philtech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philtech Inc filed Critical Philtech Inc
Priority to JP2004159960A priority Critical patent/JP4413687B2/ja
Publication of JP2005340658A publication Critical patent/JP2005340658A/ja
Application granted granted Critical
Publication of JP4413687B2 publication Critical patent/JP4413687B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、通信用電子回路に適用可能なトランス回路およびその製造方法に係り、特にフェライトを使用することなくトランス機能を実現することによって、オンチップ・トランスでの応答周波数制限を排除できるため高周波数を扱うことができるようにしたトランス回路およびその製造方法に関する。
従来、1MHz以下の周波数域で動作する電子部品においては、鉄を主成分とする材料で形成されたトランスを外付け部品として使用していた。しかし、鉄を用いたトランスでは、周波数が高くなると磁場起因の歪と機械的歪みとが結合することによって、電力損失が生じてしまう。また、このような鉄を用いたトランスでは、渦電流起因の損失を防ぐために鉄板を積層するなどの対策が行われた。このため、現在でも低周波トランスは鉄を用いて製造され広く利用されているが、高周波数域で高性能のトランスを製造することは困難であった。
このような鉄を用いたトランスの特性を改善するために、高周波数でも損失のない材料であるフェライトを使用したトランスが実用化され、ラジオのアンテナ回路やテレビ高周波トランスとして使用されている。現在でも数百MHzまでの周波数域では、フェライトの使用が有効であるため、フェライトを用いたトランスが受動部品の一つとして半導体デバイスと共に、プリント基板上に外付け部品として配置されている。
図10は、従来のフェライトを用いたトランス200を示す模式図である。この従来のトランス200は、フェライト201と、このフェライト201に巻かれた第1の回路配線(電線コイル)202および第2の回路配線203とを備えて構成される。第1の回路配線202の電力が、この第1の回路配線202に電磁結合したフェライト201の磁気エネルギーに変換され、第2の回路配線203に伝達される。これにより交流成分(周波数成分)が、第1の回路配線202から第2の回路配線203に誘導伝達される。
近年、携帯情報端末(PDA:Personal Digital Assistants)および携帯電話器のような携帯用電子機器の増加とともに、このトランス部品を外付けではなくシリコン(Si)チップ上に搭載したいというニーズが増大している。しかしながら、半導体製造プロセスにはフェライト薄膜を扱う工程がないことから、トランスがSiチップ上に形成されたオンチップ・トランスは製造されていない。また、半導体製造プロセスは、100nm単位の微細構造を製造するための技術であるから、トランス製造のためにサイズおよび厚さが数mmにおよぶフェライト膜を製造することは極めて困難であるから、大きなフェライトを半導体製造プロセスにより加工することができない。さらに、高価なトランジスタ等の能動素子を製造可能なSiチップ上に安価なトランスを搭載すると、Siチップ面積および空間を占有してしまうため、価格競争の原理に違反してしまう。このような理由によって、トランスは、大きさは様々であるものの、もっぱら大型で個別の外付け部品としてプリント基板上等に実装されたため、オンチップ・トランスは実現されなかった。
周波数がMHzの時代からGHzの時代にはいると、プリント基板から高周波雑音が発生するという問題と共に、このプリント基板に実装されたトランス等の外付け部品の接続抵抗と半導体装置の接続抵抗とのわずかな相違に起因して、トランス等の外付け部品と半導体装置とのマッチング特性がずれて制御できないという問題が発生した。このような問題を解決するために、フェライトを使った外付け部品を半導体(Si)チップ中に混載したいという要求がでてきた。このような背景から簡単なインダクタに関しては半導体装置と同じ技術で製造するための開発が行われている(非特許文献1乃至3等参照)。
これら非特許文献1乃至3に記載されたインダクタの製造方法によれば、スパイラル(渦巻状)・インダクタのような簡単な受動素子を、トランジスタ等の能動素子が形成された半導体基板上に形成することができる。このため、インダクタ等の受動素子を外付け部品としてプリント基板上に実装した場合と比較して、電子部品を小型化することができる。
束原恒夫、他4名;電子情報通信学会論文誌Vol.J86−C,No7.P674 Yuu-Seok Choi, Eusik Yoon, and Jun-Bo Yoon; "Encapsulation of the Micromachined Air-suspended Inductors",IEEE MTT-S Digest, P1637 (2003) Jonghae Kim et al.; "High-performance Three-dimensional On-chip Inductors in SOI CMOS technology for Monolithic RF Circuit Applications",IEEE MTT-S Digest, P77(2003)
しかしながら、非特許文献1乃至3に記載されたインダクタの製造方法によれば、フェライト等の鉄酸化物を主成分とした磁性材料が使用されるトランスをオンチップで製造することができない。このため、上述の接続抵抗の相違に起因したマッチング特性のずれを回避することができない。
従来同様にフェライトが採用されたトランスをオンチップで製造するためには、以下の2つの課題が存在する。
1)鉄、コバルトおよびニッケルが含有された磁性材料としてのフェライトは、半導体製造プロセスに従来採用されてない。このため、オンチップ・トランスを製造するためであっても、従来の半導体製造プロセスでは、フェライトを使用できない。
2)フェライトを用いたトランスには応答周波数に限界があるため、GHzを超えて将来的に使用できる見込みがない。したがって、設備投資により新たにフェライト工程を準備したとしても資金回収は望めない。このため、フェライト工程を含む半導体製造プロセスを実施可能な設備が開発される可能性は極めて低い。よって、現状の半導体製造プロセスによりオンチップ・トランスを作る必要がある。
本発明は、上記課題を解決し、フェライト等の磁性材料を使用することなくトランス機能をオンチップで実現可能なトランス回路およびその製造方法を提供することを目的とする。
上記課題を解決するため、本発明に係る第1のトランス回路は、第1の回路配線と、この第1の回路配線の交流成分を伝達可能に当該第1の回路配線より電気的に絶縁された第2の回路配線とを備えたトランス回路において、半導体基板上に形成された前記第1の回路配線と、上記第1の回路配線と電流方向が一致するように絶縁膜を介して当該第1の回路配線に少なくとも一部が上下に重なるように形成された前記第2の回路配線とを有し、この第1の回路配線は、その線幅方向中間部に凹部を形成し、この凹部内に、前記絶縁膜とこの絶縁膜上に配設される前記第2の回路配線を埋設していることを特徴とする。なお、本請求項以下の請求項に係る発明において、第1,第2の回路配線の少なくとも一部が重なるとは、これら第1,第2の回路配線が形成される半導体基板の形成面に対して垂直方向(上下方向)または水平方向(横方向)で重なる場合を含む。
本発明に係るトランス回路の製造方法は、半導体基板上に第1の回路配線を形成すると共に、この第1の回路配線の線幅方向中間部に凹部を形成する工程と、上記第1の回路配線の凹部内に、絶縁膜を形成する工程と、上記第1の回路配線の凹部内にて、上記絶縁膜上に第2の回路配線を形成して埋設する工程とを備えることを特徴とする。
本発明に係るトランス回路およびその製造方法によれば、半導体基板上に形成された第1の回路配線と第2の回路配線とが、絶縁膜により電気的に絶縁されると共に、電磁的には強く結合されるため、フェライトを使用することなく第1の回路配線と第2の回路配線との電磁気結合を密にすることができる。
本発明に係るトランス回路およびその製造方法によれば、半導体基板上に形成された第1の回路配線と第2の回路配線とが電気的に絶縁されると共に、電磁的には強く結合されるため、フェライトを使用することなく第1の回路配線と第2の回路配線との電磁気結合を密にすることができる。したがって、第1の回路配線または第2の回路配線に高周波電流を流した場合に、この第1の回路配線または第2の回路配線に流れた高周波電流と電流方向を共有する電磁誘導電流が、第2の回路配線または第1の回路配線に流れるようになるから、この第1の回路配線または第2の回路配線への入力電力を、第2の回路配線または第1の回路配線からの出力電力に変換することができるようになる。
したがって、従来のトランスでは必須であったフェライトを使用することなくトランス機能を実現することができるので、半導体製造プロセスによりオンチップ・トランスを容易に製造できるようになる。このため、従来のトランスを外付け部品としてプリント基板上に実装した場合と比較して、通信用デバイス等を安価に製造できるようになる。また、応答周波数を制限するフェライトを使用する必要がないため、第1の回路配線と第2の回路配線との電磁気結合の周波数制限を排除できる。よって、従来のトランスとは異なる特性を備えた通信用等のトランスを、半導体製造プロセスによるオンチップ・トランスとして容易に設計できるため、商品設計の自由度を向上させることができる。
以下、本発明の最良の実施形態について、添付の図面を参照して説明する。
図1(a)は、本発明の第1の実施形態に係るトランス回路100の上面図であり、同図(b)は、同図(a)のIb−Ib線切断部の端面図である(本発明に係る第1のトランス回路)。
図1(a)に示すように、本実施形態に係るトランス回路100は、半導体基板1上に形成された第1の回路配線2と、この第1の回路配線2の交流成分を伝達可能に当該第1の回路配線2より絶縁膜3を介して電気的に絶縁された第2の回路配線4とを備えて構成され、この第1の回路配線2と電流方向が一致するように絶縁膜3を介して当該第1の回路配線に少なくとも一部が上下に重なるように第2の回路配線4が形成されて構成される。これによって、半導体基板1上に形成された第1の回路配線2と第2の回路配線4とが、絶縁膜3により電気的に絶縁されると共に電磁的には強く結合されるため、フェライトを使用することなく第1の回路配線2と第2の回路配線4との電磁気結合を密にすることができるようにしたものである。なお、第2の回路配線4の外面は、パッシベーション膜のような図示省略した電気絶縁膜により被覆されている。
図1(b)に示すように半導体基板1には、そのデバイス形成層1aの表面に、絶縁層1bが形成される。デバイス形成層1aにはIC(Integrated circuit)等の半導体デバイス(図示省略)が形成されている。
第1の回路配線2は、この半導体基板1の絶縁層1b上に形成され、その両端には一対の端子21,22が形成されている。これら端子21,22は、半導体デバイス形成層1aに形成された配線1cに接続され、この配線1cを介して半導体デバイスと接続される。この第1の回路配線2上には絶縁膜3が形成され、この絶縁膜3上にて、第1の回路配線2と電流方向が一致するように第2の回路配線4が、少なくともその一部が第1の回路配線1に重なるように形成されている。第2の回路配線4の両端には一対の端子41,42が形成されている。
これにより、半導体基板1上に形成された第1の回路配線2と第2の回路配線4とが、絶縁膜3により電気的に絶縁されると共に、電磁的には強く結合されるため、フェライトを使用することなく第1の回路配線2と第2の回路配線4との電磁気結合を密にすることができる。
このように構成されたトランス回路100において、例えば第1の回路配線2に高周波電流が流れ、その端子21から端子22に向かって電流が流れると、この第1の回路配線2と絶縁膜3を介して電磁気的に結合された第2の回路配線4には、電磁誘導された電流が、第1の回路配線2と同じ方向、即ち、端子41から端子42に向かって流れる。
この物理現象は、クロストークとよばれて一種の障害の原因でもあったため、従来の半導体設計においては、誘導電流の発生を防止するための構造が採用されてきた。本実施形態においては、いわゆるクロストークを効率よく起こさせる。
これによって、第1の回路配線2に高周波電流を流した場合に、第2の回路配線4には、第1の回路配線2に流れた高周波電流と電流方向を共有するように、誘導電流が流れる。このため、この第1の回路配線2への入力電力を、第2の回路配線4からの出力電力に変換することができるようになる。したがって、第1の回路配線2の電力を第2の回路配線4に効率的に伝達することができる。
このように、本実施形態に係るトランス回路100によれば、従来のトランスでは必須であったフェライトを使用することなくトランス機能を実現することができる。よって、従来の半導体製造プロセスによりオンチップ・トランスを容易に製造できるようになる。このため、従来の外付けトランスをプリント基板上に実装した場合に問題であったトランスと半導体装置とのマッチング特性のずれを完全に回避できるようになるので、通信用デバイス等を高性能かつ安価に製造できるようになる。また、応答周波数を制限するフェライトを使用する必要がないため、第1の回路配線2と第2の回路配線4との電磁気結合の周波数制限を排除できる。したがって、従来のトランスとは異なる特性を備えた通信用等のトランスを、半導体製造プロセスによるオンチップ・トランスとして容易に設計できるため、商品設計の自由度を向上させることができる。
また、第2の回路配線4は絶縁膜3を介して第1の回路配線2に殆ど重なり合っており、その重なり合う面積が広いので、その分、第1,第2の回路配線2,4同士の電磁結合を増強し、電力の伝達ないし変換効率を向上させることができる。
なお、本実施形態においては、第1の回路配線2上に絶縁膜3を形成し、この絶縁膜3上に第2の回路配線4を配置する構成としたが、これら第1および第2の回路配線2,4の配置を、上下逆にしてもよく、これによっても上記実施形態と同様の作用効果を奏することができる。
また、上記第1の実施形態では、第2の回路配線4の殆どを絶縁膜3を介して第1の回路配線2上に重なるように形成しているが、これら第1,第2の回路配線2,4は、少なくともその一部が重なり合っていれば、これら第1,第2の回路配線2,4を電磁結合することができる。
次に、上記第1の実施形態に係るトランス回路100の製造方法について説明する。
先ず、シリコン・ウエハ等の半導体基板1に、公知の半導体製造プロセスにより、MOS−FET等の半導体デバイス(図示省略)と、この半導体デバイスに接続するための配線1cとを形成する。この配線1cは、例えば、半導体デバイスに接続するためのパッド等であって、本実施形態においては、半導体デバイスを保護するためのパッシベーション膜を含めたシリコン・ウエハ等をデバイス形成層1aとする。
このように半導体デバイスが形成されたデバイス形成層1a表面に、例えば、感光性ポリイミドまたはポリメタクリル酸メチル(PMMA:Polymethylmethacrylate,いわゆるアクリル樹脂)のように厚膜化可能な絶縁膜を、例えば、30μm成膜することによって、絶縁層1bの膜厚を5μm以上120μm以下となるように形成する。
このように形成された絶縁層1bに、例えば、X線リソグラフィによりコンタクトホールを開口する。次に、このコンタクトホール内に、公知のアルミニウム(AL)のスパッタリングまたは銅(Cu)のメッキ等によって、例えば、厚さが1μm乃至10μmとなるように、好ましく5μmの厚さでメタル膜を形成する。これによりコンタクトホールにもメタルが埋め込まれるので、半導体デバイスへの電気的接続(コンタクト)も同時に形成することが可能となる。
この後、このメタル膜を、公知の半導体製造プロセスによりパターニングすることによって、第1の回路配線2を半導体基板1上に形成する。ここで、第1の回路配線2の線幅およびサイズは設計により任意に設定可能である。
次に、第1の回路配線2上に絶縁膜3を形成する。この絶縁膜3の形成方法の一例としては、半導体製造プロセスに通常使用される公知のCVD法(化学気相成長法)を適用することができ、例えば、シリコン酸化膜(SiO)またはシリコン窒化膜(SiN)を2nm以上の膜厚で形成する。第1の回路配線2としてALを採用した場合、絶縁膜3を100nm以上の膜厚で成膜することによって、ALウイスカの生成に起因した回路配線のショートを防止できるので、回路配線の信頼性が向上する。
最後に、第1の回路配線2と電流方向を一致可能に、この第1の回路配線2に一部重ねて絶縁膜3上に第2の回路配線4を形成する。このとき、上述した第1の回路配線2の形成方法と同様に、絶縁膜3上に公知のALスパッタリングまたはCuメッキ等によって、厚さが1μm乃至10μm、好ましくは5μmの2層目のメタル膜を形成し、1対1露光を用いたフォトリソグラフィ工程と、公知のメタル・エッチング工程とを適用して回路配線形状と端子形状とをパターニングする。
ここで、例えば、キセノン(Xe)ランプ等の光源を備えたコンタクトアライナのような1対1露光を用いたフォトリソグラフィ工程を採用することによって、第1の回路配線2による1μm乃至10μmの段差が存在する2層目のメタル膜であっても、回路配線形状と端子形状とを高精度にパターニングすることが可能となる。この1対1露光は、焦点深度の高いX線による露光であるとき、より高精度に第2の回路配線4を加工することが可能となる。
したがって、2層目のメタル膜形成前の平坦化工程を省略できるので、高価なCMP(Chemical Mechanical Polish)装置を導入する必要がなく、安価なCMP-lessプロセスによるトランス形成が可能となる。
このように本実施形態に係るトランス回路100の製造方法によれば、ALまたはCu等のメタルを設計通りに容易に配線することが可能となる。また、2つの回路配線2,4を電気的に絶縁するための酸化膜または窒化膜等を、半導体製造プロセスを利用して精度よく成膜することが可能となる。
なお、本実施形態においては、ALまたはCu等のメタル膜単層からなる配線層により第1および第2の回路配線2,4を形成したが、これら第1および第2の回路配線2,4の配線幅に応じた信頼性確保のために、チタン(Ti)またはタンタル(Ta)およびこれらの窒化膜(TiN,TaN)からなるバリアメタルをALまたはCu等のメタル膜に重ねた積層膜を採用することも設計上可能である。
ところで、従来周知のトランス200は、例えば1次側の第1の回路配線202の入力電力を2次側の第2の回路配線203の出力として電気絶縁して伝達する。変換効率の制限はあるが、第1の回路配線202の電圧と第2の回路配線203の電圧とは、各々の回路配線の巻き数で設計される。従来、フェライト201を用いたトランス200では、各々の回路配線202,203の線幅が太くて近づけられなくても(遠く離れていても)、回路配線の電気エネルギーと磁気エネルギーとをフェライト201により交換させることによって、第1の回路配線202から第2の回路配線203への電力伝達を可能にさせるものであった。
これに対し、本実施形態に係るトランス回路100によれば、第1の回路配線2と第2の回路配線4とを、空間だけを利用して電磁的に強く結合可能な配置を作りだしたので、第1の回路配線2と第2の回路配線4との電磁気結合をフェライトを用いずに密にすることができる。このために、フェライトは不要となるため、周知の半導体製造技術でトランス回路100を製造できると共に、製造されたトランス回路100では、電磁気結合における周波数の制限がなくなる。したがって、従来のトランス200とは異なる特性を備えた通信用トランスを、半導体製造プロセスによるオンチップ・トランスとして容易に設計できるため、商品設計の自由度を向上させることができる。
なお、上述のトランス回路100では、第1の回路配線2の端子21,22と、第2の回路配線4の端子41,42とは、図1(a)に示すように、トランス回路100の同一側(図1(a)では下側)に配置されているが、図2に示したトランス回路101のように、第1の回路配線2の端子21,22と、第2の回路配線4の端子41a,42aとを相互に反対側に位置するように構成してもよい。これによっても、トランス回路100と同様に、第1の回路配線2に高周波電流が流れ、端子21aから端子22aに向かって電流が流れると、この第1の回路配線2と絶縁膜3を介して電磁気的に結合された第2の回路配線4には、電磁誘導された電流が、端子41aから端子42aに向かって流れる。したがって、トランス回路101は、トランス回路100と同じ作用効果を奏することができる。
図3は本発明の第2の実施形態に係るトランス回路102の要部上面図である。このトランス回路102において、第2の回路配線4は、第1の回路配線2よりも巻数が多い渦巻きコイル4aにより構成される。また、第2の回路配線4aは上記トランス回路100と同様に、端子41,42bを有する。但し、一方の端子42bには、図示しないコンタクトにより渦巻きコイル中央部から引き出された引き出し端子43と接続されて構成される。一方の端子42bと引き出し端子43とは、第1の回路配線2と同層に形成された配線44により接続される。これによって、複数の回路配線2,4の配置に自由度を与えることができる。なお、第2の回路配線4の外面は、図示省略した電気絶縁膜により被覆されている。
次に、このように第2の回路配線4aの巻き数を第1の回路配線2の巻き数よりも多くした理由を説明する。一般に、高周波回路では、電力を伝達するとき電圧を高くしたいという設計要求がある。現在の半導体デバイス技術では、例えば、1V程度の低い電圧で高周波を作ることはできるが、この高周波を電磁波として放射するためには、より高い電圧に変換する必要がある。このためには第2の回路配線4aから高い電圧が得られるように巻き数を増やして何回も電力を伝達するようにし、かつ、得られた高い電圧が直列に接続されるように構成する。
図3に示したトランス回路102では、第2の回路配線4aは、第1の回路配線2上を約3周する構成であるので、第1の回路配線2から3回の電力供給を受けることができる。従って、第1の実施形態のトランス回路100が1回の電力供給を受けたのと比較して、約3回分の供給電力を受けることになり、単純な1周回より高い電圧が得られる。これにより高い電圧への変換が可能となるので、第2の回路配線4aを図示しないアンテナに接続し、変換後の高電圧による電波の放射が可能になる。したがって、高耐圧のトランジスタを開発しなくても電磁波の放射が可能となる。このため、本実施形態に係るトランス回路102を低電圧デバイス上に搭載した場合であっても、高電圧の電力に変換して電波放射を容易とすることができるので、携帯電話、PDAおよび車載用ナビゲーション・システム(いわゆるカーナビ)等の携帯用電子機器に通信用トランスとして搭載して好適である。
なお、第1の回路配線2および第2の回路配線4aの巻き数(周回数)は設計事項で任意に決めてよい。たとえば、図4に示したトランス回路103のように、第1の回路配線2aの周回数を約3周とし、第2の回路配線4bの周回数を4周乃至5周となるように、第1の回路配線2aの端子21a,22aを配置し、第2の回路配線4bに端子41,42cを設けるように構成してもよい。この構成によって、より高い電圧への高効率変換が可能となる。また、第1の回路配線2aの周回数(巻き数)を第2の回路配線4aの周回数よりも少なくしてもよい。
図3および図4に示したトランス回路102,103のように、第2の回路配線4a,4bの巻数が第1の回路配線2,2aの巻数より多い場合、第2の回路配線4a,4bの配線幅は、第1の回路配線2,2aの配線幅より細く形成されることになる。このとき、第2の回路配線4a,4bを形成するためのフォトリソグラフィ工程において、第2の回路配線4a,4bをパターニングするために、レジストRにより直線パターン4Bが露光される。このとき、直線パターン4Bを構成するレジストRのアスペクト比が2より大きく、かつ、直線パターン4Bの間隔が狭いと、図5(a)および(b)に示すように、レジストRがパターン現像時に表面張力により倒れることが知られている。この問題を解決するために、図5(c)に示すように、第1の回路配線2,2a、第2の回路配線4a,4bの直線パターン4Bにおいて、例えば、レジストRの幅を100nmとし、レジストRの間隔4Sを200nmとして、レジストRの間隔4SをレジストRの幅より2倍以上に広くすることによって、レジストRの倒壊を防止ないし低減することができる。このとき、例えば、第1の回路配線2,2aの配線幅を30μmとすることによって、この第1の回路配線2,2a上に巻数が100周となる第2の回路配線4a,4bを形成することが可能となる。
また、図5(d)および(e)に示すように、直線パターン4Bの少なくとも一部を屈曲させることによっても、レジストRの倒壊を防止ないし低減することができる。このとき、好ましくは、同図(d)に示すように、直線部分の1μm間隔でレジストRに屈曲点を設けるか、または、同図(e)に示すように、1μm周期で屈曲部を設けるように構成することが望ましい。
図6(a)は本発明の第3の実施形態に係るトランス回路104の上面図、図6(b)は同図(a)のVIb−VIb線切断部の端面図、同図(c)はその要部拡大図である。図6(a)に示すように、トランス回路104は上記図2で示すトランス回路101と同様に、第1の回路配線2b、その端子21,22、第2の回路配線4c、その端子41a,42aを具備するように構成される。
また、図6(b),(c)に示すように第1の回路配線2bは、その線幅方向中間部にて図中上端開口の凹部2cを形成し、この凹部2c内面に、絶縁膜3a、第2の回路配線4cをこの順に順次積層形成している。これによって、第1の回路配線2b内に絶縁膜3aと第2の回路配線4cが埋設される。
一般に、高周波では1MHzを超えると表皮効果が発生するため、電流の通路が周波数の平方根に反比例して配線外側(表面側)に追いやられる。一方、低い周波数では、電流は配線内を一様に流れる。したがって、このトランス回路104によれば、第2の回路配線4cは、絶縁膜3aを介して第1の回路配線2b内に埋没しているので、第2の回路配線4cの配線左右側面と下面との3面から電磁誘導を受けることになる。このために、第2の回路配線4cは第1の回路配線2bから電磁誘導を受ける面積が増大するので、これら第1,第2の回路配線2b,4c同士の電磁結合を増強することができる。したがって、電力伝達効率をより一層向上させることが可能となる。
図7(a)は、本発明の第4の実施形態に係るトランス回路105の上面図であり、図7(b)は、同図(a)のVIIb−VIIb線切断部の端面図である(本発明に係る第2のトランス回路)。本実施形態に係るトランス回路105は、図7に示すように、第1の回路配線2dと、この第1の回路配線2dの交流成分を伝達可能に当該第1の回路配線2dより電気的に絶縁された第2の回路配線4dとを備えたトランス回路であって、半導体基板1上に形成された上記第1の回路配線2dと、上記第1の回路配線2dと電流方向が一部一致するように当該第1の回路配線2dと同一配線層に並置されると共に、その巻数が当該第1の回路配線2dの巻数と相違する渦巻きコイルからなる上記第2の回路配線4dとを有することによって、1層配線だけでトランス回路を形成することができるようにしたものである。ここで並置とは、第1の回路配線2dと第2の回路配線4dとが互いに交差しない配置をいう。
トランス回路105は、半導体基板1上に形成され、上述したトランス回路100の製造方法において、PMMA等により形成された絶縁膜1b上に成膜されたALまたはCu等のメタル膜を公知のフォトリソグラフィ工程およびエッチング工程によりパターニングすることによって、同一配線層に形成された第1の回路配線2dおよび第2の回路配線4dを備えて構成される。
第1の回路配線2dは、その両端部に1対の端子21d,22dを備え、これらの端子21d,22dは、第1の実施形態として上述したトランス回路100における第1の回路配線2の端子21,22と同様に、図示しない半導体デバイスに接続されて構成される。
第2の回路配線4dは、その両端部に1対の端子41d,42dを備え、第1の回路配線2dと電流方向が一部一致するように第1の回路配線2dと同一配線層に渦巻きコイルとして形成される。
第2の回路配線4dは、その一部が、第1の回路配線2dの近傍に形成される磁場空間に存在するように、例えば第1の回路配線2dの配線高さHに相当する距離範囲に配置される。第1の回路配線2dの配線高さHには、プロセス上の限界があり、アスペクト比2程度が限界であることから、配線幅が5μmであった場合には、配線高さHは10μm程度が限界となる。このため、この配線高さHに相当する距離範囲に配置可能なコイルの巻数は制限されるため、トランス回路100と比較して、トランス回路105は設計自由度が低くなる。
しかしながら、この距離H内に配置される回路部分4dnの配線幅Waを、第1の回路配線2dにより形成される磁場空間に存在しない回路部分4dwの配線幅Wbよりも細く(Wa<Wb)なるように微細に加工することによって、第1の回路配線2dによる磁場空間内に多数の回路配線部分を配置できるので、高効率で電力伝達できると共に、磁場空間外では低抵抗で誘導電流を流すことができるようになる。
このように構成されたトランス回路105において、第1の回路配線2dに高周波電流が流れ、例えばその端子21dから端子22dに向けて電流が流れると、この第1の回路配線2dと図示しない絶縁膜を介して電磁気的に結合された第2の回路配線4dには、上述のトランス回路100と同様に、電磁誘導された電流が、第1の回路配線2dと同じ方向に、すなわち、端子41dから端子42dに向けて流れる。
したがって、本実施形態に係るトランス回路105によれば、上述のトランス回路100等と同じ作用効果を奏することができるうえに、同一配線層内にトランス回路105を形成することができるので、製造工程を短縮できる。このため、より廉価にオンチップ・トランスを提供することができるようになる。
なお、本実施形態において、トランス回路105は、PMMAなどの絶縁膜上に形成される構成としたが、トランス回路105は、半導体基板1表面に5乃至120umの膜厚で形成されたどのような絶縁膜上に形成されたものであっても、渦電流に起因した電力損失を発生することなく、第1の回路配線2dから第2の回路配線4dに高効率に電力伝達することが可能となる。
また、本実施形態においては、第1の回路配線2dが直線状であり、第2の回路配線4dが多数周回された渦巻きコイル状である構成としたが、第1および第2の回路配線2d,4dの形状は、任意に設計可能であって、第2の回路配線4dの巻数が、第1の回路配線4dの巻数と相違する渦巻きコイルからなる構成であれば、上述した作用効果を奏することが可能となる。
図8は、図7に示したトランス回路105を応用したトランス回路106を示す上面図である。このトランス回路106は、上記トランス回路105と同様に、半導体基板1上に形成され、絶縁膜1b上に成膜されたALまたはCu等のメタル膜を公知のフォトリソグラフィ工程およびエッチング工程によりパターニングすることによって、それぞれ同一配線層に形成された第1の回路配線2dと、複数の第2の回路配線4d1,4d2とを備えて構成される。
トランス回路105とトランス回路106との相違点は、トランス回路106においては、第1の回路配線2dにより形成される磁場空間に第2の回路配線4dが複数配置される点にある。これによって、トランス回路105と比較して複数倍の効率で電力変換できるようにしたものである。
このトランス回路106において、第1の回路配線2dは、トランス回路105と同様に構成される。一方、第2の回路配線4dは、第1の回路配線2dと近接させて複数、例えば2個の渦巻きコイル4d1,4d2として形成される。これら渦巻きコイルに係る第2の回路配線4d1,4d2は、その両端部に各々1対の端子41d1,42d1と端子41d2、42d2とを備え、第1の回路配線2dと電流方向が一部一致するように第1の回路配線2dによる磁場空間にその一部が存在するように配置される。
このように構成されたトランス回路106において、第1の回路配線2dに高周波電流が流れ、その端子21dから端子22dに向けて電流が流れると、一方の第2の回路配線4d1には、電磁誘導された電流が端子41d1から端子42d1に向けて流れる。また、他方の第2の回路配線4d2にも、電磁誘導された電流が端子41d2から端子42d2に向けて流れる。したがって、2個の第2の回路配線4d1,4d2には、第1の回路配線2dと同じ方向に各々誘導電流が流れることになる。
このように、トランス回路106によれば、第1の回路配線2dにより当該第1の回路配線2dの周囲円筒状に形成される磁場空間のうち当該第1の回路配線2dと同一平面内(左右方向)に存在する磁場エネルギーを、第1の出力回路に係る第2の回路配線4d1と、第2の出力回路に係る第2の回路配線4d2との両回路から電気エネルギーとして取り出すことができる。このため、トランス回路106では、上述のトランス回路105と比較して、電力変換効率を約2倍に向上させることが可能となる。
図9は、図7に示したトランス回路105を応用したトランス回路107を示す上面図である。このトランス回路107は、第1の回路配線2eの少なくとも一部を屈曲させることによって、第1の回路配線2eから第2の回路配線4eへ伝達できる電気エネルギー(電力)を増大させることができるようにしたものである。
このトランス回路107は、トランス回路105と同様に半導体基板1上に形成され、絶縁膜1b(図1(b)参照)上に成膜されたALまたはCu等のメタル膜を公知のフォトリソグラフィ工程およびエッチング工程によりパターニングすることによって、同一配線層に形成された第1の回路配線2eおよび第2の回路配線4eを備えて構成される。トランス回路107とトランス回路105との主な相違点は、トランス回路107においては、第1の回路配線2eはその一部が屈曲されて配線長がより長く構成され、第2の回路配線4eが、第1の回路配線2eの屈曲形状に沿って配置された点にある。
このように構成されたトランス回路107において、第1の回路配線2eに高周波電流が流れ、その端子21dから端子22dに向けて電流が流れると、第2の回路配線4eには、電磁誘導された電流が端子41eから端子42eに向けて流れる。したがって、第2の回路配線4eには、第1の回路配線2eと同じ方向に誘導電流が流れることになる。
このため、トランス回路107によれば、第1の回路配線2eにより当該第1の回路配線2eの周囲2次元平面状に形成される磁場空間をより多く利用することができるから、1周回(サイクル)で伝達される電磁エネルギーをより一層増大させることができる。
なお、上記第4〜第6の実施形態に係るトランス回路105,106,107を示す図7〜図9では、絶縁膜3を図示省略しているが、第1の回路配線2d,2eと第2の回路配線4d,4d1,4d2,4eの外面には、全て電気絶縁膜が被覆されている。したがって、第1の回路配線2d,2eと、第2の回路配線4d,4d1,4d2,4eとの間には電気絶縁膜が介在されている。
上述したトランス回路105,106,107を低電圧デバイス上に搭載した場合、トランス回路102,103を搭載した場合と同様に、より高電圧の電力に変換して電波放射を容易とすることができるので、携帯電話、PDAおよび車載用ナビゲーション・システム(いわゆるカーナビ)等の携帯用電子機器に通信用トランスとして搭載して好適であることはいうまでもない。
(a)は本発明の第1の実施形態に係るトランス回路の上面図、(b)は同図(a)のIb−Ib線切断部の端面図。 図1(a),(b)で示す第1の実施形態の変形例の要部上面図。 本発明の第2の実施形態に係るトランス回路の上面図。 第2の実施形態の変形例を示す要部平面図。 (a)は本発明の第1,第2の実施形態における第1,2の回路配線の直線パターンを構成するレジストの一部上面図、(b)は同図(a)の概略正面図、(c)は同図(a)で示すレジストの倒壊を防止するために隣り合うレジスト同士の間隔を拡大した一例の部分上面図、(d)は同レジストの倒壊を防止するための他例の部分上面図、(e)は同レジストの倒壊を防止するためのさらに他の例の部分上面図。 (a)は本発明の第3の実施形態に係るトランス回路の上面図、(b)は同図(a)のVIb−VIb線切断部の端面図、(c)は同図(b)の要部拡大図。 (a)は本発明の第4の実施形態に係るトランス回路の上面図、(b)は同図(a)のVIIb−VIIb線切断部の端面図。 本発明の第5の実施形態に係るトランス回路の上面図。 本発明の第6の実施形態に係るトランス回路の上面図。 従来のトランス回路の斜視図。
符号の説明
1…半導体基板、2,2a,2b,2d,2e…第1の回路配線、3,3a…絶縁膜、4,4a,4b,4c,4d,4e…第2の回路配線、100〜107…トランス回路。

Claims (6)

  1. 第1の回路配線と、この第1の回路配線の交流成分を伝達可能に当該第1の回路配線より電気的に絶縁された第2の回路配線とを備えたトランス回路において、
    半導体基板上に形成された前記第1の回路配線と、
    上記第1の回路配線と電流方向が一致するように絶縁膜を介して当該第1の回路配線に少なくとも一部が上下に重なるように形成された前記第2の回路配線とを有し、
    この第1の回路配線は、その線幅方向中間部に凹部を形成し、この凹部内に、前記絶縁膜とこの絶縁膜上に配設される前記第2の回路配線を埋設していること
    を特徴とするトランス回路。
  2. 上記第2の回路配線は、その巻数が上記第1の回路配線の巻数と相違する渦巻きコイルからなることを特徴とする請求項1に記載のトランス回路。
  3. 請求項1または2に記載されたトランス回路が搭載された携帯用電子機器。
  4. 半導体基板上に第1の回路配線を形成すると共に、この第1の回路配線の線幅方向中間部に凹部を形成する工程と、
    上記第1の回路配線の凹部内に、絶縁膜を形成する工程と、
    上記第1の回路配線の凹部内にて、上記絶縁膜上に第2の回路配線を形成して埋設する工程と
    を備えることを特徴とするトランス回路の製造方法。
  5. 上記第2の回路配線を形成する工程は、1対1露光を用いたフォトリソグラフィ工程を含むことを特徴とする請求項4に記載のトランス回路の製造方法。
  6. 上記1対1露光は、X線による露光であることを特徴とする請求項5に記載のトランス回路の製造方法。
JP2004159960A 2004-05-28 2004-05-28 トランス回路およびその製造方法 Expired - Fee Related JP4413687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004159960A JP4413687B2 (ja) 2004-05-28 2004-05-28 トランス回路およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004159960A JP4413687B2 (ja) 2004-05-28 2004-05-28 トランス回路およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005340658A JP2005340658A (ja) 2005-12-08
JP4413687B2 true JP4413687B2 (ja) 2010-02-10

Family

ID=35493848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004159960A Expired - Fee Related JP4413687B2 (ja) 2004-05-28 2004-05-28 トランス回路およびその製造方法

Country Status (1)

Country Link
JP (1) JP4413687B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135446A (ja) 2006-11-27 2008-06-12 Philtech Inc Rfパウダーの製造方法
JP2008134695A (ja) 2006-11-27 2008-06-12 Philtech Inc 基体データ管理システム
JP2008134694A (ja) 2006-11-27 2008-06-12 Philtech Inc Rfパウダーの付加方法およびrfパウダー付加基体シート
JP2008134815A (ja) 2006-11-28 2008-06-12 Philtech Inc Rfパウダーの提供方法およびrfパウダー含有液
JP2008134816A (ja) 2006-11-28 2008-06-12 Philtech Inc Rfパウダー粒子、rfパウダー、およびrfパウダーの励起方法
JP2008135951A (ja) 2006-11-28 2008-06-12 Philtech Inc Rfパウダー粒子、rfパウダー、およびrfパウダー含有基体
WO2008081699A1 (ja) 2006-12-28 2008-07-10 Philtech Inc. 基体シート
JP5131057B2 (ja) * 2008-02-26 2013-01-30 株式会社デンソー トランス
JP2015018862A (ja) * 2013-07-09 2015-01-29 富士通株式会社 2重螺旋構造電子部品、2重螺旋構造電子部品の製造方法及び多機能シート
US11557422B2 (en) 2019-03-08 2023-01-17 Rohm Co., Ltd. Electronic component

Also Published As

Publication number Publication date
JP2005340658A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
US10002828B2 (en) Methods for microelectronics fabrication and packaging using a magnetic polymer
US9978512B2 (en) Circuit device
JP4059498B2 (ja) 半導体装置
US9640604B2 (en) Small size and fully integrated power converter with magnetics on chip
US7280024B2 (en) Integrated transformer structure and method of fabrication
US8704627B2 (en) Inductor element, integrated circuit device, and three-dimensional circuit device
JP5818694B2 (ja) 磁気膜強化インダクタ
US20130027170A1 (en) Isolated power converter with magnetics on chip
JP2001085248A (ja) トランス
JP2008171965A (ja) 超小型電力変換装置
JP4413687B2 (ja) トランス回路およびその製造方法
JP6011377B2 (ja) アンテナ、アンテナ装置、及び携帯端末
JP6030107B2 (ja) 回路装置
JP2009021495A (ja) 半導体デバイスおよびその製造方法
WO2017010009A1 (ja) 半導体素子
JP5472718B2 (ja) カプラ
JP2006041357A (ja) 半導体装置およびその製造方法
JP2021044294A (ja) インダクタ部品
US11848290B2 (en) Semiconductor structure
JP6238323B2 (ja) 回路装置
US20240013973A1 (en) Coil component, and substrate with integrated coil
JP2006295047A (ja) 半導体装置および電子装置
JP2006286816A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090122

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151127

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees