WO2017010009A1 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
WO2017010009A1
WO2017010009A1 PCT/JP2015/070447 JP2015070447W WO2017010009A1 WO 2017010009 A1 WO2017010009 A1 WO 2017010009A1 JP 2015070447 W JP2015070447 W JP 2015070447W WO 2017010009 A1 WO2017010009 A1 WO 2017010009A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
insulating layer
semiconductor substrate
coil
semiconductor
Prior art date
Application number
PCT/JP2015/070447
Other languages
English (en)
French (fr)
Inventor
元章 齋藤
隆郎 安達
Original Assignee
ウルトラメモリ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウルトラメモリ株式会社 filed Critical ウルトラメモリ株式会社
Priority to JP2017528264A priority Critical patent/JPWO2017010009A1/ja
Priority to PCT/JP2015/070447 priority patent/WO2017010009A1/ja
Publication of WO2017010009A1 publication Critical patent/WO2017010009A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body

Definitions

  • the present invention relates to a semiconductor element capable of transmitting and receiving signals without contact.
  • Patent Document 1 a semiconductor device including a semiconductor element 10 having a coil 302, a semiconductor element 20 having a coil 322, and a silicon interposer 60 having coils 304 and 324 is known (see Patent Document 1).
  • signals are transmitted and received in a contactless manner between the coil 302 and the coil 304, and signals are transmitted and received in a contactless manner between the coil 322 and the coil 324. Therefore, the semiconductor element 10 and the semiconductor element 20 can transmit and receive signals without contact via the silicon interposer 60.
  • the semiconductor device has a simple configuration. Therefore, it is desirable that the non-contact signal transmission / reception between the two semiconductor elements is directly performed between the two semiconductor elements.
  • the silicon interposer 60 is required when signals are transmitted and received in a non-contact manner between the semiconductor element 10 and the semiconductor element 20. For this reason, the semiconductor device of Patent Document 1 cannot be said to have a simple configuration.
  • An object of the present invention is to provide a semiconductor element capable of transmitting and receiving signals in a non-contact manner with a simple configuration and a method for manufacturing the same.
  • the present invention is a semiconductor element having an element first main surface, an element second main surface opposite to the element first main surface, and an element side surface, wherein the element first main surface A signal transmission / reception terminal that is provided on a surface and capable of transmitting and receiving signals in contact with an external substrate signal transmission / reception terminal provided on an external substrate outside the semiconductor element, and provided on a side of the element, A signal transmission / reception unit capable of transmitting and receiving signals in a non-contact manner via the element side surface with an external semiconductor element signal transmission / reception unit provided in an external semiconductor element outside the semiconductor element;
  • the present invention relates to a semiconductor element.
  • the signal transmission / reception unit may be a signal transmission / reception coil formed of a conductor.
  • the signal transmitting / receiving coil may be a solenoid coil, and the spiral axis of the solenoid coil may be an axis extending in a direction penetrating the element side surface.
  • a semiconductor substrate having a semiconductor substrate first main surface, a semiconductor substrate second main surface opposite to the semiconductor substrate first main surface, and a semiconductor substrate side surface; and the semiconductor substrate first main surface
  • An insulating layer having an insulating layer main surface opposite to the surface in contact with the semiconductor substrate first main surface, and an insulating layer side surface, wherein the element first main surface is
  • the signal transmitting / receiving coil is the insulating layer main surface
  • the element second main surface is the semiconductor substrate second main surface
  • the element side surface is a surface formed by the semiconductor substrate side surface and the insulating layer side surface
  • Is a coil formed by a conductor inside the insulating layer Is a coil formed by a conductor inside the insulating layer, and can transmit and receive signals in a non-contact manner with the external semiconductor element signal transmitting / receiving unit via the insulating layer side surface on the element side surface. It may be possible.
  • the signal transmitting / receiving coil connects a pair of coil forming conductors extending from the first main surface of the semiconductor substrate toward the main surface of the insulating layer and the pair of coil forming conductors inside the insulating layer.
  • a coil conductor for forming a coil is a coil conductor for forming a coil.
  • the present invention is the method for manufacturing a semiconductor element according to (5), wherein the semiconductor substrate having the first main surface of the semiconductor substrate, the second main surface of the semiconductor substrate, and the side surface of the semiconductor substrate. And an insulating layer laminating step of laminating the insulating layer on the first main surface of the semiconductor substrate, the insulating layer laminating step from the first main surface of the semiconductor substrate inside the insulating layer.
  • the present invention relates to a method of manufacturing a semiconductor element, comprising: a step of forming a pair of coil forming conductors extending toward the main surface of the insulating layer; and a step of forming a coil forming bridge conductor connecting the pair of conductors.
  • the present invention it is possible to provide a semiconductor element capable of transmitting and receiving signals in a non-contact manner with a simple configuration and a method for manufacturing the same.
  • FIGS. 4A and 4B are views for explaining a semiconductor element according to an embodiment of the present invention, where FIG. 1A is a perspective view and FIG. 2B is a cross-sectional view taken along line AA of the semiconductor element.
  • FIG. 3 is a perspective view of a signal transmission / reception coil viewed from the side of the element (viewed from the B direction).
  • (A)-(G) are the figures for demonstrating the manufacturing method of the signal transmission / reception coil of a semiconductor element.
  • FIG. 1A and 1B are views for explaining a semiconductor element according to an embodiment of the present invention, in which FIG. 1A is a perspective view and FIG. 1B is a cross-sectional view taken along line AA of the semiconductor element.
  • FIG. 2 is a perspective view of the signal transmitting / receiving coil viewed from the side of the element (viewed from the B direction).
  • non-contact transmission / reception of signals means that one transmission / reception unit that transmits / receives signals and the other transmission / reception unit that transmits / receives signals are not in contact with each other and are conductive members (solder, It means that signals are transmitted and received without going through any one or more of a conductive adhesive, a wire and the like.
  • contacting to transmit / receive a signal means that one transmitting / receiving unit that transmits / receives a signal and the other transmitting / receiving unit that transmits / receives a signal contact each other to transmit / receive a signal, or a conductive member ( It means that signals are transmitted / received via any one or more of solder, conductive adhesive, wire and the like.
  • Transmission / reception is a concept including performing transmission and reception, performing only transmission, and performing only reception. Therefore, the transmission / reception unit and the transmission / reception terminal include not only those that perform transmission and reception, but also those that perform only transmission and those that perform only reception.
  • the semiconductor device 1 includes a semiconductor element 10, an external semiconductor element 100, and an external substrate 200.
  • the semiconductor device 1 exhibits a predetermined function in an electronic device or the like by being mounted on a circuit board (not shown) provided inside the electrical device or the like.
  • the semiconductor element 10 is the semiconductor element of this embodiment.
  • the semiconductor element 10 is an element having a rectangular parallelepiped shape.
  • the semiconductor element 10 includes an element first main surface 11, an element second main surface 12, an element side surface 13, a signal transmission / reception terminal 14, and a signal transmission / reception coil 15 as a signal transmission / reception unit.
  • the semiconductor element 10 includes a semiconductor substrate 20 and an insulating layer 30.
  • the semiconductor substrate 20 includes a semiconductor substrate first main surface 21, a semiconductor substrate second main surface 22, and a semiconductor substrate side surface 23.
  • the insulating layer 30 has an insulating layer main surface 31 and insulating layer side surfaces 32.
  • the element first main surface 11 is a surface facing the external substrate 200 and parallel to the surface of the external substrate 200.
  • the element second main surface 12 is a surface opposite to the element first main surface 11.
  • the element side surface 13 is a surface orthogonal to the element first main surface 11 and the element second main surface 12. Four element side surfaces 13 are provided.
  • the semiconductor substrate 20 is a substrate made of silicon.
  • the semiconductor substrate first main surface 21 is a surface parallel to the surface of the external substrate 200.
  • the semiconductor substrate second main surface 22 is a surface opposite to the semiconductor substrate first main surface 21.
  • the semiconductor substrate side surface 23 is a surface orthogonal to the semiconductor substrate first main surface 21 and the semiconductor substrate second main surface 22. Four semiconductor substrate side surfaces 23 are provided.
  • the insulating layer 30 is silicon oxide disposed on the first main surface 21 of the semiconductor substrate.
  • the insulating layer main surface 31 is a surface facing the surface of the external substrate 200 and is a surface parallel to the surface of the external substrate 200.
  • the insulating layer side surface 32 is a surface orthogonal to the insulating layer main surface 31.
  • the insulating layer 30 is formed of a plurality of insulating films.
  • the element first main surface 11 is a surface constituted by the insulating layer main surface 31.
  • the element second main surface 12 is a surface constituted by the semiconductor substrate second main surface 22.
  • the element side surface 13 is a surface constituted by the semiconductor substrate side surface 23 and the insulating layer side surface 32.
  • the semiconductor substrate side surface 23 and the insulating layer side surface 32 are connected without any step.
  • the signal transmission / reception terminal 14 is a terminal disposed on the element first main surface 11 (insulating layer main surface 31). A plurality of signal transmission / reception terminals 14 are arranged. Each signal transmission / reception terminal 14 is connected to a signal processing unit (not shown) formed on the semiconductor substrate first main surface of the semiconductor substrate 20 via a wiring (not shown) formed inside the insulating layer 30. It is connected.
  • the signal transmitting / receiving coil 15 is a coil provided on the element side surface 13. More specifically, the signal transmitting / receiving coil 15 is provided on the insulating layer side surface 32 in the element side surface 13. Six (plural) signal transmitting / receiving coils 15 are provided in a row.
  • the signal transmitting / receiving coil 15 is a coil formed of a conductor inside the insulating layer 30.
  • the signal transmitting / receiving coil 15 is a solenoid coil (a cylindrical coil in which a conducting wire is spirally wound), and can generate a magnetic field toward the side surface 32 of the insulating layer.
  • the signal transmitting / receiving coil 15 can generate a dielectric current by receiving a magnetic field from the outside of the semiconductor element 10 toward the insulating layer side surface 32. These magnetic fields are substantially orthogonal to the side surface 32 of the insulating layer and are substantially parallel to the element first main surface 11 and the element second main surface 12.
  • the specific shape of the signal transmitting / receiving coil 15 will be described later with reference to FIG.
  • the signal transmission / reception coil 15 is provided on the insulating layer side surface 32 (or element side surface 13)” means that the insulating layer 30 exists in the vicinity of the insulating layer side surface 32 (or element side surface 13) and is insulated. This is a concept including both the state where the layer side surface 32 (or the element side surface 13) is not exposed and the state where the signal transmitting / receiving coil 15 is exposed on the insulating layer side surface 32 (or the element side surface 13).
  • the signal transmission / reception coil 15 can generate a magnetic field sufficient for signal transmission / reception via the insulating layer side surface 32, and receives a magnetic field directed from the outside of the semiconductor element 10 toward the insulating layer side surface 32, thereby generating a dielectric. It only needs to exist in the vicinity of the insulating layer side surface 32 (or the element side surface 13) inside the insulating layer 30 to the extent that current can be generated.
  • the external semiconductor element 100 includes an external semiconductor element signal transmission / reception terminal 110 and an external semiconductor element signal transmission / reception coil 120 as an external signal transmission / reception unit.
  • the external substrate 200 has an external substrate signal transmission / reception terminal 210.
  • each signal transmission / reception terminal 14 is electrically connected to each external substrate signal transmission / reception terminal 210 via the conductive member 14A, so that the semiconductor element 10 is mounted on the external substrate 200.
  • the conductive member 14A is a conductive member such as solder or a conductive adhesive. Therefore, it can be said that the signal transmission / reception terminal 14 and the external substrate signal transmission / reception terminal 210 are in contact with each other and can transmit and receive signals.
  • the external semiconductor element 100 is connected to the external substrate signal transmission / reception terminal 210 via a conductive member (not shown), so that the external semiconductor element signal transmission / reception terminal 110 is connected to the external substrate 200.
  • a conductive member not shown
  • the external semiconductor element signal transmitting / receiving coil 120 is provided on the side surface of the external semiconductor element 100 in the same manner as the semiconductor element 10.
  • the semiconductor element 10 and the external semiconductor element 100 are mounted on the external substrate 200 so that the signal transmission / reception coil 15 and the external semiconductor element signal transmission / reception coil 120 face each other.
  • the signal transmission / reception coil 15 can transmit and receive signals to and from the external semiconductor element signal transmission / reception coil 120 via the insulating layer side surface 32 in a non-contact manner. That is, the signal transmission / reception coil 15 and the external semiconductor element signal transmission / reception coil 120 can transmit and receive signals without contact via the insulating layer side surface 32 by inductive coupling generated between the two coils.
  • the signal transmitting / receiving coil 15 is a solenoid coil (a cylindrical coil in which a conducting wire is wound in a spiral shape).
  • the helical axis R of the solenoid coil is an axis extending in a direction penetrating the insulating layer side surface 32.
  • the helical axis R of the solenoid coil is substantially orthogonal to the insulating layer side surface 32 and is substantially parallel to the element first main surface 11 and the element second main surface 12.
  • the number of turns of the signal transmitting / receiving coil 15 is 4 (number greater than 1).
  • the signal transmitting / receiving coil 15 is a rectangular tube coil in which a conducting wire is wound in a spiral shape.
  • the signal transmission / reception coil 15 may be a cylindrical coil in which a conducting wire is spirally wound, a long cylindrical coil in which a conducting wire is spirally wound, or the like.
  • the signal transmitting / receiving coil 15 is formed of four pairs of semiconductor substrate upper conductors 15A, three semiconductor substrate connecting conductors 15A1, four pairs of coil forming conductors 15B, and four coil forming bridge conductors 15C. .
  • the four pairs of semiconductor substrate upper conductors 15 ⁇ / b> A are conductors (for example, high-concentration impurity regions, metal films, etc.) formed on the semiconductor substrate first main surface 21 of the semiconductor substrate 20.
  • the three semiconductor substrate connecting conductors 15A1 are conductors for connecting the semiconductor substrate upper conductors 15A to each other, and are conductors formed on the semiconductor substrate first main surface 21 of the semiconductor substrate 20 (for example, high-concentration impurity regions, metal Film).
  • Each of the three on-semiconductor substrate connection conductors 15A1 has a bent portion.
  • the four pairs of coil forming conductors 15 ⁇ / b> B and the four coil forming bridge conductors 15 ⁇ / b> C are conductors (copper) formed inside the insulating layer 30.
  • Each of the three pairs of coil forming conductors 15B has a length of 7 ⁇ m.
  • the length of the coil forming bridge conductor 15C is 10 ⁇ m. Therefore, the size of the signal transmitting / receiving coil 15 is 7 ⁇ 10 ⁇ m 2 .
  • the six signal transmitting / receiving coils 15 are arranged at intervals of 15 ⁇ m.
  • the helical axis R of the signal transmitting / receiving coil 15 that is a solenoid coil is an axis extending in a direction penetrating the insulating layer side surface 32, and the helical axis R of the solenoid coil is substantially orthogonal to the insulating layer side surface 32, It is substantially parallel to the first main surface 11 and the element second main surface 12. Therefore, the signal transmission / reception coil 15 can generate a magnetic field that is substantially orthogonal to the side surface 32 of the insulating layer and is substantially parallel to the element first main surface 11 and the element second main surface 12.
  • the signal transmitting / receiving coil 15 can generate a dielectric current by receiving a magnetic field that is substantially orthogonal to the side surface 32 of the insulating layer and substantially parallel to the first element main surface 11 and the second element main surface 12. is there.
  • FIG. 3 is a diagram for explaining a method of manufacturing a signal transmitting / receiving coil of a semiconductor element.
  • the signal transmission / reception coil 15 is a solenoid coil having four turns, but for convenience of explanation of the manufacturing method, in FIG. 3, the first turn part (for example, the part closest to the insulating layer side face 32). Is shown.
  • the manufacturing method of the second to fourth volume portions is the same as that of the first volume portion, and the second to fourth volume portions are manufactured simultaneously with the first volume portion.
  • a semiconductor substrate 20 having a pair of semiconductor substrate upper conductors 15A formed on the semiconductor substrate first main surface 21 is prepared.
  • the first insulating film 30A is formed on the semiconductor substrate first main surface 21 of the semiconductor substrate 20. As shown in FIG.
  • the first insulating film 30A is selectively removed by etching or the like, thereby penetrating the first insulating film 30A and exposing the pair of conductors 15A on the semiconductor substrate.
  • Two 1-insulating film recesses 30A1 are formed.
  • the first conductor 15B1 mainly composed of Cu is formed in the first insulating film recess 30A1 and on the first insulating film 30A.
  • the first conductor 15B1 is formed by plating.
  • the first conductor 15B1 outside the first insulating film recess 30A1 is removed by CMP (Chemical-mechanical-polishing) or the like.
  • CMP Chemical-mechanical-polishing
  • a barrier metal (Ti, TiN, etc., not shown) for improving the adhesion between the first insulating film 30A and the first conductor 15B1. Can be arranged.
  • FIGS. 3A to 3E is a process for forming a pair of conductors 15A on the semiconductor substrate.
  • the first upper insulating film 30B is formed on the top of the pair of semiconductor substrate upper conductors 15A, and the first upper insulating film 30B is exposed on the first upper insulating film 30B so that the upper portions of the pair of semiconductor substrate upper conductors 15A are exposed.
  • An insulating film recess 30B1 is formed.
  • the first upper insulating film recess 30B1 is a recess having a shape in which two recesses are connected at the upper portion ( ⁇ -shaped shape).
  • a coil forming bridge conductor 15C mainly composed of Cu is formed in the first upper insulating film recess 30B1 and on the first upper insulating film 30B by plating.
  • the coil forming bridge conductor 15C outside the first upper insulating film recess 30B1 is removed by CMP or the like.
  • the coil forming bridge conductor 15C that fills the first upper insulating film recess 30B1 and connects the pair of semiconductor substrate upper conductors 15A is formed.
  • the process shown in FIG. 3F is a process for forming the coil forming bridge conductor 15C.
  • a barrier metal (Ti, Ti) for improving the adhesion between the first upper insulating film recess 30B1 and the coil forming bridge conductor 15C is used before the coil forming bridge conductor 15C is formed in the first upper insulating film recess 30B1, a barrier metal (Ti, Ti) for improving the adhesion between the first upper insulating film recess 30B1 and the coil forming bridge conductor 15C is used. TiN or the like (not shown) may be arranged.
  • a second upper insulating film 30C is formed on the first upper insulating film 30B.
  • the process shown in FIGS. 3A to 3G is an insulating layer stacking process for stacking insulating layers.
  • the insulating layer stacking step is a step including a step of forming a pair of conductors on a semiconductor substrate 15A and a step of forming a coil forming bridge conductor 15C.
  • the signal transmitting / receiving coil 15 is manufactured through the above steps.
  • a method of manufacturing the signal transmitting / receiving coil 15 a known dual damascene method used when forming wiring inside the insulating layer of a semiconductor element is used. Therefore, when the signal wiring or the like (not shown) of the semiconductor element 10 is formed, the signal transmitting / receiving coil 15 is also formed at the same time.
  • the semiconductor element 10 includes an element first main surface 11, an element second main surface 12 that is a surface opposite to the element first main surface 11, and an element side surface 13.
  • a signal transmission / reception terminal that is provided on the first element main surface 11 and that can contact and transmit / receive signals to / from the external substrate signal transmission / reception terminal 210 provided on the external substrate 200 outside the semiconductor element 10.
  • 14 and the external semiconductor element signal transmission / reception coil 120 provided on the element side surface 13 and provided on the external semiconductor element 100 outside the semiconductor element 10, transmit and receive signals in a non-contact manner via the element side surface 13.
  • a signal transmission / reception unit (signal transmission / reception coil 15).
  • the semiconductor element 10 does not require an interposer when transmitting and receiving signals without contact. Therefore, the semiconductor element 10 can transmit and receive signals in a non-contact manner with a simple configuration.
  • the semiconductor element 10 includes a semiconductor substrate 20 having a semiconductor substrate first main surface 21, a semiconductor substrate second main surface 22 that is the opposite surface of the semiconductor substrate first main surface 21, and a semiconductor substrate side surface 23.
  • the insulating layer 30 is disposed on the first main surface 21 of the semiconductor substrate, and has an insulating layer main surface 31 opposite to the surface in contact with the semiconductor substrate first main surface 21 and an insulating layer side surface 32. have.
  • the element first main surface 11 is the insulating layer main surface 31
  • the element second main surface 12 is the semiconductor substrate second main surface 22, and the element side surface 13 is formed by the semiconductor substrate side surface 23 and the insulating layer side surface 32. It is a surface.
  • the signal transmission / reception coil 15 is a coil formed by a conductor inside the insulating layer 30 and is not contacted with the external semiconductor element signal transmission / reception coil 120 via the insulating layer side surface 32 on the element side surface 13. Signal transmission or reception is possible.
  • the signal transmitting / receiving coil 15 is a solenoid coil, and the spiral axis of the solenoid coil is an axis extending in a direction penetrating the element side surface 13.
  • the signal transmitting / receiving coil 15 connects the pair of coil forming conductors extending from the first main surface of the semiconductor substrate toward the main surface of the insulating layer and the pair of coil forming conductors inside the insulating layer 30.
  • a coil-forming bridge conductor is a solenoid coil, and the spiral axis of the solenoid coil is an axis extending in a direction penetrating the element side surface 13.
  • the signal transmitting / receiving coil 15 connects the pair of coil forming conductors extending from the first main surface of the semiconductor substrate toward the main surface of the insulating layer and the pair of coil forming conductors inside the insulating layer 30.
  • a coil-forming bridge conductor is a coil-forming bridge conductor.
  • the semiconductor element 10 can be inductively coupled without an interposer when transmitting and receiving signals without contact. Therefore, the semiconductor element 10 can transmit and receive signals in a non-contact manner with a simple configuration.
  • the semiconductor element 10 includes a step of preparing a semiconductor substrate 20 having a semiconductor substrate first main surface 21, a semiconductor substrate second main surface 22, and a semiconductor substrate side surface 23 (FIG. 3A), a semiconductor An insulating layer laminating step (FIGS. 3B to 3G) for laminating the insulating layer 30 on the first substrate main surface 21 is provided, and the insulating layer laminating step includes the first main substrate of the semiconductor substrate inside the insulating layer.
  • the non-contact signal transmission / reception uses inductive coupling between coils, but is not limited thereto.
  • magnetic resonance between coils may be used.
  • the non-contact signal transmission / reception may be performed without using a coil, and for example, an optical signal or a sound wave signal may be used.
  • the signal transmitting / receiving coil 15 is a solenoid coil having 4 turns, but is not limited thereto.
  • the signal transmission / reception coil 15 may be a ring-shaped coil having one winding.
  • a material having a higher magnetic permeability than the insulating layer 30 for example, silicon oxide or silicon nitride mixed with ferrite or ferrite
  • the winding method of the solenoid coil may be either Z winding or S winding (or right winding and left winding).
  • the signal transmitting / receiving coil 15 is not exposed from the side surface 32 of the insulating layer, but a part thereof may be exposed. As described above, if the signal transmitting / receiving coil 15 can transmit and receive signals in a non-contact manner via the insulating layer side surface 32, a part of the coil is exposed even if it is not exposed from the insulating layer side surface 32. It can also be said that the insulating layer side surface 32 is provided.
  • the signal transmitting / receiving coils 15 are provided in one row, but may be provided in two or more rows.
  • the signal transmitting / receiving coil 15 is provided on one element side face 13 (insulating layer side face 32), but is provided on two or more element side faces 13 (insulating layer side face 32). May be.
  • the size of the signal transmitting / receiving coil 15 is not limited to 7 ⁇ 10 ⁇ m 2 and can be adjusted as appropriate.
  • the interval between the signal transmitting / receiving coils 15 is not limited to 15 ⁇ m, and may be adjusted as appropriate.
  • the dual damascene manufacturing method is used when the signal transmitting / receiving coil 15 is manufactured.
  • the present invention is not limited to this.
  • a single damascene manufacturing method may be used, or a process of forming a wiring by sputtering and etching may be used.
  • the signal transmission / reception coil 15 was copper, aluminum etc. may be sufficient when manufactured by the process of forming wiring by sputtering and etching.
  • the semiconductor substrate 20 is a substrate made of silicon, but is not limited to this. It may be formed of a semiconductor material other than silicon (for example, a compound semiconductor such as GaAs).
  • the insulating layer 30 is silicon oxide, but is not limited thereto.
  • An insulating material other than silicon oxide for example, silicon nitride may be used, or two or more insulating materials may be stacked.
  • the semiconductor element 10 and the external semiconductor element 100 are not limited to semiconductor elements having a specific signal processing function, but are semiconductor elements having a signal processing function such as a logic IC, a CPU, a memory, a DSP, and an FPGA. obtain.
  • the external semiconductor element 100 may have a signal processing function different from that of the semiconductor element 10 or may have the same signal processing function. Further, the semiconductor element 10 may be capable of transmitting and receiving signals without contact with two or more external semiconductor elements 100.

Abstract

素子第１主面１１と、素子第１主面１１と反対の面である素子第２主面１２と、素子側面１３と、を有する半導体素子１０であって、素子第１主面１１に設けられ、半導体素子１０の外部にある外部基板２００に設けられた外部基板信号送受信端子２１０との間で、接触して信号の送受信が可能である信号送受信端子１４と、素子側面１３に設けられ、半導体素子１０の外部にある外部半導体素子１００に設けられた外部半導体素子信号送受信部１２０との間で、素子側面１３を介して、非接触に信号の送受信が可能である信号送受信部１５と、を備えた半導体素子。

Description

半導体素子
　本発明は、非接触に信号の送受信が可能な半導体素子に関する。
　従来、コイル３０２を有する半導体素子１０と、コイル３２２を有する半導体素子２０と、コイル３０４，３２４を有するシリコンインターポーザー６０と、を備えた半導体装置が知られている（特許文献１参照。）。この特許文献１の半導体装置においては、コイル３０２とコイル３０４との間で非接触に信号の送受信が行われ、コイル３２２とコイル３２４との間で非接触に信号の送受信が行われる。そのため、半導体素子１０と、半導体素子２０とは、シリコンインターポーザー６０を介して、非接触に信号の送受信が可能である。
特開２０１０－２５１６６３号公報
　ところで、半導体装置は、簡易な構成であることが望ましい。そのため、２つの半導体素子間における非接触な信号の送受信は、２つの半導体素子間で直接行われることが望ましい。しかし、特許文献１の半導体装置においては、半導体素子１０と半導体素子２０との間で非接触に信号の送受信が行われる際、シリコンインターポーザー６０が必要となる。そのため、特許文献１の半導体装置は、簡易な構成とはいえない。
　本発明は、簡易な構成で非接触に信号の送受信を行うことが可能な半導体素子及びその製造方法を提供することを目的とする。
（１）本発明は、素子第１主面と、前記素子第１主面と反対の面である素子第２主面と、素子側面と、を有する半導体素子であって、前記素子第１主面に設けられ、前記半導体素子の外部にある外部基板に設けられた外部基板信号送受信端子との間で、接触して信号の送受信が可能である信号送受信端子と、前記素子側面に設けられ、前記半導体素子の外部にある外部半導体素子に設けられた外部半導体素子信号送受信部との間で、前記素子側面を介して、非接触に信号の送受信が可能である信号送受信部と、を備えた半導体素子に関する。
（２）前記信号送受信部は、導体によって形成された信号送受信コイルであってもよい。
（３）前記信号送受信コイルは、ソレノイドコイルであり、前記ソレノイドコイルのらせん軸は、前記素子側面を貫く方向に延びる軸であってもよい。
（４）半導体基板第１主面と、前記半導体基板第１主面の反対の面である半導体基板第２主面と、半導体基板側面と、を有する半導体基板と、前記半導体基板第１主面に配置されており、前記半導体基板第１主面に接する面と反対の面である絶縁層主面と、絶縁層側面と、を有する絶縁層と、を有し、前記素子第１主面は前記絶縁層主面であり、前記素子第２主面は前記半導体基板第２主面であり、前記素子側面は前記半導体基板側面及び前記絶縁層側面によって形成される面であり、前記信号送受信コイルは、前記絶縁層の内部の導体によって形成されたコイルであり、前記素子側面における前記絶縁層側面を介して、前記外部半導体素子信号送受信部との間で、非接触に信号の送信又は受信が可能であってもよい。
（５）前記信号送受信コイルは、前記絶縁層の内部において、前記半導体基板第１主面から前記絶縁層主面に向けて延びる一対のコイル形成用導体と、前記一対のコイル形成用導体を接続するコイル形成用ブリッジ導体と、を有していてもよい。
（６）本発明は、（５）の半導体素子の製造方法であって、前記半導体基板第１主面と、前記半導体基板第２主面と、前記半導体基板側面と、を有する前記半導体基板を用意する工程と、前記半導体基板第１主面に前記絶縁層を積層する絶縁層積層工程と、を備え、前記絶縁層積層工程は、前記絶縁層の内部において、前記半導体基板第１主面から前記絶縁層主面に向けて延びる一対のコイル形成用導体を形成する工程と、前記前記一対の導体を接続するコイル形成用ブリッジ導体を形成する工程と、を含む半導体素子の製造方法に関する。
　本発明によれば、簡易な構成で非接触に信号の送受信を行うことが可能な半導体素子及びその製造方法を提供することができる。
（Ａ）～（Ｂ）は、本発明の実施形態の半導体素子を説明するための図であり、（Ａ）は斜視図、（Ｂ）は半導体素子のＡ－Ａ断面図である。 は、素子側面から見た（Ｂ方向から見た）信号送受信コイルの斜視図である。 （Ａ）～（Ｇ）は、半導体素子の信号送受信コイルの製造方法を説明するための図である。
　以下、本発明の実施形態について、図面を参照しながら説明する。図１は、本発明の実施形態の半導体素子を説明するための図であり、（Ａ）は斜視図、（Ｂ）は半導体素子のＡ－Ａ断面図である。図２は、素子側面から見た（Ｂ方向から見た）信号送受信コイルの斜視図である。
　以下の説明において、「非接触に信号を送受信する」とは、信号を送受信する一方の送受信部と、信号を送受信する他方の送受信部とが、互いに接触せず、且つ導電性部材（半田、導電性接着剤、ワイヤ等のいずれか１つ以上）を介さずに信号を送受信することを意味する。また、「接触して信号を送受信する」とは、信号を送受信する一方の送受信部と、信号を送受信する他方の送受信部とが、互いに接触して信号を送受信するか、又は導電性部材（半田、導電性接着剤、ワイヤ等のいずれか１つ以上）を介して信号を送受信することを意味する。また、送受信とは、送信及び受信を行うこと、送信のみを行うこと、及び受信のみを行うことを含む概念である。そのため、送受信部及び送受信端子は、送信及び受信を行うもののみならず、送信のみを行うもの、及び受信のみを行うものを含む。
　図１に示されるように、半導体装置１は、半導体素子１０と、外部半導体素子１００と、外部基板２００と、を備える。半導体装置１は、電気機器等の内部に設けられる回路基板（不図示）に実装されることによって、電子機器等において、所定の機能を発揮する。
　半導体素子１０は、本実施形態の半導体素子である。半導体素子１０は、直方体の形状を有する素子である。半導体素子１０は、素子第１主面１１と、素子第２主面１２と、素子側面１３と、信号送受信端子１４と、信号送受信部としての信号送受信コイル１５と、を備える。
　半導体素子１０は、半導体基板２０と、絶縁層３０と、を有する。半導体基板２０は、半導体基板第１主面２１と、半導体基板第２主面２２と、半導体基板側面２３と、を有する。絶縁層３０は、絶縁層主面３１と、絶縁層側面３２と、を有する。
　素子第１主面１１は、外部基板２００に対向する面であり、外部基板２００の表面に平行な面である。素子第２主面１２は、素子第１主面１１の反対の面である。素子側面１３は、素子第１主面１１及び素子第２主面１２に直交する面である。素子側面１３は、４つ設けられている。
　半導体基板２０は、シリコンを材料とする基板である。半導体基板第１主面２１は、外部基板２００の表面に平行な面である。半導体基板第２主面２２は、半導体基板第１主面２１の反対の面である。半導体基板側面２３は、半導体基板第１主面２１及び半導体基板第２主面２２に直交する面である。半導体基板側面２３は、４つ設けられている。
　絶縁層３０は、半導体基板第１主面２１に配置された酸化シリコンである。絶縁層主面３１は、外部基板２００の表面に対向する面であり、外部基板２００の表面に平行な面である。絶縁層側面３２は、絶縁層主面３１に直交する面である。後述するように、絶縁層３０は、複数の絶縁膜によって形成されている。
　図１（Ｂ）に示されるように、素子第１主面１１は、絶縁層主面３１によって構成される面である。素子第２主面１２は、半導体基板第２主面２２によって構成される面である。素子側面１３は、半導体基板側面２３及び絶縁層側面３２によって構成される面である。半導体基板側面２３と絶縁層側面３２とは、段差無く繋がっている。
　信号送受信端子１４は、素子第１主面１１（絶縁層主面３１）に配置された端子である。信号送受信端子１４は、複数配置されている。それぞれの信号送受信端子１４は、絶縁層３０の内部に形成された配線（不図示）を介して、半導体基板２０の半導体基板第１主面上に形成された信号処理部等（不図示）に接続されている。
　信号送受信コイル１５は、素子側面１３に設けられたコイルである。より具体的には、信号送受信コイル１５は、素子側面１３における絶縁層側面３２に設けられている。信号送受信コイル１５は、一列に６個（複数）設けられている。信号送受信コイル１５は、絶縁層３０の内部に導体によって形成されたコイルである。
　信号送受信コイル１５は、ソレノイドコイル（導線がらせん状に巻かれた筒状のコイル）であり、絶縁層側面３２に向けて磁界を発生させることが可能である。信号送受信コイル１５は、半導体素子１０の外部から絶縁層側面３２に向かう磁界を受けることによって、誘電電流を発生させることが可能である。これらの磁界は、絶縁層側面３２に略直交し、素子第１主面１１及び素子第２主面１２に略平行である。信号送受信コイル１５の具体的な形状については、図２を用いて後述する。
　なお、「信号送受信コイル１５が絶縁層側面３２（又は素子側面１３）に設けられている。」とは、絶縁層３０の内部における絶縁層側面３２（又は素子側面１３）付近に存在し、絶縁層側面３２（又は素子側面１３）から露出していない状態及び信号送受信コイル１５が絶縁層側面３２（又は素子側面１３）に露出している状態のいずれをも含む概念である。信号送受信コイル１５は、絶縁層側面３２を介して、信号の送受信に十分な磁界を発生させることが可能であると共に、半導体素子１０の外部から絶縁層側面３２に向かう磁界を受けることによって、誘電電流を発生させることが可能である程度に、絶縁層３０の内部における絶縁層側面３２（又は素子側面１３）付近に存在していればよい。
　外部半導体素子１００は、外部半導体素子信号送受信端子１１０と、外部信号送受信部としての外部半導体素子信号送受信コイル１２０と、を有する。
　外部基板２００は、外部基板信号送受信端子２１０を有する。
　半導体素子１０は、外部基板２００に実装されている。具体的には、各々の信号送受信端子１４が、導電性部材１４Ａを介して、各々の外部基板信号送受信端子２１０に電気的に接続されることによって、半導体素子１０は外部基板２００に実装されている。導電性部材１４Ａは、ハンダ、導電性接着剤等の導電性部材である。そのため、信号送受信端子１４と外部基板信号送受信端子２１０とは、接触して信号の送受信が可能であるといえる。
　外部半導体素子１００は、半導体素子１０と同様に、外部半導体素子信号送受信端子１１０が、導電性部材（不図示）を介して、外部基板信号送受信端子２１０に接続されることによって、外部基板２００に実装されている。そのため、外部半導体素子信号送受信端子１１０と外部基板信号送受信端子２１０とは、接触して信号の送受信が可能であるといえる。
　外部半導体素子信号送受信コイル１２０は、半導体素子１０と同様に、外部半導体素子１００の側面に設けられている。半導体素子１０と外部半導体素子１００とは、信号送受信コイル１５と外部半導体素子信号送受信コイル１２０とが対向するように、外部基板２００に実装されている。
　信号送受信コイル１５は、外部半導体素子信号送受信コイル１２０との間で、絶縁層側面３２を介して、非接触に信号の送受信が可能である。すなわち、信号送受信コイル１５と外部半導体素子信号送受信コイル１２０とは、両コイル間に生じる誘導結合によって、絶縁層側面３２を介した非接触な信号の送受信が可能である。
　図２に示されるように、信号送受信コイル１５は、ソレノイドコイル（導線がらせん状に巻かれた筒状のコイル）である。ソレノイドコイルのらせん軸Ｒは、絶縁層側面３２を貫く方向に延びる軸である。そして、ソレノイドコイルのらせん軸Ｒは、絶縁層側面３２に略直交し、素子第１主面１１及び素子第２主面１２に略平行である。信号送受信コイル１５の巻数は４（１より大きい数）である。なお、図２においては、信号送受信コイル１５は、導線がらせん状に巻かれた角筒状のコイルである。しかし、信号送受信コイル１５は、導線がらせん状に巻かれた円筒状のコイル、導線がらせん状に巻かれた長円筒状コイル等であってもよい。
　信号送受信コイル１５は、４対の半導体基板上導体１５Ａと、３つの半導体基板上接続導体１５Ａ１と、４対のコイル形成用導体１５Ｂと、４つのコイル形成用ブリッジ導体１５Ｃと、で形成される。４対の半導体基板上導体１５Ａは、半導体基板２０の半導体基板第１主面２１に形成された導体（例えば、高濃度不純物領域、金属膜等）である。３つの半導体基板上接続導体１５Ａ１は、半導体基板上導体１５Ａ同士を接続するための導体であり、半導体基板２０の半導体基板第１主面２１に形成された導体（例えば、高濃度不純物領域、金属膜等）である。３つの半導体基板上接続導体１５Ａ１は、それぞれ折れ曲がった部分を有している。４対のコイル形成用導体１５Ｂ及び４つのコイル形成用ブリッジ導体１５Ｃは、絶縁層３０の内部に形成された導体（銅）である。
　３対のコイル形成用導体１５Ｂの長さは、各々７μｍである。コイル形成用ブリッジ導体１５Ｃの長さは、１０μｍである。よって、信号送受信コイル１５のサイズは、７×１０μｍ２である。また、６個の信号送受信コイル１５は、１５μｍ間隔で配置されている。
　上述したように、ソレノイドコイルである信号送受信コイル１５のらせん軸Ｒは、絶縁層側面３２を貫く方向に延びる軸あり、ソレノイドコイルのらせん軸Ｒは、絶縁層側面３２に略直交し、素子第１主面１１及び素子第２主面１２に略平行である。そのため、信号送受信コイル１５は、絶縁層側面３２に略直交し、素子第１主面１１及び素子第２主面１２に略平行である磁界を発生させることが可能である。また、信号送受信コイル１５は、絶縁層側面３２に略直交し、素子第１主面１１及び素子第２主面１２に略平行である磁界を受けることによって、誘電電流を発生させることが可能である。
　次に、図３を参照しながら、半導体素子１０における信号送受信コイル１５の製造方法について説明する。図３は、半導体素子の信号送受信コイルの製造方法を説明するための図である。なお、上述したように、信号送受信コイル１５は、巻数４のソレノイドコイルであるが、製造方法の説明の便宜上、図３では、１巻目の部分（例えば、最も絶縁層側面３２に近い部分）が図示されている。２巻目～４巻目の部分の製造方法については、１巻目の部分と同様であり、１巻目の部分と同時に、２巻目～４巻目の部分も製造される。
　図３（Ａ）に示されるように、１対の半導体基板上導体１５Ａが半導体基板第１主面２１に形成された半導体基板２０が用意される。
　図３（Ｂ）に示されるように、半導体基板２０の半導体基板第１主面２１に第１絶縁膜３０Ａが形成される。
　図３（Ｃ）に示されるように、第１絶縁膜３０Ａがエッチング等によって選択的に除去されることにより、第１絶縁膜３０Ａを貫通し、１対の半導体基板上導体１５Ａが露出する第１絶縁膜凹部３０Ａ１が２つ形成される。
　その後、第１絶縁膜凹部３０Ａ１の内部及び第１絶縁膜３０Ａの上にＣｕを主成分とする第１導体１５Ｂ１が形成される。第１導体１５Ｂ１は、メッキによって形成される。その後、第１絶縁膜凹部３０Ａ１の外部にある第１導体１５Ｂ１は、ＣＭＰ（Chemical mechanical polishing）等によって除去される。その結果、図３（Ｄ）に示されるように、第１絶縁膜凹部３０Ａ１を埋めると共に、半導体基板上導体１５Ａと接続される第１導体１５Ｂ１が形成される。なお、第１絶縁膜凹部３０Ａ１に第１導体１５Ｂ１が形成される前に、第１絶縁膜３０Ａと第１導体１５Ｂ１との密着性を高めるためのバリアメタル（Ｔｉ、ＴｉＮ等。不図示。）が配置され得る。
　その後、同様の工程を繰り返すことによって、図３（Ｅ）に示されるように、１対の半導体基板上導体１５Ａが形成される。図３（Ａ）～図３（Ｅ）に示される工程は、１対の半導体基板上導体１５Ａを形成する工程となる。
　次に、１対の半導体基板上導体１５Ａの上部に第１上部絶縁膜３０Ｂが形成され、１対の半導体基板上導体１５Ａの上部が露出するように、第１上部絶縁膜３０Ｂに第１上部絶縁膜凹部３０Ｂ１が形成される。図３（Ｆ）に示されるように、第１上部絶縁膜凹部３０Ｂ１は、２つの凹部が上部で繋がった形状（π型の形状）を有する凹部である。その後、第１上部絶縁膜凹部３０Ｂ１の内部及び第１上部絶縁膜３０Ｂの上にＣｕを主成分とするコイル形成用ブリッジ導体１５Ｃが、メッキによって形成される。その後、第１上部絶縁膜凹部３０Ｂ１の外部にあるコイル形成用ブリッジ導体１５ＣがＣＭＰ等によって、除去される。その結果、図３（Ｆ）に示されるように、第１上部絶縁膜凹部３０Ｂ１を埋めると共に、１対の半導体基板上導体１５Ａを接続するコイル形成用ブリッジ導体１５Ｃが形成される。図３（Ｆ）に示される工程は、コイル形成用ブリッジ導体１５Ｃを形成する工程となる。なお、第１上部絶縁膜凹部３０Ｂ１にコイル形成用ブリッジ導体１５Ｃが形成される前に、第１上部絶縁膜凹部３０Ｂ１とコイル形成用ブリッジ導体１５Ｃとの密着性を高めるためのバリアメタル（Ｔｉ、ＴｉＮ等、不図示）が配置され得る。
　その後、図３（Ｇ）に示されるように、第１上部絶縁膜３０Ｂの上部に第２上部絶縁膜３０Ｃが形成される。図３（Ａ）～図３（Ｇ）に示される工程は、絶縁層を積層する絶縁層積層工程となる。そして、この絶縁層積層工程は、１対の半導体基板上導体１５Ａを形成する工程と、コイル形成用ブリッジ導体１５Ｃを形成する工程とを含む工程である。
　以上の工程によって、信号送受信コイル１５は製造される。この信号送受信コイル１５の製造方法は、半導体素子の絶縁層の内部に配線を形成する際に利用される公知のデュアルダマシン法が利用されている。そのため、半導体素子１０の信号配線等（不図示）が形成される際に、信号送受信コイル１５も同時に形成されることになる。
　以上の構成を有する実施形態の半導体素子１０によれば、以下の効果が奏される。
　半導体素子１０は、素子第１主面１１と、素子第１主面１１と反対の面である素子第２主面１２と、素子側面１３と、を有している。そして、素子第１主面１１に設けられ、半導体素子１０の外部にある外部基板２００に設けられた外部基板信号送受信端子２１０との間で、接触して信号の送受信が可能である信号送受信端子１４と、素子側面１３に設けられ、半導体素子１０の外部にある外部半導体素子１００に設けられた外部半導体素子信号送受信コイル１２０との間で、素子側面１３を介して、非接触に信号の送受信が可能である信号送受信部（信号送受信コイル１５）と、を備えている。
　そのため、半導体素子１０は、非接触に信号の送受信を行う際、インターポーザー不要である。よって、半導体素子１０は、簡易な構成で非接触に信号の送受信を行うことが可能である。
　更に、半導体素子１０は、半導体基板第１主面２１と、半導体基板第１主面２１の反対の面である半導体基板第２主面２２と、半導体基板側面２３と、を有する半導体基板２０と、半導体基板第１主面２１に配置されており、半導体基板第１主面２１に接する面と反対の面である絶縁層主面３１と、絶縁層側面３２と、を有する絶縁層３０と、を有している。そして、素子第１主面１１は絶縁層主面３１であり、素子第２主面１２は半導体基板第２主面２２であり、素子側面１３は半導体基板側面２３及び絶縁層側面３２によって形成される面である。また、信号送受信コイル１５は、絶縁層３０の内部の導体によって形成されたコイルであり、素子側面１３における絶縁層側面３２を介して、外部半導体素子信号送受信コイル１２０との間で、非接触に信号の送信又は受信が可能である。
　信号送受信コイル１５は、ソレノイドコイルであり、ソレノイドコイルのらせん軸は、素子側面１３を貫く方向に延びる軸である。また、信号送受信コイル１５は、絶縁層３０の内部において、前記半導体基板第１主面から前記絶縁層主面に向けて延びる一対のコイル形成用導体と、前記一対のコイル形成用導体を接続するコイル形成用ブリッジ導体と、を有する。
　そのため、半導体素子１０は、非接触に信号の送受信を行う際、インターポーザー不要で誘導結合が可能である。よって、半導体素子１０は、簡易な構成で非接触に信号の送受信を行うことが可能である。
　また、半導体素子１０は、半導体基板第１主面２１と、半導体基板第２主面２２と、半導体基板側面２３と、を有する半導体基板２０を用意する工程（図３（Ａ））と、半導体基板第１主面２１に絶縁層３０を積層する絶縁層積層工程（図３（Ｂ）～図３（Ｇ））を備え、絶縁層積層工程は、絶縁層の内部において、半導体基板第１主面２１から絶縁層主面３１に向けて延びる一対のコイル形成用導体を形成する工程（図３（Ｃ）～図３（Ｅ））と、前記前記一対の導体を接続するコイル形成用ブリッジ導体を形成する工程（図３（Ｆ））と、を含む製造方法によって製造される。
　簡易な構成で非接触に信号の送受信を行うことが可能な半導体素子１０を簡易な方法で製造することが可能である。
　以上、本発明の実施形態について説明した。しかし、本発明は、この実施形態に限定されることはなく、特許請求の範囲に記載されて技術的範囲において、種々に変形可能である。
　本実施形態において、非接触な信号の送受信は、コイル間の誘導結合が利用されていたが、これに限定されない。非接触な信号の送受信は、コイル間の磁気共鳴が利用されていてもよい。また、非接触な信号の送受信は、コイルが使用されないものであってもよく、例えば、光信号や音波信号が利用されていてもよい。
　信号送受信コイル１５は、巻数４のソレノイドコイルであったが、これに限定されない。信号送受信コイル１５は、巻数１のリング状のコイルであってもよい。また、信号送受信コイル１５の中心付近（ソレノイドコイルにおいては、らせん軸Ｒ付近）には、絶縁層３０よりも透磁率が高い材料（例えば、フェライト、フェライトが混入された酸化シリコンや窒化シリコン等）が配置されていてもよい。また、ソレノイドコイルの巻き方は、Ｚ巻き及びＳ巻き（又は、右巻き及び左巻き）のいずれであってもよい。
　また、本実施形態において、信号送受信コイル１５は、絶縁層側面３２から露出していなかったが、その一部が露出していてもよい。上述したように、信号送受信コイル１５が絶縁層側面３２を介して、非接触に信号の送受信を行えるのであれば、絶縁層側面３２から露出していなくても、その一部が露出していても、絶縁層側面３２に設けられているといえる。
　また、本実施形態においては、信号送受信コイル１５は、１列に設けられていたが、２列以上に設けられていてもよい。また、図１（Ａ）では、信号送受信コイル１５は、１つの素子側面１３（絶縁層側面３２）に設けられていたが、２つ以上の素子側面１３（絶縁層側面３２）に設けられていてもよい。
　また、信号送受信コイル１５のサイズは、７×１０μｍ２に限定されず、適宜調整され得る。また、信号送受信コイル１５の間隔は、１５μｍに限定されず、適宜調整され得る。
　また、本実施形態においては、信号送受信コイル１５を製造する際に、デュアルダマシン製法が利用されていたが、これに限定されない。例えば、シングルダマシン製法が使用されていてもよいし、スパッタ及びエッチングによって配線を形成する工程が使用されてもよい。また、信号送受信コイル１５は、銅であったが、スパッタ及びエッチングによって配線を形成する工程で製造される場合は、アルミニウム等であってもよい。
　また、本実施形態において、半導体基板２０は、シリコンを材料とする基板であったが、これに限定されない。シリコン以外の半導体材料（例えば、ＧａＡｓ等の化合物半導体）で形成されていてもよい。
　また、本実施形態において、絶縁層３０は、酸化シリコンであったが、これに限定されない。酸化シリコン以外の絶縁材料（例えば、窒化シリコン等）であってもよく、また２種類以上の絶縁材料が積層されたものであってもよい。
　また、半導体素子１０及び外部半導体素子１００は、特定の信号処理機能を有する半導体素子に限定されることはなく、ロジックＩＣ、ＣＰＵ、メモリ、ＤＳＰ、ＦＰＧＡ等の信号処理機能を有する半導体素子であり得る。外部半導体素子１００は、半導体素子１０と異なる信号処理機能を有するものであってもよいし、同じ信号処理機能を有するものであってもよい。また、半導体素子１０は、２つ以上の外部半導体素子１００との間で、非接触に信号の送受信可能なものであってもよい。
　１　　　半導体装置
　１０　　半導体素子
　１１　素子第１主面
　１２　素子第２主面
　１３　素子側面
　１４　信号送受信端子
　１４Ａ　導電性部材
　１５　信号送受信コイル（信号送受信部）
　１５Ａ　半導体基板上導体
　１５Ａ１　半導体基板上接続導体
　１５Ｂ　一対のコイル形成用導体
　１５Ｂ１　第１導体
　１５Ｃ　コイル形成用ブリッジ導体
　２０　半導体基板
　２１　半導体基板第１主面
　２２　半導体基板第２主面
　２３　半導体基板側面
　３０　絶縁層
　３０Ａ　第１絶縁膜
　３０Ａ１　第１絶縁膜凹部
　３０Ｂ　第１上部絶縁膜
　３０Ｂ１　第１上部絶縁膜凹部
　３０Ｃ　第２上部絶縁膜
　３１　絶縁層主面
　３２　絶縁層側面
　１００　外部半導体素子
　１１０　外部半導体素子信号送受信端子
　１２０　外部半導体素子信号送受信コイル（外部半導体素子信号送受信部）
　２００　外部基板
　２１０　外部基板信号送受信端子
　Ｒ　　　らせん軸

Claims (6)

  1. 　素子第１主面と、前記素子第１主面と反対の面である素子第２主面と、素子側面と、を有する半導体素子であって、
    　前記素子第１主面に設けられ、前記半導体素子の外部にある外部基板に設けられた外部基板信号送受信端子との間で、接触して信号の送受信が可能である信号送受信端子と、
    　前記素子側面に設けられ、前記半導体素子の外部にある外部半導体素子に設けられた外部半導体素子信号送受信部との間で、前記素子側面を介して、非接触に信号の送受信が可能である信号送受信部と、
    を備えた半導体素子。
  2. 　前記信号送受信部は、導体によって形成された信号送受信コイルである請求項１に記載の半導体素子。
  3. 　前記信号送受信コイルは、ソレノイドコイルであり、前記ソレノイドコイルのらせん軸は、前記素子側面を貫く方向に延びる軸である請求項２に記載の半導体素子。
  4. 　半導体基板第１主面と、前記半導体基板第１主面の反対の面である半導体基板第２主面と、半導体基板側面と、を有する半導体基板と、
    　前記半導体基板第１主面に配置されており、前記半導体基板第１主面に接する面と反対の面である絶縁層主面と、絶縁層側面と、を有する絶縁層と、を有し、
    　前記素子第１主面は前記絶縁層主面であり、前記素子第２主面は前記半導体基板第２主面であり、前記素子側面は前記半導体基板側面及び前記絶縁層側面によって形成される面であり、
    　前記信号送受信コイルは、前記絶縁層の内部の導体によって形成されたコイルであり、前記素子側面における前記絶縁層側面を介して、前記外部半導体素子信号送受信部との間で、非接触に信号の送信又は受信が可能である請求項２又は３に記載の半導体素子。
  5. 　前記信号送受信コイルは、前記絶縁層の内部において、前記半導体基板第１主面から前記絶縁層主面に向けて延びる一対のコイル形成用導体と、前記一対のコイル形成用導体を接続するコイル形成用ブリッジ導体と、を有する請求項４に記載の半導体素子。
  6. 　請求項５に記載の半導体素子の製造方法であって、
    前記半導体基板第１主面と、前記半導体基板第２主面と、前記半導体基板側面と、を有する前記半導体基板を用意する工程と、
    前記半導体基板第１主面に前記絶縁層を積層する絶縁層積層工程と、を備え、
    前記絶縁層積層工程は、前記絶縁層の内部において、前記半導体基板第１主面から前記絶縁層主面に向けて延びる一対のコイル形成用導体を形成する工程と、前記前記一対の導体を接続するコイル形成用ブリッジ導体を形成する工程と、を含む請求項５に記載の半導体素子の製造方法。
PCT/JP2015/070447 2015-07-16 2015-07-16 半導体素子 WO2017010009A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017528264A JPWO2017010009A1 (ja) 2015-07-16 2015-07-16 半導体素子
PCT/JP2015/070447 WO2017010009A1 (ja) 2015-07-16 2015-07-16 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/070447 WO2017010009A1 (ja) 2015-07-16 2015-07-16 半導体素子

Publications (1)

Publication Number Publication Date
WO2017010009A1 true WO2017010009A1 (ja) 2017-01-19

Family

ID=57757164

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/070447 WO2017010009A1 (ja) 2015-07-16 2015-07-16 半導体素子

Country Status (2)

Country Link
JP (1) JPWO2017010009A1 (ja)
WO (1) WO2017010009A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020107858A (ja) * 2018-12-28 2020-07-09 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 薄膜インダクタ、コイル部品および薄膜インダクタの製造方法
JP2020107760A (ja) * 2018-12-27 2020-07-09 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 薄膜インダクタ、コイル部品および薄膜インダクタの製造方法
JPWO2019102569A1 (ja) * 2017-11-24 2020-11-19 新電元工業株式会社 半導体部品、組合体及び半導体部品の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176746A (ja) * 1999-10-12 2001-06-29 Lucent Technol Inc インダクタを有する半導体デバイスの製造方法
JP2006066769A (ja) * 2004-08-30 2006-03-09 Tokyo Institute Of Technology インダクタ及びその製造方法
JP2006216767A (ja) * 2005-02-03 2006-08-17 Sony Corp 半導体装置およびその製造方法
JP2007180081A (ja) * 2005-12-27 2007-07-12 Murata Mfg Co Ltd 集積化インダクタおよびその製造方法
WO2009113372A1 (ja) * 2008-03-13 2009-09-17 日本電気株式会社 半導体装置
JP2010041499A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 信号カプラ
JP2010109075A (ja) * 2008-10-29 2010-05-13 Fujikura Ltd 半導体パッケージ
JP2012054535A (ja) * 2010-08-06 2012-03-15 Renesas Electronics Corp 半導体装置、電子装置、及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176746A (ja) * 1999-10-12 2001-06-29 Lucent Technol Inc インダクタを有する半導体デバイスの製造方法
JP2006066769A (ja) * 2004-08-30 2006-03-09 Tokyo Institute Of Technology インダクタ及びその製造方法
JP2006216767A (ja) * 2005-02-03 2006-08-17 Sony Corp 半導体装置およびその製造方法
JP2007180081A (ja) * 2005-12-27 2007-07-12 Murata Mfg Co Ltd 集積化インダクタおよびその製造方法
WO2009113372A1 (ja) * 2008-03-13 2009-09-17 日本電気株式会社 半導体装置
JP2010041499A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 信号カプラ
JP2010109075A (ja) * 2008-10-29 2010-05-13 Fujikura Ltd 半導体パッケージ
JP2012054535A (ja) * 2010-08-06 2012-03-15 Renesas Electronics Corp 半導体装置、電子装置、及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019102569A1 (ja) * 2017-11-24 2020-11-19 新電元工業株式会社 半導体部品、組合体及び半導体部品の製造方法
US11300593B2 (en) 2017-11-24 2022-04-12 Shindengen Electric Manufacturing Co., Ltd. Semiconductor component, assembly and method for manufacturing semiconductor component
JP2020107760A (ja) * 2018-12-27 2020-07-09 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 薄膜インダクタ、コイル部品および薄膜インダクタの製造方法
JP7345251B2 (ja) 2018-12-27 2023-09-15 新科實業有限公司 薄膜インダクタ、コイル部品および薄膜インダクタの製造方法
JP2020107858A (ja) * 2018-12-28 2020-07-09 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 薄膜インダクタ、コイル部品および薄膜インダクタの製造方法
JP7345253B2 (ja) 2018-12-28 2023-09-15 新科實業有限公司 薄膜インダクタ、コイル部品および薄膜インダクタの製造方法

Also Published As

Publication number Publication date
JPWO2017010009A1 (ja) 2018-02-22

Similar Documents

Publication Publication Date Title
US8704627B2 (en) Inductor element, integrated circuit device, and three-dimensional circuit device
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
JP5658429B2 (ja) 回路装置
KR101854313B1 (ko) 반도체 디바이스들 상의 하이브리드 변압기 구조
US8400248B2 (en) Wireless power transfer device
CN107155366B (zh) 共模噪声滤波器
JP6635116B2 (ja) 多層基板および電子機器
US20130241684A1 (en) Method for manufacturing common mode filter and common mode filter
WO2017010009A1 (ja) 半導体素子
JP6438137B2 (ja) 半導体素子
JP2021150579A (ja) アイソレータ
JP6030107B2 (ja) 回路装置
JP4413687B2 (ja) トランス回路およびその製造方法
US20160217906A1 (en) Coil component
US8373210B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2006339257A (ja) 磁気結合素子ならびに送受信装置
TWI820052B (zh) 無線裝置
JP2012156281A (ja) 空芯コイル
JP2021150839A (ja) アイソレータ
JP5594855B2 (ja) 配線基板
JP2018098701A (ja) 平衡不平衡変換器
JPH02208909A (ja) インダクタンス素子およびトランス
JP6238323B2 (ja) 回路装置
JP2022046296A (ja) アイソレータ
JP2023143993A (ja) アイソレータ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15898321

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017528264

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15898321

Country of ref document: EP

Kind code of ref document: A1