JP6438137B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP6438137B2
JP6438137B2 JP2017528265A JP2017528265A JP6438137B2 JP 6438137 B2 JP6438137 B2 JP 6438137B2 JP 2017528265 A JP2017528265 A JP 2017528265A JP 2017528265 A JP2017528265 A JP 2017528265A JP 6438137 B2 JP6438137 B2 JP 6438137B2
Authority
JP
Japan
Prior art keywords
main surface
coil
forming
insulating layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017528265A
Other languages
English (en)
Other versions
JPWO2017010010A1 (ja
Inventor
元章 齋藤
元章 齋藤
隆郎 安達
隆郎 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultramemory Inc
Original Assignee
Ultramemory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultramemory Inc filed Critical Ultramemory Inc
Publication of JPWO2017010010A1 publication Critical patent/JPWO2017010010A1/ja
Application granted granted Critical
Publication of JP6438137B2 publication Critical patent/JP6438137B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6627Waveguides, e.g. microstrip line, strip line, coplanar line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531Non-galvanic coupling, e.g. capacitive coupling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Near-Field Transmission Systems (AREA)

Description

本発明は、非接触に信号の送受信が可能な半導体素子に関する。
従来、コイル302を有する半導体素子10と、コイル322を有する半導体素子20と、コイル304,324を有するシリコンインターポーザー60と、を備えた半導体装置が知られている(特許文献1参照。)。この特許文献1の半導体装置においては、コイル302とコイル304との間で非接触に信号の送受信が行われ、コイル322とコイル324との間で非接触に信号の送受信が行われる。そのため、半導体素子10と、半導体素子20とは、シリコンインターポーザー60を介して、非接触に信号の送受信が可能である。
特開2010−251663号公報
ところで、半導体装置は、簡易な構成であることが望ましい。そのため、2つの半導体素子間における非接触な信号の送受信は、2つの半導体素子間で直接行われることが望ましい。しかし、特許文献1の半導体装置においては、半導体素子10と半導体素子20との間で非接触に信号の送受信が行われる際、シリコンインターポーザー60が必要となる。そのため、特許文献1の半導体装置は、簡易な構成とはいえない。
本発明は、簡易な構成で非接触に信号の送受信を行うことが可能な半導体素子及びその製造方法を提供することを目的とする。
(1)素子第1主面と、前記素子第1主面と反対の面である素子第2主面と、素子側面と有し、半導体基板部と絶縁層部とで構成された半導体素子であって、前記素子第1主面に設けられ、前記半導体素子の外部にある外部基板に設けられた外部基板信号送受信端子との間で、接触して信号の送受信が可能である信号送受信端子と、前記素子側面に設けられ、前記半導体素子の外部にある外部半導体素子に設けられた外部半導体素子信号送受信部との間で、前記素子側面を介して、非接触に信号の送受信が可能である信号送受信コイルと、を備え、前記信号送受信コイルは、前記絶縁層部の内部に形成された導体と、前記半導体基板部の内部に形成された導体と、を有する半導体素子。
(2)前記信号送受信コイルは、ソレノイドコイルであり、前記ソレノイドコイルのらせん軸は、前記素子側面を貫く方向に延びる軸である
(3)前記半導体基板部は、半導体基板第1主面と、前記半導体基板第1主面の反対の面である半導体基板第2主面と、半導体基板側面と、を有する半導体基板であり、前記絶縁層部は、前記半導体基板第1主面に配置されており、前記半導体基板第1主面に接する面と反対の面である絶縁層主面と、絶縁層側面と、を有する絶縁層であり、前記素子第1主面は前記絶縁層主面であり、前記素子第2主面は前記半導体基板第2主面であり、前記素子側面は前記半導体基板側面及び前記絶縁層側面によって形成される面であり、前記信号送受信コイルは、前記絶縁層の内部に形成された1対のコイル形成用導体と、前記半導体基板を貫通し、前記1対のコイル形成用導体に接続された1対のコイル形成用貫通導体と、前記素子第2主面上に形成され、前記1対のコイル形成用貫通導体を接続するコイル形成用ブリッジ導体と、を有していてよい。
(4)前記半導体基板部は、半導体基板第1主面と、前記半導体基板第1主面の反対の面である半導体基板第2主面と、半導体基板側面と、を有する複数の半導体基板であり、前記絶縁層部は、前記複数の半導体基板の半導体基板第1主面にそれぞれ配置されており、前記半導体基板第1主面と反対の面である絶縁層主面と、絶縁層側面と、を有する複数の絶縁層であり、前記複数の半導体基板と前記複数の絶縁層とは交互に配置されており、前記素子第1主面は前記複数の絶縁層のうちの最も前記素子第1主面側の1つが有する前記絶縁層主面であり、前記素子第2主面は、前記複数の半導体基板のうちの最も前記素子第2主面側の1つが有する前記半導体基板第2主面であり、前記素子側面は前記複数の半導体基板の前記半導体基板側面及び前記複数の絶縁層の前記絶縁層側面によって形成される面であり、前記信号送受信コイルは、前記複数の絶縁層のうちの1つである第1主面側絶縁層の内部に形成された1対のコイル形成用導体と、前記複数の絶縁層のうちの1つであって、前記第1主面側絶縁層よりも前記素子第2主面側に配置された第2主面側絶縁層の内部に形成されたコイル形成用ブリッジ導体と、前記1対のコイル形成用導体と前記コイル形成用ブリッジ導体とを接続する1対のコイル形成用貫通導体と、を有していてよい。
(5)前記半導体基板部は、半導体基板第1主面と、前記半導体基板第1主面の反対の面である半導体基板第2主面と、半導体基板側面と、を有する複数の半導体基板であり、前記絶縁層部は、前記複数の半導体基板の半導体基板第1主面にそれぞれ配置されており、前記半導体基板第1主面と反対の面である絶縁層主面と、絶縁層側面と、を有する複数の絶縁層であり、前記複数の半導体基板と前記複数の絶縁層とは交互に配置されており、前記素子第1主面は前記複数の絶縁層のうちの最も前記素子第1主面側の1つが有する前記絶縁層主面であり、前記素子第2主面は、前記複数の半導体基板のうちの最も前記素子第2主面側の1つが有する前記半導体基板第2主面であり、前記素子側面は前記複数の半導体基板の前記半導体基板側面及び前記複数の絶縁層の前記絶縁層側面によって形成される面であり、前記信号送受信コイルは、前記複数の絶縁層のうちの1つの絶縁層の内部に形成された1対のコイル形成用導体と、前記素子第2主面に配置されたコイル形成用ブリッジ導体と、前記1対のコイル形成用導体と前記コイル形成用ブリッジ導体とを接続する1対のコイル形成用貫通導体と、を有していてよい。
(6)本発明は、(3)に記載の半導体素子の製造方法であって、前記半導体基板第1主面と、前記半導体基板第2主面と、前記半導体基板側面と、を有する前記半導体基板を用意する工程と、前記半導体基板第1主面に前記絶縁層を積層する絶縁層積層工程であって、前記絶縁層の内部に前記1対のコイル形成用導体を形成する工程を含む絶縁層積層工程と、前記半導体基板第2主面から、前記1対のコイル形成用導体が露出するように、前記半導体基板及び前記絶縁層の一部に貫通孔を形成する貫通孔形成工程と、前記貫通孔に導電材料を配置することによって、前記1対のコイル形成用貫通導体を形成する貫通導体形成工程と、前記1対のコイル形成用貫通導体が接続されるように、前記半導体基板第2主面に前記コイル形成用ブリッジ導体を形成するブリッジ導体形成工程と、を備えた半導体素子の製造方法に関する。
(7)本発明は、(4)に記載の半導体素子の製造方法であって、複数の前記半導体基板のそれぞれに絶縁層を積層することによって、絶縁層が形成された前記複数の半導体基板を形成する絶縁層積層工程であって、前記第1主面側絶縁層の内部に前記コイル形成用導体を形成する工程と、前記第2主面側絶縁層の内部に他の導電体と接続されない前記コイル形成用ブリッジ導体を形成する工程と、を含む絶縁層積層工程と、絶縁層が積層された前記複数の半導体基板を接合することによって、前記複数の半導体基板と前記複数の絶縁層とを交互に配置する工程と、前記素子第1主面から貫通孔を形成する貫通孔形成工程であって、前記コイル形成用ブリッジ導体及び前記1対のコイル形成用導体が露出するように貫通孔を形成する貫通孔形成工程と、前記貫通孔に導電材料を配置することによって、前記1対のコイル形成用貫通導体及び前記コイル形成用導体を形成し、且つ前記1対のコイル形成用貫通導体を前記コイル形成用ブリッジ導体によって接続する貫通導体形成工程と、を備えた半導体素子の製造方法に関する。
(8)本発明は、(5)に記載の半導体素子の製造方法であって、複数の前記半導体基板のそれぞれに絶縁層を積層することによって、絶縁層が形成された前記複数の半導体基板を形成する絶縁層積層工程であって、前記1つの絶縁層の内部に前記コイル形成用導体を形成する工程を含む絶縁層積層工程と、絶縁層が積層された前記複数の半導体基板を接合することによって、前記複数の半導体基板と前記複数の絶縁層とを交互に配置する工程と、前記素子第2主面から貫通孔を形成する貫通孔形成工程であって、前記1対のコイル形成用導体が露出するように貫通孔を形成する貫通孔形成工程と、前記貫通孔に導電材料を配置することによって、前記1対のコイル形成用貫通導体を形成する貫通導体形成工程と、前記1対のコイル形成用貫通導体を接続する前記コイル形成用ブリッジ導体を前記半導体基板第2主面に形成する工程と、を備えた半導体素子の製造方法に関する。
本発明によれば、簡易な構成で非接触に信号の送受信を行うことが可能な半導体素子及びその製造方法を提供することができる。
(A)〜(B)は、本発明の第1実施形態の半導体素子を説明するための図であり、(A)は斜視図、(B)は半導体素子のA−A断面図である。 は、素子側面から見た(B方向から見た)信号送受信コイルの斜視図である。 (A)〜(E)は、本発明の第1実施形態の半導体素子の信号送受信コイルの製造方法を説明するための図である。 は、第2実施形態の半導体素子の断面図である。 は、第2実施形態の半導体素子の素子側面から見た(B方向から見た)信号送受信コイルの斜視図である。 (A)〜(E)は、本発明の第2実施形態の半導体素子の信号送受信コイルの製造方法を説明するための図である。
[第1実施形態]
以下、本発明の実施形態について、図面を参照しながら説明する。図1は、本発明の第1実施形態の半導体素子を説明するための図であり、(A)は斜視図、(B)は半導体素子のA−A断面図である。図2は、素子側面から見た(B方向から見た)信号送受信コイルの斜視図である。
以下の説明において、「非接触に信号を送受信する」とは、信号を送受信する一方の送受信部と、信号を送受信する他方の送受信部とが、互いに接触せず、且つ導電性部材(半田、導電性接着剤、ワイヤ等のいずれか1つ以上)を介さずに信号を送受信することを意味する。また、「接触して信号を送受信する」とは、信号を送受信する一方の送受信部と、信号を送受信する他方の送受信部とが、互いに接触して信号を送受信するか、又は導電性部材(半田、導電性接着剤、ワイヤ等のいずれか1つ以上)を介して信号を送受信することを意味する。また、送受信とは、送信及び受信を行うこと、送信のみを行うこと、及び受信のみを行うことを含む概念である。そのため、送受信部及び送受信端子は、送信及び受信を行うもののみならず、送信のみを行うもの、及び受信のみを行うものを含む。
図1に示されるように、半導体装置1は、半導体素子10と、外部半導体素子100と、外部基板200と、を備える。半導体装置1は、電気機器等の内部に設けられる回路基板(不図示)に実装されることによって、電子機器等において、所定の機能を発揮する。
半導体素子10は、第1実施形態の半導体素子である。半導体素子10は、直方体の形状を有する素子である。半導体素子10は、素子第1主面11と、素子第2主面12と、素子側面13と、信号送受信端子14と、信号送受信部としての信号送受信コイル15と、を備える。
半導体素子10は、半導体基板部としての半導体基板20と、絶縁層部としての絶縁層30と、を有する。半導体基板20は、半導体基板第1主面21と、半導体基板第2主面22と、半導体基板側面23と、を有する。絶縁層30は、絶縁層主面31と、絶縁層側面32と、を有する。
素子第1主面11は、外部基板200に対向する面であり、外部基板200の表面に平行な面である。素子第2主面12は、素子第1主面11の反対の面である。素子側面13は、素子第1主面11及び素子第2主面12に直交する面である。素子側面13は、4つ設けられている。
半導体基板20は、シリコンを材料とする基板である。半導体基板第1主面21は、外部基板200の表面に平行な面である。半導体基板第2主面22は、半導体基板第1主面21の反対の面である。半導体基板側面23は、半導体基板第1主面21及び半導体基板第2主面22に直交する面である。半導体基板側面23は、4つ設けられている。
絶縁層30は、半導体基板第1主面21に配置された酸化シリコンである。絶縁層主面31は、外部基板200の表面に対向する面であり、外部基板200の表面に平行な面である。絶縁層側面32は、絶縁層主面31に直交する面である。後述するように、絶縁層30は、複数の絶縁膜によって形成されている。
図1(B)に示されるように、素子第1主面11は、絶縁層主面31によって構成される面である。素子第2主面12は、半導体基板第2主面22によって構成される面である。素子側面13は、半導体基板側面23及び絶縁層側面32によって構成される面である。半導体基板側面23と絶縁層側面32とは、段差無く繋がっている。
信号送受信端子14は、素子第1主面11(絶縁層主面31)に配置された端子である。信号送受信端子14は、複数配置されている。それぞれの信号送受信端子14は、絶縁層30の内部に形成された配線(不図示)を介して、半導体基板20の半導体基板第1主面上に形成された信号処理部等(不図示)に接続されている。
信号送受信コイル15は、素子側面13に設けられたコイルである。より具体的には、信号送受信コイル15は、半導体基板側面23及び絶縁層側面32によって形成される素子側面13に設けられている。信号送受信コイル15は、一列に6個(複数)設けられている。信号送受信コイル15は、絶縁層30の内部に形成された導体と、半導体基板20の内部に形成された導体によって形成されたコイルである。
信号送受信コイル15は、ソレノイドコイル(導線がらせん状に巻かれた筒状のコイル)であり、半導体基板側面23及び絶縁層側面32によって形成される素子側面13に向けて磁界を発生させることが可能である。信号送受信コイル15は、半導体素子10の外部から複数の半導体基板側面23及び複数の絶縁層側面32によって形成される素子側面13に向かう磁界を受けることによって、誘導電流を発生させることが可能である。これらの磁界は、絶縁層側面32に略直交し、素子第1主面11及び素子第2主面12に略平行である。信号送受信コイル15の具体的な形状については、図2を用いて後述する。
なお、「信号送受信コイル15が半導体基板側面23及び絶縁層側面32(又は素子側面13)に設けられている。」とは、半導体基板側面23及び絶縁層側面32(又は素子側面13)付近に存在し、半導体基板側面23及び絶縁層側面32(又は素子側面13)から露出していない状態及び信号送受信コイル15が絶縁層側面32(又は素子側面13)に露出している状態のいずれをも含む概念である。信号送受信コイル15は、絶縁層側面32を介して、信号の送受信に十分な磁界を発生させることが可能であると共に、半導体素子10の外部から絶縁層側面32に向かう磁界を受けることによって、誘導電流を発生させることが可能である程度に、半導体基板側面23及び絶縁層側面32(又は素子側面13)付近に存在していればよい。
外部半導体素子100は、外部半導体素子信号送受信端子110と、外部信号送受信部としての外部半導体素子信号送受信コイル120と、を有する。
外部基板200は、外部基板信号送受信端子210を有する。
半導体素子10は、外部基板200に実装されている。具体的には、各々の信号送受信端子14が、導電性部材14Aを介して、各々の外部基板信号送受信端子210に電気的に接続されることによって、半導体素子10は外部基板200に実装されている。導電性部材14Aは、ハンダ、導電性接着剤等の導電性部材である。そのため、信号送受信端子14と外部基板信号送受信端子210とは、接触して信号の送受信が可能であるといえる。
外部半導体素子100は、半導体素子10と同様に、外部半導体素子信号送受信端子110が、導電性部材(不図示)を介して、外部基板信号送受信端子210に接続されることによって、外部基板200に実装されている。そのため、外部半導体素子信号送受信端子110と外部基板信号送受信端子210とは、接触して信号の送受信が可能であるといえる。
外部半導体素子信号送受信コイル120は、半導体素子10と同様に、外部半導体素子100の側面に設けられている。半導体素子10と外部半導体素子100とは、信号送受信コイル15と外部半導体素子信号送受信コイル120とが対向するように、外部基板200に実装されている。
信号送受信コイル15は、外部半導体素子信号送受信コイル120との間で、素子側面13(半導体基板側面23及び絶縁層側面32)を介して、非接触に信号の送受信が可能である。すなわち、信号送受信コイル15と外部半導体素子信号送受信コイル120とは、両コイル間に生じる誘導結合によって、素子側面13(半導体基板側面23及び絶縁層側面32)を介した非接触な信号の送受信が可能である。
図2に示されるように、信号送受信コイル15は、ソレノイドコイル(導線がらせん状に巻かれた筒状のコイル)である。ソレノイドコイルのらせん軸Rは、素子側面13を貫く方向に延びる軸である。そして、ソレノイドコイルのらせん軸Rは、素子側面13に略直交し、素子第1主面11及び素子第2主面12に略平行である。信号送受信コイル15の巻数は4(1より大きい数)である。なお、図2においては、信号送受信コイル15は、導線がらせん状に巻かれた角筒状のコイルである。しかし、信号送受信コイル15は、導線がらせん状に巻かれた円筒状のコイル、導線がらせん状に巻かれた長円筒状コイル等であってもよい。
信号送受信コイル15は、4対のコイル形成用導体15Bと、3つのコイル形成用導体接続導体15B1と、4対のコイル形成用貫通導体15Cと、4つのコイル形成用ブリッジ導体15Dと、で形成される。4対のコイル形成用導体15Bは、絶縁層内部に形成された導体(例えば、銅、アルミニウム等)である。3つのコイル形成用導体接続導体15B1は、コイル形成用導体15B同士を接続するための導体であり、絶縁層内部に形成された導体(例えば、銅、アルミニウム等)である。3つのコイル形成用導体接続導体15B1は、それぞれ折れ曲がった部分を有している。4対のコイル形成用貫通導体15Cは、半導体基板20及び一部の絶縁層30を貫通する貫通電極(TSV)である。4対のコイル形成用貫通導体15Cにおける導体は、例えば、銅、ポリシリコン、タングステン等である。4つのコイル形成用ブリッジ導体15Dは、半導体基板第2主面22に配置された導体である。4つのコイル形成用ブリッジ導体15Dにおける導体は、アルミニウム、ポリシリコン等である。
信号送受信コイル15のサイズは、7×10μmである。また、6個の信号送受信コイル15は、15μm間隔で配置されている。
上述したように、ソレノイドコイルである信号送受信コイル15のらせん軸Rは、素子側面13を貫く方向の軸あり、ソレノイドコイルのらせん軸Rは、絶縁層側面32に略直交し、素子第1主面11及び素子第2主面12に略平行である。そのため、信号送受信コイル15は、素子側面13に略直交し、素子第1主面11及び素子第2主面12に略平行である磁界を発生させることが可能である。また、信号送受信コイル15は、素子側面13に略直交し、素子第1主面11及び素子第2主面12に略平行である磁界を受けることによって、誘導電流を発生させることが可能である。
次に、図3を参照しながら、半導体素子10における信号送受信コイル15の製造方法について説明する。図3は、本発明の第1実施形態の半導体素子の信号送受信コイルの製造方法を説明するための図である。なお、上述したように、信号送受信コイル15は、巻数4のソレノイドコイルであるが、製造方法の説明の便宜上、図3では、1巻目の部分(例えば、最も素子側面13に近い部分)が図示されている。2巻目及び3巻目の部分の製造方法については、1巻目の部分と同様であり、1巻目の部分と同時に、2巻目〜4巻目の部分も製造される。
図3(A)に示されるように、1対の半導体基板上導体15Aが半導体基板第1主面21に形成された半導体基板20が用意される。
図3(B)に示されるように、半導体基板20の半導体基板第1主面21に絶縁層30が形成される。絶縁層30が形成される過程において、1対のコイル形成用導体15Bが形成される。1対のコイル形成用導体15Bは、公知のダマシン法が使用される。よって、ここでは、詳細な製造方法の説明は省略する。なお、公知のダマシン法によって製造された絶縁層30は、複数の絶縁膜によって形成されるものとなる。1対のコイル形成用導体15Bは、銅によって形成されている。また、絶縁層30と1対のコイル形成用導体15Bとの間には、密着性を高めるためのバリアメタル(Ti、TiN等。不図示。)が配置され得る。なお、図示はされていないが、コイル形成用導体接続導体15B1も併せて形成される。
図3(C)に示されるように、半導体基板20の半導体基板第2主面22から1対のコイル形成用導体15Bが露出するまで、半導体基板20及び一部の絶縁層30がエッチング等によって選択的に除去される。その結果、コイル形成用貫通孔15C1が形成される。
次に、導電材料15C2がコイル形成用貫通孔15C1の内部に形成される。より具体的には、次の通りである。導電材料15C2は、電気メッキ等によってコイル形成用貫通孔15C1及び半導体基板第2主面22の表面に形成される。そして、コイル形成用貫通孔15C1の外部にある導電材料15C2は、CMP(Chemical mechanical polishing)等によって除去される。その結果、図3(D)に示されるように、1対のコイル形成用導体15Bにそれぞれ接続された1対のコイル形成用貫通導体15Cが形成される。なお、導電材料15C2が形成される前に、半導体基板20及び絶縁層30との密着性を高めるためのバリアメタル(Ti、TiN等。不図示。)が配置され得る。
その後、図3(E)に示されるように、1対のコイル形成用貫通導体15Cが接続されるように、半導体基板第2主面22にコイル形成用ブリッジ導体15Dが形成される。コイル形成用ブリッジ導体15Dは、例えば、スパッタ及びエッチングによって形成され得る。コイル形成用ブリッジ導体15Dは、アルミニウム、ポリシリコン等によって形成される。
第1実施形態の半導体素子10の製造方法において、図3(B)に示される工程は、絶縁層を積層する絶縁層積層工程となる。そして、この絶縁層積層工程は、1対のコイル形成用導体15Bを形成する工程を含む工程である。図3(C)に示される工程は、貫通孔形成工程となる。図3(D)に示される工程は、貫通導体形成工程となる。図3(E)に示される工程は、ブリッジ導体形成工程となる。
以上の工程によって、信号送受信コイル15は製造される。1対のコイル形成用導体15Bの製造は、半導体素子の絶縁層の内部に配線を形成する際に利用される公知のダマシン法が利用されている。そのため、半導体素子10の信号配線等(不図示)が形成される際に、1対のコイル形成用導体15Bも同時に形成されることになる。
以上の構成を有する第1実施形態の半導体素子10によれば、以下の効果が奏される。
半導体素子10は、素子第1主面11と、素子第1主面11と反対の面である素子第2主面12と、素子側面13と有し、半導体基板部(半導体基板20)と絶縁層部(絶縁層30)とで構成された半導体素子であって、素子第1主面11に設けられ、半導体素子10の外部にある外部基板200に設けられた外部基板信号送受信端子210との間で、接触して信号の送受信が可能である信号送受信端子14と、素子側面13に設けられ、半導体素子10の外部にある外部半導体素子100に設けられた外部半導体素子信号送受信コイル120との間で、素子側面13を介して、非接触に信号の送信又は受信が可能である信号送受信コイル15と、を備え、信号送受信コイル15は、絶縁層30の内部に形成された導体(コイル形成用導体15B)と、半導体基板20の内部に形成された導体(コイル形成用貫通導体15C)と、を有している。
信号送受信コイル15は、ソレノイドコイルであり、ソレノイドコイルのらせん軸は、素子側面13を貫く方向に延びる軸である。また、信号送受信コイル15は、絶縁層30の内部において、前記半導体基板第1主面から前記絶縁層主面に向けて延びる一対のコイル形成用導体と、前記一対のコイル形成用導体を接続するコイル形成用ブリッジ導体と、を有する。また、半導体素子10において、半導体基板部は、半導体基板第1主面21と、半導体基板第1主面21の反対の面である半導体基板第2主面22と、半導体基板側面23と、を有する半導体基板20であり、絶縁層部は、半導体基板第1主面21に配置されており、半導体基板第1主面21に接する面と反対の面である絶縁層主面31と、絶縁層側面32と、を有する絶縁層30であり、素子第1主面11は絶縁層主面31であり、素子第2主面12は半導体基板第2主面22であり、素子側面13は半導体基板側面23及び絶縁層側面32によって形成される面であり、信号送受信コイル15は、絶縁層30の内部に形成された1対のコイル形成用導体15Bと、半導体基板20を貫通し、1対のコイル形成用導体15Bに接続された1対のコイル形成用貫通導体15Cと、素子第2主面12上に形成され、1対のコイル形成用貫通導体を接続するコイル形成用ブリッジ導体15Dと、を有する。
そのため、半導体素子10は、非接触に信号の送受信を行う際、インターポーザー不要である。よって、半導体素子10は、簡易な構成で非接触に信号の送受信を行うことが可能である。また、信号送受信コイル15は、半導体基板20の内部及び絶縁層30の内部を利用して形成されているため、大型化が可能である。そのため、信号送受信コイル15は、誘導結合により有利な大きさの磁界を発生させることが可能であり、また、誘導結合により有利な大きさの誘導電流を発生させることが可能となる。
また、半導体素子10は、半導体基板第1主面21と、半導体基板第2主面22と、半導体基板側面23と、を有する半導体基板20を用意する工程(図3(A))と、半導体基板第1主面21に絶縁層30を積層する絶縁層積層工程であって、絶縁層30の内部に1対のコイル形成用導体15Bを形成する工程を含む絶縁層積層工程(図3(B)と、半導体基板第2主面22から、1対のコイル形成用導体15Bが露出するように、半導体基板20及び30絶縁層の一部にコイル形成用貫通孔15C1を形成する貫通孔形成工程(図3(C))と、コイル形成用貫通孔15C1に導電材料15C2を配置することによって、1対のコイル形成用貫通導体15Cを形成する貫通導体形成工程(図3(D))と、1対のコイル形成用貫通導体15Cが接続されるように、半導体基板第2主面22にコイル形成用ブリッジ導体15Dを形成するブリッジ導体形成工程(図3(E))を含む製造方法によって製造される。
そのため、簡易な構成で非接触に信号の送受信を行うことが可能な半導体素子10を簡易な方法で製造することが可能である。
[第2実施形態]
次に、第2実施形態について、図4及び図5を参照しながら説明する。図4は、第2実施形態の半導体素子の断面図である。図4は、図1(B)に対応する図である。図5は、第2実施形態の半導体素子の素子側面から見た(B方向から見た)信号送受信コイルの斜視図である。第2実施形態については、主として、第1実施形態と異なる点を中心に説明し、第1実施形態と同様な構成については、説明を省略する。特に説明しない点は、第1実施形態についての説明が適宜適用される。
図4に示されるように、第2実施形態の半導体素子10Aは、半導体基板部としての複数の半導体基板である第1半導体基板20−1、第2半導体基板20−2及び第3半導体基板20−3と、絶縁層部としての複数の絶縁層である第1絶縁層30−1、第2絶縁層30−2及び第3絶縁層30−3と、を有する。第1半導体基板20−1、第2半導体基板20−2及び第3半導体基板20−3と、第1絶縁層30−1、第2絶縁層30−2及び第3絶縁層30−3とは、交互に配置されている。第1半導体基板20−1、第2半導体基板20−2及び第3半導体基板20−3は、それぞれ半導体基板第1主面21と、半導体基板第2主面22と、半導体基板側面23と、を有する。第1絶縁層30−1、第2絶縁層30−2及び第3絶縁層30−3は、それぞれ絶縁層主面31と、絶縁層側面32と、を有する。また、それぞれの絶縁層は、複数の絶縁膜によって形成されている。
素子第1主面11は、第1絶縁層30−1、第2絶縁層30−2及び第3絶縁層30−3のうち、最も素子第1主面11側の1つである第1絶縁層30−1が有する絶縁層主面31によって構成される面である。素子第2主面12は、第1半導体基板20−1、第2半導体基板20−2及び第3半導体基板20−3のうち、最も素子第2主面12側のものである第3半導体基板20−3が有する半導体基板第2主面22によって構成される面である。素子側面13は、複数の半導体基板側面23及び複数の絶縁層側面32によって構成される面である。半導体基板側面23と絶縁層側面32とは、段差無く繋がっている。
信号送受信コイル15は、複数の半導体基板側面23(第1半導体基板20−1、第2半導体基板20−2及び第3半導体基板20−3がそれぞれ有する半導体基板側面)及び複数の絶縁層側面32(第1絶縁層30−1、第2絶縁層30−2及び第3絶縁層30−3がそれぞれ有する絶縁層側面)によって形成される素子側面13に設けられている。信号送受信コイル15は、一列に6個(複数)設けられている。信号送受信コイル15は、絶縁層30の内部に形成された導体と、半導体基板20の内部に形成された導体によって形成されたコイルである。
信号送受信コイル15は、ソレノイドコイル(導線がらせん状に巻かれた筒状のコイル)であり、複数の半導体基板側面23及び複数の絶縁層側面32によって形成される素子側面13に向けて磁界を発生させることが可能である。信号送受信コイル15は、半導体素子10の外部から複数の半導体基板側面23及び複数の絶縁層側面32によって形成される素子側面13に向かう磁界を受けることによって、誘導電流を発生させることが可能である。これらの磁界は、絶縁層側面32に略直交し、素子第1主面11及び素子第2主面12に略平行である。信号送受信コイル15の具体的な形状については、図5を用いて後述する。
信号送受信コイル15は、第1実施形態と同様に、素子側面13に露出していなくてもよいし、していてもよい。信号送受信コイル15と外部半導体素子信号送受信コイル120とは、両コイル間に生じる誘導結合によって、素子側面13を介した非接触な信号の送受信が可能である。
図5に示されるように、信号送受信コイル15は、ソレノイドコイル(導線がらせん状に巻かれた筒状のコイル)である。ソレノイドコイルのらせん軸Rは、素子側面13を貫く方向の軸である。そして、ソレノイドコイルのらせん軸Rは、素子側面13に略直交し、素子第1主面11及び素子第2主面12に略平行である。信号送受信コイル15の巻数は4(1より大きい数)である。
信号送受信コイル15は、絶縁層30の内部における4対のコイル形成用導体15Bと、3つのコイル形成用導体接続導体15B1と、4対のコイル形成用貫通導体15Cと、4つのコイル形成用ブリッジ導体15Dと、で形成される。4対のコイル形成用貫通導体15Cは、複数の半導体基板20のうちの1つであり、最も素子第1主面11側のものである第1半導体基板20−1(少なくとも1つの半導体基板)を貫通する貫通電極(TSV)である。4対のコイル形成用貫通導体15Cにおける導体は、例えば、銅、ポリシリコン、タングステン等である。4対のコイル形成用導体15Bは、第1半導体基板20−1の半導体基板第1主面21側に配置された複数の絶縁層30のうちの1つである第1絶縁層30−1の内部に形成された導体(例えば、銅、アルミニウム等)である。3つのコイル形成用導体接続導体15B1は、コイル形成用導体15B同士を接続するための導体であり、第1絶縁層30−1の内部に形成された導体(例えば、銅、アルミニウム等)である。3つのコイル形成用導体接続導体15B1は、それぞれ折れ曲がった部分を有している。4つのコイル形成用ブリッジ導体15Dは、第1半導体基板20−1の半導体基板第2主面22側に配置された複数の絶縁層30のうちの1つである第2絶縁層30−2の内部に形成された導体(例えば、銅、アルミニウム等)である。
信号送受信コイル15は、素子側面13に略直交し、素子第1主面11及び素子第2主面12に略平行である磁界を発生させることが可能である。また、信号送受信コイル15は、素子側面13に略直交し、素子第1主面11及び素子第2主面12に略平行である磁界を受けることによって、誘導電流を発生させることが可能である。
次に、図6を参照しながら、半導体素子10Aにおける信号送受信コイル15の製造方法について説明する。図6は、本発明の第2実施形態の半導体素子の信号送受信コイルの製造方法を説明するための図である。なお、上述したように、信号送受信コイル15は、巻数4のソレノイドコイルであるが、製造方法の説明の便宜上、図6では、1巻目の部分(例えば、最も素子側面13に近い部分)が図示されている。2巻目及び3巻目の部分の製造方法については、1巻目の部分と同様であり、1巻目の部分と同時に、2巻目〜4巻目の部分も製造される。
図6(A)に示されるように、第1半導体基板20−1、第2半導体基板20−2及び第3半導体基板20−3が用意される。第1半導体基板20−1の半導体基板第1主面には、1対の半導体基板上導体15Aが形成されている。
図6(B)に示されるように、第1半導体基板20−1の半導体基板第1主面21には、第1絶縁層30−1が形成される。第2半導体基板20−2の半導体基板第1主面21には、第2絶縁層30−2が形成される。第3半導体基板20−3の半導体基板第1主面21には、第3絶縁層30−3が形成される。
第1絶縁層30−1が形成される過程において、第1絶縁層30−1の内部に1対のコイル形成用導体15Bが形成される。なお、図示はされていないが、コイル形成用導体接続導体15B1も併せて形成される。第2絶縁層30−2が形成される過程において、コイル形成用ブリッジ導体15Dが形成される。コイル形成用ブリッジ導体15Dは、他の導体に接続されない浮遊導体として形成される。絶縁層30−3には、コイルを構成する導体は形成されない。
図6(C)に示されるように、第1半導体基板20−1の半導体基板第2主面22に第2絶縁層30−2の絶縁層主面31が接合され、第2半導体基板20−2の半導体基板第2主面22に第3絶縁層30−3の絶縁層主面31が接合される。その結果、第1半導体基板20−1、第2半導体基板20−2及び第3半導体基板20−3と、第1絶縁層30−1、第2絶縁層30−2及び第3絶縁層30−3は、交互に配置されることになる。接合の手法は、フュージョンボンディングが使用される。
図6(D)に示されるように、第1絶縁層30−1の絶縁層主面31からコイル形成用ブリッジ導体15Dが露出するまで、第1絶縁層30−1、第1半導体基板20−1及び一部の第2絶縁層30−2がエッチング等によって選択的に除去される。その結果、コイル形成用貫通孔15C1が形成される。コイル形成用貫通孔15C1は、その内部において、1対のコイル形成用導体15Bが露出するように形成される。
その後、導電材料15C2がコイル形成用貫通孔15C1の内部に形成されることにより、コイル形成用貫通導体15Cが形成される。より具体的には、次の通りである。導電材料15C2は、電気メッキ等によってコイル形成用貫通孔15C1及び第1絶縁層30−1の絶縁層主面に形成される。そして、コイル形成用貫通孔15C1の外部にある導電材料15C2は、CMP(Chemical mechanical polishing)等によって除去される。また、コイル形成用貫通孔15C1におけるコイル形成用導体15Bより上の部分の導電材料15C2も除去される。その結果、図6(E)に示されるように、1対のコイル形成用導体15B及びコイル形成用ブリッジ導体15Dに接続されるコイル形成用貫通導体15Cが形成される。
図6(B)に示される工程は、絶縁層を積層する絶縁層積層工程となる。そして、図6(C)に示される工程は、複数の半導体基板と複数の絶縁層とを交互に配置する工程となる。図6(D)に示される工程は、貫通孔形成工程となる。図6(E)は、貫通導体形成工程となる。
以上の構成を有する実施形態の半導体素子10Aによれば、以下の効果が奏される。
半導体素子10Aは、素子第1主面11と、素子第1主面11と反対の面である素子第2主面12と、素子側面13と有し、半導体基板部(第1半導体基板20−1〜第3半導体基板20−3)と絶縁層部(第1絶縁層30−1〜第3絶縁層30−3)とで構成された半導体素子であって、素子第1主面11に設けられ、半導体素子10の外部にある外部基板200に設けられた外部基板信号送受信端子210との間で、接触して信号の送受信が可能である信号送受信端子14と、素子側面13に設けられ、半導体素子10の外部にある外部半導体素子100に設けられた外部半導体素子信号送受信コイル120との間で、素子側面13を介して、非接触に信号の送信又は受信が可能である信号送受信コイル15と、を備え、信号送受信コイル15は、絶縁層30の内部に形成された導体(コイル形成用導体15B、コイル形成用ブリッジ導体15D)と、半導体基板20の内部に形成された導体(コイル形成用貫通導体15C)と、を有している。
信号送受信コイル15は、ソレノイドコイルであり、ソレノイドコイルのらせん軸は、素子側面13を貫く方向に延びる軸である。また、信号送受信コイル15は、絶縁層30の内部において、前記半導体基板第1主面から前記絶縁層主面に向けて延びる一対のコイル形成用導体と、前記一対のコイル形成用導体を接続するコイル形成用ブリッジ導体と、を有する。また、半導体素子10Aにおいて、半導体基板部は、半導体基板第1主面21と、半導体基板第1主面21の反対の面である半導体基板第2主面22と、半導体基板側面23と、を有する複数の半導体基板(第1半導体基板20−1〜第3半導体基板20−3)であり、絶縁層部は、複数の半導体基板(第1半導体基板20−1〜第3半導体基板20−3)の半導体基板第1主面21にそれぞれ配置されており、半導体基板第1主面21と反対の面である絶縁層主面31と、絶縁層側面32と、を有する複数の絶縁層(第1絶縁層30−1〜第3絶縁層30−3)であり、複数の半導体基板(第1半導体基板20−1〜第3半導体基板20−3)と複数の絶縁層(第1絶縁層30−1〜第3絶縁層30−3)とは交互に配置されており、素子第1主面11は複数の絶縁層のうちの最も前記素子第1主面側の1つ(第1絶縁層30−1)が有する絶縁層主面31であり、素子第2主面12は、複数の半導体基板のうちの最も素子第2主面12側の1つ(第3半導体基板20−3)が有する半導体基板第2主面22であり、素子側面13は複数の半導体基板の半導体基板側面23及び複数の絶縁層の絶縁層側面32によって形成される面である。信号送受信コイル15は、複数の絶縁層のうちの1つである第1主面側絶縁層(第1絶縁層30−1)の内部に形成された1対のコイル形成用導体15Bと、複数の絶縁層のうちの1つであって、第1主面側絶縁層(第1絶縁層30−1)よりも素子第2主面12側に配置された第2主面側絶縁層(第2絶縁層30−2)の内部に形成されたコイル形成用ブリッジ導体15Dと、1対のコイル形成用導体15Bとコイル形成用ブリッジ導体15Dとを接続する1対のコイル形成用貫通導体15Cと、を有する。
そのため、半導体素子10Aは、非接触に信号の送受信を行う際、インターポーザー不要である。よって、半導体素子10は、簡易な構成で非接触に信号の送受信を行うことが可能である。また、信号送受信コイル15は、半導体基板20の内部及び絶縁層30の内部を利用して形成されているため、大型化が可能である。そのため、信号送受信コイル15は、誘導結合により有利な大きさの磁界を発生させることが可能であり、また、誘導結合により有利な大きさの誘導電流を発生させることが可能となる。
また、半導体素子10Aは、複数の半導体基板(第1半導体基板20−1〜第3半導体基板20−3)のそれぞれに絶縁層(第1絶縁層30−1〜第3絶縁層30−3)を積層することによって、絶縁層が形成された前記複数の半導体基板を形成する絶縁層積層工程であって、第1主面側絶縁層(第1絶縁層30−1)の内部に1対のコイル形成用導体15Bを形成する絶縁層積層工程(図3(B))と、絶縁層が積層された複数の半導体基板を接合することによって、複数の半導体基板と複数の絶縁層とを交互に配置する工程(図6(C))と、素子第1主面11からコイル形成用貫通孔15C1を形成する貫通孔形成工程であって、コイル形成用ブリッジ導体15D及び1対のコイル形成用導体15Bが露出するように、第1主面側絶縁層(第1絶縁層30−1)及び少なくとも1つの半導体基板(第1半導体基板20−1)を貫通し、且つ第2主面側絶縁層(第2絶縁層30−2)の一部を貫通するコイル形成用貫通孔15C1を形成する貫通孔形成工程(図6(D))と、コイル形成用貫通孔15C1に導電材料15C2を配置することによって、コイル形成用ブリッジ導体15D及び1対のコイル形成用導体15Bに接続される1対のコイル形成用貫通導体15Cを形成する貫通導体形成工程(図6(E))を含む製造方法によって製造される。
そのため、簡易な構成で非接触に信号の送受信を行うことが可能な半導体素子10Aを簡易な方法で製造することが可能である。
以上、本発明の第1実施形態及び第2実施形態について説明した。しかし、本発明は、これらの実施形態に限定されることはなく、特許請求の範囲に記載されて技術的範囲において、種々に変形可能である。
第1実施形態及び第2実施形態において、非接触な信号の送受信は、コイル間の誘導結合が利用されていたが、これに限定されない。非接触な信号の送受信は、コイル間の磁気共鳴が利用されていてもよい。
また、信号送受信コイル15は、巻数4のソレノイドコイルであったが、これに限定されない。巻数1のリング状のコイルであってもよい。また、ソレノイドコイルの巻き方は、Z巻き及びS巻き(又は、右巻き及び左巻き)のいずれであってもよい。
また、第1実施形態及び第2実施形態において、信号送受信コイル15は、素子側面13から露出していなかったが、その一部が露出していてもよい。上述したように、信号送受信コイル15が素子側面13を介して、非接触に信号の送受信を行えるのであれば、素子側面13から露出していなくても、その一部が露出していても、素子側面13に設けられているといえる。
また、第1実施形態及び第2実施形態において、信号送受信コイル15は、1列に設けられていたが、2列以上に設けられていてもよい。また、図1(A)では、信号送受信コイル15は、1つの素子側面13に設けられていたが、2つ以上の素子側面13に設けられていてもよい。
また、信号送受信コイル15のサイズは、7×10μmに限定されず、適宜調整され得る。また、信号送受信コイル15の間隔は、15μmに限定されず、適宜調整され得る。
また、第1実施形態及び第2実施形態において、コイル形成用導体15Bを形成する際に、ダマシン法が利用されていたが、これに限定されない。例えば、スパッタ及びエッチングによって配線を形成する工程が使用されてもよい。また、コイル形成用導体15Bは、銅であったが、スパッタ及びエッチングによって配線を形成する工程で製造される場合は、アルミニウム等であってもよい。
また、第1実施形態においては、半導体基板部は1つの半導体基板20であり、絶縁層部は1つの絶縁層30であったが、これに限定されない。第2実施形態と同様に、半導体基板部は2つ以上の半導体基板20であり、絶縁層部は2つ以上の絶縁層30であってもよい。
この場合、コイル形成用ブリッジ導体15Dは、第3半導体基板20−3(複数の半導体基板のうちの最も素子第2主面12側の半導体基板)の半導体基板第2主面22に設けられることになる。第2実施形態と異なり、コイル形成用ブリッジ導体15Dは、第2絶縁層30−2の内部には設けられない。そして、コイル形成用貫通導体15Cは、第1絶縁層30−1(複数の絶縁層のうちの1つの絶縁層)に設けられた1対のコイル形成用導体15Bとコイル形成用ブリッジ導体15Dとを接続することになる。
このような半導体素子は、複数の半導体基板(第1半導体基板20−1〜第3半導体基板20−3)のそれぞれに絶縁層(第1絶縁層30−1〜第3絶縁層30−3)を積層することによって、絶縁層が形成された前記複数の半導体基板を形成する絶縁層積層工程であって、第1主面側絶縁層(第1絶縁層30−1)の内部に1対のコイル形成用導体15Bを形成する工程を含む絶縁層積層工程と、絶縁層が積層された複数の半導体基板を接合することによって、複数の半導体基板と複数の絶縁層とを交互に配置する工程と、素子第2主面12からコイル形成用貫通孔15C1を形成する貫通孔形成工程であって、1対のコイル形成用導体15Bが露出するようにコイル形成用貫通孔15C1を形成する貫通孔形成工程と、コイル形成用貫通孔15C1に導電材料15C2を配置することによって、1対のコイル形成用貫通導体15Cを形成する貫通導体形成工程と、1対のコイル形成用貫通導体15Cを接続するコイル形成用ブリッジ導体15Dを半導体基板第2主面22に形成する工程とを含む製造方法によって製造される。
また、第2実施形態においては、半導体基板部の半導体基板及び絶縁層部の絶縁層は、それぞれ3つずつ設けられていたが、これに限定されない。2つずつであってもよいし、4つ以上ずつ設けられていてもよい。
また、第2実施形態においては、コイル形成用貫通導体15Cは、第1半導体基板20−1に設けられていたが、これに限定されない。コイル形成用貫通導体15Cは、第2半導体基板20−2に設けられていてもよい。また、コイル形成用貫通導体15Cは、1つの半導体基板(第1半導体基板20−1)のみに設けられていたが、これに限定されない。2つ以上の半導体基板を貫くように設けられていてもよい。すなわち、コイル形成用貫通導体15Cは、少なくとも1つの半導体基板に設けられていればよい。
また、第2実施形態において、接合の手法は、フュージョンボンディングが使用されていたが、これに限定されない。例えば、接合の手法は、接着剤を使用した手法であってもよいし、表面活性化常温接合の手法であってもよい。
また、第1実施形態及び第2実施形態において、半導体基板20は、シリコンを材料とする基板であったが、これに限定されない。シリコン以外の半導体材料(例えば、GaAs等の化合物半導体)で形成されていてもよい。
また、第1実施形態及び第2実施形態において、絶縁層30は、酸化シリコンであったが、これに限定されない。酸化シリコン以外の絶縁材料(例えば、窒化シリコン等)であってもよく、また2種類以上の絶縁材料が積層されたものであってもよい。
また、半導体素子10及び外部半導体素子100は、特定の信号処理機能を有する半導体素子に限定されることはなく、ロジックIC、CPU、メモリ、DSP、FPGA等の信号処理機能を有する半導体素子であり得る。外部半導体素子100は、半導体素子10と異なる信号処理機能を有するものであってもよいし、同じ信号処理機能を有するものであってもよい。また、半導体素子10は、2つ以上の外部半導体素子100との間で、非接触に信号の送受信可能なものであってもよい。
1 半導体装置
10、10A 半導体素子
11 素子第1主面
12 素子第2主面
13 素子側面
14 信号送受信端子
14A 導電性部材
15 信号送受信コイル(信号送受信部)
15A 半導体基板上導体
15B 1対のコイル形成用導体
15B1 コイル形成用導体接続導体
15C コイル形成用貫通導体
15C1 コイル形成用貫通孔
15C2 導電材料
15D コイル形成用ブリッジ導体
20 半導体基板(半導体基板部)
20−1 第1半導体基板(半導体基板部)
20−2 第2半導体基板(半導体基板部)
20−3 第3半導体基板(半導体基板部)
21 半導体基板第1主面
22 半導体基板第2主面
23 半導体基板側面
30 絶縁層(絶縁層部)
30−1 第1絶縁層(絶縁層部、第1主面側絶縁層)
30−2 第2絶縁層(絶縁層部、第2主面側絶縁層)
30−3 第3絶縁層(絶縁層部)
31 絶縁層主面
32 絶縁層側面
100 外部半導体素子
110 外部半導体素子信号送受信端子
120 外部半導体素子信号送受信コイル(外部半導体素子信号送受信部)
200 外部基板
210 外部基板信号送受信端子
R らせん軸

Claims (5)

  1. 素子第1主面と、前記素子第1主面と反対の面である素子第2主面と、素子側面と有し、半導体基板部と絶縁層部とで構成された半導体素子であって、
    前記素子第1主面に設けられ、前記半導体素子の外部にある外部基板に設けられた外部基板信号送受信端子との間で、接触して信号の送受信が可能である信号送受信端子と、
    前記素子側面に設けられ、前記半導体素子の外部にある外部半導体素子に設けられた外部半導体素子信号送受信部との間で、前記素子側面を介して、非接触に信号の送受信が可能である信号送受信コイルと、を備え、
    前記信号送受信コイルは、前記絶縁層部の内部に形成された導体と、前記半導体基板部の内部に形成された導体と、
    を有し、
    前記半導体基板部は、半導体基板第1主面と、前記半導体基板第1主面の反対の面である半導体基板第2主面と、半導体基板側面と、を有する複数の半導体基板であり、
    前記絶縁層部は、前記複数の半導体基板の半導体基板第1主面にそれぞれ配置されており、前記半導体基板第1主面と反対の面である絶縁層主面と、絶縁層側面と、を有する複数の絶縁層であり、
    前記複数の半導体基板と前記複数の絶縁層とは交互に配置されており、
    前記素子第1主面は前記複数の絶縁層のうちの最も前記素子第1主面側の1つが有する前記絶縁層主面であり、前記素子第2主面は、前記複数の半導体基板のうちの最も前記素子第2主面側の1つが有する前記半導体基板第2主面であり、前記素子側面は前記複数の半導体基板の前記半導体基板側面及び前記複数の絶縁層の前記絶縁層側面によって形成される面であり、
    前記信号送受信コイルは、前記複数の絶縁層のうちの1つである第1主面側絶縁層の内部に形成された1対のコイル形成用導体と、前記複数の絶縁層のうちの1つであって、前記第1主面側絶縁層よりも前記素子第2主面側に配置された第2主面側絶縁層の内部に形成されたコイル形成用ブリッジ導体と、前記1対のコイル形成用導体と前記コイル形成用ブリッジ導体とを接続する1対のコイル形成用貫通導体と、を有する半導体素子。
  2. 素子第1主面と、前記素子第1主面と反対の面である素子第2主面と、素子側面と有し、半導体基板部と絶縁層部とで構成された半導体素子であって、
    前記素子第1主面に設けられ、前記半導体素子の外部にある外部基板に設けられた外部基板信号送受信端子との間で、接触して信号の送受信が可能である信号送受信端子と、
    前記素子側面に設けられ、前記半導体素子の外部にある外部半導体素子に設けられた外部半導体素子信号送受信部との間で、前記素子側面を介して、非接触に信号の送受信が可能である信号送受信コイルと、を備え、
    前記信号送受信コイルは、前記絶縁層部の内部に形成された導体と、前記半導体基板部の内部に形成された導体と、
    を有し、
    前記半導体基板部は、半導体基板第1主面と、前記半導体基板第1主面の反対の面である半導体基板第2主面と、半導体基板側面と、を有する複数の半導体基板であり、
    前記絶縁層部は、前記複数の半導体基板の半導体基板第1主面にそれぞれ配置されており、前記半導体基板第1主面と反対の面である絶縁層主面と、絶縁層側面と、を有する複数の絶縁層であり、
    前記複数の半導体基板と前記複数の絶縁層とは交互に配置されており、
    前記素子第1主面は前記複数の絶縁層のうちの最も前記素子第1主面側の1つが有する前記絶縁層主面であり、前記素子第2主面は、前記複数の半導体基板のうちの最も前記素子第2主面側の1つが有する前記半導体基板第2主面であり、前記素子側面は前記複数の半導体基板の前記半導体基板側面及び前記複数の絶縁層の前記絶縁層側面によって形成される面であり、
    前記信号送受信コイルは、前記複数の絶縁層のうちの1つの絶縁層の内部に形成された1対のコイル形成用導体と、前記素子第2主面に配置されたコイル形成用ブリッジ導体と、前記1対のコイル形成用導体と前記コイル形成用ブリッジ導体とを接続する1対のコイル形成用貫通導体と、を有する半導体素子。
  3. 前記信号送受信コイルは、ソレノイドコイルであり、前記ソレノイドコイルのらせん軸は、前記素子側面を貫く方向に延びる軸である請求項1又は2に記載の半導体素子。
  4. 請求項1に記載の半導体素子の製造方法であって、
    複数の前記半導体基板のそれぞれに絶縁層を積層することによって、絶縁層が形成された前記複数の半導体基板を形成する絶縁層積層工程であって、前記第1主面側絶縁層の内部に前記1対のコイル形成用導体を形成する工程と、前記第2主面側絶縁層の内部に他の導電体と接続されない前記コイル形成用ブリッジ導体を形成する工程と、を含む絶縁層積層工程と、
    絶縁層が積層された前記複数の半導体基板を接合することによって、前記複数の半導体基板と前記複数の絶縁層とを交互に配置する工程と、
    前記素子第1主面から貫通孔を形成する貫通孔形成工程であって、前記コイル形成用ブリッジ導体及び前記1対のコイル形成用導体が露出するように貫通孔を形成する貫通孔形成工程と、
    前記貫通孔に導電材料を配置することによって、前記コイル形成用ブリッジ導体及び前記1対のコイル形成用導体に接続される前記1対のコイル形成用貫通導体を形成する貫通導体形成工程と、を備えた請求項に記載の半導体素子の製造方法。
  5. 請求項2に記載の半導体素子の製造方法であって、
    複数の前記半導体基板のそれぞれに絶縁層を積層することによって、絶縁層が形成された前記複数の半導体基板を形成する絶縁層積層工程であって、前記1つの絶縁層の内部に前記コイル形成用導体を形成する工程を含む絶縁層積層工程と、
    絶縁層が積層された前記複数の半導体基板を接合することによって、前記複数の半導体基板と前記複数の絶縁層とを交互に配置する工程と、
    前記素子第2主面から貫通孔を形成する貫通孔形成工程であって、前記1対のコイル形成用導体が露出するように貫通孔を形成する貫通孔形成工程と、
    前記貫通孔に導電材料を配置することによって、前記1対のコイル形成用貫通導体を形成する貫通導体形成工程と、
    前記1対のコイル形成用貫通導体を接続する前記コイル形成用ブリッジ導体を前記半導体基板第2主面に形成する工程と、を備えた請求項に記載の半導体素子の製造方法。
JP2017528265A 2015-07-16 2015-07-16 半導体素子 Active JP6438137B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/070449 WO2017010010A1 (ja) 2015-07-16 2015-07-16 半導体素子

Publications (2)

Publication Number Publication Date
JPWO2017010010A1 JPWO2017010010A1 (ja) 2018-03-01
JP6438137B2 true JP6438137B2 (ja) 2018-12-12

Family

ID=57757166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017528265A Active JP6438137B2 (ja) 2015-07-16 2015-07-16 半導体素子

Country Status (4)

Country Link
US (1) US10269734B2 (ja)
JP (1) JP6438137B2 (ja)
CN (1) CN107924869B (ja)
WO (1) WO2017010010A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483343B2 (en) * 2017-06-16 2019-11-19 Huawei Technologies Co., Ltd. Inductors for chip to chip near field communication
US11764150B2 (en) * 2019-07-03 2023-09-19 Intel Corporation Inductors for package substrates
US11854967B2 (en) * 2019-08-29 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377360A (ja) 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
US6187647B1 (en) * 1999-10-12 2001-02-13 Lucent Technologies Inc. Method of manufacturing lateral high-Q inductor for semiconductor devices
JP3798715B2 (ja) * 2002-03-18 2006-07-19 日立マクセル株式会社 半導体回路装置及びその製造方法
JP2005051021A (ja) * 2003-07-28 2005-02-24 Sharp Corp 磁気結合素子、及びそれを用いた電子機器
JP2006066769A (ja) * 2004-08-30 2006-03-09 Tokyo Institute Of Technology インダクタ及びその製造方法
JP4591100B2 (ja) * 2005-02-03 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
JP4872341B2 (ja) * 2005-12-27 2012-02-08 株式会社村田製作所 集積化インダクタおよびその製造方法
US20070183184A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
WO2009113372A1 (ja) * 2008-03-13 2009-09-17 日本電気株式会社 半導体装置
JP2010041499A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 信号カプラ
JP5536656B2 (ja) * 2008-09-18 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2010109075A (ja) * 2008-10-29 2010-05-13 Fujikura Ltd 半導体パッケージ
JP5496541B2 (ja) 2009-04-20 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5341717B2 (ja) * 2009-11-10 2013-11-13 ルネサスエレクトロニクス株式会社 半導体パッケージ及びシステム
JP5675504B2 (ja) 2010-08-06 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び半導体装置の製造方法
WO2014045518A1 (ja) * 2012-09-18 2014-03-27 パナソニック株式会社 アンテナ、送信装置、受信装置、三次元集積回路、及び非接触通信システム
EP3279938B1 (en) * 2015-03-30 2020-03-11 Pezy Computing K.K. Semiconductor device
JP6570954B2 (ja) * 2015-09-30 2019-09-04 学校法人慶應義塾 半導体チップ及びマルチチップモジュール

Also Published As

Publication number Publication date
US10269734B2 (en) 2019-04-23
WO2017010010A1 (ja) 2017-01-19
CN107924869B (zh) 2022-01-25
JPWO2017010010A1 (ja) 2018-03-01
CN107924869A (zh) 2018-04-17
US20180204811A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
JP5658429B2 (ja) 回路装置
US6927662B2 (en) Integrated transformer configuration
JP6015567B2 (ja) 貫通型コンデンサ
WO2009139372A1 (ja) インダクタ素子、集積回路装置、及び、三次元実装回路装置
TW201131592A (en) Inductors and methods for integrated circuits
JP6438137B2 (ja) 半導体素子
WO2018180137A1 (ja) 電流検出用抵抗器
JP2009246006A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装構造
TW201322841A (zh) 多層微型線圈組成
CN111128974A (zh) 晶圆堆叠方法与晶圆堆叠结构
WO2017010009A1 (ja) 半導体素子
JP2021150579A (ja) アイソレータ
JPWO2015076121A1 (ja) 多層配線基板およびこれを備えるプローブカード
JP2012182740A (ja) アイソレータ用回路基板、アイソレータおよびそれらの製造方法
JP6030107B2 (ja) 回路装置
JP6764252B2 (ja) 電子部品およびその製造方法
US20160079216A1 (en) Semiconductor device, and method for manufacturing semiconductor device
JP2021150830A (ja) アイソレータ
KR101326678B1 (ko) 온-칩 트랜스포머 밸룬 및 상기 온-칩 트랜스포머 밸룬에 사용되는 권선부재 제조방법
TW201937517A (zh) 無線裝置
JP7364545B2 (ja) アイソレータ
US20240038696A1 (en) Apparatus Including a Capacitor and a Coil, and a System Having Such an Apparatus
JP2018098701A (ja) 平衡不平衡変換器
JP2023141929A (ja) アイソレータ
JP2010093359A (ja) コイルアンテナ及び通信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181115

R150 Certificate of patent or registration of utility model

Ref document number: 6438137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250