JP6438137B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP6438137B2
JP6438137B2 JP2017528265A JP2017528265A JP6438137B2 JP 6438137 B2 JP6438137 B2 JP 6438137B2 JP 2017528265 A JP2017528265 A JP 2017528265A JP 2017528265 A JP2017528265 A JP 2017528265A JP 6438137 B2 JP6438137 B2 JP 6438137B2
Authority
JP
Japan
Prior art keywords
main surface
coil
forming
insulating layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017528265A
Other languages
English (en)
Other versions
JPWO2017010010A1 (ja
Inventor
元章 齋藤
元章 齋藤
隆郎 安達
隆郎 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultramemory Inc
Original Assignee
Ultramemory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultramemory Inc filed Critical Ultramemory Inc
Publication of JPWO2017010010A1 publication Critical patent/JPWO2017010010A1/ja
Application granted granted Critical
Publication of JP6438137B2 publication Critical patent/JP6438137B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Near-Field Transmission Systems (AREA)

Description

本発明は、非接触に信号の送受信が可能な半導体素子に関する。
従来、コイル３０２を有する半導体素子１０と、コイル３２２を有する半導体素子２０と、コイル３０４，３２４を有するシリコンインターポーザー６０と、を備えた半導体装置が知られている（特許文献１参照。）。この特許文献１の半導体装置においては、コイル３０２とコイル３０４との間で非接触に信号の送受信が行われ、コイル３２２とコイル３２４との間で非接触に信号の送受信が行われる。そのため、半導体素子１０と、半導体素子２０とは、シリコンインターポーザー６０を介して、非接触に信号の送受信が可能である。
特開２０１０−２５１６６３号公報
ところで、半導体装置は、簡易な構成であることが望ましい。そのため、２つの半導体素子間における非接触な信号の送受信は、２つの半導体素子間で直接行われることが望ましい。しかし、特許文献１の半導体装置においては、半導体素子１０と半導体素子２０との間で非接触に信号の送受信が行われる際、シリコンインターポーザー６０が必要となる。そのため、特許文献１の半導体装置は、簡易な構成とはいえない。
本発明は、簡易な構成で非接触に信号の送受信を行うことが可能な半導体素子及びその製造方法を提供することを目的とする。
（１）素子第１主面と、前記素子第１主面と反対の面である素子第２主面と、素子側面と有し、半導体基板部と絶縁層部とで構成された半導体素子であって、前記素子第１主面に設けられ、前記半導体素子の外部にある外部基板に設けられた外部基板信号送受信端子との間で、接触して信号の送受信が可能である信号送受信端子と、前記素子側面に設けられ、前記半導体素子の外部にある外部半導体素子に設けられた外部半導体素子信号送受信部との間で、前記素子側面を介して、非接触に信号の送受信が可能である信号送受信コイルと、を備え、前記信号送受信コイルは、前記絶縁層部の内部に形成された導体と、前記半導体基板部の内部に形成された導体と、を有する半導体素子。
（２）前記信号送受信コイルは、ソレノイドコイルであり、前記ソレノイドコイルのらせん軸は、前記素子側面を貫く方向に延びる軸である
（３）前記半導体基板部は、半導体基板第１主面と、前記半導体基板第１主面の反対の面である半導体基板第２主面と、半導体基板側面と、を有する半導体基板であり、前記絶縁層部は、前記半導体基板第１主面に配置されており、前記半導体基板第１主面に接する面と反対の面である絶縁層主面と、絶縁層側面と、を有する絶縁層であり、前記素子第１主面は前記絶縁層主面であり、前記素子第２主面は前記半導体基板第２主面であり、前記素子側面は前記半導体基板側面及び前記絶縁層側面によって形成される面であり、前記信号送受信コイルは、前記絶縁層の内部に形成された１対のコイル形成用導体と、前記半導体基板を貫通し、前記１対のコイル形成用導体に接続された１対のコイル形成用貫通導体と、前記素子第２主面上に形成され、前記１対のコイル形成用貫通導体を接続するコイル形成用ブリッジ導体と、を有していてよい。
（４）前記半導体基板部は、半導体基板第１主面と、前記半導体基板第１主面の反対の面である半導体基板第２主面と、半導体基板側面と、を有する複数の半導体基板であり、前記絶縁層部は、前記複数の半導体基板の半導体基板第１主面にそれぞれ配置されており、前記半導体基板第１主面と反対の面である絶縁層主面と、絶縁層側面と、を有する複数の絶縁層であり、前記複数の半導体基板と前記複数の絶縁層とは交互に配置されており、前記素子第１主面は前記複数の絶縁層のうちの最も前記素子第１主面側の１つが有する前記絶縁層主面であり、前記素子第２主面は、前記複数の半導体基板のうちの最も前記素子第２主面側の１つが有する前記半導体基板第２主面であり、前記素子側面は前記複数の半導体基板の前記半導体基板側面及び前記複数の絶縁層の前記絶縁層側面によって形成される面であり、前記信号送受信コイルは、前記複数の絶縁層のうちの１つである第１主面側絶縁層の内部に形成された１対のコイル形成用導体と、前記複数の絶縁層のうちの１つであって、前記第１主面側絶縁層よりも前記素子第２主面側に配置された第２主面側絶縁層の内部に形成されたコイル形成用ブリッジ導体と、前記１対のコイル形成用導体と前記コイル形成用ブリッジ導体とを接続する１対のコイル形成用貫通導体と、を有していてよい。
（５）前記半導体基板部は、半導体基板第１主面と、前記半導体基板第１主面の反対の面である半導体基板第２主面と、半導体基板側面と、を有する複数の半導体基板であり、前記絶縁層部は、前記複数の半導体基板の半導体基板第１主面にそれぞれ配置されており、前記半導体基板第１主面と反対の面である絶縁層主面と、絶縁層側面と、を有する複数の絶縁層であり、前記複数の半導体基板と前記複数の絶縁層とは交互に配置されており、前記素子第１主面は前記複数の絶縁層のうちの最も前記素子第１主面側の１つが有する前記絶縁層主面であり、前記素子第２主面は、前記複数の半導体基板のうちの最も前記素子第２主面側の１つが有する前記半導体基板第２主面であり、前記素子側面は前記複数の半導体基板の前記半導体基板側面及び前記複数の絶縁層の前記絶縁層側面によって形成される面であり、前記信号送受信コイルは、前記複数の絶縁層のうちの１つの絶縁層の内部に形成された１対のコイル形成用導体と、前記素子第２主面に配置されたコイル形成用ブリッジ導体と、前記１対のコイル形成用導体と前記コイル形成用ブリッジ導体とを接続する１対のコイル形成用貫通導体と、を有していてよい。
（６）本発明は、（３）に記載の半導体素子の製造方法であって、前記半導体基板第１主面と、前記半導体基板第２主面と、前記半導体基板側面と、を有する前記半導体基板を用意する工程と、前記半導体基板第１主面に前記絶縁層を積層する絶縁層積層工程であって、前記絶縁層の内部に前記１対のコイル形成用導体を形成する工程を含む絶縁層積層工程と、前記半導体基板第２主面から、前記１対のコイル形成用導体が露出するように、前記半導体基板及び前記絶縁層の一部に貫通孔を形成する貫通孔形成工程と、前記貫通孔に導電材料を配置することによって、前記１対のコイル形成用貫通導体を形成する貫通導体形成工程と、前記１対のコイル形成用貫通導体が接続されるように、前記半導体基板第２主面に前記コイル形成用ブリッジ導体を形成するブリッジ導体形成工程と、を備えた半導体素子の製造方法に関する。
（７）本発明は、（４）に記載の半導体素子の製造方法であって、複数の前記半導体基板のそれぞれに絶縁層を積層することによって、絶縁層が形成された前記複数の半導体基板を形成する絶縁層積層工程であって、前記第１主面側絶縁層の内部に前記コイル形成用導体を形成する工程と、前記第２主面側絶縁層の内部に他の導電体と接続されない前記コイル形成用ブリッジ導体を形成する工程と、を含む絶縁層積層工程と、絶縁層が積層された前記複数の半導体基板を接合することによって、前記複数の半導体基板と前記複数の絶縁層とを交互に配置する工程と、前記素子第１主面から貫通孔を形成する貫通孔形成工程であって、前記コイル形成用ブリッジ導体及び前記１対のコイル形成用導体が露出するように貫通孔を形成する貫通孔形成工程と、前記貫通孔に導電材料を配置することによって、前記１対のコイル形成用貫通導体及び前記コイル形成用導体を形成し、且つ前記１対のコイル形成用貫通導体を前記コイル形成用ブリッジ導体によって接続する貫通導体形成工程と、を備えた半導体素子の製造方法に関する。
（８）本発明は、（５）に記載の半導体素子の製造方法であって、複数の前記半導体基板のそれぞれに絶縁層を積層することによって、絶縁層が形成された前記複数の半導体基板を形成する絶縁層積層工程であって、前記１つの絶縁層の内部に前記コイル形成用導体を形成する工程を含む絶縁層積層工程と、絶縁層が積層された前記複数の半導体基板を接合することによって、前記複数の半導体基板と前記複数の絶縁層とを交互に配置する工程と、前記素子第２主面から貫通孔を形成する貫通孔形成工程であって、前記１対のコイル形成用導体が露出するように貫通孔を形成する貫通孔形成工程と、前記貫通孔に導電材料を配置することによって、前記１対のコイル形成用貫通導体を形成する貫通導体形成工程と、前記１対のコイル形成用貫通導体を接続する前記コイル形成用ブリッジ導体を前記半導体基板第２主面に形成する工程と、を備えた半導体素子の製造方法に関する。
本発明によれば、簡易な構成で非接触に信号の送受信を行うことが可能な半導体素子及びその製造方法を提供することができる。
（Ａ）〜（Ｂ）は、本発明の第１実施形態の半導体素子を説明するための図であり、（Ａ）は斜視図、（Ｂ）は半導体素子のＡ−Ａ断面図である。 は、素子側面から見た（Ｂ方向から見た）信号送受信コイルの斜視図である。 （Ａ）〜（Ｅ）は、本発明の第１実施形態の半導体素子の信号送受信コイルの製造方法を説明するための図である。 は、第２実施形態の半導体素子の断面図である。 は、第２実施形態の半導体素子の素子側面から見た（Ｂ方向から見た）信号送受信コイルの斜視図である。 （Ａ）〜（Ｅ）は、本発明の第２実施形態の半導体素子の信号送受信コイルの製造方法を説明するための図である。
［第１実施形態］
以下、本発明の実施形態について、図面を参照しながら説明する。図１は、本発明の第１実施形態の半導体素子を説明するための図であり、（Ａ）は斜視図、（Ｂ）は半導体素子のＡ−Ａ断面図である。図２は、素子側面から見た（Ｂ方向から見た）信号送受信コイルの斜視図である。
以下の説明において、「非接触に信号を送受信する」とは、信号を送受信する一方の送受信部と、信号を送受信する他方の送受信部とが、互いに接触せず、且つ導電性部材（半田、導電性接着剤、ワイヤ等のいずれか１つ以上）を介さずに信号を送受信することを意味する。また、「接触して信号を送受信する」とは、信号を送受信する一方の送受信部と、信号を送受信する他方の送受信部とが、互いに接触して信号を送受信するか、又は導電性部材（半田、導電性接着剤、ワイヤ等のいずれか１つ以上）を介して信号を送受信することを意味する。また、送受信とは、送信及び受信を行うこと、送信のみを行うこと、及び受信のみを行うことを含む概念である。そのため、送受信部及び送受信端子は、送信及び受信を行うもののみならず、送信のみを行うもの、及び受信のみを行うものを含む。
図１に示されるように、半導体装置１は、半導体素子１０と、外部半導体素子１００と、外部基板２００と、を備える。半導体装置１は、電気機器等の内部に設けられる回路基板（不図示）に実装されることによって、電子機器等において、所定の機能を発揮する。
半導体素子１０は、第１実施形態の半導体素子である。半導体素子１０は、直方体の形状を有する素子である。半導体素子１０は、素子第１主面１１と、素子第２主面１２と、素子側面１３と、信号送受信端子１４と、信号送受信部としての信号送受信コイル１５と、を備える。
半導体素子１０は、半導体基板部としての半導体基板２０と、絶縁層部としての絶縁層３０と、を有する。半導体基板２０は、半導体基板第１主面２１と、半導体基板第２主面２２と、半導体基板側面２３と、を有する。絶縁層３０は、絶縁層主面３１と、絶縁層側面３２と、を有する。
素子第１主面１１は、外部基板２００に対向する面であり、外部基板２００の表面に平行な面である。素子第２主面１２は、素子第１主面１１の反対の面である。素子側面１３は、素子第１主面１１及び素子第２主面１２に直交する面である。素子側面１３は、４つ設けられている。
半導体基板２０は、シリコンを材料とする基板である。半導体基板第１主面２１は、外部基板２００の表面に平行な面である。半導体基板第２主面２２は、半導体基板第１主面２１の反対の面である。半導体基板側面２３は、半導体基板第１主面２１及び半導体基板第２主面２２に直交する面である。半導体基板側面２３は、４つ設けられている。
絶縁層３０は、半導体基板第１主面２１に配置された酸化シリコンである。絶縁層主面３１は、外部基板２００の表面に対向する面であり、外部基板２００の表面に平行な面である。絶縁層側面３２は、絶縁層主面３１に直交する面である。後述するように、絶縁層３０は、複数の絶縁膜によって形成されている。
図１（Ｂ）に示されるように、素子第１主面１１は、絶縁層主面３１によって構成される面である。素子第２主面１２は、半導体基板第２主面２２によって構成される面である。素子側面１３は、半導体基板側面２３及び絶縁層側面３２によって構成される面である。半導体基板側面２３と絶縁層側面３２とは、段差無く繋がっている。
信号送受信端子１４は、素子第１主面１１（絶縁層主面３１）に配置された端子である。信号送受信端子１４は、複数配置されている。それぞれの信号送受信端子１４は、絶縁層３０の内部に形成された配線（不図示）を介して、半導体基板２０の半導体基板第１主面上に形成された信号処理部等（不図示）に接続されている。
信号送受信コイル１５は、素子側面１３に設けられたコイルである。より具体的には、信号送受信コイル１５は、半導体基板側面２３及び絶縁層側面３２によって形成される素子側面１３に設けられている。信号送受信コイル１５は、一列に６個（複数）設けられている。信号送受信コイル１５は、絶縁層３０の内部に形成された導体と、半導体基板２０の内部に形成された導体によって形成されたコイルである。
信号送受信コイル１５は、ソレノイドコイル（導線がらせん状に巻かれた筒状のコイル）であり、半導体基板側面２３及び絶縁層側面３２によって形成される素子側面１３に向けて磁界を発生させることが可能である。信号送受信コイル１５は、半導体素子１０の外部から複数の半導体基板側面２３及び複数の絶縁層側面３２によって形成される素子側面１３に向かう磁界を受けることによって、誘導電流を発生させることが可能である。これらの磁界は、絶縁層側面３２に略直交し、素子第１主面１１及び素子第２主面１２に略平行である。信号送受信コイル１５の具体的な形状については、図２を用いて後述する。
なお、「信号送受信コイル１５が半導体基板側面２３及び絶縁層側面３２（又は素子側面１３）に設けられている。」とは、半導体基板側面２３及び絶縁層側面３２（又は素子側面１３）付近に存在し、半導体基板側面２３及び絶縁層側面３２（又は素子側面１３）から露出していない状態及び信号送受信コイル１５が絶縁層側面３２（又は素子側面１３）に露出している状態のいずれをも含む概念である。信号送受信コイル１５は、絶縁層側面３２を介して、信号の送受信に十分な磁界を発生させることが可能であると共に、半導体素子１０の外部から絶縁層側面３２に向かう磁界を受けることによって、誘導電流を発生させることが可能である程度に、半導体基板側面２３及び絶縁層側面３２（又は素子側面１３）付近に存在していればよい。
外部半導体素子１００は、外部半導体素子信号送受信端子１１０と、外部信号送受信部としての外部半導体素子信号送受信コイル１２０と、を有する。
外部基板２００は、外部基板信号送受信端子２１０を有する。
半導体素子１０は、外部基板２００に実装されている。具体的には、各々の信号送受信端子１４が、導電性部材１４Ａを介して、各々の外部基板信号送受信端子２１０に電気的に接続されることによって、半導体素子１０は外部基板２００に実装されている。導電性部材１４Ａは、ハンダ、導電性接着剤等の導電性部材である。そのため、信号送受信端子１４と外部基板信号送受信端子２１０とは、接触して信号の送受信が可能であるといえる。
外部半導体素子１００は、半導体素子１０と同様に、外部半導体素子信号送受信端子１１０が、導電性部材（不図示）を介して、外部基板信号送受信端子２１０に接続されることによって、外部基板２００に実装されている。そのため、外部半導体素子信号送受信端子１１０と外部基板信号送受信端子２１０とは、接触して信号の送受信が可能であるといえる。
外部半導体素子信号送受信コイル１２０は、半導体素子１０と同様に、外部半導体素子１００の側面に設けられている。半導体素子１０と外部半導体素子１００とは、信号送受信コイル１５と外部半導体素子信号送受信コイル１２０とが対向するように、外部基板２００に実装されている。
信号送受信コイル１５は、外部半導体素子信号送受信コイル１２０との間で、素子側面１３（半導体基板側面２３及び絶縁層側面３２）を介して、非接触に信号の送受信が可能である。すなわち、信号送受信コイル１５と外部半導体素子信号送受信コイル１２０とは、両コイル間に生じる誘導結合によって、素子側面１３（半導体基板側面２３及び絶縁層側面３２）を介した非接触な信号の送受信が可能である。
図２に示されるように、信号送受信コイル１５は、ソレノイドコイル（導線がらせん状に巻かれた筒状のコイル）である。ソレノイドコイルのらせん軸Ｒは、素子側面１３を貫く方向に延びる軸である。そして、ソレノイドコイルのらせん軸Ｒは、素子側面１３に略直交し、素子第１主面１１及び素子第２主面１２に略平行である。信号送受信コイル１５の巻数は４（１より大きい数）である。なお、図２においては、信号送受信コイル１５は、導線がらせん状に巻かれた角筒状のコイルである。しかし、信号送受信コイル１５は、導線がらせん状に巻かれた円筒状のコイル、導線がらせん状に巻かれた長円筒状コイル等であってもよい。
信号送受信コイル１５は、４対のコイル形成用導体１５Ｂと、３つのコイル形成用導体接続導体１５Ｂ１と、４対のコイル形成用貫通導体１５Ｃと、４つのコイル形成用ブリッジ導体１５Ｄと、で形成される。４対のコイル形成用導体１５Ｂは、絶縁層内部に形成された導体（例えば、銅、アルミニウム等）である。３つのコイル形成用導体接続導体１５Ｂ１は、コイル形成用導体１５Ｂ同士を接続するための導体であり、絶縁層内部に形成された導体（例えば、銅、アルミニウム等）である。３つのコイル形成用導体接続導体１５Ｂ１は、それぞれ折れ曲がった部分を有している。４対のコイル形成用貫通導体１５Ｃは、半導体基板２０及び一部の絶縁層３０を貫通する貫通電極（ＴＳＶ）である。４対のコイル形成用貫通導体１５Ｃにおける導体は、例えば、銅、ポリシリコン、タングステン等である。４つのコイル形成用ブリッジ導体１５Ｄは、半導体基板第２主面２２に配置された導体である。４つのコイル形成用ブリッジ導体１５Ｄにおける導体は、アルミニウム、ポリシリコン等である。
信号送受信コイル１５のサイズは、７×１０μｍ２である。また、６個の信号送受信コイル１５は、１５μｍ間隔で配置されている。
上述したように、ソレノイドコイルである信号送受信コイル１５のらせん軸Ｒは、素子側面１３を貫く方向の軸あり、ソレノイドコイルのらせん軸Ｒは、絶縁層側面３２に略直交し、素子第１主面１１及び素子第２主面１２に略平行である。そのため、信号送受信コイル１５は、素子側面１３に略直交し、素子第１主面１１及び素子第２主面１２に略平行である磁界を発生させることが可能である。また、信号送受信コイル１５は、素子側面１３に略直交し、素子第１主面１１及び素子第２主面１２に略平行である磁界を受けることによって、誘導電流を発生させることが可能である。
次に、図３を参照しながら、半導体素子１０における信号送受信コイル１５の製造方法について説明する。図３は、本発明の第１実施形態の半導体素子の信号送受信コイルの製造方法を説明するための図である。なお、上述したように、信号送受信コイル１５は、巻数４のソレノイドコイルであるが、製造方法の説明の便宜上、図３では、１巻目の部分（例えば、最も素子側面１３に近い部分）が図示されている。２巻目及び３巻目の部分の製造方法については、１巻目の部分と同様であり、１巻目の部分と同時に、２巻目〜４巻目の部分も製造される。
図３（Ａ）に示されるように、１対の半導体基板上導体１５Ａが半導体基板第１主面２１に形成された半導体基板２０が用意される。
図３（Ｂ）に示されるように、半導体基板２０の半導体基板第１主面２１に絶縁層３０が形成される。絶縁層３０が形成される過程において、１対のコイル形成用導体１５Ｂが形成される。１対のコイル形成用導体１５Ｂは、公知のダマシン法が使用される。よって、ここでは、詳細な製造方法の説明は省略する。なお、公知のダマシン法によって製造された絶縁層３０は、複数の絶縁膜によって形成されるものとなる。１対のコイル形成用導体１５Ｂは、銅によって形成されている。また、絶縁層３０と１対のコイル形成用導体１５Ｂとの間には、密着性を高めるためのバリアメタル（Ｔｉ、ＴｉＮ等。不図示。）が配置され得る。なお、図示はされていないが、コイル形成用導体接続導体１５Ｂ１も併せて形成される。
図３（Ｃ）に示されるように、半導体基板２０の半導体基板第２主面２２から１対のコイル形成用導体１５Ｂが露出するまで、半導体基板２０及び一部の絶縁層３０がエッチング等によって選択的に除去される。その結果、コイル形成用貫通孔１５Ｃ１が形成される。
次に、導電材料１５Ｃ２がコイル形成用貫通孔１５Ｃ１の内部に形成される。より具体的には、次の通りである。導電材料１５Ｃ２は、電気メッキ等によってコイル形成用貫通孔１５Ｃ１及び半導体基板第２主面２２の表面に形成される。そして、コイル形成用貫通孔１５Ｃ１の外部にある導電材料１５Ｃ２は、ＣＭＰ（Chemical mechanical polishing）等によって除去される。その結果、図３（Ｄ）に示されるように、１対のコイル形成用導体１５Ｂにそれぞれ接続された１対のコイル形成用貫通導体１５Ｃが形成される。なお、導電材料１５Ｃ２が形成される前に、半導体基板２０及び絶縁層３０との密着性を高めるためのバリアメタル（Ｔｉ、ＴｉＮ等。不図示。）が配置され得る。
その後、図３（Ｅ）に示されるように、１対のコイル形成用貫通導体１５Ｃが接続されるように、半導体基板第２主面２２にコイル形成用ブリッジ導体１５Ｄが形成される。コイル形成用ブリッジ導体１５Ｄは、例えば、スパッタ及びエッチングによって形成され得る。コイル形成用ブリッジ導体１５Ｄは、アルミニウム、ポリシリコン等によって形成される。
第１実施形態の半導体素子１０の製造方法において、図３（Ｂ）に示される工程は、絶縁層を積層する絶縁層積層工程となる。そして、この絶縁層積層工程は、１対のコイル形成用導体１５Ｂを形成する工程を含む工程である。図３（Ｃ）に示される工程は、貫通孔形成工程となる。図３（Ｄ）に示される工程は、貫通導体形成工程となる。図３（Ｅ）に示される工程は、ブリッジ導体形成工程となる。
以上の工程によって、信号送受信コイル１５は製造される。１対のコイル形成用導体１５Ｂの製造は、半導体素子の絶縁層の内部に配線を形成する際に利用される公知のダマシン法が利用されている。そのため、半導体素子１０の信号配線等（不図示）が形成される際に、１対のコイル形成用導体１５Ｂも同時に形成されることになる。
以上の構成を有する第１実施形態の半導体素子１０によれば、以下の効果が奏される。
半導体素子１０は、素子第１主面１１と、素子第１主面１１と反対の面である素子第２主面１２と、素子側面１３と有し、半導体基板部（半導体基板２０）と絶縁層部（絶縁層３０）とで構成された半導体素子であって、素子第１主面１１に設けられ、半導体素子１０の外部にある外部基板２００に設けられた外部基板信号送受信端子２１０との間で、接触して信号の送受信が可能である信号送受信端子１４と、素子側面１３に設けられ、半導体素子１０の外部にある外部半導体素子１００に設けられた外部半導体素子信号送受信コイル１２０との間で、素子側面１３を介して、非接触に信号の送信又は受信が可能である信号送受信コイル１５と、を備え、信号送受信コイル１５は、絶縁層３０の内部に形成された導体（コイル形成用導体１５Ｂ）と、半導体基板２０の内部に形成された導体（コイル形成用貫通導体１５Ｃ）と、を有している。
信号送受信コイル１５は、ソレノイドコイルであり、ソレノイドコイルのらせん軸は、素子側面１３を貫く方向に延びる軸である。また、信号送受信コイル１５は、絶縁層３０の内部において、前記半導体基板第１主面から前記絶縁層主面に向けて延びる一対のコイル形成用導体と、前記一対のコイル形成用導体を接続するコイル形成用ブリッジ導体と、を有する。また、半導体素子１０において、半導体基板部は、半導体基板第１主面２１と、半導体基板第１主面２１の反対の面である半導体基板第２主面２２と、半導体基板側面２３と、を有する半導体基板２０であり、絶縁層部は、半導体基板第１主面２１に配置されており、半導体基板第１主面２１に接する面と反対の面である絶縁層主面３１と、絶縁層側面３２と、を有する絶縁層３０であり、素子第１主面１１は絶縁層主面３１であり、素子第２主面１２は半導体基板第２主面２２であり、素子側面１３は半導体基板側面２３及び絶縁層側面３２によって形成される面であり、信号送受信コイル１５は、絶縁層３０の内部に形成された１対のコイル形成用導体１５Ｂと、半導体基板２０を貫通し、１対のコイル形成用導体１５Ｂに接続された１対のコイル形成用貫通導体１５Ｃと、素子第２主面１２上に形成され、１対のコイル形成用貫通導体を接続するコイル形成用ブリッジ導体１５Ｄと、を有する。
そのため、半導体素子１０は、非接触に信号の送受信を行う際、インターポーザー不要である。よって、半導体素子１０は、簡易な構成で非接触に信号の送受信を行うことが可能である。また、信号送受信コイル１５は、半導体基板２０の内部及び絶縁層３０の内部を利用して形成されているため、大型化が可能である。そのため、信号送受信コイル１５は、誘導結合により有利な大きさの磁界を発生させることが可能であり、また、誘導結合により有利な大きさの誘導電流を発生させることが可能となる。
また、半導体素子１０は、半導体基板第１主面２１と、半導体基板第２主面２２と、半導体基板側面２３と、を有する半導体基板２０を用意する工程（図３（Ａ））と、半導体基板第１主面２１に絶縁層３０を積層する絶縁層積層工程であって、絶縁層３０の内部に１対のコイル形成用導体１５Ｂを形成する工程を含む絶縁層積層工程（図３（Ｂ）と、半導体基板第２主面２２から、１対のコイル形成用導体１５Ｂが露出するように、半導体基板２０及び３０絶縁層の一部にコイル形成用貫通孔１５Ｃ１を形成する貫通孔形成工程（図３（Ｃ））と、コイル形成用貫通孔１５Ｃ１に導電材料１５Ｃ２を配置することによって、１対のコイル形成用貫通導体１５Ｃを形成する貫通導体形成工程（図３（Ｄ））と、１対のコイル形成用貫通導体１５Ｃが接続されるように、半導体基板第２主面２２にコイル形成用ブリッジ導体１５Ｄを形成するブリッジ導体形成工程（図３（Ｅ））を含む製造方法によって製造される。
そのため、簡易な構成で非接触に信号の送受信を行うことが可能な半導体素子１０を簡易な方法で製造することが可能である。
［第２実施形態］
次に、第２実施形態について、図４及び図５を参照しながら説明する。図４は、第２実施形態の半導体素子の断面図である。図４は、図１（Ｂ）に対応する図である。図５は、第２実施形態の半導体素子の素子側面から見た（Ｂ方向から見た）信号送受信コイルの斜視図である。第２実施形態については、主として、第１実施形態と異なる点を中心に説明し、第１実施形態と同様な構成については、説明を省略する。特に説明しない点は、第１実施形態についての説明が適宜適用される。
図４に示されるように、第２実施形態の半導体素子１０Ａは、半導体基板部としての複数の半導体基板である第１半導体基板２０−１、第２半導体基板２０−２及び第３半導体基板２０−３と、絶縁層部としての複数の絶縁層である第１絶縁層３０−１、第２絶縁層３０−２及び第３絶縁層３０−３と、を有する。第１半導体基板２０−１、第２半導体基板２０−２及び第３半導体基板２０−３と、第１絶縁層３０−１、第２絶縁層３０−２及び第３絶縁層３０−３とは、交互に配置されている。第１半導体基板２０−１、第２半導体基板２０−２及び第３半導体基板２０−３は、それぞれ半導体基板第１主面２１と、半導体基板第２主面２２と、半導体基板側面２３と、を有する。第１絶縁層３０−１、第２絶縁層３０−２及び第３絶縁層３０−３は、それぞれ絶縁層主面３１と、絶縁層側面３２と、を有する。また、それぞれの絶縁層は、複数の絶縁膜によって形成されている。
素子第１主面１１は、第１絶縁層３０−１、第２絶縁層３０−２及び第３絶縁層３０−３のうち、最も素子第１主面１１側の１つである第１絶縁層３０−１が有する絶縁層主面３１によって構成される面である。素子第２主面１２は、第１半導体基板２０−１、第２半導体基板２０−２及び第３半導体基板２０−３のうち、最も素子第２主面１２側のものである第３半導体基板２０−３が有する半導体基板第２主面２２によって構成される面である。素子側面１３は、複数の半導体基板側面２３及び複数の絶縁層側面３２によって構成される面である。半導体基板側面２３と絶縁層側面３２とは、段差無く繋がっている。
信号送受信コイル１５は、複数の半導体基板側面２３（第１半導体基板２０−１、第２半導体基板２０−２及び第３半導体基板２０−３がそれぞれ有する半導体基板側面）及び複数の絶縁層側面３２（第１絶縁層３０−１、第２絶縁層３０−２及び第３絶縁層３０−３がそれぞれ有する絶縁層側面）によって形成される素子側面１３に設けられている。信号送受信コイル１５は、一列に６個（複数）設けられている。信号送受信コイル１５は、絶縁層３０の内部に形成された導体と、半導体基板２０の内部に形成された導体によって形成されたコイルである。
信号送受信コイル１５は、ソレノイドコイル（導線がらせん状に巻かれた筒状のコイル）であり、複数の半導体基板側面２３及び複数の絶縁層側面３２によって形成される素子側面１３に向けて磁界を発生させることが可能である。信号送受信コイル１５は、半導体素子１０の外部から複数の半導体基板側面２３及び複数の絶縁層側面３２によって形成される素子側面１３に向かう磁界を受けることによって、誘導電流を発生させることが可能である。これらの磁界は、絶縁層側面３２に略直交し、素子第１主面１１及び素子第２主面１２に略平行である。信号送受信コイル１５の具体的な形状については、図５を用いて後述する。
信号送受信コイル１５は、第１実施形態と同様に、素子側面１３に露出していなくてもよいし、していてもよい。信号送受信コイル１５と外部半導体素子信号送受信コイル１２０とは、両コイル間に生じる誘導結合によって、素子側面１３を介した非接触な信号の送受信が可能である。
図５に示されるように、信号送受信コイル１５は、ソレノイドコイル（導線がらせん状に巻かれた筒状のコイル）である。ソレノイドコイルのらせん軸Ｒは、素子側面１３を貫く方向の軸である。そして、ソレノイドコイルのらせん軸Ｒは、素子側面１３に略直交し、素子第１主面１１及び素子第２主面１２に略平行である。信号送受信コイル１５の巻数は４（１より大きい数）である。
信号送受信コイル１５は、絶縁層３０の内部における４対のコイル形成用導体１５Ｂと、３つのコイル形成用導体接続導体１５Ｂ１と、４対のコイル形成用貫通導体１５Ｃと、４つのコイル形成用ブリッジ導体１５Ｄと、で形成される。４対のコイル形成用貫通導体１５Ｃは、複数の半導体基板２０のうちの１つであり、最も素子第１主面１１側のものである第１半導体基板２０−１（少なくとも１つの半導体基板）を貫通する貫通電極（ＴＳＶ）である。４対のコイル形成用貫通導体１５Ｃにおける導体は、例えば、銅、ポリシリコン、タングステン等である。４対のコイル形成用導体１５Ｂは、第１半導体基板２０−１の半導体基板第１主面２１側に配置された複数の絶縁層３０のうちの１つである第１絶縁層３０−１の内部に形成された導体（例えば、銅、アルミニウム等）である。３つのコイル形成用導体接続導体１５Ｂ１は、コイル形成用導体１５Ｂ同士を接続するための導体であり、第１絶縁層３０−１の内部に形成された導体（例えば、銅、アルミニウム等）である。３つのコイル形成用導体接続導体１５Ｂ１は、それぞれ折れ曲がった部分を有している。４つのコイル形成用ブリッジ導体１５Ｄは、第１半導体基板２０−１の半導体基板第２主面２２側に配置された複数の絶縁層３０のうちの１つである第２絶縁層３０−２の内部に形成された導体（例えば、銅、アルミニウム等）である。
信号送受信コイル１５は、素子側面１３に略直交し、素子第１主面１１及び素子第２主面１２に略平行である磁界を発生させることが可能である。また、信号送受信コイル１５は、素子側面１３に略直交し、素子第１主面１１及び素子第２主面１２に略平行である磁界を受けることによって、誘導電流を発生させることが可能である。
次に、図６を参照しながら、半導体素子１０Ａにおける信号送受信コイル１５の製造方法について説明する。図６は、本発明の第２実施形態の半導体素子の信号送受信コイルの製造方法を説明するための図である。なお、上述したように、信号送受信コイル１５は、巻数４のソレノイドコイルであるが、製造方法の説明の便宜上、図６では、１巻目の部分（例えば、最も素子側面１３に近い部分）が図示されている。２巻目及び３巻目の部分の製造方法については、１巻目の部分と同様であり、１巻目の部分と同時に、２巻目〜４巻目の部分も製造される。
図６（Ａ）に示されるように、第１半導体基板２０−１、第２半導体基板２０−２及び第３半導体基板２０−３が用意される。第１半導体基板２０−１の半導体基板第１主面には、１対の半導体基板上導体１５Ａが形成されている。
図６（Ｂ）に示されるように、第１半導体基板２０−１の半導体基板第１主面２１には、第１絶縁層３０−１が形成される。第２半導体基板２０−２の半導体基板第１主面２１には、第２絶縁層３０−２が形成される。第３半導体基板２０−３の半導体基板第１主面２１には、第３絶縁層３０−３が形成される。
第１絶縁層３０−１が形成される過程において、第１絶縁層３０−１の内部に１対のコイル形成用導体１５Ｂが形成される。なお、図示はされていないが、コイル形成用導体接続導体１５Ｂ１も併せて形成される。第２絶縁層３０−２が形成される過程において、コイル形成用ブリッジ導体１５Ｄが形成される。コイル形成用ブリッジ導体１５Ｄは、他の導体に接続されない浮遊導体として形成される。絶縁層３０−３には、コイルを構成する導体は形成されない。
図６（Ｃ）に示されるように、第１半導体基板２０−１の半導体基板第２主面２２に第２絶縁層３０−２の絶縁層主面３１が接合され、第２半導体基板２０−２の半導体基板第２主面２２に第３絶縁層３０−３の絶縁層主面３１が接合される。その結果、第１半導体基板２０−１、第２半導体基板２０−２及び第３半導体基板２０−３と、第１絶縁層３０−１、第２絶縁層３０−２及び第３絶縁層３０−３は、交互に配置されることになる。接合の手法は、フュージョンボンディングが使用される。
図６（Ｄ）に示されるように、第１絶縁層３０−１の絶縁層主面３１からコイル形成用ブリッジ導体１５Ｄが露出するまで、第１絶縁層３０−１、第１半導体基板２０−１及び一部の第２絶縁層３０−２がエッチング等によって選択的に除去される。その結果、コイル形成用貫通孔１５Ｃ１が形成される。コイル形成用貫通孔１５Ｃ１は、その内部において、１対のコイル形成用導体１５Ｂが露出するように形成される。
その後、導電材料１５Ｃ２がコイル形成用貫通孔１５Ｃ１の内部に形成されることにより、コイル形成用貫通導体１５Ｃが形成される。より具体的には、次の通りである。導電材料１５Ｃ２は、電気メッキ等によってコイル形成用貫通孔１５Ｃ１及び第１絶縁層３０−１の絶縁層主面に形成される。そして、コイル形成用貫通孔１５Ｃ１の外部にある導電材料１５Ｃ２は、ＣＭＰ（Chemical mechanical polishing）等によって除去される。また、コイル形成用貫通孔１５Ｃ１におけるコイル形成用導体１５Ｂより上の部分の導電材料１５Ｃ２も除去される。その結果、図６（Ｅ）に示されるように、１対のコイル形成用導体１５Ｂ及びコイル形成用ブリッジ導体１５Ｄに接続されるコイル形成用貫通導体１５Ｃが形成される。
図６（Ｂ）に示される工程は、絶縁層を積層する絶縁層積層工程となる。そして、図６（Ｃ）に示される工程は、複数の半導体基板と複数の絶縁層とを交互に配置する工程となる。図６（Ｄ）に示される工程は、貫通孔形成工程となる。図６（Ｅ）は、貫通導体形成工程となる。
以上の構成を有する実施形態の半導体素子１０Ａによれば、以下の効果が奏される。
半導体素子１０Ａは、素子第１主面１１と、素子第１主面１１と反対の面である素子第２主面１２と、素子側面１３と有し、半導体基板部（第１半導体基板２０−１〜第３半導体基板２０−３）と絶縁層部（第１絶縁層３０−１〜第３絶縁層３０−３）とで構成された半導体素子であって、素子第１主面１１に設けられ、半導体素子１０の外部にある外部基板２００に設けられた外部基板信号送受信端子２１０との間で、接触して信号の送受信が可能である信号送受信端子１４と、素子側面１３に設けられ、半導体素子１０の外部にある外部半導体素子１００に設けられた外部半導体素子信号送受信コイル１２０との間で、素子側面１３を介して、非接触に信号の送信又は受信が可能である信号送受信コイル１５と、を備え、信号送受信コイル１５は、絶縁層３０の内部に形成された導体（コイル形成用導体１５Ｂ、コイル形成用ブリッジ導体１５Ｄ）と、半導体基板２０の内部に形成された導体（コイル形成用貫通導体１５Ｃ）と、を有している。
信号送受信コイル１５は、ソレノイドコイルであり、ソレノイドコイルのらせん軸は、素子側面１３を貫く方向に延びる軸である。また、信号送受信コイル１５は、絶縁層３０の内部において、前記半導体基板第１主面から前記絶縁層主面に向けて延びる一対のコイル形成用導体と、前記一対のコイル形成用導体を接続するコイル形成用ブリッジ導体と、を有する。また、半導体素子１０Ａにおいて、半導体基板部は、半導体基板第１主面２１と、半導体基板第１主面２１の反対の面である半導体基板第２主面２２と、半導体基板側面２３と、を有する複数の半導体基板（第１半導体基板２０−１〜第３半導体基板２０−３）であり、絶縁層部は、複数の半導体基板（第１半導体基板２０−１〜第３半導体基板２０−３）の半導体基板第１主面２１にそれぞれ配置されており、半導体基板第１主面２１と反対の面である絶縁層主面３１と、絶縁層側面３２と、を有する複数の絶縁層（第１絶縁層３０−１〜第３絶縁層３０−３）であり、複数の半導体基板（第１半導体基板２０−１〜第３半導体基板２０−３）と複数の絶縁層（第１絶縁層３０−１〜第３絶縁層３０−３）とは交互に配置されており、素子第１主面１１は複数の絶縁層のうちの最も前記素子第１主面側の１つ（第１絶縁層３０−１）が有する絶縁層主面３１であり、素子第２主面１２は、複数の半導体基板のうちの最も素子第２主面１２側の１つ（第３半導体基板２０−３）が有する半導体基板第２主面２２であり、素子側面１３は複数の半導体基板の半導体基板側面２３及び複数の絶縁層の絶縁層側面３２によって形成される面である。信号送受信コイル１５は、複数の絶縁層のうちの１つである第１主面側絶縁層（第１絶縁層３０−１）の内部に形成された１対のコイル形成用導体１５Ｂと、複数の絶縁層のうちの１つであって、第１主面側絶縁層（第１絶縁層３０−１）よりも素子第２主面１２側に配置された第２主面側絶縁層（第２絶縁層３０−２）の内部に形成されたコイル形成用ブリッジ導体１５Ｄと、１対のコイル形成用導体１５Ｂとコイル形成用ブリッジ導体１５Ｄとを接続する１対のコイル形成用貫通導体１５Ｃと、を有する。
そのため、半導体素子１０Ａは、非接触に信号の送受信を行う際、インターポーザー不要である。よって、半導体素子１０は、簡易な構成で非接触に信号の送受信を行うことが可能である。また、信号送受信コイル１５は、半導体基板２０の内部及び絶縁層３０の内部を利用して形成されているため、大型化が可能である。そのため、信号送受信コイル１５は、誘導結合により有利な大きさの磁界を発生させることが可能であり、また、誘導結合により有利な大きさの誘導電流を発生させることが可能となる。
また、半導体素子１０Ａは、複数の半導体基板（第１半導体基板２０−１〜第３半導体基板２０−３）のそれぞれに絶縁層（第１絶縁層３０−１〜第３絶縁層３０−３）を積層することによって、絶縁層が形成された前記複数の半導体基板を形成する絶縁層積層工程であって、第１主面側絶縁層（第１絶縁層３０−１）の内部に１対のコイル形成用導体１５Ｂを形成する絶縁層積層工程（図３（Ｂ））と、絶縁層が積層された複数の半導体基板を接合することによって、複数の半導体基板と複数の絶縁層とを交互に配置する工程（図６（Ｃ））と、素子第１主面１１からコイル形成用貫通孔１５Ｃ１を形成する貫通孔形成工程であって、コイル形成用ブリッジ導体１５Ｄ及び１対のコイル形成用導体１５Ｂが露出するように、第１主面側絶縁層（第１絶縁層３０−１）及び少なくとも１つの半導体基板（第１半導体基板２０−１）を貫通し、且つ第２主面側絶縁層（第２絶縁層３０−２）の一部を貫通するコイル形成用貫通孔１５Ｃ１を形成する貫通孔形成工程（図６（Ｄ））と、コイル形成用貫通孔１５Ｃ１に導電材料１５Ｃ２を配置することによって、コイル形成用ブリッジ導体１５Ｄ及び１対のコイル形成用導体１５Ｂに接続される１対のコイル形成用貫通導体１５Ｃを形成する貫通導体形成工程（図６（Ｅ））を含む製造方法によって製造される。
そのため、簡易な構成で非接触に信号の送受信を行うことが可能な半導体素子１０Ａを簡易な方法で製造することが可能である。
以上、本発明の第１実施形態及び第２実施形態について説明した。しかし、本発明は、これらの実施形態に限定されることはなく、特許請求の範囲に記載されて技術的範囲において、種々に変形可能である。
第１実施形態及び第２実施形態において、非接触な信号の送受信は、コイル間の誘導結合が利用されていたが、これに限定されない。非接触な信号の送受信は、コイル間の磁気共鳴が利用されていてもよい。
また、信号送受信コイル１５は、巻数４のソレノイドコイルであったが、これに限定されない。巻数１のリング状のコイルであってもよい。また、ソレノイドコイルの巻き方は、Ｚ巻き及びＳ巻き（又は、右巻き及び左巻き）のいずれであってもよい。
また、第１実施形態及び第２実施形態において、信号送受信コイル１５は、素子側面１３から露出していなかったが、その一部が露出していてもよい。上述したように、信号送受信コイル１５が素子側面１３を介して、非接触に信号の送受信を行えるのであれば、素子側面１３から露出していなくても、その一部が露出していても、素子側面１３に設けられているといえる。
また、第１実施形態及び第２実施形態において、信号送受信コイル１５は、１列に設けられていたが、２列以上に設けられていてもよい。また、図１（Ａ）では、信号送受信コイル１５は、１つの素子側面１３に設けられていたが、２つ以上の素子側面１３に設けられていてもよい。
また、信号送受信コイル１５のサイズは、７×１０μｍ２に限定されず、適宜調整され得る。また、信号送受信コイル１５の間隔は、１５μｍに限定されず、適宜調整され得る。
また、第１実施形態及び第２実施形態において、コイル形成用導体１５Ｂを形成する際に、ダマシン法が利用されていたが、これに限定されない。例えば、スパッタ及びエッチングによって配線を形成する工程が使用されてもよい。また、コイル形成用導体１５Ｂは、銅であったが、スパッタ及びエッチングによって配線を形成する工程で製造される場合は、アルミニウム等であってもよい。
また、第１実施形態においては、半導体基板部は１つの半導体基板２０であり、絶縁層部は１つの絶縁層３０であったが、これに限定されない。第２実施形態と同様に、半導体基板部は２つ以上の半導体基板２０であり、絶縁層部は２つ以上の絶縁層３０であってもよい。
この場合、コイル形成用ブリッジ導体１５Ｄは、第３半導体基板２０−３（複数の半導体基板のうちの最も素子第２主面１２側の半導体基板）の半導体基板第２主面２２に設けられることになる。第２実施形態と異なり、コイル形成用ブリッジ導体１５Ｄは、第２絶縁層３０−２の内部には設けられない。そして、コイル形成用貫通導体１５Ｃは、第１絶縁層３０−１（複数の絶縁層のうちの１つの絶縁層）に設けられた１対のコイル形成用導体１５Ｂとコイル形成用ブリッジ導体１５Ｄとを接続することになる。
このような半導体素子は、複数の半導体基板（第１半導体基板２０−１〜第３半導体基板２０−３）のそれぞれに絶縁層（第１絶縁層３０−１〜第３絶縁層３０−３）を積層することによって、絶縁層が形成された前記複数の半導体基板を形成する絶縁層積層工程であって、第１主面側絶縁層（第１絶縁層３０−１）の内部に１対のコイル形成用導体１５Ｂを形成する工程を含む絶縁層積層工程と、絶縁層が積層された複数の半導体基板を接合することによって、複数の半導体基板と複数の絶縁層とを交互に配置する工程と、素子第２主面１２からコイル形成用貫通孔１５Ｃ１を形成する貫通孔形成工程であって、１対のコイル形成用導体１５Ｂが露出するようにコイル形成用貫通孔１５Ｃ１を形成する貫通孔形成工程と、コイル形成用貫通孔１５Ｃ１に導電材料１５Ｃ２を配置することによって、１対のコイル形成用貫通導体１５Ｃを形成する貫通導体形成工程と、１対のコイル形成用貫通導体１５Ｃを接続するコイル形成用ブリッジ導体１５Ｄを半導体基板第２主面２２に形成する工程とを含む製造方法によって製造される。
また、第２実施形態においては、半導体基板部の半導体基板及び絶縁層部の絶縁層は、それぞれ３つずつ設けられていたが、これに限定されない。２つずつであってもよいし、４つ以上ずつ設けられていてもよい。
また、第２実施形態においては、コイル形成用貫通導体１５Ｃは、第１半導体基板２０−１に設けられていたが、これに限定されない。コイル形成用貫通導体１５Ｃは、第２半導体基板２０−２に設けられていてもよい。また、コイル形成用貫通導体１５Ｃは、１つの半導体基板（第１半導体基板２０−１）のみに設けられていたが、これに限定されない。２つ以上の半導体基板を貫くように設けられていてもよい。すなわち、コイル形成用貫通導体１５Ｃは、少なくとも１つの半導体基板に設けられていればよい。
また、第２実施形態において、接合の手法は、フュージョンボンディングが使用されていたが、これに限定されない。例えば、接合の手法は、接着剤を使用した手法であってもよいし、表面活性化常温接合の手法であってもよい。
また、第１実施形態及び第２実施形態において、半導体基板２０は、シリコンを材料とする基板であったが、これに限定されない。シリコン以外の半導体材料（例えば、ＧａＡｓ等の化合物半導体）で形成されていてもよい。
また、第１実施形態及び第２実施形態において、絶縁層３０は、酸化シリコンであったが、これに限定されない。酸化シリコン以外の絶縁材料（例えば、窒化シリコン等）であってもよく、また２種類以上の絶縁材料が積層されたものであってもよい。
また、半導体素子１０及び外部半導体素子１００は、特定の信号処理機能を有する半導体素子に限定されることはなく、ロジックＩＣ、ＣＰＵ、メモリ、ＤＳＰ、ＦＰＧＡ等の信号処理機能を有する半導体素子であり得る。外部半導体素子１００は、半導体素子１０と異なる信号処理機能を有するものであってもよいし、同じ信号処理機能を有するものであってもよい。また、半導体素子１０は、２つ以上の外部半導体素子１００との間で、非接触に信号の送受信可能なものであってもよい。
１ 半導体装置
１０、１０Ａ 半導体素子
１１ 素子第１主面
１２ 素子第２主面
１３ 素子側面
１４ 信号送受信端子
１４Ａ 導電性部材
１５ 信号送受信コイル（信号送受信部）
１５Ａ 半導体基板上導体
１５Ｂ １対のコイル形成用導体
１５Ｂ１ コイル形成用導体接続導体
１５Ｃ コイル形成用貫通導体
１５Ｃ１ コイル形成用貫通孔
１５Ｃ２ 導電材料
１５Ｄ コイル形成用ブリッジ導体
２０ 半導体基板（半導体基板部）
２０−１ 第１半導体基板（半導体基板部）
２０−２ 第２半導体基板（半導体基板部）
２０−３ 第３半導体基板（半導体基板部）
２１ 半導体基板第１主面
２２ 半導体基板第２主面
２３ 半導体基板側面
３０ 絶縁層（絶縁層部）
３０−１ 第１絶縁層（絶縁層部、第１主面側絶縁層）
３０−２ 第２絶縁層（絶縁層部、第２主面側絶縁層）
３０−３ 第３絶縁層（絶縁層部）
３１ 絶縁層主面
３２ 絶縁層側面
１００ 外部半導体素子
１１０ 外部半導体素子信号送受信端子
１２０ 外部半導体素子信号送受信コイル（外部半導体素子信号送受信部）
２００ 外部基板
２１０ 外部基板信号送受信端子
Ｒ らせん軸

Claims (5)

  1. 素子第１主面と、前記素子第１主面と反対の面である素子第２主面と、素子側面と有し、半導体基板部と絶縁層部とで構成された半導体素子であって、
    前記素子第１主面に設けられ、前記半導体素子の外部にある外部基板に設けられた外部基板信号送受信端子との間で、接触して信号の送受信が可能である信号送受信端子と、
    前記素子側面に設けられ、前記半導体素子の外部にある外部半導体素子に設けられた外部半導体素子信号送受信部との間で、前記素子側面を介して、非接触に信号の送受信が可能である信号送受信コイルと、を備え、
    前記信号送受信コイルは、前記絶縁層部の内部に形成された導体と、前記半導体基板部の内部に形成された導体と、
    を有し、
    前記半導体基板部は、半導体基板第１主面と、前記半導体基板第１主面の反対の面である半導体基板第２主面と、半導体基板側面と、を有する複数の半導体基板であり、
    前記絶縁層部は、前記複数の半導体基板の半導体基板第１主面にそれぞれ配置されており、前記半導体基板第１主面と反対の面である絶縁層主面と、絶縁層側面と、を有する複数の絶縁層であり、
    前記複数の半導体基板と前記複数の絶縁層とは交互に配置されており、
    前記素子第１主面は前記複数の絶縁層のうちの最も前記素子第１主面側の１つが有する前記絶縁層主面であり、前記素子第２主面は、前記複数の半導体基板のうちの最も前記素子第２主面側の１つが有する前記半導体基板第２主面であり、前記素子側面は前記複数の半導体基板の前記半導体基板側面及び前記複数の絶縁層の前記絶縁層側面によって形成される面であり、
    前記信号送受信コイルは、前記複数の絶縁層のうちの１つである第１主面側絶縁層の内部に形成された１対のコイル形成用導体と、前記複数の絶縁層のうちの１つであって、前記第１主面側絶縁層よりも前記素子第２主面側に配置された第２主面側絶縁層の内部に形成されたコイル形成用ブリッジ導体と、前記１対のコイル形成用導体と前記コイル形成用ブリッジ導体とを接続する１対のコイル形成用貫通導体と、を有する半導体素子。
  2. 素子第１主面と、前記素子第１主面と反対の面である素子第２主面と、素子側面と有し、半導体基板部と絶縁層部とで構成された半導体素子であって、
    前記素子第１主面に設けられ、前記半導体素子の外部にある外部基板に設けられた外部基板信号送受信端子との間で、接触して信号の送受信が可能である信号送受信端子と、
    前記素子側面に設けられ、前記半導体素子の外部にある外部半導体素子に設けられた外部半導体素子信号送受信部との間で、前記素子側面を介して、非接触に信号の送受信が可能である信号送受信コイルと、を備え、
    前記信号送受信コイルは、前記絶縁層部の内部に形成された導体と、前記半導体基板部の内部に形成された導体と、
    を有し、
    前記半導体基板部は、半導体基板第１主面と、前記半導体基板第１主面の反対の面である半導体基板第２主面と、半導体基板側面と、を有する複数の半導体基板であり、
    前記絶縁層部は、前記複数の半導体基板の半導体基板第１主面にそれぞれ配置されており、前記半導体基板第１主面と反対の面である絶縁層主面と、絶縁層側面と、を有する複数の絶縁層であり、
    前記複数の半導体基板と前記複数の絶縁層とは交互に配置されており、
    前記素子第１主面は前記複数の絶縁層のうちの最も前記素子第１主面側の１つが有する前記絶縁層主面であり、前記素子第２主面は、前記複数の半導体基板のうちの最も前記素子第２主面側の１つが有する前記半導体基板第２主面であり、前記素子側面は前記複数の半導体基板の前記半導体基板側面及び前記複数の絶縁層の前記絶縁層側面によって形成される面であり、
    前記信号送受信コイルは、前記複数の絶縁層のうちの１つの絶縁層の内部に形成された１対のコイル形成用導体と、前記素子第２主面に配置されたコイル形成用ブリッジ導体と、前記１対のコイル形成用導体と前記コイル形成用ブリッジ導体とを接続する１対のコイル形成用貫通導体と、を有する半導体素子。
  3. 前記信号送受信コイルは、ソレノイドコイルであり、前記ソレノイドコイルのらせん軸は、前記素子側面を貫く方向に延びる軸である請求項１又は２に記載の半導体素子。
  4. 請求項１に記載の半導体素子の製造方法であって、
    複数の前記半導体基板のそれぞれに絶縁層を積層することによって、絶縁層が形成された前記複数の半導体基板を形成する絶縁層積層工程であって、前記第１主面側絶縁層の内部に前記１対のコイル形成用導体を形成する工程と、前記第２主面側絶縁層の内部に他の導電体と接続されない前記コイル形成用ブリッジ導体を形成する工程と、を含む絶縁層積層工程と、
    絶縁層が積層された前記複数の半導体基板を接合することによって、前記複数の半導体基板と前記複数の絶縁層とを交互に配置する工程と、
    前記素子第１主面から貫通孔を形成する貫通孔形成工程であって、前記コイル形成用ブリッジ導体及び前記１対のコイル形成用導体が露出するように貫通孔を形成する貫通孔形成工程と、
    前記貫通孔に導電材料を配置することによって、前記コイル形成用ブリッジ導体及び前記１対のコイル形成用導体に接続される前記１対のコイル形成用貫通導体を形成する貫通導体形成工程と、を備えた請求項１に記載の半導体素子の製造方法。
  5. 請求項２に記載の半導体素子の製造方法であって、
    複数の前記半導体基板のそれぞれに絶縁層を積層することによって、絶縁層が形成された前記複数の半導体基板を形成する絶縁層積層工程であって、前記１つの絶縁層の内部に前記コイル形成用導体を形成する工程を含む絶縁層積層工程と、
    絶縁層が積層された前記複数の半導体基板を接合することによって、前記複数の半導体基板と前記複数の絶縁層とを交互に配置する工程と、
    前記素子第２主面から貫通孔を形成する貫通孔形成工程であって、前記１対のコイル形成用導体が露出するように貫通孔を形成する貫通孔形成工程と、
    前記貫通孔に導電材料を配置することによって、前記１対のコイル形成用貫通導体を形成する貫通導体形成工程と、
    前記１対のコイル形成用貫通導体を接続する前記コイル形成用ブリッジ導体を前記半導体基板第２主面に形成する工程と、を備えた請求項２に記載の半導体素子の製造方法。
JP2017528265A 2015-07-16 2015-07-16 半導体素子 Active JP6438137B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/070449 WO2017010010A1 (ja) 2015-07-16 2015-07-16 半導体素子

Publications (2)

Publication Number Publication Date
JPWO2017010010A1 JPWO2017010010A1 (ja) 2018-03-01
JP6438137B2 true JP6438137B2 (ja) 2018-12-12

Family

ID=57757166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017528265A Active JP6438137B2 (ja) 2015-07-16 2015-07-16 半導体素子

Country Status (4)

Country Link
US (1) US10269734B2 (ja)
JP (1) JP6438137B2 (ja)
CN (1) CN107924869B (ja)
WO (1) WO2017010010A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483343B2 (en) * 2017-06-16 2019-11-19 Huawei Technologies Co., Ltd. Inductors for chip to chip near field communication
US11764150B2 (en) * 2019-07-03 2023-09-19 Intel Corporation Inductors for package substrates
US11854967B2 (en) * 2019-08-29 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377360A (ja) 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
US6187647B1 (en) * 1999-10-12 2001-02-13 Lucent Technologies Inc. Method of manufacturing lateral high-Q inductor for semiconductor devices
JP3798715B2 (ja) * 2002-03-18 2006-07-19 日立マクセル株式会社 半導体回路装置及びその製造方法
JP2005051021A (ja) * 2003-07-28 2005-02-24 Sharp Corp 磁気結合素子、及びそれを用いた電子機器
JP2006066769A (ja) * 2004-08-30 2006-03-09 Tokyo Institute Of Technology インダクタ及びその製造方法
JP4591100B2 (ja) * 2005-02-03 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
JP4872341B2 (ja) * 2005-12-27 2012-02-08 株式会社村田製作所 集積化インダクタおよびその製造方法
US20070183184A1 (en) * 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
JPWO2009113372A1 (ja) * 2008-03-13 2011-07-21 日本電気株式会社 半導体装置
JP2010041499A (ja) 2008-08-06 2010-02-18 Toshiba Corp 信号カプラ
US8525294B2 (en) * 2008-09-18 2013-09-03 Renesas Electronics Corporation Semiconductor device
JP2010109075A (ja) * 2008-10-29 2010-05-13 Fujikura Ltd 半導体パッケージ
JP5496541B2 (ja) 2009-04-20 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5341717B2 (ja) * 2009-11-10 2013-11-13 ルネサスエレクトロニクス株式会社 半導体パッケージ及びシステム
JP5675504B2 (ja) * 2010-08-06 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び半導体装置の製造方法
CN103999287B (zh) * 2012-09-18 2016-11-16 松下知识产权经营株式会社 天线、发送装置、接收装置、三维集成电路及非接触通信系统
EP3279938B1 (en) * 2015-03-30 2020-03-11 Pezy Computing K.K. Semiconductor device
JP6570954B2 (ja) * 2015-09-30 2019-09-04 学校法人慶應義塾 半導体チップ及びマルチチップモジュール

Also Published As

Publication number Publication date
US20180204811A1 (en) 2018-07-19
WO2017010010A1 (ja) 2017-01-19
US10269734B2 (en) 2019-04-23
CN107924869B (zh) 2022-01-25
JPWO2017010010A1 (ja) 2018-03-01
CN107924869A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
JP5658429B2 (ja) 回路装置
US6927662B2 (en) Integrated transformer configuration
JP6015567B2 (ja) 貫通型コンデンサ
WO2009139372A1 (ja) インダクタ素子、集積回路装置、及び、三次元実装回路装置
TW201131592A (en) Inductors and methods for integrated circuits
JP6438137B2 (ja) 半導体素子
WO2018180137A1 (ja) 電流検出用抵抗器
JP2009246006A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装構造
TW201322841A (zh) 多層微型線圈組成
CN111128974A (zh) 晶圆堆叠方法与晶圆堆叠结构
WO2017010009A1 (ja) 半導体素子
JP2021150579A (ja) アイソレータ
JPWO2015076121A1 (ja) 多層配線基板およびこれを備えるプローブカード
JP2012182740A (ja) アイソレータ用回路基板、アイソレータおよびそれらの製造方法
JP6030107B2 (ja) 回路装置
JP6764252B2 (ja) 電子部品およびその製造方法
US20160079216A1 (en) Semiconductor device, and method for manufacturing semiconductor device
JP2009027005A (ja) 半導体装置
JP2021150830A (ja) アイソレータ
TW201937517A (zh) 無線裝置
JP7364545B2 (ja) アイソレータ
US20240038696A1 (en) Apparatus Including a Capacitor and a Coil, and a System Having Such an Apparatus
JP2018098701A (ja) 平衡不平衡変換器
JP2023141929A (ja) アイソレータ
JP2010093359A (ja) コイルアンテナ及び通信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181115

R150 Certificate of patent or registration of utility model

Ref document number: 6438137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250