JP7364545B2 - アイソレータ - Google Patents

アイソレータ Download PDF

Info

Publication number
JP7364545B2
JP7364545B2 JP2020152253A JP2020152253A JP7364545B2 JP 7364545 B2 JP7364545 B2 JP 7364545B2 JP 2020152253 A JP2020152253 A JP 2020152253A JP 2020152253 A JP2020152253 A JP 2020152253A JP 7364545 B2 JP7364545 B2 JP 7364545B2
Authority
JP
Japan
Prior art keywords
electrode
insulating
insulating film
film
isolator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020152253A
Other languages
English (en)
Other versions
JP2022046296A (ja
Inventor
陽 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020152253A priority Critical patent/JP7364545B2/ja
Priority to CN202110176404.6A priority patent/CN114171868B/zh
Priority to US17/181,147 priority patent/US11817346B2/en
Publication of JP2022046296A publication Critical patent/JP2022046296A/ja
Application granted granted Critical
Publication of JP7364545B2 publication Critical patent/JP7364545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/36—Isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02255—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/271—Indexing scheme relating to amplifiers the DC-isolation amplifier, e.g. chopper amplifier, modulation/demodulation amplifier, uses capacitive isolation means, e.g. capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/273—Indexing scheme relating to amplifiers the DC-isolation amplifier, e.g. chopper amplifier, modulation/demodulation amplifier, uses inductive isolation means, e.g. transformers

Description

本発明の実施形態は、アイソレータに関する。
アイソレータは、電流を遮断した状態で、磁界又は電界の変化を利用して信号を伝達する。このようなアイソレータでは、例えば、磁気結合された２つのコイル間に厚い絶縁体を設け、コイル間の絶縁破壊を防ぐことが望ましい。しかしながら、絶縁体を厚くすると内部応力が大きくなり、クラックやウェーハの反りが発生する場合がある。
特開２０１１－１１４８２８号公報
実施形態は、絶縁体中の応力を低減したアイソレータを提供する。
実施形態に係るアイソレータは、第１絶縁部と、前記第１絶縁部中に設けられた第１電極と、前記第１絶縁部および前記第１電極の上に設けられた第２絶縁部と、前記第２絶縁部上に設けられた第３絶縁部と、前記第３絶縁部中に設けられた第２電極と、を備える。前記第２絶縁部は、前記第１絶縁部と前記第２絶縁部との界面に平行な第１方向に並んだ複数の第１空隙と、前記複数の第１空隙の上方に設けられた第２空隙と、を含む。
第１実施形態に係るアイソレータおよび回路を表す平面図である。 第１実施形態に係るアイソレータを表す模式断面図である。 第１実施形態に係るアイソレータの製造過程を表す断面図である。 図３に続く製造過程を表す模式断面図である。 図４に続く製造過程を表す模式断面図である。 第１実施形態に係る絶縁部の構造を表す模式図である。 第１実施形態の変形例に係る絶縁部の構造を表す模式図である。 第１実施形態の別の変形例に係る絶縁部の構造を表す模式図である。 第１実施形態の変形例に係るアイソレータを表す模式断面図である。 第１実施形態の変形例に係るアイソレータの製造過程を表す模式断面図である。 第２実施形態に係るアイソレータを表す断面図である。 第３実施形態に係るアイソレータおよび回路を表す平面図である。 第３実施形態に係るアイソレータの断面構造を表す模式図である。 第３実施形態の第１変形例に係るアイソレータおよび回路を表す平面図である。 図１４のＡ１－Ａ２断面図である。 図１４のＢ１－Ｂ２断面図である。 第３実施形態の第１変形例に係るアイソレータの断面構造を表す模式図である。 第３実施形態の第２変形例に係るアイソレータおよび回路を表す平面図である。 第３実施形態の第２変形例に係るアイソレータの断面構造を表す模式図である。 第３実施形態の第３変形例に係るアイソレータを表す模式図である。 第４実施形態に係るパッケージを表す斜視図である。 第４実施形態に係るパッケージの断面構造を表す模式図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
（第１実施形態）
図１は、第１実施形態に係るアイソレータ１００、第１回路１および第２回路２を表す平面図である。
図２は、第１実施形態に係るアイソレータ１００を表す模式断面図である。図２は、図１中のＡ１－Ａ２線に沿った断面図である。
第１実施形態は、例えば、デジタルアイソレータ、ガルバニックアイソレータ、ガルバニック絶縁素子と呼ばれるデバイスに関する。図１および図２に示すように、第１実施形態に係るアイソレータ１００は、第１回路１、第２回路２、基板５、第１電極１１、第２電極１２、第１絶縁部２０、絶縁膜２１、第２絶縁部３０、第３絶縁部４０、絶縁膜４１、絶縁膜７１、絶縁膜７３および導電体５０を含む。図１では、第２電極１２の構成を表すために、絶縁膜７１および７３を省略している。
実施形態の説明では、ＸＹＺ直交座標系を用いる。第１電極１１から第２電極１２に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する２方向をＸ方向（第２方向）およびＹ方向（第３方向）とする。また、説明のために、第１電極１１から第２電極１２に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、第１電極１１と第２電極１２との相対的な位置関係を表し、重力に基づく上下方向に限定される訳ではない。
図２に示すように、第１絶縁部２０は、基板５の上に設けられる。第１電極１１は、第１絶縁部２０の中に設けられる。絶縁膜２１は、基板５と第１絶縁部２０との間に設けられる。絶縁膜２１は、所謂、層間絶縁膜である。
第２絶縁部３０は、第１電極１１および第１絶縁部２０の上に設けられる。第２電極１２は、第２絶縁部３０の上に設けられる。第２絶縁部３０は、例えば、空隙ＶＡ、ＶＢおよびＶＣを含む。空隙ＶＡ、ＶＢおよびＶＣは、それぞれ、第１絶縁部２０と第２絶縁部３０との界面に沿った方向（例えば、Ｘ方向）に並ぶ。また、空隙ＶＡ、ＶＢおよびＶＣは、Ｚ方向に並び、相互に連通するように設けられる。
第３絶縁部４０は、第２絶縁部３０の上に設けられる。第２電極１２は、第３絶縁部４０の中に設けられる。絶縁膜４１は、第２絶縁部３０と第３絶縁部４０との間に設けられる。第２電極１２の下端は、例えば、絶縁膜４１に接する。
第１絶縁部２０、第２絶縁部３０、第３絶縁部４０は、例えば、シリコンおよび酸素を含む。第１絶縁部２０、第２絶縁部３０、第３絶縁部４０は、例えば、酸化シリコンもしくは酸窒化シリコンを含む。絶縁膜２１は、例えば、シリコン酸化膜である。絶縁膜４１は、例えば、シリコン窒化膜である。
図１および図２に表した例では、第１電極１１および第２電極１２は、例えば、平面コイルである。第１電極１１および第２電極１２は、基板５の表面に平行なＸ－Ｙ面に沿って、例えば、螺旋状に設けられる。第１電極１１および第２電極１２は、Ｚ方向において互いに対向する位置に設けられる。第２電極１２の少なくとも一部は、Ｚ方向において、第１電極１１の少なくとも一部と並ぶ。
第１電極１１、第２電極１２、および導電体５０は、例えば、金属を含む。第１電極１１および第２電極１２は、例えば、銅もしくはアルミニウムを含む。第１電極１１および第２電極１２は、信号伝送時の発熱を抑制するために、電気抵抗の低い材料を含む。第１電極１１および第２電極１２は、例えば、銅もしくは銅合金を含むことが好ましい。
図２に示すように、絶縁膜７１および絶縁膜７３は、第２電極１２および第３絶縁部４０の上に積層される。絶縁膜７１は、第３絶縁部４０と絶縁膜７３との間に設けられる。絶縁膜７１は、例えば、第２電極１２および第３絶縁部４０に接する。絶縁膜７１は、例えば、シリコン酸化膜である。絶縁膜７３は、例えば、ポリイミド、ポリアミドなどの絶縁性樹脂を含む。
導電体５０は、Ｘ－Ｙ面に沿って、第１電極１１および第２電極１２を囲むように設けられる。導電体５０は、例えば、金属を含む。導電体５０は、例えば、銅もしくはアルミニウムを含む。また、導電体５０は、例えば、第１導電部５１、第２導電部５２および第３導電部５３を含む。
第１導電部５１は、Ｘ－Ｙ面に沿って第１電極１１を囲むように設けられる。第１導電部５１は、第１絶縁部２０の中に設けられる。
第２導電部５２は、第１導電部５１の上に設けられる。第２導電部５２は、複数設けられ、第１導電部５１の上面に沿って並ぶ。第２導電部５２は、それぞれＺ方向に延在する。第２導電部５２の下端は、第１導電部５１に接する。
第３導電部５３は、第２導電部５２の上に設けられる。第３導電部５３は、第３絶縁部４０の中に設けられ、Ｘ－Ｙ面に沿って第２電極１２を囲む。第２導電部５２の上端は、第３導電部５３に接する。
図１に示す例では、コイル状の第１電極１１の一端は、配線６０を介して第１回路１に電気的に接続される。第１電極１１の他端は、配線６１を介して導電体５０と電気的に接続される。配線６１は、例えば、第１絶縁部２０と絶縁膜２１との間に設けられる。
コイル状の第２電極１２の一端は、金属層６２および配線６３を介して第２回路２に電気的に接続される。第２電極１２の他端（コイルの他端）は、金属層６４および配線６５を介して第２回路２に電気的に接続される。例えば、金属層６２は、第２電極１２の一端の上に設けられる（図５（ｃ）参照）。金属層６４は、第２電極１２の他端の上方に設けられる。例えば、Ｚ方向において、金属層６２および金属層６４のそれぞれのレベルは、第２電極１２よりも上のレベルに位置する。金属層６２および６４は、第２電極１２につながるように形成される。実施形態は、この例に限定される訳ではない。例えば、第２電極１２、金属層６２および６４は同時に形成され、金属層６２、金属層６４および第２電極１２は、Ｚ方向において同じレベルに位置しても良い。
図２に示すように、金属層６６は、導電体５０の上に設けられる。金属層６６は、例えば、絶縁膜７１の中に設けられる。導電体５０は、例えば、金属層６６にボンディングされる金属ワイヤを介して、別の導電部材（図示しない）に電気的に接続される。導電体５０および基板５は、例えば、基準電位に接続される。基準電位は、例えば、接地電位である。
基板５は、第１電極１１に接続される電気回路を含んでも良い。例えば、電気回路は、基板５の絶縁膜２１に接する表面側に設けられた複数のトランジスタ（図示しない）と、絶縁膜２１の中に設けられ、複数のトランジスタを電気的に接続する配線（図示しない）と、を含む。基板５は、例えば、導電性のシリコン基板である。シリコン基板は、ボロン、リン、ヒ素、およびアンチモンからなる群より選択された少なくとも１つの不純物を含む。また、基板５は、高抵抗のシリコン基板であっても良い。
第１回路１は、例えば、基板５上に設けられた電気回路の一部である。導電体５０は、基板５の上に設けられる。例えば、第１回路１を、Ｚ方向に見て導電体５０の内側に位置するように配置しても良い。これにより、基板５および導電体５０の外部から基板５に向けた電磁波に対して、第１回路１が導電体５０により遮蔽される。この結果、第１回路１の動作をより安定化させることができる。
図１に示す第１回路１および第２回路２の一方は、送信回路として用いられる。第１回路１および第２回路２の他方は、受信回路として用いられる。ここでは、第１回路１を送信回路、第２回路２を受信回路として説明する。
第１回路１は、例えば、コイル間の伝送に適した波形の信号（電流）を第１電極１１へ送る。第１電極１１に電流が流れると、螺旋状の電極の内側を通る磁界が発生する。Ｚ方向において、第１電極１１の少なくとも一部は、第２電極１２の少なくとも一部に並び、第１電極１１において発生した磁力線の一部は、第２電極１２の内側を通る。さらに、第２電極１２の内側における磁力線の変化により、第２電極１２に誘導起電力が生じ、第２電極１２に電流を流す。第２回路２は、第２電極１２に流れる電流を検出し、検出結果に応じた信号を生成する。これにより、第１電極１１と第２電極１２との間において、電流を介することなく信号を伝達することができる。
アイソレータ１００の第２絶縁部３０に設けられる空隙ＶＡ、ＶＢおよびＶＣは、第２絶縁部３０を構成する絶縁体中の応力を低減する。第１電極１１と第２電極１２との間に、例えば、８マイクロメータ（μｍ）以上のＺ方向の厚さを有する絶縁体を介在させ、所望の絶縁耐圧を確保したとしても、空隙ＶＡ、ＶＢおよびＶＣにより絶縁体中の応力を低減し、クラック等の発生を防ぐことができる。また、アイソレータ１００の製造過程におけるウェーハの反りを抑制することもできる。
次に、図３（ａ）～図５（ｃ）を参照して、第１実施形態に係るアイソレータ１００の製造方法を説明する。図３（ａ）～図５（ｃ）は、アイソレータ１００の製造過程を表す断面図である。図３（ａ）～図５（ｃ）は、図１中のＡ１－Ａ２線に沿った断面に対応する模式図である。
図３（ａ）に示すように、基板５の上に、化学気相堆積法（以下、ＣＶＤ）により絶縁膜２１および第１絶縁部２０を形成した後、第１絶縁部２０の中に第１電極１１および第１導電部５１を形成する。第１電極１１および第１導電部５１は、例えば、第１絶縁部２０を選択的に除去することにより形成された溝中に、金属層を埋め込むことにより形成される。
配線６１は、第１絶縁部２０を形成する前に、絶縁膜２１に形成された溝中に埋め込まれる。配線６１は、第１電極１１の外側の一端と第１導電部５１とを電気的に接続するように形成される。配線６１は、例えば、銅を含む金属である。
さらに、第１電極１１、第１絶縁部２０および第１導電部５１を覆うように、絶縁膜３０ａを形成する。続いて、絶縁膜３０ａの上に第１犠牲膜３１を形成する。絶縁膜３０ａは、例えば、ＣＶＤにより形成されるシリコン酸化膜である。第１犠牲膜３１は、例えば、ＣＶＤを用いて形成されるアモルファスカーボン膜である。
図３（ｂ）に示すように、第１犠牲膜３１を所定の形状にパターニングする。例えば、フォトリソグラフィを用いて図示しないエッチングマスクを形成した後、第１犠牲膜３１を選択的に除去する。第１犠牲膜３１は、例えば、ドライエッチングにより除去される。
図３（ｃ）に示すように、絶縁膜３０ａ上において、第１犠牲膜３１を覆うように、絶縁膜３０ｂを形成する。絶縁膜３０ｂは、例えば、ＣＶＤを用いて形成されるシリコン酸化膜である。
図３（ｄ）に示すように、第１犠牲膜３１の相互に隣接した部分の間に形成された部分を残して、絶縁膜３０ｂを除去する。絶縁膜３０ｂは、例えば、等方性のドライエッチングもしくはＣＭＰ（Chemical Mechanical Polishing）により除去される。
図４（ａ）に示すように、絶縁膜３０ｂおよび第１犠牲膜３１の上に第２犠牲膜３３を形成する。第２犠牲膜３３は、絶縁膜３０ｂおよび第１犠牲膜３１を覆うように形成された後、所定の形状にパターニングされる。第２犠牲膜３３は、例えば、アモルファスカーボン膜である。
第２犠牲膜３３は、その一部が第１犠牲膜３１の上に位置し、第１犠牲膜３１に接するように形成される。第２犠牲膜３３は、例えば、ドライエッチングを用いて選択的に除去される。第２犠牲膜３３のエッチングは、例えば、図示しないエッチングマスクを用いて実施され、絶縁膜３０ｂが露出された時点で停止される。
図４（ｂ）に示すように、第２犠牲膜３３の隣り合う部分間に絶縁膜３０ｃを形成する。絶縁膜３０ｃは、例えば、ＣＶＤにより形成されるシリコン酸化膜である。絶縁膜３０ｃは、絶縁膜３０ｂと同じ手順で形成される。
図４（ｃ）に示すように、絶縁膜３０ｃおよび第２犠牲膜３３の上に絶縁膜３０ｄおよび第３犠牲膜３５を形成する。第３犠牲膜３５は、その一部が第２犠牲膜３３の上に位置するように形成される。
絶縁膜３０ｄおよび第３犠牲膜３５は、絶縁膜３０ｃおよび第２犠牲膜３３と同じ手順で形成される。絶縁膜３０ｄは、例えば、シリコン酸化膜であり、第２犠牲膜３３は、例えば、アモルファスカーボン膜である。
図４（ｄ）に示すように、絶縁膜３０ｄおよび第３犠牲膜３５の上に絶縁膜３０ｅおよび第４犠牲膜３７を形成する。第４犠牲膜３７は、その一部が第３犠牲膜３５の上に位置するように形成される。
絶縁膜３０ｅおよび第４犠牲膜３７は、絶縁膜３０ｃおよび第２犠牲膜３３と同じ手順で形成される。絶縁膜３０ｅは、例えば、シリコン酸化膜であり、第４犠牲膜３７は、例えば、アモルファスカーボン膜である。
図５（ａ）に示すように、第１犠牲膜３１、第２犠牲膜３３、第３犠牲膜３５および第４犠牲膜３７を選択的に除去する。第１犠牲膜３１、第２犠牲膜３３、第３犠牲膜３５および第４犠牲膜３７は、例えば、酸素アッシングにより除去される。これにより、空隙ＶＡ、ＶＢ、ＶＣおよびＶＤが、絶縁膜３０ｂ、３０ｃ、３０ｄおよび３０ｅに、それぞれ形成される。空隙ＶＡ、ＶＢ、ＶＣおよびＶＤは、相互に連通するように形成される。すなわち、空隙ＶＡと空隙ＶＢとの間、空隙ＶＢと空隙ＶＣとの間、空隙ＶＣと空隙ＶＤとの間は、それぞれ相互に連通するように形成される。なお、第２導電部５２（図１および図２参照）が設けられる部分には、第１犠牲膜３１、第２犠牲膜３３、第３犠牲膜３５および第４犠牲膜３７は形成されない。
図５（ｂ）に示すように、絶縁膜３０ｅを覆うように、絶縁膜３０ｆを形成する。絶縁膜３０ｆは、例えば、ＣＶＤを用いて形成されるシリコン酸化膜である。絶縁膜３０ｆは、絶縁膜３０ｅの空隙ＶＤを埋め込むように形成される。
例えば、絶縁膜３０ｆの形成過程の初期段階において、空隙ＶＣと空隙ＶＤとが連通する部分が閉塞される。このため、絶縁膜３０ｆは、絶縁膜３０ｂ、３０ｃおよび３０ｄの内部に、それぞれ、空隙ＶＡ、空隙ＶＢおよび空隙ＶＣを残して形成される。
このようにして、第１絶縁部２０の上に、第２絶縁部３０が形成される。第２絶縁部３０は、絶縁膜３０ａ～３０ｆを含み、その内部に、空隙ＶＡ、ＶＢおよびＶＣを含む。
図５（ｃ）に示すように、第２導電部５２を第２絶縁部３０の中に形成した後、第２絶縁部３０および第２導電部５２の上に、第３絶縁部４０を形成する。さらに、第３絶縁部４０の中に、第２電極１２および第３導電部５３を形成する。
第２導電部５２は、第２絶縁部３０をＺ方向に貫通し、第１導電部５１に連通するように設けられたコンタクトホールの内部に形成される。第２電極１２および第３導電部５３は、第３絶縁部４０に設けられた溝の内部に形成される。さらに、第２絶縁部３０と第３絶縁部４０との間に、絶縁膜４１を形成しても良い。絶縁膜４１は、第３絶縁部４０に溝を形成する際のエッチングストッパとして機能する。
続いて、第３絶縁部４０の上に絶縁膜７１を形成する。絶縁膜７１は、例えば、ＣＶＤを用いて形成されるシリコン酸化膜である。絶縁膜７１は、図示しない多層構造を有し、金属層６２、６４（図１参照）および６６は、絶縁膜７１の中に設けられる。さらに、絶縁膜７１の上に絶縁膜７３を形成する。絶縁膜７３は、例えば、金属層６２および６６の表面を露出させるためのエッチングマスクとして用いられる。絶縁膜７３は、例えば、ポリイミド、ポリアミドなどを含む樹脂膜である。
図６（ａ）および（ｂ）は、第１実施形態に係る第２絶縁部３０の構造を表す模式図である。図６（ａ）は、図６（ｂ）中に示すＢ－Ｂ線に沿った断面を示す平面図である。図６（ｂ）は、図６（ａ）中に示すＡ－Ａ線に沿った断面図である。
図６（ａ）に示すように、絶縁膜３０ｃは、Ｘ方向およびＹ方向に並んだ複数の空隙ＶＢを有する格子状に設けられる。絶縁膜３０ｂは、Ｘ方向およびＹ方向に並んだ複数の島状領域を含む。空隙ＶＡは、複数の島状領域を囲む。
絶縁膜３０ｂの島状領域は、絶縁膜３０ｃの空隙ＶＢと同じ周期でＸ方向およびＹ方向に並ぶ。島状領域は、空隙ＶＢの下に位置し、空隙ＶＢは、島状領域に対してＸ方向およびＹ方向にシフトした位置に設けられる。絶縁膜３０ｂと絶縁膜３０ｃは、図６（ａ）中に示す破線と空隙ＶＢとの間の領域で重なっている。
図６（ｂ）に示すように、絶縁膜３０ｄは、絶縁膜３０ｂと同じ島状領域を有する。絶縁膜３０ｄの島状領域は、それぞれ空隙ＶＢの上に位置する。また、絶縁膜３０ｄの島状領域は、絶縁膜３０ｂの島状領域の上方に位置し、空隙ＶＢに対してＸ方向およびＹ方向にシフトするように設けられる。空隙ＶＣは、絶縁膜３０ｄの島状領域を囲む。
図７（ａ）～（ｃ）は、第１実施形態の変形例に係る第２絶縁部３０の構造を表す模式図である。図７（ａ）は、図７（ｂ）中に示すＥ－Ｅ線に沿った断面を示す平面図である。図７（ｂ）は、図７（ａ）中に示すＣ－Ｃ線に沿った断面図である。図７（ｃ）は、図７（ａ）中に示すＤ－Ｄ線に沿った断面図である。
図７（ａ）に示すように、絶縁膜３０ｃは、Ｘ方向に延在し、Ｙ方向に並ぶ複数のストライプ状の領域を含む。空隙ＶＢは、絶縁膜３０ｃのＹ方向において隣り合う領域の間に設けられる。絶縁膜３０ｂは、絶縁膜３０ｃの下方において、Ｙ方向に延在し、Ｘ方向に並ぶ複数のストライプ状の領域を含む。
図７（ｂ）および（ｃ）に示すように、空隙ＶＡは、絶縁膜３０ｂの隣り合うストライプ状の領域間に設けられる。また、絶縁膜３０ｄは、絶縁膜３０ｃの上に設けられ、Ｙ方向に延在し、Ｘ方向に並ぶ複数のストライプ状の領域を含む。空隙ＶＣは、絶縁膜３０ｄの隣り合うストライプ状の領域間に設けられる。絶縁膜３０ｄのストライプ状の領域は、それぞれ、空隙ＶＡの上方に位置するように設けられる。また、絶縁膜３０ｂのストライプ状の領域は、空隙ＶＣの下方に位置する。
図８（ａ）および（ｂ）は、第１実施形態の別の変形例に係る第２絶縁部３０の構造を表す模式図である。図８（ａ）は、図８（ｂ）中に示すＧ－Ｇ線に沿った断面を示す平面図である。図８（ｂ）は、図８（ａ）中に示すＦ－Ｆ線に沿った断面図である。
図８（ａ）に示すように、絶縁膜３０ｃは、Ｘ方向およびＹ方向に並んだ複数の空隙ＶＢを有する格子状に設けられる。絶縁膜３０ｂは、Ｘ方向およびＹ方向に並んだ複数の空隙ＶＡを含む格子状に設けられる。空隙ＶＡは、例えば、四角形の形状を有し、その四隅において、それぞれ空隙ＶＢのいずれかと重なるように設けられる。空隙ＶＡは、格子状の絶縁膜３０ｃの交差する領域の下方に位置する。
図８（ｂ）に示すように、絶縁膜３０ｄは、絶縁膜３０ｂと同じ格子状に設けられ、空隙ＶＣは、空隙ＶＡの上方に位置する。
なお、第２絶縁部３０は、上記の例に限定される訳ではない。第２絶縁部３０は、例えば、４つ以上の空隙がＺ方向に並ぶように設けられても良いし、２つの空隙がＺ方向に並ぶ構成であっても良い。
図９は、第１実施形態の変形例に係るアイソレータ１１０を表す模式断面図である。アイソレータ１１０の第２絶縁部３０は、Ｚ方向に積層された絶縁膜３０ａ～３０ｇを含む。絶縁膜３０ｂ、３０ｄおよび３０ｆは、それぞれ、空隙ＶＡ、ＶＢおよびＶＣを含む。
空隙ＶＡ、ＶＢおよびＶＣは、例えば、Ｙ方向に延在するスリット状に設けられ、Ｘ方向に並ぶ。
図１０（ａ）～（ｄ）は、第１実施形態の変形例に係るアイソレータ１１０の製造過程を表す模式断面図である。
図１０（ａ）に示すように、絶縁膜３０ａは、第１絶縁部２０の上に設けられる。絶縁膜３０ａは、例えば、ＣＶＤにより形成されるシリコン窒化膜である。絶縁膜３０ａは、第１電極１１および第１導電部５１を覆うように形成される。
絶縁膜３０ｂは、絶縁膜３０ａの上に設けられる。絶縁膜３０ｂは、例えば、ＣＶＤを用いて形成されるシリコン酸化膜である。絶縁膜３０ｂは、例えば、図示しないエッチングマスクを用いて選択的に除去されたスリット状の溝ＳＡを含む。溝ＳＡは、絶縁膜３０ａの表面に沿って並び、それぞれＹ方向に延在する。絶縁膜３０ｂは、例えば、ドライエッチングにより除去され、絶縁膜３０ａは、エッチングストッパとして機能する。
図１０（ｂ）に示すように、絶縁膜３０ｂの上に絶縁膜３０ｃを形成する。絶縁膜３０ｃは、例えば、ＣＶＤにより形成されるシリコン窒化膜である。絶縁膜３０ｃは、絶縁膜３０ｂ中に、空隙ＶＡを残すように形成される。絶縁膜３０ｃは、例えば、溝ＳＡの開口部における絶縁膜３０ｃの堆積速度が、溝ＳＡの内部における堆積速度よりも速くなる条件下で形成される。
図１０（ｃ）に示すように、絶縁膜３０ｃの上に、絶縁膜３０ｄおよび３０ｅを形成する。絶縁膜３０ｄは、複数の空隙ＶＢを含む。絶縁膜３０ｅは、絶縁膜３０ｄに空隙ＶＢを残すように形成される。絶縁膜３０ｄは、例えば、ＣＶＤにより形成されるシリコン酸化膜である。絶縁膜３０ｅは、例えば、ＣＶＤにより形成されるシリコン窒化膜である。
図１０（ｄ）に示すように、絶縁膜３０ｅの上に、絶縁膜３０ｆおよび３０ｇを形成する。絶縁膜３０ｆは、複数の空隙ＶＣを含む。絶縁膜３０ｇは、絶縁膜３０ｆに空隙ＶＣを残すように形成される。絶縁膜３０ｆは、例えば、ＣＶＤにより形成されるシリコン酸化膜である。絶縁膜３０ｇは、例えば、ＣＶＤにより形成されるシリコン窒化膜である。
絶縁膜３０ａ～３０ｇを含む第２絶縁部３０を形成した後、第２導電部５２、第３絶縁部４０、第２電極１２、第３導電部５３などを形成し、アイソレータ１１０（図９参照）を完成させる。
この例でも、空隙ＶＡ、ＶＢおよびＶＣを第２絶縁部３０の内部に設けることにより、絶縁体中の応力を軽減し、クラック等の発生を防ぐことができる。また、アイソレータ１１０の製造過程におけるウェーハの反りを抑制することが可能となる。
（第２実施形態）
図１１は、第２実施形態に係るアイソレータ２００を示す模式断面図である。アイソレータ２００の第１電極１１および第２電極１２は、それぞれ平板状に設けられ、対向して配置される。第１電極１１と第２電極１２との間に設けられる第２絶縁部３０は、空隙ＶＡ、ＶＢおよびＶＣを含む。
アイソレータ２００をＺ方向に見た時、第１電極１１および第２電極１２は、例えば、円形、楕円形もしくは多角形の形状を有しても良い。例えば、第１電極１１および第２電極１２は、第１電極１１の上面と第２電極１２の下面が平行となるように設けられる。
アイソレータ２００は、磁界の変化に代えて、電界の変化を利用して信号を伝達する。具体的には、第２回路２が第２電極１２へ電圧を印加すると、第１電極１１と第２電極１２との間に電界が発生する。第２回路２は、このときの電極間容量を検出し、検出結果に基づいて信号を生成する。これにより、第１電極１１と第２電極１２との間で、電流を介さないで信号を伝達することができる。
この例でも、空隙ＶＡ、ＶＢおよびＶＣを第２絶縁部３０の内部に設けることにより、絶縁体中の応力を軽減し、クラック等の発生を防ぐことができる。
（第３実施形態）
図１２は、第３実施形態に係るアイソレータ３００、第１回路１および第２回路２を表す平面図である。アイソレータ３００は、図１に示すアイソレータ１００と同じ平面配置を有する。
図１３は、第３実施形態に係るアイソレータ３００の断面構造を表す模式図である。
図１２に示すように、第３実施形態に係るアイソレータ３００では、配線６１を介して、第１電極１１の外周部の一端が導電体５０と電気的に接続される。第１電極１１の他端は、配線６０を介して第１回路１と電気的に接続される。
図１３に示すように、第１回路１は、基板５に設けられる。第２回路２は、基板５から離れた基板６に設けられる。金属層６２は、配線６３を介して、基板６の上に設けられた金属層６９と電気的に接続される。金属層６４は、配線６５を介して、基板６の上に設けられた金属層６８と電気的に接続される。第２回路２は、金属層６８および６９と電気的に接続される。
アイソレータ３００において、基板５より上側の構造として、既に説明した各実施形態に係る構造を適用可能である。
図１４は、第３実施形態の第１変形例に係るアイソレータ３１０、第１回路１および第２回路２を表す平面図である。 図１５は、図１４のＡ１－Ａ２断面図である。
図１６は、図１４のＢ１－Ｂ２断面図である。
図１７は、第３実施形態の第１変形例に係るアイソレータ３１０の断面構造を表す模式図である。
図１４に示すように、第１変形例に係るアイソレータ３１０は、第１構造体１０－１および第２構造体１０－２を含む。
図１４、図１５、および図１７に示すように、第１構造体１０－１は、電極１１－１、電極１２－１、導電体５０ａ、配線６１ａ、金属層６２ａ、金属層６４ａ、および、金属層６６ａを含む。
電極１１－１、電極１２－１、導電体５０ａ、配線６１ａ、金属層６２ａ、金属層６４ａ、および金属層６６ａの構造は、例えば、図２に表した第１電極１１、第２電極１２、導電体５０、配線６１、金属層６２、金属層６４、および金属層６６の構造と同じである。
図１４、図１６、および図１７に示すように、第２構造体１０－２は、電極１１－２、電極１２－２、導電体５０ｂ、配線６１ｂ、金属層６２ｂ、金属層６４ｂ、および金属層６６ｂを含む。
電極１１－２、電極１２－２、導電体５０ｂ、配線６１ｂ、金属層６２ｂ、金属層６４ｂ、および金属層６６ｂの構造は、例えば、図２に表した第１電極１１、第２電極１２、導電体５０、配線６１、金属層６２、金属層６４、および金属層６６の構造と同じである。
電極１１－１と電極１２－１との間、および、電極１１－２と電極１２－２との間において、第２絶縁部３０は、空隙ＶＡ、ＶＢおよびＶＣを含む。
図１４に示すように、金属層６２ａは、配線６３によって金属層６２ｂと電気的に接続される。金属層６４ａは、配線６５によって金属層６４ｂと電気的に接続される。
金属層６６ａおよび金属層６６ｂは、それぞれ、別の導電部材と電気的に接続される。導電体５０ａおよび５０ｂは、金属層６６ａおよび６６ｂを介して、それぞれ、別の基準電位に接続される。
図１７に示すように、第１回路１は、基板５に設けられる。第１構造体１０－１は、基板５の上に設けられる。第２回路２は、基板６に設けられる。第２構造体１０－２は、基板６の上に設けられる。電極１１－１の一端は導電体５０ａと電気的に接続される。電極１１－１の他端は第１回路１と電気的に接続される。電極１１－２の一端は導電体５０ｂと電気的に接続される。電極１１－２の他端は第２回路２と電気的に接続される。
アイソレータ３１０において、基板５より上側の構造および基板６より上側の構造に、既に説明した各実施形態に係る構造を適用することができる。
図１４～図１７に表したアイソレータ３１０では、一対の電極１１－１および電極１２－１が、一対の電極１１－２および電極１２－２と直列に接続される。換言すると、第１回路１と第２回路２との間は、直列に接続された二対の電極によって、二重に絶縁される。アイソレータ３１０によれば、一対の電極によって一重に絶縁された構造に比べて、絶縁に対する信頼性を向上できる。
図１８は、第３実施形態の第２変形例に係るアイソレータ３２０、第１回路１および第２回路２を表す平面図である。アイソレータ３２０は、図１に示すアイソレータ１００と同じ平面配置を有する。
図１９は、第３実施形態の第２変形例に係るアイソレータ３２０の断面構造を表す模式図である。
図１８および図１９に示すように、第３実施形態の第２変形例に係るアイソレータ３２０は、第１電極１１の両端が第１回路１と電気的に接続される点で、アイソレータ３００とは異なる。導電体５０は、第１回路１および第１電極１１とは電気的に分離される。導電体５０が基準電位に設定される場合には、第１回路１、第１電極１１、および導電体５０の間の電気的な接続関係を適宜変更することができる。
図２０は、第３実施形態の第３変形例に係るアイソレータ３３０を表す模式図である。アイソレータ３３０は、第１構造体１０－１、第２構造体１０－２、第３構造体１０－３、第４構造体１０－４を含む。第１構造体１０－１は、電極１１－１および電極１２－１を含む。第２構造体１０－２は、電極１１－２および電極１２－２を含む。第３構造体１０－３は、電極１１－３および電極１２－３を含む。第４構造体１０－４は、電極１１－４および電極１２－４を含む。それぞれの電極は、コイルである。第１回路１は、差動ドライバ回路１ａ、容量Ｃ１および容量Ｃ２を含む。第２回路２は、差動受信回路２ａ、容量Ｃ３および容量Ｃ４を含む。
例えば、差動ドライバ回路１ａ、容量Ｃ１、容量Ｃ２、電極１１－１、電極１１－２、電極１２－１および電極１２－２は、不図示の第１基板上に形成される。電極１１－１の一端は、第１の定電位に接続される。電極１１－１の他端は、容量Ｃ１に接続される。電極１１－２の一端は、第２の定電位に接続される。電極１１－２の他端は、容量Ｃ２に接続される。
差動ドライバ回路１ａの一方の出力は、容量Ｃ１に接続される。差動ドライバ回路１ａの他方の出力は、容量Ｃ２に接続される。容量Ｃ１は、差動ドライバ回路１ａと電極１１－１との間に接続される。容量Ｃ２は、差動ドライバ回路１ａと電極１１－２との間に接続される。
絶縁部を挟んで電極１１－１と電極１２－１が積層される。別の絶縁部を挟んで電極１１－２と電極１２－２が積層される。電極１２－１の一端は、電極１２－２の一端と接続される。
例えば、差動受信回路２ａ、容量Ｃ３、容量Ｃ４、電極１１－３、電極１１－４、電極１２－３、および電極１２－４は、不図示の第２基板の上に形成される。電極１１－３の一端は、第３の定電位に接続される。電極１１－３の他端は、容量Ｃ３に接続される。電極１１－４の一端は、第４の定電位に接続される。電極１１－４の他端は、容量Ｃ４に接続される。
差動受信回路２ａの一方の入力は、容量Ｃ３に接続される。差動受信回路２ａの他方の入力は、容量Ｃ４に接続される。絶縁部を挟んで電極１１－３と電極１２－３が積層される。別の絶縁部を挟んで、電極１１－４と電極１２－４が積層される。電極１２－３の一端は、電極１２－４の一端と接続される。電極１２－３の他端は、電極１２－１の他端と接続される。電極１２－４の他端は、電極１２－２の他端と接続される。
アイソレータ３３０の動作について説明する。アイソレータ３３０では、変調された信号が伝送される。図２０中のＶｉｎは、変調された信号を表す。信号の変調には、例えば、エッジトリガ方式、または、Ｏｎ－Ｏｆｆ Ｋｅｙｉｎｇ方式が用いられる。いずれの方法においても、Ｖｉｎは、元の信号を高周波帯にシフトさせた信号である。
差動ドライバ回路１ａは、Ｖｉｎに応じて電極１１－１および電極１１－２に互いに逆方向の電流ｉ０を流す。電極１１－１および１１－２は、互いに逆向きの磁界（Ｈ１）を発生する。電極１１－１の巻数が電極１１－２の巻数と同じ場合には、発生する磁界の大きさが互いに等しくなる。
磁界Ｈ１によって電極１２－１に生じる誘導電圧は、磁界Ｈ１によって電極１２－２に生じる誘導電圧と加算される。電極１２－１および１２－２には、電流ｉ１が流れる。電極１２－１および１２－２は、電極１２－３および電極１２－４とそれぞれボンディングワイヤで接続される。ボンディングワイヤは、例えば金を含む。ボンディングワイヤの直径は、例えば、３０μｍである。
電極１２－１および１２－２で加算された誘導電圧は、電極１２－３および１２－４に印加される。電極１２－３および１２－４には、電極１２－１および電極１２－２に流れる電流ｉ１と同じ値の電流ｉ２が流れる。電極１２－３および１２－４は、互いに逆向きの磁界（Ｈ２）を発生する。電極１２－３の巻数が電極１２－４の巻数と同じ場合には、発生する磁界の大きさが互いに等しくなる。
磁界Ｈ２によって電極１１－３に生じる誘導電圧の方向は、磁界Ｈ２によって電極１１－４に生じる誘導電圧の方向と逆である。電極１１－３および１１－４には、電流ｉ３が流れる。また、電極１１－３に生じる誘導電圧の大きさは、電極１１－４に生じる誘導電圧の大きさと同じである。差動受信回路２ａには、電極１１－３および１１－４がそれぞれ発生させる誘導電圧の加算が印加され、変調された信号が伝送される。
（第４実施形態）
図２１は、第４実施形態に係るパッケージ４００を表す斜視図である。
図２２は、第４実施形態に係るパッケージ４００の断面構造を表す模式図である。
図２１に示すように、第４実施形態に係るパッケージ４００は、金属部材８１ａ～８１ｆ、金属部材８２ａ～８２ｆ、金属層８３ａ～８３ｆ、金属層８４ａ～８４ｆ、封止部９０および複数のアイソレータ３３０を含む。図示した例では、パッケージ４００は、４つのアイソレータ３３０を含む。すなわち、図２０に表した第１構造体１０－１～第４構造体１０－４の組が、４つ設けられる。
複数の第１構造体１０－１および第２構造体１０－２は、金属部材８１ａの一部の上に設けられる。例えば、複数の第１構造体１０－１および第２構造体１０－２は、１つの基板５の上に設けられる。基板５は、金属部材８１ａと電気的に接続される。基板５中には、それぞれの第１構造体１０－１および第２構造体１０－２に対応する複数の第１回路１が設けられる。
複数の第３構造体１０－３および第４構造体１０－４は、金属部材８２ａの一部の上に設けられる。複数の第３構造体１０－３および第４構造体１０－４は、１つの基板６の上に設けられる。基板６は、金属部材８２ａと電気的に接続される。基板６中には、それぞれの第３構造体１０－３および第４構造体１０－４に対応する複数の第２回路２が設けられる。
金属部材８１ａは、さらに金属層８３ａと電気的に接続される。金属層８３ａは、各第１構造体１０－１および第２構造体１０－２の導電体５０ａと電気的に接続される。金属部材８２ａは、さらに金属層８４ａと電気的に接続される。金属層８４ａは、各第３構造体１０－３および第４構造体１０－４の導電体５０ｂと電気的に接続される。
金属部材８１ｂ～８１ｅは、金属層８３ｂ～８３ｅとそれぞれ電気的に接続される。金属層８３ｂ～８３ｅは、複数の第１回路１とそれぞれ電気的に接続される。金属部材８１ｆは、金属層８３ｆと電気的に接続される。金属層８３ｆは、例えば、第１の定電位（図２０参照）と電気的に接続される。
金属部材８２ｂ～８２ｅは、それぞれ金属層８４ｂ～８４ｅと電気的に接続される。金属層８４ｂ～８４ｅは、それぞれ複数の第２回路２と電気的に接続される。金属部材８２ｆは、金属層８４ｆと電気的に接続される。金属層８４ｆは、例えば、第３の定電位（図２０参照）と電気的に接続される。
封止部９０は、金属部材８１ａ～８１ｆおよび８２ａ～８２ｆのそれぞれの一部、金属層８３ａ～８３ｆ、金属層８４ａ～８４ｆ、および複数のアイソレータ３３０を覆う。
金属部材８１ａ～８１ｆは、端子Ｔ１ａ～Ｔ１ｆをそれぞれ有する。金属部材８２ａ～８２ｆは、端子Ｔ２ａ～Ｔ２ｆをそれぞれ有する。端子Ｔ１ａ～Ｔ１ｆおよびＴ２ａ～Ｔ２ｆは、封止部９０に覆われておらず、外部に露出している。
例えば、端子Ｔ１ａおよびＴ２ａは、基準電位に接続される。端子Ｔ１ｂ～Ｔ１ｅには、それぞれの第１回路１への信号が入力される。端子Ｔ２ｂ～Ｔ２ｅには、それぞれの第２回路２からの信号が出力される。端子Ｔ１ｆは、複数の第１回路１を駆動させるための電源と接続される。端子Ｔ２ｆは、複数の第２回路２を駆動させるための電源と接続される。
ここでは、パッケージ４００に４つのアイソレータ３３０が４組設けられた例を説明したが、パッケージ４００には、１つ以上の他のアイソレータが設けられても良い。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１、２…回路、 １ａ…差動ドライバ回路、 ２ａ…差動受信回路、 ５、６…基板、 １０…構造体、 １１…第１電極、 １２…第２電極、 ２０…第１絶縁部、 ２１…絶縁膜、 ３０…第２絶縁部、 ３０ａ～３０ｇ…絶縁膜、 ３１、３３、３５、３７…犠牲膜、 ４０…第３絶縁部、 ４１…絶縁膜、 ５０、５０ａ、５０ｂ…導電体、 ５１…第１導電部、 ５２…第２導電部、 ５３…第３導電部、 ６０、６１、６１ａ、６１ｂ、６３、６５…配線、 ６２、６２ａ、６２ｂ、６４、６４ａ、６４ｂ、６６、６６ａ、６６ｂ、６８、６９…金属層、 ７１、７３…絶縁膜、 ８１ａ～８１ｆ、８２ａ～８２ｆ…金属部材、 ８３ａ～８３ｆ、８４ａ～８４ｆ… 金属層、 ９０…封止部、 １００、１１０、２００、３００、３１０、３２０、３３０…アイソレータ、 ４００…パッケージ、 Ｃ１～Ｃ４…容量、 Ｈ１、Ｈ２…磁界、 ＳＡ…溝、 Ｔ１ａ～Ｔ１ｆ、Ｔ２ａ～Ｔ２ｆ…端子、 ＶＡ～ＶＤ…空隙、 ｉ０～ｉ３…電流

Claims (8)

  1. 第１絶縁部と、
    前記第１絶縁部中に設けられた第１電極と、
    前記第１絶縁部および前記第１電極の上に設けられた第２絶縁部と、
    前記第２絶縁部上に設けられた第３絶縁部と、
    前記第３絶縁部中に設けられた第２電極と、
    を備え、
    前記第２絶縁部は、前記第１絶縁部と前記第２絶縁部との界面に平行な第１方向に並んだ複数の第１空隙と、前記複数の第１空隙の上方に設けられた第２空隙と、を含む、アイソレータ。
  2. 前記第２空隙は、前記複数の第１空隙のうちの少なくとも１つと連通するように設けられる請求項１記載のアイソレータ。
  3. 前記第２電極と前記第２絶縁部との間に設けられ、前記第２絶縁部の材料とは異なる材料を含む第１絶縁膜をさらに備える請求項１または２に記載のアイソレータ。
  4. 前記第２絶縁部は、前記第１絶縁部と前記第３絶縁部との間に延在する第３絶縁膜と、前記第１絶縁膜と前記第３絶縁部との間に延在する第４絶縁膜とを含み、
    前記第３絶縁膜は、前記第１方向に並ぶ前記複数の第１空隙を含み、
    前記第４絶縁膜は、前記第２空隙に囲まれた複数の島状領域を含む請求項３記載のアイソレータ。
  5. 前記複数の第１空隙は、前記第１方向と交差する第２方向に延在し、
    前記第２空隙は、前記第１方向に延在する請求項１～３のいずれか１つに記載のアイソレータ。
  6. 前記第２絶縁部は、前記第１電極と前記複数の第１空隙との間に連続的に設けられた第２絶縁膜を含む請求項１～５のいずれか１つに記載のアイソレータ。
  7. 前記第２絶縁部は、前記第１絶縁部から前記第３絶縁部に向かう第３方向において、前記第１空隙のレベルと前記第２空隙のレベルとの間のレベルに設けられた第３空隙をさらに含み、
    前記第１～第３空隙は、それぞれ四角形の形状を有し、
    前記第３空隙は、前記四角形の四隅において前記第１空隙および前記第２空隙に連通するように設けられる請求項１～４のいずれか１つに記載のアイソレータ。
  8. 前記第１空隙および前記第２空隙は、前記第１方向と交差する第２方向に延在するスリット状に設けられる請求項１記載のアイソレータ。
JP2020152253A 2020-09-10 2020-09-10 アイソレータ Active JP7364545B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020152253A JP7364545B2 (ja) 2020-09-10 2020-09-10 アイソレータ
CN202110176404.6A CN114171868B (zh) 2020-09-10 2021-02-07 隔离器
US17/181,147 US11817346B2 (en) 2020-09-10 2021-02-22 Isolator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020152253A JP7364545B2 (ja) 2020-09-10 2020-09-10 アイソレータ

Publications (2)

Publication Number Publication Date
JP2022046296A JP2022046296A (ja) 2022-03-23
JP7364545B2 true JP7364545B2 (ja) 2023-10-18

Family

ID=80469290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020152253A Active JP7364545B2 (ja) 2020-09-10 2020-09-10 アイソレータ

Country Status (3)

Country Link
US (1) US11817346B2 (ja)
JP (1) JP7364545B2 (ja)
CN (1) CN114171868B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008061236A (ja) 2006-08-28 2008-03-13 Avago Technologies General Ip (Singapore) Private Ltd 改善されたガルバニックアイソレータ
JP2017513222A (ja) 2014-04-04 2017-05-25 クアルコム，インコーポレイテッド ウェハ反り低減のための応力軽減構造

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1998128A (zh) * 2004-06-04 2007-07-11 百拉得动力系统公司 功率转换器中平面变压器和/或平面电感器与功率开关的集成
US7566627B2 (en) * 2007-06-29 2009-07-28 Texas Instruments Incorporated Air gap in integrated circuit inductor fabrication
JP5472717B2 (ja) 2009-11-30 2014-04-16 Ｔｄｋ株式会社 カプラ
US8525614B2 (en) 2009-11-30 2013-09-03 Tdk Corporation Coupler
WO2012153529A1 (ja) 2011-05-11 2012-11-15 パナソニック株式会社 電磁共鳴結合器
JP5754507B2 (ja) * 2011-06-21 2015-07-29 株式会社村田製作所 回路モジュール
JP2016006816A (ja) 2014-06-20 2016-01-14 アズビル株式会社 トランスおよび多層基板
JP6696483B2 (ja) * 2017-07-10 2020-05-20 株式会社村田製作所 コイル部品
US11282781B2 (en) * 2019-07-22 2022-03-22 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008061236A (ja) 2006-08-28 2008-03-13 Avago Technologies General Ip (Singapore) Private Ltd 改善されたガルバニックアイソレータ
JP2017513222A (ja) 2014-04-04 2017-05-25 クアルコム，インコーポレイテッド ウェハ反り低減のための応力軽減構造

Also Published As

Publication number Publication date
CN114171868B (zh) 2023-09-05
CN114171868A (zh) 2022-03-11
US11817346B2 (en) 2023-11-14
US20220076990A1 (en) 2022-03-10
JP2022046296A (ja) 2022-03-23

Similar Documents

Publication Publication Date Title
US6927662B2 (en) Integrated transformer configuration
CN106611741A (zh) 电介质堆叠，隔离设备并形成隔离设备的方法
US11916027B2 (en) Isolator
KR101247425B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP7465321B2 (ja) アイソレータ
JP7364545B2 (ja) アイソレータ
JP2015079977A (ja) 回路装置
US20220336580A1 (en) Isolator
JP7189172B2 (ja) アイソレータ
CN109585426B (zh) 高电压电容器、包括电容器的系统以及制造电容器的方法
JP7244452B2 (ja) アイソレータ
JP2023091039A (ja) アイソレータ
JP7332775B2 (ja) アイソレータ
JP2023044463A (ja) 絶縁デバイス
JP2023135783A (ja) アイソレータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230524

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231005

R150 Certificate of patent or registration of utility model

Ref document number: 7364545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150