CN109585426B - 高电压电容器、包括电容器的系统以及制造电容器的方法 - Google Patents
高电压电容器、包括电容器的系统以及制造电容器的方法 Download PDFInfo
- Publication number
- CN109585426B CN109585426B CN201811134253.2A CN201811134253A CN109585426B CN 109585426 B CN109585426 B CN 109585426B CN 201811134253 A CN201811134253 A CN 201811134253A CN 109585426 B CN109585426 B CN 109585426B
- Authority
- CN
- China
- Prior art keywords
- dielectric
- electrode
- layer
- region
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 167
- 239000011241 protective layer Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000005012 migration Effects 0.000 claims description 3
- 238000013508 migration Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 238000009987 spinning Methods 0.000 claims 2
- 239000007769 metal material Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/22—Electrostatic or magnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/14—Organic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/306—Stacked capacitors made by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本公开的实施例涉及高电压电容器、包括电容器的系统以及制造电容器的方法。在各种实施例中,本公开内容提供了电容器和形成电容器的方法。在一个实施例中,电容器包括衬底、衬底上的第一电极、第二电极和第一电介质层。第一电极的一部分暴露在接触区域中。第一电介质层包括第一电介质区域和第二电介质区域,第一电介质区域在第一电极和第二电极之间,第二电介质区域在第一电介质区域和接触区域之间。第二电介质区域与第一电介质区域相邻,并且第二电介质区域的表面限定第一电极和接触区域之间的表面路径。第二电介质区域具有多个沟槽,多个沟槽增加上述表面路径的空间延伸。
Description
技术领域
本公开内容涉及高电压电容器,涉及包括电容器的系统,并且涉及用于制造电容器的方法。
背景技术
已知用于集成电路的高电压(HV)电容器,其被配置为使能在高频率(例如,兆赫兹的量级)下在导电元件之间传输信号,导电元件在非常高的电势差(例如大约10kV或者几十千伏的量级)下被偏置,并且因此用于集成电路的高电压(HV)电容器通常包括电绝缘;例如参见文件号US 2016/0133690。
上述HV电容器通常具有足够大厚度的电介质层,以呈现高于在使用中其端子被偏置的电势差的击穿电压。
图1示出在正交坐标x、y、z的三轴系统中已知类型的HV电容器的平面xz中的横向截面图。HV电容器1包括衬底2、底部电极4、电介质层6和顶部电极8,底部电极4在衬底2之上延伸,电介质层6在底部电极4之上延伸,顶部电极8在电介质层6之上延伸。在平面xy的平面示图中,设置在顶部电极8和底部电极4的顶部的电介质层6的部分构成HV电容器1的有源区9,对HV电容器1的电容提供最高的贡献。
凹槽10贯穿电介质层6的厚度延伸,以便暴露底部电极4的接触区域12,并且因此使能底部电极4的电接触。
电介质层6的厚度使得获得期望的击穿电压,并且通常在几十微米的区域内。
本申请已经发现,HV电容器的击穿的另一机制是由于在电介质层6的顶部表面上污染颗粒随着时间的积累,其可以在顶部电极8和接触区域12之间形成表面导电路径,大大减小顶部电极8和接触区域12之间的横向表面电阻,并且引入过量的漏电流。此外,电介质层6的顶部表面上的湿度的存在也可以减小表面电阻,并且利于导电现象。在这些条件中,可以在接触区域12和电介质层6(面向电接触区域12)的顶部表面的边缘之间建立电弧短路。
发明内容
在各种实施例中,本公开内容提供了克服已知技术的缺陷中的一个或多个缺陷的电容器、包括电容器的系统以及用于制造电容器的方法。
在一个实施例中,本公开内容提供了电容器,电容器包括衬底、衬底上的第一电极、第二电极以及第一电介质层。第一电极的一部分暴露在接触区域中。第一电介质层包括第一电介质区域和第二电介质区域,第一电介质区域在第一电极和第二电极之间,第二电介质区域在第一电介质区域和接触区域之间。第二电介质区域与第一电介质区域相邻,并且第二电介质区域的表面限定第一电极和接触区域之间的表面路径。第二电介质区域具有多个沟槽,多个沟槽增加上述表面路径的空间延伸。
在另一实施例中,本公开内容提供了系统,系统包括第一电子电路和第二电子电路,第一电子电路被配置为生成具有第一电压和频率的输出信号,第二电子电路被耦合到第一电子电路,并且被配置为在输出处接受输入信号,输入信号具有低于第一电压的第二电压。电容器被耦合在第一电子电路和第二电子电路之间,并且电容器被配置为电隔离第一电子电路和第二电子电路以及传递与输出信号的频率相关联的信息。电容器包括:衬底;衬底上的第一电极,第一电极的一部分暴露在接触区域中;第二电极;第一电介质层,第一电介质层包括第一电介质区域和第二电介质区域,第一电介质区域在第一电极和第二电极之间,第二电介质区域在第一电介质区域和接触区域之间,第二电介质区域与第一电介质区域相邻,第二电介质区域的表面限定第二导电层和接触区域之间的表面路径,其中上述第二电介质区域具有多个沟槽,多个沟槽增加上述表面路径的空间延伸。
在又一实施例中,本公开内容提供了方法,方法包括:在衬底上形成第一电极,第一电极包括第一导电层;通过暴露第一导电层的一部分,在衬底上形成接触区域;在第一电极上形成第一电介质层,第一电介质层包括第一电介质区域和第二电介质区域,第二电介质区域与第一电介质区域相邻,并且第二电介质区域在第一电介质区域和接触区域之间延伸;在第一电介质区域中的第一电介质层上形成第二电极,第二电极包括第二导电层,第二电介质区域的表面限定第二导电层和接触区域之间的表面路径;以及在第二电介质区域中形成多个沟槽,多个沟槽增加上述表面路径的空间延伸。
附图说明
为了更好地理解本公开内容,现在将参照附图,仅借助非限制性示例,描述优选的实施例,其中:
图1是根据已知类型的一个实施例的高电压(HV)电容器的示意性截面图;
图2是根据本公开的一个实施例的HV电容器的示意性截面图;
图3是根据本公开的另一实施例的HV电容器的示意性截面图;
图4是根据本公开的又一实施例的HV电容器的示意性截面图;
图5A至图5F示出了可用于制造图4的HV电容器的方法;以及
图6示出了包括根据本公开的实施例中的任一实施例的HV电容器的电子系统的框图。
具体实施方式
图2示出了在正交坐标x、y、z的三轴系统中电容器21的平面xz中的横向截面图。特别地,电容器21是用于高电压或超高电压应用(在下文中也统称为HV)的类型。在本上下文中,“高电压”或“超高电压”是指范围在5000V和20000V之间的电压。
HV电容器21包括衬底22,衬底22在衬底22的前表面22a(平行于平面xy)和衬底22的后表面22b(平行于平面xy)之间延伸。在图2的实施例中,衬底22是由绝缘材料(诸如,二氧化硅(SiO2))制成的,具有例如范围在0.5μm和2μm之间(特别地为0.7μm)的厚度(其可以沉积在衬底上,衬底例如由高电阻率硅制成的)。图3示出了根据另一实施例的HV电容器31。HV电容器31与HV电容器21的不同之处仅在于衬底22的材料。HV电容器31的衬底22包括高电阻率衬底24和场板氧化物层26,场板氧化物层26在高电阻率衬底24上延伸。例如,高电阻率衬底是由具有高电阻率(例如,高于1000Ω·cm)的硅或者多晶硅制成的,并且具有范围在100μm和500μm之间(特别地为280μm)的厚度。例如,场板氧化物层26是由二氧化硅制成的,并且具有范围在0.5μm和2μm之间(特别地为0.7μm)的厚度。
图2的HV电容器21进一步包括底部电极28,底部电极28在衬底22之上延伸。底部电极28是由诸如铝或者铜的导电材料制成的,并且底部电极28具有例如范围在0.5μm和3μm之间(特别地为1.5μm)的厚度。优选地,保护层30在底部电极28之上延伸,以便保护底部电极28免受底部电极28的氧化。例如,保护层30是由钛或者氮化钛(TiN)制成的,并且具有例如范围在20μm和50μm之间(特别地为30μm)的厚度。在其它实施例中,保护层30可以省略。
HV电容器21进一步包括电介质多层32,电介质多层32在保护层30之上延伸。在其中不存在保护层30的实施例中,电介质多层32在底部电极28之上延伸。
电介质多层32包括第一电介质层34,例如第一电介质层34是由原硅酸四乙酯(TEOS)或者二氧化硅制成的,其可以通过在金属材料上沉积的任何处理来获得。第一电介质层具有例如范围在1μm和2μm之间(特别地为1μm)的厚度。
优选地,电介质多层32包括第二电介质层36,第二电介质层36在第一电介质层34之上延伸。第二电介质层36是由与第一电介质层34的材料不同的材料(例如,氮化硅(Si3Nx)或者氮氧化硅(SiOxNy))制成的,并且具有例如范围在1μm和2μm之间(特别地为1μm)的厚度。使用多种沉积物或者多种电介质材料来形成电介质多层32,使得具有贯穿电介质多层32的厚度延伸的结构缺陷的可能性最小化。第二电介质层36可以被省略。
电介质多层32进一步包括第三电介质层38,第三电介质层38在第二电介质层36之上延伸。在其中不存在第二电介质层36的实施例中,第三电介质层38在第一电介质层34之上延伸。根据本公开的一个方面,第三电介质层38是由聚合材料(诸如,聚酰亚胺(PI))制成的,聚合材料可以以适形的方式铺设,并且第三电介质层38具有例如范围在10μm和30μm之间(特别地为20μm)的厚度。
电介质多层32包括凹槽40,凹槽40贯穿电介质多层32的厚度延伸,暴露保护层30的接触区域42,并且因此例如经由引线接合技术使能HV电容器21的底部电极28电接触。在其中省略保护层30的实施例中,接触区域42直接在底部电极28之上延伸。
HV电容器21进一步包括顶部电极46,顶部电极46在电介质多层32之上延伸。顶部电极46是由诸如金的导电材料制成的,并且具有例如范围在0.1μm和0.2μm之间(特别地为0.1μm)的厚度。优选使用金,以促进引线接合技术。优选地,HV电容器21进一步包括阻挡层44,阻挡层44在顶部电极46和电介质多层32之间延伸,以便阻碍顶部电极46的原子向电介质多层32的迁移,这可以有利于顶部电极46和底部电极48之间的不期望的导电路径。阻挡层44是由诸如钛的金属材料制成的,并且具有例如范围在30μm和100μm之间(特别地为50μm)的厚度。
在平面xy的平面示图中,顶部电极46的延伸区界定顶部电极46、电介质多层32和底部电极28之间的重叠区域(以下称作“有源区48”)。换言之,HV电容器21是平行板电容器,其具有由顶部电极46的延伸区所限制的面积。在平面xy的平面示图中,顶部电极46的延伸面积范围在80×80μm2和200×200μm2之间(特别地为100×100μm2),并且具有从矩形、圆形、椭圆形、多边形或者具有圆角的多边形中所选择的形状。
第一电介质层34具有设置在有源区48和接触区域42之间的区域中的多个开口50。在其中存在第二电介质层36的实施例中,其还具有与第一电介质层34的多个开口50沿着轴z对齐的多个开口50。最终,包括在有源区48中的电介质多层32的部分具有恒定的厚度tox,恒定的厚度tox由组成该部分的电介质层的厚度之和给出,然而有源区48外部的电介质多层32的部分具有范围在最大值(对应于tox)和最小值tmin之间的厚度,最小值tmin对应于仅第三电介质层38的厚度。换言之,第三电介质层38在开口50处具有凹陷或沟槽37。特别地,第三电介质层38具有顶部表面38a,在平面xz中的横向截面图中顶部表面38a具有起伏轮廓。因此,与图1中所图示的抑制类型的实施例相比,顶部电极46和接触区域42之间的表面电阻性电路径的长度增加,其中电介质层不具有任何沟槽37。因此,给定顶部电极46和接触区域42之间相同的表面电阻,图2和图3中相应的实施例的HV电容器21、31比图1的已知类型的HV电容器1更加紧凑。在一个或多个实施例中,在顶部电极46和接触区域42之间的多个表面电阻性电路径中,最短的电阻性电路径的长度在60μm到1060μm的范围内。
根据一个实施例,开口50具有延伸的主要方向,延伸的主要方向正交于顶部电极46和接触区域42之间的电流的传播方向。类似地,沟槽37可以具有延伸的主要方向,延伸的主要方向正交于顶部电极46和接触区域42之间的电流的传播方向。开口50的延伸的主要方向可以与沟槽37的延伸的主要方向对齐或者相同。
根据另一实施例,开口50和/或沟槽37的延伸的主要方向不正交于电流的传播方向,并且与顶部电极46和接触区域42之间的电流的传播方向形成范围在20°和90°之间的角度。
一般而言,在任何情况下,开口50的延伸的主要方向不与顶部电极46和接触区域42之间的电流的传播方向平行是有利的。
图4是根据本公开的又一实施例的HV电容器41的平面xz中的横截面图。由于形成衬底22的进一步的层的存在,HV电容器41不同于图3中的HV电容器31。与HV电容器31共同的HV电容器41的元件由相同的附图标记指定,并且本文中不再进一步描述。
特别地,HV电容器41的衬底22进一步包括电磁屏蔽层51,电磁屏蔽层51在场板氧化物层26之上延伸,以使保护HV电容器41免受来自外部的电磁干扰。电磁屏蔽层51是由诸如掺杂多晶硅或金属的导电材料制成的,并且具有范围在0.3μm和1.5μm之间(特别地为0.5μm)的厚度。
HV电容器41的衬底22进一步包括绝缘层52,绝缘层52在电磁屏蔽层51之上延伸。绝缘层53例如是由原硅酸四乙酯(TEOS)或者二氧化硅制成的,其可以通过在金属材料上沉积的任何处理来获得,并且绝缘层53具有例如范围在0.5μm和0.7μm之间(特别地为0.5μm)的厚度。
绝缘层52起到在电磁屏蔽层51和底部电极28之间的电绝缘层的作用。电磁屏蔽层51通过绝缘层52的开口电连接到电端子58,使能在使用中在参考电压下偏置电磁屏蔽层51。根据本公开的一个方面,电端子58是从金属材料沉积开始并产生开口而形成的,金属材料沉积与底部电极28的金属材料沉积相同,开口设计为使底部电极28与电端子58电绝缘。优选地,保护层30也在电端子58之上延伸,以便保护电端子免受氧化现象。
在另一实施例(未图示)中,高电阻率衬底24和场板氧化物层26被由衬底取代,衬底是由诸如二氧化硅(SiO2)的绝缘材料制成的,具有例如范围在200μm和600μm之间(特别地为300μm)的厚度。在该情况中,电磁屏蔽层51直接在由绝缘材料制成的衬底之上延伸。
参照图5A至图5F所描述的是用于制造图4中的HV电容器41的方法的步骤。
参照图5A,提供了晶片,该晶片包括高电阻率衬底24。接着是在高电阻率衬底24上形成场板氧化物层26的步骤,例如经由二氧化硅的热生长。然后接着是在场板氧化物层26上形成电磁屏蔽层51的步骤,例如经由沉积掺杂多晶硅或金属层。
然后(图5B),执行形成绝缘层52的步骤,例如经由沉积TEOS层以及掩模刻蚀TEOS层,以在与电磁屏蔽层51相对应的区域中形成开口70,开口70贯穿TEOS层的厚度延伸,其中,在制造方法的后续步骤中,将会形成与电端子58的电接触。从而形成了衬底22。
然后(图5C),执行形成第一导电层72的步骤,例如经由在绝缘层52上沉积诸如铝或铜的金属材料,同时填充开口70,并且因此形成电磁层51和第一导电层72之间的电接触。然后,在第一导电层72上例如经由沉积金属材料(诸如,钛或者氮化钛(TiN))形成第二导电层。
接着是形成开口76的步骤,开口76相对于开口70横向错开,并且贯穿第一导电层72和第二导电层74的厚度延伸,以便与第一导电层72中的两个区域彼此电绝缘,第一导电层72中的两个区域分别形成底部电极28和电端子58。例如,在平面xy的平面示图中,开口76完全围绕电端子58。因此第二电绝缘层74形成保护层30。例如经由干法化学刻蚀形成开口76。
然后(图5D),执行形成第一电介质层34的步骤,例如经由沉积通过CVD或PECVD所获得的TEOS或SiO2。第一电介质层34完全填充开口76,并且在保护层30之上延伸。接着是在第一电介质层34上形成第二电介质层36的步骤,第二电介质层36是由与第一电介质层34的材料不同的材料(例如,氮化硅(Si3Nx)或者氮氧化硅(SiOxNy))制成的。
然后,接着是掩模刻蚀第一电介质层34和第二电介质层36的步骤,以便形成多个开口,多个开口贯穿第一电介质层34和第二电介质层36的厚度延伸,暴露保护层30的相应的区域。
掩模刻蚀第一电介质层34和第二电介质层36的步骤包括在对应于电端子58的位置中形成开口84,部分暴露电端子58上的保护层30的区域。同时,在将形成接触区域42处的底部电极28的区域中形成开口86,开口86相对于在图5C的步骤中在第一导电层中形成的开口76横向错开。因此,电绝缘结构80的一部分在底部电极28和电端子58之间形成。同时,形成多个开口50,多个开口50相对于开口86横向错开。换言之,开口86在多个开口50和电绝缘结构80之间延伸。开口50具有沿着轴x测量的延伸Lh,延伸Lh包括例如在20μm和30μm之间(特别地为20μm)。在一个非限制性实施例中,开口50以彼此相距相等的距离设置。开口50的数目例如在2和20之间,例如10。因此,多个开口50中的每个开口由间隔件88与邻近的开口分隔开,间隔件88是由第一电介质层78和第二电介质层82形成的,并且具有沿着轴x测量的延伸Ls,延伸Ls包括例如在5μm和20μm之间(特别地为10μm)。同时,从每个间隔件88的延伸Ls和每个开口50的延伸Lh之和所获得的延伸D在55μm和1020μm之间。
接下来(图5E),执行形成第三电介质层38的步骤,例如经由旋转涂覆聚酰亚胺或另一聚合物,其能够以适形的方式继承由于间隔件88所引起的形貌,同样地对于数十微米的第三电介质层38的厚度。第三电介质层38彻底填充第一电介质层34和第二电介质层36的开口50、84、86。
然后,执行在第三电介质层38上形成第三导电层90的步骤,例如经由溅射诸如钛的金属材料。
然后,接下来是在第三导电层90上形成第四导电层92的步骤,例如经由溅射诸如金的金属材料。
接下来(图5F),执行掩模刻蚀第三导电层90和第四导电层92的步骤,例如通过湿法化学刻蚀或者干法化学刻蚀,以便除了在平面xy的平面示图中界定HV电容器41的有源区48的区域之外,完全去除第三导电层90和第四导电层92。从而形成了阻挡层44和顶部电极46。
然后,接下来是掩模刻蚀第三电介质层38的步骤,以形成凹槽40(并且暴露接触区域42)和在对应于电端子58的位置处的另一凹槽,部分地暴露电端子58上的保护层30的区域。从而获得了图4的HV电容器41。
图6示出了包括根据前述相应的实施例的HV电容器21或31或41的电子系统100的框图。电子系统100包括第一电子电路101和第二电子电路105,第一电子电路101和第二电子电路105经由HV电容器21、31、41彼此耦合。在一个非限制性示例中,第一电子电路101和第二电子电路105可以集成在相应的裸片上,相应的裸片彼此耦合,并且被容纳在同一封装中。
第一电子电路101的输入端子102被配置为接收输入信号Sin1。输入端子102被电耦合到第一电子电路101的处理电路103中。处理电路103被配置为处理输入信号Sin1以及在高频率下在第一电子电路101的输出端子104上生成第一输出信号Sout1。第二电子电路105容纳HV电容器21、31、41。第一电子电路101的输出端子104例如凭借引线接合技术被电耦合到HV电容器21、31、41的接触区域42。HV电容器21、31、41同样地被电耦合到第二电子电路105的处理电路107,第二电子电路105的处理电路107被配置为获取来自HV电容器21、31、41的输出信号、处理上述信号以及生成第二输出信号Sout2。凭借HV电容器21、31、41的第一电子电路101和第二电子电路105之间的电耦合使能在处理电路103和处理电路107之间传递与第一输出信号Sout1相关联的信息,在以下情况下也是一样:在第一输出信号Sout1的直流(d.c.)分量和由第二电路105的处理电路107在输入处所接收到的电压之间存在高的电势差(例如,在10kV的区域内)。
通过检查本文所描述和说明的本公开内容的特征,其提供的优点是明显的。
例如,通过形成间隔件88,获得第三电介质层38的曲线表面轮廓,使能增加顶部电极46和底部电极28的接触区域42之间的横向表面路径的长度,从而增加其电阻。因此,给定顶部电极46和接触区域42之间相同的表面电阻,那么图2的HV电容器21、图3的HV电容器31和图4的HV电容器41比图1中所呈现的根据已知类型的实施例的HV电容器1更加紧凑。
此外,在衬底22中集成电磁屏蔽层51使能减小HV电容器21对于来自其中集成HV电容器21的电路的其它组件或者来自外部的电磁干扰的灵敏度。
最终,显然,在不脱离本公开的保护范围的情况下,可以对本文所描述和说明的本公开内容进行修改和变型。
可以组合上述各种实施例,以提供进一步的实施例。可以根据上述详细描述对实施例进行这些或者其它改变。一般而言,在随附的权利要求中,所使用的术语不应该被解释为将权利要求限于说明书和权利要求中所公开的特定的实施例,而应该被解释为包括所有可能的实施例以及这种权利要求被赋予的等同方案的全部范围。相应地,权利要求不受本公开内容的限制。
Claims (22)
1.一种电容器,包括:
衬底;
所述衬底上的第一电极,所述第一电极的一部分被暴露在接触区域中;
第二电极;以及
第一电介质层,包括在所述第一电极和所述第二电极之间的第一电介质区域,和在所述第一电介质区域和所述接触区域之间的第二电介质区域,所述第二电介质区域与所述第一电介质区域相邻,所述第二电介质区域的表面限定所述第一电极和所述接触区域之间的表面路径,
其中所述第二电介质区域具有多个沟槽,所述多个沟槽增加所述表面路径的空间延伸,所述多个沟槽覆盖所述第一电极。
2.根据权利要求1所述的电容器,其中所述表面路径包括在所述第二电极和所述接触区域之间的多个表面电阻性电路径,并且其中所述多个表面电阻性电路径中的最短的电阻性电路径在60μm到1060μm的范围内。
3.根据权利要求1所述的电容器,其中所述第二电极和所述接触区域之间的所述表面路径包括:在所述第二电极和所述接触区域之间的多个电阻性电路径,所述沟槽具有表面延伸的相应的主要方向,所述表面延伸的相应的主要方向与所述多个电阻性电路径中的最短的电阻性电路径形成角度。
4.根据权利要求3所述的电容器,其中所述角度是90°。
5.根据权利要求1所述的电容器,进一步包括在所述第一电极上的电介质主体,所述电介质主体在所述第一电极和所述第一电介质层之间的所述第一电介质区域中连续延伸,并且在所述第二电介质区域中具有间断;
其中所述第一电介质层包括适形的聚合物材料,并且所述沟槽与所述电介质主体中的所述间断对齐。
6.根据权利要求5所述的电容器,其中所述电介质主体是多层结构,所述多层结构包括所述第一电极上的第二电介质层和所述第二电介质层上的第三电介质层,所述第二电介质层包括正硅酸乙酯或氧化硅,所述第三电介质层包括氮化硅或者氮氧化硅。
7.根据权利要求1所述的电容器,其中所述第一电介质层包括聚酰亚胺。
8.根据权利要求1所述的电容器,其中所述第一电介质层在与所述第一电极的表面正交的方向上延伸到所述第一电极之上的最大高度和最小高度,所述最大高度在12μm和32μm之间,并且所述最小高度在8μm和28μm之间;
其中所述第一电介质区域在所述正交方向上具有均匀的厚度,并且所述第一电介质层在所述第一电介质区域中延伸到所述最大高度,
并且其中所述第一电介质层在所述第二电介质区域中、在与所述沟槽的最大深度相对应的相应的点处延伸到所述最小高度。
9.根据权利要求1所述的电容器,其中所述第一电极包括第一导电层和导电材料的保护层,所述保护层在所述第一导电层之上延伸并且与所述第一导电层相接触;
所述保护层具有抗氧化的材料。
10.根据权利要求1所述的电容器,进一步包括导电材料的阻挡层,所述阻挡层在所述第二电极和所述第一电介质层之间延伸;
所述阻挡层是抑制导电物质从所述第二电极迁移到所述第一电介质层的材料。
11.根据权利要求1所述的电容器,进一步包括:
导电材料的电磁屏蔽层,所述电磁屏蔽层被设置在所述衬底和所述第一电极之间,并且被配置为屏蔽所述电容器免受来自外部环境的电磁干扰;以及
绝缘材料的电解耦层,所述电解耦层在所述电磁屏蔽层和所述第一电极之间延伸。
12.根据权利要求11所述的电容器,进一步包括焊盘,所述焊盘与所述电磁屏蔽层电接触,所述焊盘被配置为在使用中以偏置电压来偏置所述电磁屏蔽层。
13.一种电子系统,包括:
第一电子电路,被配置为生成具有第一电压和频率的输出信号;
第二电子电路,被耦合到所述第一电子电路,并且被配置为在输入处接受信号,所述信号具有低于所述第一电压的第二电压;以及
电容器,被耦合在所述第一电子电路和所述第二电子电路之间,所述电容器被配置为电隔离所述第一电子电路和所述第二电子电路,并且传递与所述输出信号的所述频率相关联的信息,所述电容器包括:
衬底;
所述衬底上的第一电极,所述第一电极的一部分被暴露在接触区域中;
第二电极;以及
第一电介质层,包括在所述第一电极和所述第二电极之间的第一电介质区域,和在所述第一电介质区域和所述接触区域之间的第二电介质区域,所述第二电介质区域与所述第一电介质区域相邻,所述第二电介质区域的表面限定第二导电层和所述接触区域之间的表面路径,
其中所述第二电介质区域具有多个沟槽,所述多个沟槽增加所述表面路径的空间延伸,所述多个沟槽覆盖所述第一电极。
14.一种用于制造电容器方法,包括:
在衬底上形成第一电极,所述第一电极包括第一导电层;
通过暴露所述第一导电层的一部分,在所述衬底上形成接触区域;
在所述第一电极上形成第一电介质层,所述第一电介质层包括第一电介质区域和第二电介质区域,所述第二电介质区域与所述第一电介质区域相邻,并且在所述第一电介质区域和所述接触区域之间延伸;
在所述第一电介质区域中的所述第一电介质层上形成第二电极,所述第二电极包括第二导电层,所述第二电介质区域的表面限定所述第二导电层和所述接触区域之间的表面路径;以及
在所述第二电介质区域中形成多个沟槽,所述多个沟槽增加所述表面路径的空间延伸,所述多个沟槽覆盖所述第一电极。
15.根据权利要求14所述的方法,其中所述第二导电层和所述接触区域之间的所述表面路径包括:在所述第二导电层和所述接触区域之间的多个电阻性电路径,
其中形成所述多个沟槽包括:形成具有延伸的主要表面方向的所述多个沟槽,所述延伸的主要表面方向与所述多个电阻性电路径中的最短的电阻性电路径形成角度。
16.根据权利要求14所述的方法,进一步包括:
在所述第一电极上形成电介质主体;以及
选择性地移除所述电介质主体的部分,使得所述电介质主体在所述第一电介质区域中连续延伸,并且在所述第二电介质区域中不连续地延伸;
其中形成所述第一电介质层包括在所述电介质主体上适形地沉积或旋压聚合材料,并且同时形成所述多个沟槽。
17.根据权利要求16所述的方法,其中选择性地移除所述电介质主体的部分包括:通过执行所述电介质主体的掩模刻蚀,来形成穿过所述电介质主体的多个沟。
18.根据权利要求16所述的方法,其中形成所述电介质主体包括:
在所述第一电极上形成正硅酸乙酯或氧化硅的第二电介质层;以及
在所述第二电介质层上形成氮化硅或者氮氧化硅的第三电介质层。
19.根据权利要求14所述的方法,其中形成所述第一电介质层包括沉积或旋压聚酰亚胺。
20.根据权利要求14所述的方法,进一步包括:
在所述第一导电层上形成抗氧化导电材料的保护层,并且所述保护层与所述第一导电层相接触。
21.根据权利要求14所述的方法,进一步包括:
在所述第二导电层和所述第一电介质层之间形成导电材料的阻挡层,所述阻挡层包括抑制导电物质从所述第二导电层迁移到所述第一电介质层的材料。
22.根据权利要求14所述的方法,进一步包括:
在所述衬底和所述第一电极之间形成导电材料的电磁屏蔽层;以及
在所述电磁屏蔽层和所述第一电极之间形成绝缘材料的电解耦层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT102017000108913 | 2017-09-28 | ||
IT102017000108913A IT201700108913A1 (it) | 2017-09-28 | 2017-09-28 | Condensatore per alte tensioni, sistema includente il condensatore e metodo di fabbricazione del condensatore |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109585426A CN109585426A (zh) | 2019-04-05 |
CN109585426B true CN109585426B (zh) | 2023-04-11 |
Family
ID=61006268
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821582633.8U Active CN209087832U (zh) | 2017-09-28 | 2018-09-27 | 电容器和系统 |
CN201811134253.2A Active CN109585426B (zh) | 2017-09-28 | 2018-09-27 | 高电压电容器、包括电容器的系统以及制造电容器的方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821582633.8U Active CN209087832U (zh) | 2017-09-28 | 2018-09-27 | 电容器和系统 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP3462508B1 (zh) |
CN (2) | CN209087832U (zh) |
IT (1) | IT201700108913A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT201700108913A1 (it) * | 2017-09-28 | 2019-03-28 | St Microelectronics Srl | Condensatore per alte tensioni, sistema includente il condensatore e metodo di fabbricazione del condensatore |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5172201A (en) * | 1989-09-19 | 1992-12-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with increased capacitance of capacitor and manufacturing method thereof |
CN209087832U (zh) * | 2017-09-28 | 2019-07-09 | 意法半导体股份有限公司 | 电容器和系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100640065B1 (ko) * | 2005-03-02 | 2006-10-31 | 삼성전자주식회사 | 그라운드 실드층을 포함하는 mim 커패시터 |
JP2007142109A (ja) * | 2005-11-17 | 2007-06-07 | Tdk Corp | 電子部品 |
KR102093458B1 (ko) * | 2013-07-05 | 2020-03-26 | 삼성디스플레이 주식회사 | 커패시터 |
US9525021B2 (en) | 2014-11-06 | 2016-12-20 | Texas Instruments Incorporated | Methods and apparatus for high voltage integrated circuit capacitors |
CN204991474U (zh) * | 2015-10-19 | 2016-01-20 | 昆山萬豐電子有限公司 | 一种安规片式陶瓷电容器 |
-
2017
- 2017-09-28 IT IT102017000108913A patent/IT201700108913A1/it unknown
-
2018
- 2018-09-27 CN CN201821582633.8U patent/CN209087832U/zh active Active
- 2018-09-27 CN CN201811134253.2A patent/CN109585426B/zh active Active
- 2018-09-28 EP EP18197797.6A patent/EP3462508B1/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5172201A (en) * | 1989-09-19 | 1992-12-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device with increased capacitance of capacitor and manufacturing method thereof |
CN209087832U (zh) * | 2017-09-28 | 2019-07-09 | 意法半导体股份有限公司 | 电容器和系统 |
Also Published As
Publication number | Publication date |
---|---|
EP3462508A3 (en) | 2019-05-29 |
EP3462508B1 (en) | 2020-08-12 |
CN209087832U (zh) | 2019-07-09 |
EP3462508A2 (en) | 2019-04-03 |
CN109585426A (zh) | 2019-04-05 |
IT201700108913A1 (it) | 2019-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7397128B2 (en) | Semiconductor device and method of manufacturing the same | |
US7001825B2 (en) | Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same | |
US8748308B2 (en) | Through wafer vias and method of making same | |
JP5054019B2 (ja) | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 | |
JP5209301B2 (ja) | 混合信号についての基板クロストークを低減する技術及びrf回路設計 | |
KR101264926B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
CN109712957A (zh) | 金属-绝缘层-金属电容结构 | |
US8957500B2 (en) | High-voltage integrated metal capacitor and fabrication method | |
JP2021509540A (ja) | 高電圧絶縁構造及び方法 | |
US9455191B2 (en) | Shielded coplanar line | |
JP2012009481A (ja) | 半導体装置及び半導体装置の製造方法 | |
US11610836B2 (en) | Method of fabricating semiconductor device | |
JP5026257B2 (ja) | 電子装置 | |
CN109585426B (zh) | 高电压电容器、包括电容器的系统以及制造电容器的方法 | |
KR101247425B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US11574996B2 (en) | High-voltage capacitor, system including the capacitor and method for manufacturing the capacitor | |
JP2004507113A (ja) | 半導体装置およびその製造方法 | |
CN109473420B (zh) | 耐电弧的开裂阻止 | |
JP2004303744A (ja) | モノリシックマイクロ波集積回路およびその製造方法 | |
TW201939673A (zh) | 具有嵌入式多孔介電質的電子產品、相關的半導體產品以及它們的製造方法 | |
US20240213142A1 (en) | Capacitive isolator and method for manufacturing thereof | |
US11955480B2 (en) | Integrated circuit comprising a three-dimensional capacitor | |
CN106952895B (zh) | 一种mim电容器结构的制造方法 | |
KR101607259B1 (ko) | 수동소자 및 그 제조방법 | |
JP2015133527A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |