CN109712957A - 金属-绝缘层-金属电容结构 - Google Patents

金属-绝缘层-金属电容结构 Download PDF

Info

Publication number
CN109712957A
CN109712957A CN201810211593.4A CN201810211593A CN109712957A CN 109712957 A CN109712957 A CN 109712957A CN 201810211593 A CN201810211593 A CN 201810211593A CN 109712957 A CN109712957 A CN 109712957A
Authority
CN
China
Prior art keywords
layer
dielectric
electrode layer
metal
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810211593.4A
Other languages
English (en)
Other versions
CN109712957B (zh
Inventor
黄致凡
白志阳
萧远洋
萧琮介
陈蕙祺
陈殿豪
陈燕铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109712957A publication Critical patent/CN109712957A/zh
Application granted granted Critical
Publication of CN109712957B publication Critical patent/CN109712957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

提供金属‑绝缘层‑金属电容结构与其形成方法。金属‑绝缘层‑金属电容结构包括基板、底电极层、第一介电层、顶电极层、与第一介电间隔物。底电极层位于基板上。第一介电层位于底电极层上。顶电极层位于第一介电层上。第一介电间隔物位于底电极层其两侧的侧壁上。第一介电层具有第一介电常数。第一介电间隔物具有第二介电常数，且第二介电常数低于第一介电常数。

Description

金属-绝缘层-金属电容结构
技术领域
本发明实施例关于金属-绝缘层-金属电容结构，更特别关于其介电间隔物的介电常数与剖视形状。
背景技术
半导体集成电路产业已经历快速成长。集成电路材料与设计的技术进步，使每一代的集成电路比前一代的集成电路更小且电路更复杂。然而这些进展会增加集成电路制程的复杂度。为实现上述优点，集成电路制程亦需类似进展。随着集成电路进展，功能密度(比如固定晶片面积中的内连线装置数目)通常随着几何尺寸(比如制程形成的最小构件)缩小而增加。
电容的种类之一为金属-绝缘层-金属电容，其用于混合信号装置与逻辑装置，比如埋置记忆体与射频装置。金属-绝缘层-金属电容用在储存电荷于多种半导体装置中。虽然形成金属-绝缘层-金属电容的现有制程通常符合其预期目的(如持续缩小装置尺寸)，但无法完全满足所有需求。
发明内容
本发明一实施例提供的金属-绝缘层-金属电容结构，包括：底电极层，位于基板上；第一介电层，位于底电极层上；顶电极层，位于第一介电层上；以及多个第一介电间隔物，位于底电极层其两侧的侧壁上，其中第一介电层具有第一介电常数，第一介电间隔物具有第二介电常数，且第二介电常数低于第一介电常数。
附图说明
T1、T2、T3、T4 厚度
200 基板
201、215、222、234、322、327、334、341 上表面
202、206、210、218、230、240、246、329、330、339、340 介电层
204、208、216 蚀刻停止层
209 内连线结构
212、252A、252B、252C 阻障层
213 顶金属线路
214、254A、254B、254C 金属材料
220、319、320 底电极层
223、235、245、323、335、343 侧壁
226、326 介电间隔物层
228、238、328、338 介电间隔物
228-1、228-2、228-3、238-1、238-2、238-3、328-1、328-2、328-3、338-1、338-2、338-3 表面
231、241、431 介电复合结构
232、320、331、332 中间电极层
242、342 顶电极层
250A、250B、250C 再布线层结构
256 第一钝化层
258 第二钝化层
260 钝化层结构
264A、264B、264C 开口
300 电容区
310 非电容区
500A、500B 金属-绝缘层-金属电容结构
其中，附图标记说明如下：
图1A至1K系一些实施例中，用于形成金属-绝缘层-金属电容结构的制程其多种阶段的剖视图。
图2A至2H系一些实施例中，用于形成金属-绝缘层-金属电容结构的制程其多种阶段的剖视图。
具体实施方式
下述揭露内容提供许多不同实施例或实例以实施本发明的不同结构。下述特定构件与排列的实施例系用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多个实例可采用重复标号及/或符号使说明简化及明确，但这些重复不代表多种实施例中相同标号的元件之间具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
下述内容为本发明的一些实施例。在这些实施例所述的阶段之前、之中、及/或之后可进行额外步骤。不同实施例可置换或省略下述的一些步骤。半导体装置结构可添加额外结构。不同实施例可置换或省略下述的一些结构。虽然一些实施例的内容中，以特定顺序进行下述步骤，但这些步骤可由合逻辑的其他顺序进行。
图1A至1K系一些实施例中，用以形成金属-绝缘层-金属电容结构500A的制程其多种阶段的剖视图。如图1A所示的一些实施例，接收基板200。基板200可包含电容区300，以及与电容区300相邻的非电容区310。电容区300设置以形成金属-绝缘层-金属电容于其上，且形成方法为后段制程。此外，非电容区310设置以形成装置单元(未图示)于其上。举例来说，装置单元包含晶体管(如金氧半场效晶体管、互补式金氧半场效晶体管、双极接面晶体管、高电压晶体管、高频晶体管、p型及/或n型场效晶体管、或类似晶体管)、二极管、及/或其他可行单元。在一些实施例中，装置单元形成于基板200中，且其形成方法为前段制程。
在一些实施例中，基板200可为半导体基板如基体半导体、绝缘层上半导体基板、或类似物，且可掺杂(比如掺杂p型或n型掺质)或未掺杂。基板200可为晶片如硅晶片、一般而言，绝缘层上硅基板包含半导体材料层形成于绝缘层上。举例来说，绝缘层可为埋置氧化物层、氧化硅层、或类似物。绝缘层位于基板上，而基板一般为硅基板或玻璃基板。此外亦可采用其他基板如多层基板或组成渐变基板。在一些实施例中，基板200的半导体材料可包含半导体元素如硅或锗；半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟；或上述的组合。基板200亦可包含隔离结构(未图示)，比如浅沟槽隔离结构或局部氧化硅结构。隔离结构可围绕并隔离多种装置单元。
如图1A所示，内连线结构209形成于基板200上。内连线结构209可包含介电层202、206、与210，蚀刻停止层204与208，以及顶金属线路213。介电层202、206与210以及蚀刻停止层204与208可互相交替。此外，内连线结构209可包含金属线路(未图示)与通孔(未图示)埋置于介电层202与206中。此外，内连线结构209可包含顶金属线路213，其形成于靠近内连线结构209的上表面215的介电层202中。内连线结构209可形成于后段制程中。
在一些实施例中，介电层202、206、与210的组成为未掺杂的硅酸盐玻璃、氟化硅酸盐玻璃、掺杂碳的硅酸盐玻璃、氧化硅、氮化硅、或氮氧化硅。在一些实施例中，介电层202、206、与210的形成方法为化学气相沉积制程、旋转涂布工艺、溅镀工艺、或上述的组合。
在一些实施例中，蚀刻停止层204与208的组成为碳化硅、氮化硅、氮碳化硅、氮氧化硅、氮碳氧化硅、四乙氧基硅烷、或另一可行材料。在一些实施例中，蚀刻停止层204与208的形成方法为电浆增强化学气相沉积工艺、低压化学气相沉积工艺、原子层沉积工艺、或另一可行工艺。
在一些实施例中，介电层210的厚度大于介电层202与206的厚度。举例来说，介电层202的厚度介于约至约之间(比如约)，介电层206的厚度介于约至约之间(比如约)，而介电层210的厚度介于约至约之间(比如约)。
在一些实施例中，每一顶金属线路213包含阻障层212，以及阻障层212上的金属材料214。阻障层212可设置以分隔金属材料214与介电层210。举例来说，阻障层212的组成可为钛、钛合金、钽、或钽合金。举例来说，阻障层212的组成可为氮化钽。金属材料214的组成可为导电材料，比如铜、铝、钨、或另一可行材料。在一些实施例中，顶金属线路213的形成方法为沉积工艺(如物理气相沉积工艺、原子层沉积工艺、或另一可行工艺)与后续的平坦化工艺(如回蚀刻工艺及/或化学机械研磨工艺)。
在形成内连线结构209之后，依序形成蚀刻停止层216与介电层218于内连线结构209上。用以形成蚀刻停止层216的一些材料与工艺，可与用以形成第一蚀刻停止层204与208的材料与工艺相同或类似，在此不重述细节。用以形成介电层218的一些材料与工艺，可与用以形成介电层202、206、与210的材料与工艺相同或类似，在此不重述细节。在一些实施例中，介电层218的厚度介于约至约之间(比如约)。
如图1A所示的一些实施例，之后形成底电极层220于基板200上。底电极层220可形成以覆盖基板200其电容区300中的介电层218。换言之，底电极层220可不覆盖基板200的非电容区310。此外，底电极层220可与基板200其电容区300中至少一顶金属线路213(比如最右侧的顶金属线路213)重叠。
在一些实施例中，底电极层220的组成为金属。在一些实施例中，底电极层220的组成为铝、铜、钨、钛、钽、氮化钛、氮化钽、或另一可行材料。在一些实施例中，底电极层220的形成方法为沉积工艺(如化学气相沉积工艺、物理气相沉积工艺、或原子层沉积工艺)与后续的图案化工艺(如光微影工艺与后续的蚀刻工艺)。
如图1B所示的一些实施例，在形成底电极层220之后，形成介电间隔物层226于底电极层220的上表面222与两侧的侧壁223上。介电间隔物层226顺应性地形成于基板200其非电容区310与电容区300中的底电极层220与介电层218上。
在一些实施例中，介电间隔物层226包含单层结构或多层结构。介电间隔物层226的组成可为低介电常数(如介电常数小于5)的材料，比如氮化硅、氧化硅、氮氧化硅、碳化硅、氮碳化硅、另一合适材料、或上述的组合。介电间隔物层226的沉积方法可采用化学气相沉积工艺、物理气相沉积工艺、旋转涂布工艺、另一可行工艺、或上述的组合。在一些实施例中，底电极层220具有厚度T1，而介电间隔物层226具有厚度T2。举例来说，底电极层220的厚度T1可等于介电间隔物层226的厚度T2。
如图1C所示的一些实施例，在形成介电间隔物层226之后，移除底电极层220其上表面222上的介电间隔物层226的一部分，以形成介电间隔物228。通过蚀刻工艺(未图示)，介电间隔物228可形成于底电极层220其两侧的侧壁223上。介电间隔物228可延伸于基板200其电容区300中的介电层218的一部分上。如图1C所示，介电间隔物228的剖面形状可为扇形。在一些实施例中，介电间隔物228的形成方法为蚀刻工艺如干蚀刻工艺。
如图1D所示的一些实施例，形成介电间隔物228之后，形成介电层230于底电极层220上。介电层230可顺应性地形成于底电极层220与介电间隔物228上。介电层230可延伸于基板200的非电容区310与电容区300中的介电层218上。在一些实施例中，每一介电间隔物228接触介电层218、介电层230、与底电极层220。更特别的是，介电层218接触每一介电间隔物228的表面228-1，底电极层220接触每一介电间隔物228的表面228-2，且介电层230接触每一介电间隔物228的表面228-3。
在一些实施例中，介电层230的组成为高介电常数(介电常数介于约10至约20之间)的介电材料，其包含锂、铍、镁、钙、锶、钪、钇、锆、铪、铝、镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱、镏、或另一可行材料的氧化物。如此一来，介电间隔物228与介电层230由不同介电材料形成。介电间隔物228的介电常数可与介电层230的介电常数不同。举例来说，介电间隔物228的介电常数低于介电层230的介电常数。介电间隔物228的介电常数与介电层230的介电常数之间的差距，可大于或等于5。
在一些实施例中，介电层230的形成方法为电浆增强化学气相沉积工艺、低压化学气相沉积工艺、原子层沉积工艺、分子束沉积工艺、或另一可行工艺。
如图1E所示的一些实施例，在形成介电层230之后，形成中间电极层232于介电层230上。在一些实施例中，中间电极层232与底电极层220部分重叠。介电层230可位于底电极层220与中间电极层232之间。底电极层220的侧壁223与中间电极层232之间，可隔有介电层230与介电间隔物228。此外，中间电极层232可与至少一顶金属线路213(比如中间的顶金属线路213)重叠。中间电极层232的材料、设置、结构、及/或形成制程，可与底电极层220的材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。
如图1F所示的一些实施例，在形成中间电极层232之后，形成介电间隔物238于中间电极层232其两侧的侧壁235上。介电间隔物238可延伸于基板200的电容区300中的介电层218与230上。介电间隔物238的材料、设置、结构、及/或形成制程，可与介电间隔物228的材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。
如图1G所示的一些实施例，在形成介电间隔物238之后，形成介电层240于中间电极层232上。介电层240可顺应性地形成于底电极层220、介电间隔物228、中间电极层232、与介电间隔物238上。介电层230可延伸于基板200的非电容区310与电容区300中的介电层218上。
在一些实施例中，每一介电间隔物238接触介电层230、介电层240、与中间电极层232。更特别的是，介电层230接触每一介电间隔物238的表面238-1，中间电极层232接触每一介电间隔物238的表面238-2，且介电层240接触每一介电间隔物238的表面238-3。
如图1H所示的一些实施例，在形成介电层240之后，形成顶电极层242于介电层240上。在一些实施例中，顶电极层242与中间电极层232部分地重叠。顶电极层242与底电极层220可完全重叠。如此一来，顶电极层242的侧壁245可对准底电极层220的对应侧壁223。换言之，底电极层220、中间电极层232、与顶电极层242的排列方式，可为沿着基板200的上表面201的法线实质上交错排列。此外，顶电极层242可与至少一顶金属线路213(比如最右侧的顶金属线路213)重叠。
如图1H所示，介电层240可位于中间电极层232与顶电极层242之间。底电极层220的侧壁223与顶电极层242之间，可隔有介电层230、介电层240、与介电间隔物228。中间电极层232的侧壁235与顶电极层242之间，可隔有介电层240与介电间隔物238。在一些实施例中，没有介电间隔物形成于顶电极层242的侧壁245上。顶电极层242的材料、设置、结构、及/或形成制程，可与底电极层220与中间电极层232的材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。
如图1I所示的一些实施例，在形成顶电极层242之后，形成介电层246以覆盖底电极层220、中间电极层232、顶电极层242、介电层230、介电层240、介电间隔物228、与介电间隔物238。在一些实施例中，介电层246的介电常数与介电层218的介电常数类似或相同。如此一来，介电层246的介电常数，可低于高介电常数的介电层230与240与低介电常数的介电间隔物228与238的介电常数。
介电层246的材料、设置、结构、及/或形成工艺，可与介电层218的材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。在一些实施例中，介电层246的厚度大于或等于介电层218的厚度。举例来说，介电层218的厚度介于约至约之间，而介电层246的厚度介于约至约之间。举例来说，介电层218的厚度为约而介电层246的厚度为约
如图1J所示的一些实施例，在形成介电层246之后，形成再布线层结构250A、250B、与250C于介电层246上。再布线层结构250A、250B、与250C穿过介电层218与246以及蚀刻停止层216。此外，再布线层结构250A、250B、与250C接触对应的顶金属线路213。更特别的是，再布线层结构250A可穿过底电极层220、顶电极层242、介电层230、与介电层240，并电性连接至基板200的电容区300中最右侧的顶金属线路213，如图1J所示。再布线层结构250B可穿过中间电极层232、介电层230、与介电层240，并电性连接至基板200的电容区300内中间的顶金属线路213，如图1J所示。如此一来，再布线层结构250A电性连接至最终的金属-绝缘层-金属电容结构500A的底电极层220与顶电极层242。再布线层结构250B电性连接至最终的金属-绝缘层-金属电容结构500A的中间电极层232。此外，再布线层结构250C可穿过基板200的非电容区310中的介电层230与240，如图1J所示。
在一些实施例中，穿过介电层218与246以及蚀刻停止层216的再布线层结构250A、250B、与250C的部分，可作为再布线层结构250A、250B、与250C的通孔部分。此外，位于介电层246上的再布线层结构250A、250B、与250C的部分，可作为再布线层结构250A、250B、与250C的再布线部分。
在一些实施例中，再布线层结构250A包含阻障层252A，以及阻障层252A上的金属材料254A。同样地，再布线层结构250B可包含阻障层252B，以及阻障层252B上的金属材料254B。再布线层结构250C可包含阻障层252C，以及阻障层252C上的金属材料254C。阻障层252A、252B、与252C的材料、设置、结构、及/或形成工艺，可与阻障层212的材料、设置、结构、及/或形成工艺相同或类似，在此不重述细节。金属材料254A、254B、与254C的材料、设置、结构、及/或形成工艺，可与金属材料214的材料、设置、结构、及/或形成工艺相同或类似，在此不重述细节。
如图1K所示的一些实施例，在形成再布线层结构250A、250B、与250C之后，形成钝化层结构260于再布线层结构250A、250B、与250C上。在一些实施例中，钝化层结构260包含第一钝化层256，以及第一钝化层256上的第二钝化层258。此外，钝化层结构260可具有分别位于再布线层结构250A、250B、与250C上的开口264A、264B、与264C。因此开口264A、264B、与264C可分别露出再布线层结构250A、250B、与250C的部分。再布线层结构250A、250B、与250C的露出部分，可作为最终金属-绝缘层-金属电容结构500A的垫部。
在一些实施例中，钝化层结构260的第一钝化层256与第二钝化层258系由不同的介电材料所形成。举例来说，第一钝化层256可由未掺杂的硅酸盐玻璃所形成，而第二钝化层258可由氮化硅所形成。钝化层结构260的形成方法可为沉积工艺(如化学气相沉积工艺、旋转涂布工艺、溅镀工艺、或上述的组合)与后续的图案化工艺(如光微影工艺与后续的蚀刻工艺)。在一些实施例中，第一钝化层256的厚度大于第二钝化层258的厚度。举例来说，第一钝化层256的厚度介于约至约之间(如约)，而第二钝化层258的厚度介于约至约之间(比如约)。
在进行前述工艺之后，可形成图1K所示的一些实施例中的金属-绝缘层-金属电容结构500A。
在金属-绝缘层-金属结构500A中，介电间隔物228与覆盖介电间隔物228的介电层230，可合并作为底电极层220与中间电极层232之间的介电复合结构231。介电层230可作为介电复合结构231的第一部分，其具有第一介电常数。每一介电间隔物228可作为介电复合结构231的第二部分，其具有第二介电常数，且第二介电常数低于第一介电常数。此外，介电层246的介电常数，低于介电复合结构231其第一部分(如介电层230)与第二部分(如介电间隔物228)的介电常数。
在金属-绝缘层-金属电容结构500A中，底电极层220的上表面222与中间电极层232之间隔有介电复合结构231的第一部分(如介电层230)。底电极层220的侧壁223与中间电极层232之间隔有介电复合结构231的第二部分(如介电间隔物228)。
在金属-绝缘层-金属电容结构500A中，介电复合结构231的第一部分(如介电层230)与底电极层220，接触介电复合结构231的第二部分(如介电间隔物228)的不同表面228-2与228-3。
在金属-绝缘层-金属电容结构500A中，介电间隔物238与覆盖介电间隔物238的介电层240，可合并作为中间电极层232与顶电极层242之间的介电复合结构241。介电层240可作为介电复合结构241的第三部分，其具有第一介电常数。每一介电间隔物238可作为介电复合结构241的第四部分，其具有第二介电常数，且第二介电常数低于第一介电常数。
在金属-绝缘层-金属电容结构500A中，中间电极层232的上表面234与顶电极层242之间，隔有介电复合结构241的第三部分(如介电层240)。中间电极层232的侧壁235与顶电极层242之间，隔有介电复合结构241的第四部分(如介电间隔物238)。
在金属-绝缘层-金属电容结构500A中，介电复合结构241的第三部分(如介电层240)与中间电极层232，接触介电复合结构241的第四部分(如介电间隔物238)的不同表面238-2与238-3。
在一些实施例中，金属-绝缘层-金属电容结构500A采用低介电常数(介电常数小于5)的介电间隔物(如介电间隔物228与238)，其形成于底电极层220的侧壁223与中间电极层232的侧壁235上，且中间电极层232与下方的底电极层220部分重叠。如图1K所示，介电间隔物的剖视形状可为扇形。如此一来，底电极层与中间电极层的上表面，以及对应的介电间隔物的外侧侧壁(如表面228-3与238-3)可形成圆润的角落，使高介电常数(比如介电常数大于等于10且小于等于20)的介电层(如介电层230与240)可直接形成其上。扇形的介电间隔物可增大底电极层与中间电极层的侧壁以及对应的高介电常数介电层之间的距离。此外，介电间隔物可避免电荷集中在对应的底电极层与中间电极层的上表面与侧壁之间的(尖锐)角落中的高介电常数的介电层。高介电常数的介电层靠近下方的底电极层与中间电极层的角落的部分，可具有改良的膜品质。如此一来，可避免底电极层与中间电极层的角落中累积的电荷所造成的金属-绝缘层-金属电容结构的可信度问题。如此一来，通过薄化高介电常数介电层可让金属-绝缘层-金属电容结构具有高电容值，而不降低金属-绝缘层-金属电容结构的崩溃电压。上述作法亦可消除金属-绝缘层-金属电容结构的漏电流问题。
图2A至2H系一些实施例中，用以形成金属-绝缘层-金属电容结构500B的制程其多种阶段的剖视图。图1A至1K中所用的材料、设置、结构、及/或工艺可用于下述实施例中，因此可省略相关细节。
如图2A所示的一些实施例，在形成内连线结构209、蚀刻停止层216、与介电层218于基板200上之后，依序形成底电极层319与介电层329于介电层218上。底电极层319的材料、设置、结构、及/或形成工艺，可与底电极层220的材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。介电层329的位置、材料、设置、结构、及/或形成工艺，可与介电层230的位置、材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。
如图2B所示的一些实施例，之后以单一图案化工艺移除非电容区310中的底电极层319与介电层329，以形成底电极层320与介电层330。底电极层320的位置、材料、设置、结构、及/或形成工艺，可与底电极层220的位置、材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。在一些实施例中，介电层330其两侧的侧壁343分别对准底电极层320其两侧的对应侧壁323。此外，介电层330覆盖电容区300，而未覆盖基板200的非电容区310。图案化工艺可包含光微影工艺与后续的蚀刻工艺(如干蚀刻工艺)。
如图2C所示的一些实施例，之后形成介电间隔物层326于介电层330的上表面327与两侧的侧壁343上，以及底电极层320的上表面322与两侧的侧壁323上。介电间隔物层326的位置、材料、设置、结构、及/或形成工艺，可与介电间隔物层226的位置、材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。
在一些实施例中，底电极层320具有厚度T1，介电层330具有厚度T3，而介电间隔物层326具有厚度T4。举例来说，底电极层320的厚度T1可等于介电层330的厚度T3。此外，介电间隔物层326的厚度T4可等于底电极层320与介电层330的总厚度(比如T4＝T1+T3)。
如图2D所示的一些实施例，之后移除介电层330的上表面327上(与底电极层320的上表面322上)的介电间隔物层326其一部分，以形成介电间隔物328。介电间隔物328形成于底电极层320其两侧的侧壁323上，以及介电层330其两侧的侧壁343上。介电间隔物328的材料、设置、结构、及/或形成工艺，可与介电间隔物228的材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。
如图2D所示的一些实施例，之后依序形成中间电极层331与介电层339于介电层218与330上。中间电极层331的材料、设置、结构、及/或形成工艺，可与中间电极层320的材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。介电层339的材料、设置、结构、及/或形成工艺，可与介电层240的材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。
如图2E所示的一些实施例，之后以单一图案化工艺移除非电容区310中的中间电极层331与介电层339，以形成中间电极层332与介电层340。中间电极层332的位置、材料、设置、结构、及/或形成工艺，可与中间电极层232的位置、材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。在一些实施例中，介电层340其两侧的侧壁343分别对准中间电极层332其两侧的对应侧壁335。介电层340覆盖电容区300，而未覆盖基板200的非电容区310。此外，介电层340可与介电层330部分地重叠。
在一些实施例中，介电层218接触每一介电间隔物328的表面328-1。底电极层320与介电层330均接触介电间隔物328的表面328-2。中间电极层332接触左侧的介电间隔物328的表面328-3。
如图2F所示的一些实施例，之后形成介电间隔物338于中间电极层332其两侧的侧壁335与介电层340其两侧的侧壁343上。
介电间隔物338的形成方法可为沉积工艺与后续的蚀刻工艺。沉积工艺可为沉积介电间隔物层(未图示)于中间电极层332的上表面334与两侧的侧壁335上，以及介电层340的上表面341与两侧的侧壁343上。蚀刻工艺可移除中间电极层332的上表面334与介电层340的上表面341上的介电间隔物层的一部分。
如图2G所示的一些实施例，之后形成顶电极层342于介电层340上。顶电极层342的位置、材料、设置、结构、及/或形成工艺，可与顶电极层242的位置、材料、设置、结构、及/或形成工艺类似或相同，在此不重述细节。
如图2H所示的一些实施例，之后形成介电层246以覆盖底电极层320、中间电极层332、顶电极层342、介电层230、介电层340、介电间隔物328、与介电间隔物338。
在一些实施例中，介电层218接触左侧的介电间隔物338的表面338-1。因此左侧的介电间隔物338的底部(如表面338-1)对准介电间隔物328的底部(如表面328-1)。介电层330的上表面327接触右侧介电间隔物338的表面338-1。中间电极层332与介电层340均可接触每一介电间隔物338的表面338-2。此外，介电层246接触左侧的介电间隔物338的表面338-3。顶电极层342可接触右侧的介电间隔物338的表面338-3。
之后形成穿过介电层218与246的再布线层结构250A、250B、与250C，以电性连接至顶金属线路213。应注意的是，再布线层结构250C未穿过介电层330与340。之后形成钝化层结构260于再布线层结构250A、250B、与250C上。如图2H所示的一些实施例，在进行前述制程之后，可形成金属-绝缘层-金属电容结构500B。
在金属-绝缘层-金属电容结构500B中，介电间隔物328以及与介电间隔物328相邻的介电层330，可合并作为底电极层320与中间电极层332之间的介电复合结构431。介电层330可作为介电复合结构431的第一部分，其具有第一介电常数。每一介电间隔物328可作为介电复合结构431的第二部分，其具有第二介电常数，且第二介电常数低于第一介电常数。
金属-绝缘层-金属电容结构500B的一些优点，可与金属-绝缘层-金属电容结构500A的优点类似。此外，可采用单一的图案化工艺图案化金属-绝缘层-金属电容结构500B其底电极层与中间电极层与对应的高介电常数的介电层。介电间隔物形成于底电极层与中间电极层与对应的高介电常数的介电层的侧壁上。高介电常数的介电层不会包覆下方的底电极层与中间电极层其上表面与侧壁之间的角落，亦不会使上述角落尖锐化。如此一来，可避免底电极层与中间电极层的角落累积电荷所造成的金属-绝缘层-金属电容结构的可信度问题。如此一来，薄化高介电常数的介电层可让金属-绝缘层-金属电容结构具有高电容值，而不会降低金属-绝缘层-金属电容结构的崩溃电压。上述作法亦可消除金属-绝缘层-金属电容结构的漏电流问题。
本发明实施例提供金属-绝缘层-金属电容结构(如金属-绝缘层-金属电容结构500A与500B)以及金属-绝缘层-金属电容结构的形成方法。金属-绝缘层-金属电容结构包含基板200、底电极层(如底电极层220与320)、第一介电层(如介电层230与330)、顶电极层(如顶电极层242与342)、以及第一介电间隔物(如介电间隔物228与328)。底电极层位于基板上。第一介电层位于底电极层上。顶电极层位于第一介电层上。第一介电间隔物位于底电极层其两侧的侧壁上。第一介电层具有第一介电常数。第一介电间隔物具有第二介电常数，且第二介电常数低于第一介电常数。通过薄化高介电常数介电层，可让金属-绝缘层-金属电容结构具有高电容值，而不降低金属-绝缘层-金属电容结构的崩溃电压。
本发明实施例提供金属-绝缘层-金属电容结构，以及金属-绝缘层-金属电容结构的形成方法。金属-绝缘层-金属结构包含基板、底电极层、第一介电层、顶电极层、与第一介电间隔物。底电极层位于基板上。第一介电层位于底电极层上。顶电极层位于第一介电层上。第一介电间隔物位于底电极层其两侧的侧壁上。第一介电层具有第一介电常数。第一介电间隔物具有第二介电常数，且第二介电常数低于第一介电常数。通过薄化高介电常数介电层，可让金属-绝缘层-金属电容结构具有高电容值，而不降低金属-绝缘层-金属电容结构的崩溃电压。
在一实施例中，提供金属-绝缘层-金属电容结构。金属-绝缘层-金属电容结构包括基板、底电极层、第一介电层、顶电极层、与第一介电间隔物。底电极层位于基板上。第一介电层位于底电极层上。顶电极层位于第一介电层上。第一介电间隔物位于底电极层其两侧的侧壁上，第一介电层具有第一介电常数。第一介电间隔物具有第二介电常数，且第二介电常数低于第一介电常数。
在一些实施例中，上述金属-绝缘层-金属电容结构的基板包括电容区与非电容区，底电极层与顶电极层位于电容区中，且第一介电层自电容区延伸至非电容区。
在一些实施例中，上述金属-绝缘层-金属电容结构的底电极层其侧壁与顶电极层之间，隔有第一介电层与第一介电间隔物。
在一些实施例中，上述金属-绝缘层-金属电容结构的第一介电层其两侧的侧壁，分别对准底电极层其两侧的侧壁，其中第一介电间隔物覆盖第一介电层其两侧的侧壁。
在一些实施例中，上述金属-绝缘层-金属电容结构更包括：中间电极层，位于底电极层与顶电极层之间，其中第一介电层位于底电极层与中间电极层之间；第二介电层，位于中间电极层与顶电极层之间；以及第二介电间隔物，位于中间电极层其两侧的侧壁上，其中第二介电层具有第一介电常数，且第二介电间隔物具有第二介电常数。
在一些实施例中，上述金属-绝缘层-金属电容结构的每一第二介电间隔物接触第一介电层、第二介电层、与中间电极层。
在一些实施例中，上述金属-绝缘层-金属电容结构的第二介电间隔物的一者接触第一介电层、第二介电层、中间电极层、与顶电极层。
在一些实施例中，上述金属-绝缘层-金属电容结构的第二介电间隔物的底部对准第一介电间隔物的底部。
在一些实施例中，提供金属-绝缘层-金属电容结构。金属-绝缘层-金属电容结构包括基板、第一电极层、第二电极层、与第一介电复合结构。第一电极层位于基板上。第二电极层位于第一电极层上。第一介电复合结构位于第一电极层与第二电极层之间。第一电极层的上表面与第二电极层之间隔有第一介电复合结构的第一部分。第一电极层的侧壁与第二电极层之间隔有第一介电复合结构的第二部分。第一介电复合结构的第一部分具有第一介电常数。第一介电复合结构的第二部分具有第二介电常数，且第二介电常数低于第一介电常数。
在一些实施例中，上述金属-绝缘层-金属电容结构更包括：介电层，覆盖第一电极层、第二电极层、与第一介电复合结构，其中介电层的介电常数低于第一介电复合结构的第一部分与第二部分的介电常数。
在一些实施例中，上述金属-绝缘层-金属电容结构的第一介电复合结构的第一部分与第一电极层，接触第一介电复合结构的第二部分的不同表面。
在一些实施例中，上述金属-绝缘层-金属电容结构的第一介电复合结构的第一部分与第一电极层接触第一介电复合结构的第二部分的相同表面。
在一些实施例中，上述金属-绝缘层-金属电容结构更包括：第三电极层，位于第二电极层上；以及第二介电复合结构，位于第二电极层与第三电极层之间，其中第二电极层的上表面与第三电极层之间隔有第二介电复合结构的第三部分，且第二电极层的侧壁与第三电极层之间隔有第二介电复合结构的第四部分，其中第二介电复合结构的第三部分具有第一介电常数，而第二介电复合结构的第四部分具有第二介电常数。
在一些实施例中，上述金属-绝缘层-金属电容结构的第二介电复合结构的第三部分与第二电极层，接触第二介电复合结构的第四部分的不同表面。
在一些实施例中，上述金属-绝缘层-金属电容结构的第二介电复合结构的第三部分与第二电极层，接触第二介电复合结构的第四部分的相同表面。
在一些实施例中，提供金属-绝缘层-金属电容结构的形成方法。上述方法包括形成底电极层于基板上。上述方法包括形成第一介电层于底电极层上。上述方法包括沉积第一介电间隔物层于底电极层的上表面与两侧的侧壁上。上述方法更包括移除底电极层的上表面上的第一介电间隔物层的一部分，以形成第一介电间隔物于底电极层其两侧的侧壁上。上述方法更包括形成顶电极层于底电极层、第一介电层、与第一介电间隔物上。
在一些实施例中，上述方法更包括：在形成第一介电间隔物于底电极层其两侧的侧壁上之前，先图案化第一介电层与底电极层，其中第一介电间隔物形成于第一介电层其两侧的侧壁上。
在一些实施例中，上述方法更包括：形成中间电极层于第一介电层上；形成第二介电层于中间电极层上；以及在形成顶电极层于底电极层、第一介电层、与第一介电间隔物上之前，先形成第二介电间隔物于中间电极层其两侧的侧壁上，
在一些实施例中，上述方法形成第二介电间隔物于中间电极层其两侧的侧壁上的步骤包括：沉积第二介电间隔物层于中间电极层的上表面与两侧的侧壁上；以及移除中间电极层的上表面上的第二介电间隔物层的一部分。
在一些实施例中，上述方法更包括：在形成第二介电间隔物于中间电极层其两侧的侧壁上之前，先图案化第二介电层与中间电极层，其中第二介电间隔物形成于第二介电层其两侧的侧壁上。
本发明已以数个实施例揭露如上，以利本领域技术人员理解本发明。本领域技术人员可采用本发明为基础，设计或调整其他制程与结构，用以实施实施例的相同目的，及/或达到实施例的相同优点。本领域技术人员应理解上述等效置换并未偏离本发明之精神与范畴，并可在未偏离本发明之精神与范畴下进行这些不同的改变、置换、与调整。

Claims (1)

1.一种金属-绝缘层-金属电容结构，包括：
一底电极层，位于一基板上；
一第一介电层，位于所述底电极层上；
一顶电极层，位于所述第一介电层上；以及
多个第一介电间隔物，位于所述底电极层其两侧的侧壁上，
其中所述第一介电层具有第一介电常数，所述多个第一介电间隔物具有第二介电常数，且第二介电常数低于第一介电常数。
CN201810211593.4A 2017-10-26 2018-03-15 金属-绝缘层-金属电容结构 Active CN109712957B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/794,139 US10468478B2 (en) 2017-10-26 2017-10-26 Metal-insulator-metal (MIM) capacitor structure and method for forming the same
US15/794,139 2017-10-26

Publications (2)

Publication Number Publication Date
CN109712957A true CN109712957A (zh) 2019-05-03
CN109712957B CN109712957B (zh) 2022-12-16

Family

ID=66244938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810211593.4A Active CN109712957B (zh) 2017-10-26 2018-03-15 金属-绝缘层-金属电容结构

Country Status (3)

Country Link
US (4) US10468478B2 (zh)
CN (1) CN109712957B (zh)
TW (2) TWI773755B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451200A (zh) * 2020-06-12 2021-09-28 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US20220205852A1 (en) * 2020-12-30 2022-06-30 Southeast University MEMS Pressure Sensor and Preparation Method thereof

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446483B2 (en) * 2018-01-16 2019-10-15 Globalfoundries Inc. Metal-insulator-metal capacitors with enlarged contact areas
US10734475B2 (en) * 2018-04-03 2020-08-04 International Business Machines Corporation Stacked MIM capacitors with self-aligned contact to reduce via enclosure
US11056556B2 (en) * 2018-09-28 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitive structure and methods of fabricating thereof
US10910304B2 (en) * 2019-01-24 2021-02-02 Globalfoundries U.S. Inc. Tight pitch wirings and capacitor(s)
KR20200128315A (ko) * 2019-05-03 2020-11-12 삼성전자주식회사 반도체 소자
US11935826B2 (en) 2020-05-27 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor between two passivation layers with different etching rates
TWI780704B (zh) * 2020-05-27 2022-10-11 台灣積體電路製造股份有限公司 半導體封裝裝置及其製造方法
US11424319B2 (en) * 2020-05-29 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multilayer capacitor electrode
JP2021190661A (ja) * 2020-06-04 2021-12-13 凸版印刷株式会社 多層配線基板および多層配線基板を有するモジュール
US20220199519A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Metal insulator metal (mim) capacitor with perovskite dielectric
US11901315B2 (en) * 2021-03-04 2024-02-13 Innolux Corporation Package device
US11715756B2 (en) 2021-04-09 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Device structure and methods of forming the same
US20220336576A1 (en) * 2021-04-16 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US20230163163A1 (en) * 2021-11-22 2023-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with integrated metal-insulator-metal capacitors
US11869725B2 (en) * 2021-11-30 2024-01-09 Texas Instruments Incorporated Multi-stacked capacitor
US11967611B2 (en) * 2022-05-30 2024-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Multilayer structure, capacitor structure and electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284590B1 (en) * 2000-11-30 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors
US20070057343A1 (en) * 2005-09-12 2007-03-15 International Business Machines Corporation Integration of a mim capacitor over a metal gate or silicide with high-k dielectric materials
JP2009130207A (ja) * 2007-11-26 2009-06-11 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US20140159200A1 (en) * 2012-12-08 2014-06-12 Alvin Leng Sun Loke High-density stacked planar metal-insulator-metal capacitor structure and method for manufacturing same
CN105632897A (zh) * 2016-02-23 2016-06-01 中航（重庆）微电子有限公司 一种mim电容及其制备方法
CN205564739U (zh) * 2016-02-23 2016-09-07 中航（重庆）微电子有限公司 一种mim电容

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183739B1 (ko) * 1995-09-19 1999-03-20 김광호 감결합 커패시터를 포함하는 반도체 장치 및 그 제조방법
KR100735521B1 (ko) * 2005-10-19 2007-07-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8125049B2 (en) * 2009-11-16 2012-02-28 International Business Machines Corporation MIM capacitor structure in FEOL and related method
WO2013048522A1 (en) * 2011-10-01 2013-04-04 Intel Corporation On-chip capacitors and methods of assembling same
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9257498B1 (en) * 2014-08-04 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Process to improve performance for metal-insulator-metal (MIM) capacitors
US9466661B2 (en) * 2014-10-10 2016-10-11 Globalfoundries Inc. Method of fabricating a MIM capacitor with minimal voltage coefficient and a decoupling MIM capacitor and analog/RF MIM capacitor on the same chip with high-K dielectrics
US9761655B1 (en) * 2016-06-20 2017-09-12 International Business Machines Corporation Stacked planar capacitors with scaled EOT
US10211147B2 (en) * 2017-07-06 2019-02-19 Globalfoundries Inc. Metal-insulator-metal capacitors with dielectric inner spacers
US10580581B2 (en) * 2017-11-16 2020-03-03 Globalfoundries Inc. High-density metal-insulator-metal capacitors
US10734475B2 (en) * 2018-04-03 2020-08-04 International Business Machines Corporation Stacked MIM capacitors with self-aligned contact to reduce via enclosure
US10483344B1 (en) * 2018-04-26 2019-11-19 International Business Machines Corporation Fabrication of a MIM capacitor structure with via etch control with integrated maskless etch tuning layers
US10615112B2 (en) * 2018-05-03 2020-04-07 International Business Machines Corporation MIM capacitor for improved process defect tolerance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284590B1 (en) * 2000-11-30 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors
US20070057343A1 (en) * 2005-09-12 2007-03-15 International Business Machines Corporation Integration of a mim capacitor over a metal gate or silicide with high-k dielectric materials
JP2009130207A (ja) * 2007-11-26 2009-06-11 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US20140159200A1 (en) * 2012-12-08 2014-06-12 Alvin Leng Sun Loke High-density stacked planar metal-insulator-metal capacitor structure and method for manufacturing same
CN105632897A (zh) * 2016-02-23 2016-06-01 中航（重庆）微电子有限公司 一种mim电容及其制备方法
CN205564739U (zh) * 2016-02-23 2016-09-07 中航（重庆）微电子有限公司 一种mim电容

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451200A (zh) * 2020-06-12 2021-09-28 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US20220205852A1 (en) * 2020-12-30 2022-06-30 Southeast University MEMS Pressure Sensor and Preparation Method thereof
US11391637B1 (en) * 2020-12-30 2022-07-19 Southeast University MEMS pressure sensor and preparation method thereof

Also Published As

Publication number Publication date
US11031458B2 (en) 2021-06-08
TW201917901A (zh) 2019-05-01
US20210013301A1 (en) 2021-01-14
US11728375B2 (en) 2023-08-15
US11362170B2 (en) 2022-06-14
US20190131385A1 (en) 2019-05-02
CN109712957B (zh) 2022-12-16
US10468478B2 (en) 2019-11-05
US20220320265A1 (en) 2022-10-06
TW202249293A (zh) 2022-12-16
US20200035780A1 (en) 2020-01-30
TWI773755B (zh) 2022-08-11
TWI818663B (zh) 2023-10-11

Similar Documents

Publication Publication Date Title
CN109712957A (zh) 金属-绝缘层-金属电容结构
US10153338B2 (en) Method of manufacturing a capacitor
US7411270B2 (en) Composite capacitor and method for forming the same
US20100178747A1 (en) Minimum Cost Method for Forming High Density Passive Capacitors for Replacement of Discrete Board Capacitors Using a Minimum Cost 3D Wafer-to-Wafer Modular Integration Scheme
CN110060982B (zh) 用于中介片的电容器及其制造方法
CN103811414B (zh) 铜蚀刻集成方法
TW201351485A (zh) 背側金屬氧化物金屬／金屬絕緣體金屬設備
CN103579185A (zh) 半导体器件的金属布线及半导体器件的金属布线形成方法
KR20090024606A (ko) 캐패시터 플레이트, 캐패시터, 반도체 소자, 및 캐패시터의제조 방법
CN103855100A (zh) 具有金属绝缘体金属电容器的密封圈结构
US8778755B2 (en) Method for fabricating a metal-insulator-metal capacitor
CN118251122A (zh) 一种mim电容结构的制造方法
CN104022073A (zh) 微电子器件的制造方法
US10734444B1 (en) Integrated circuits with integrated memory structures and capacitors and methods for fabricating the same
CN110544682A (zh) 形成并联电容器的方法及并联电容器
KR20090022042A (ko) 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
CN103956326B (zh) 无源集成转接板的制作方法及所对应的无源集成转接板
CN108109996B (zh) 基于二极管的集成电路抗静电转接板及其制备方法
CN108122894B (zh) 改善mim电容器电弧放电缺陷的方法
CN104392897A (zh) Mim电容的制作方法
CN105719948A (zh) 电容结构及其形成方法
US11955480B2 (en) Integrated circuit comprising a three-dimensional capacitor
CN102446981B (zh) 一种多层金属-氮化硅-金属电容及其制作方法
CN111900251B (zh) Mom电容器及半导体元件
US20240222260A1 (en) Semiconductor component with metal-insulator-metal capacitor assembly

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant