CN205564739U - 一种mim电容 - Google Patents

Abstract

本实用新型涉及半导体器件，一种MIM电容，可抑制MIM电容的上下极板互连产生漏电，同时还在形成下极板时避免下极板所在的金属层之上的绝缘材料被刻蚀成不规则的形状。在一个基底之上由下至上依次形成下部金属层、第一介质层和上部金属层，上部金属层被图案化成一个上部电容极板，下部金属层被图案化成一个下部电容极板，第一介质层被刻蚀成上下电容基板间的层间介质层。

Description

一种MIM电容

技术领域

本实用新型涉及半导体器件，更确切地说，是提供可抑制MIM电容的上下极板互连产生漏电的MIM电容器件，同时还在形成下极板时避免下极板所在的金属层之上的绝缘材料被刻蚀成不规则的形状。

背景技术

电容和电阻等被动元件被广泛应用于集成电路制作技术中，这些器件通常是采用标准的集成电路工艺，例如利用掺杂单晶硅或者是掺杂多晶硅以及氧化膜或氮氧化膜等制成平板式的极板，如PIP电容(Poly-Insulator-Poly)或类似的电容。由于其组件比较接近硅衬底，器件与衬底间的寄生电容使得器件的性能受到影响，尤其在射频电路中，随频率的上升器件的性能下降很快。MIM电容(Metal-Insulator-Metal)的开发为解决这些问题提供了有效途径，该技术将电容制作在互连层也即后道工艺(Backend process)中，从而既可以与CMOS等类似的集成电路工艺相兼容，又可以通过拉远被动器件与导电衬底间的距离，从而完全克服寄生电容大以及器件性能随频率增大而明显下降的弊端，使得该技术逐渐成为了射频或其他领域集成电路中制作被动电容器件的主流方案。

然而MIM电容的制作也存在一些缺陷，关于基本的MIM电容结构可以参考已经公开的中国专利申请CN101577227A。在现有的MIM电容中，通常设置有下层金属结构及上层金属结构，该两层金属结构间利用绝缘物隔离，并通过通孔结构与下层金属结构及上层金属结构实现电气连接。从结构上分析，该下层金属结构及上层金属结构和它们之间的绝缘物形成了基本的MIM电容，上层金属结构的尺寸一般小于下层金属结构，以便让通孔结构可以不被上层金属结构遮挡住而达到下层金属结构，如果上层金属结构的侧壁上附着有可导电的聚合物或者类似的导体，一个负面影响是，上层金属结构很容易通过聚合物与下层金属结构产生直接的电性连接而短路，产生暗电流，这是不期望发生的。

下层金属结构或者下极板通常是通过金属层刻蚀而来，这层金属层除了需要被划分成电容的下层金属结构或者下极板之外，还需要用于形成一些金属互联线，但是很遗憾的是金属互联线上方所覆盖的绝缘材料很容易被刻蚀成不规则的形状，从而给后续的用于保护芯片的钝化层的成型带来诸多不利。本实用新型将在下文中一一详细阐明解决方案。

实用新型内容

本实用新型涉及的一种MIM电容的制备方法，包括以下步骤：步骤S1、在一个基底之上由下至上依次形成下部金属层、第一介质层、上部金属层；步骤S2、执行刻蚀工艺，图案化上部金属层形成一个上部电容极板，和刻蚀第一介质层形成保留在上部电容极板下方的层间介质层；步骤S3、沉积一个第一绝缘层覆盖在上部电容极板之上和覆盖在下部金属层的裸露上表面之上，上部电容极板和层间介质层各自的侧壁也被第一绝缘层所覆盖住；步骤S4、回刻第一绝缘层，以减薄位于下部金属层的上表面上方的第一绝缘层的厚度，同时将上部电容极板和层间介质层的侧壁处的第一绝缘层回刻成侧墙；步骤S5、沉积一层或者多层绝缘材料，覆盖住上部电容极板和侧墙，以及将保留在下部金属层的上表面上方的第一绝缘层予以覆盖；步骤S6、刻蚀第一绝缘层和它上方的一层或者多层绝缘材料，以便在它们中形成一个或多个开口以暴露出下部金属层的局部区域；步骤S7、藉由第一绝缘层和它上方的一层或者多层绝缘材料作为掩膜，刻蚀并图案化下部金属层，由下部金属层交叠在上部电容极板下方的区域形成下部电容极板，并在下部金属层未交叠在上部电容极板下方的区域中形成一个或多个金属互联线。

上述制备方法，该上部金属层和/或下部金属层是金属复合层，金属复合层包括中间层金属以及将中间金属夹持在内的底层金属和顶层金属。

上述制备方法，在步骤S1中还在上部金属层的上方沉积形成了一个第二介质层，并且在步骤S2的刻蚀步骤中，一并图案化第二介质层而形成位于上部电容极板上方的一个顶部介质层。

上述制备方法，在步骤S3中位于上部电容极板上方的第一绝缘层直接覆盖在顶部介质层上，以及在步骤S5中位于上部电容极板上方的一层或者多层绝缘材料直接覆盖在顶部介质层上。

上述制备方法，在步骤S2对第一介质层的刻蚀过程中，除了保留位于上部电容极板下方的第一介质层以外，第一介质层的其他部分都被刻蚀移除掉。

上述制备方法，在步骤S4中利用各向异性的干法刻蚀回刻第一绝缘层，并且在步骤S4中完全移除第一绝缘层覆盖在上部电容极板上方的部分。

上述制备方法，在步骤S5中沉积形成一个为绝缘材料的第二绝缘层，第二绝缘层的材质和顶部介质层的材质相同。

本实用新型涉及的一种MIM电容结构，包括：设置在一个基底之上的下部金属层；由下部金属层图案化所分割开而定义出的下部电容极板和金属互联线；设置在下部电容极板的上表面的局部区域之上的一个上部电容极板和位于上部电容极板、下部电容极板两者间的层间介质层；附着在上部电容极板及层间介质层各自侧壁处的电绝缘的侧墙。

上述的MIM电容，还包括被图案化而分割开的第一绝缘层，其一部分区域附着在各金属互联线的上表面之上，以及另一部分区域还附着在下部电容极板的未被上部电容极板、层间介质层所覆盖住的上表面之上。

上述的MIM电容，还包括被图案化而分割开的一层或者多层绝缘材料，一层或者多层绝缘材料中的一部分区域覆盖在位于各金属互联线上方的第一绝缘层之上，另一部分区域覆盖在位于下部电容极板上方的第一绝缘层之上，并且该另一部分区域还将侧墙和上部电容极板覆盖住。

上述的MIM电容，该上部金属层和/或下部金属层是金属复合层，金属复合层包括中间层金属以及将中间金属夹持在内的底层金属和顶层金属。

上述的MIM电容，还包括叠加在上部电容极板上方的一个顶部介质层，并且侧墙同时附着在顶部介质层、上部电容极板及层间介质层各自侧壁处。

上述的MIM电容，还包括叠加在上部电容极板上方的一个顶部介质层，侧墙同时还附着在顶部介质层的侧壁处，其中一层或者多层绝缘材料的该另一部分区域直接接触并覆盖在顶部介质层上。

上述的MIM电容，一层或者多层绝缘材料所采用的材质与顶部介质层的材质相同。

上述的MIM电容，该基底承载在一个带有集成电路的半导体衬底之上。

上述的MIM电容，在垂直方向上于该半导体衬底上方设置有相互交替间隔配置的多层绝缘基底和多层金属互连层，任意上下相邻的两个金属互连层之间布置有一层绝缘的基底，其中MIM电容的该下部金属层是所有的金属互连层中按由下至上的顺序而位于最顶层的一个金属互连层。

上述的MIM电容，还包括覆盖在一层或者多层绝缘材料上方的高密度等离子沉积物，并且该高密度等离子沉积物还填充在用于分割开下部金属层的一个或多个沟槽内。

附图说明

阅读以下详细说明并参照以下附图之后，本实用新型的特征和优势将显而易见：

图1A～1D是下部金属层在较薄的绝缘层覆盖的条件下被刻蚀的方案。

图2A～2D是下部金属层在较厚的绝缘层覆盖的条件下被刻蚀的方案。

图3A～3F是在上部电容极板的侧壁上附着侧墙的方案。

图4A～4B是上部金属层和下部金属层采用复合金属层的结构。

图5A～5C是上部和下部金属层采用复合金属层及上部金属层上覆盖介质层的方案。

图6A～6B是MIM电容支撑在一个带有集成电路的硅衬底上的基本架构。

具体实施方式

下面将结合各实施例，对本实用新型的技术方案进行清楚完整的阐述，但所描述的实施例仅是本实用新型用作叙述说明所用的实施例而非全部的实施例，基于该等实施例，本领域的技术人员在没有做出创造性劳动的前提下所获得的方案都属于本实用新型的保护范围。

参见图1A，在一个电绝缘的基底101之上形成有具良好导电性能的下部金属层102和位于下部金属层102上方的第一介质层103，第一介质层103是绝缘材料，以及在第一介质层103上方形成有具良好导电性能的上部金属层104。下部金属层102和上部金属层104将分别被用于制备MIM电容的上下两个电容极板，而且它们可以通过各种现有技术的方式来制备，例如采用沉积或溅射或镀的方式等方案，以及可以采用铝铜合金或金属钨或金属铜等导电的材质来制备下部金属层102和上部金属层104。在制备下部金属层102或者是上部金属层104之后，虽然不是必须的工序，但是可以选择紧接着在它们的上表面进行化学机械研磨的步骤以获得平坦化的表面，这会带来诸多优势，例如后续在平坦化的表面更容易生成厚度较为均匀的材料。另外下部金属层102和上部金属层104按照预期设计还需要被制作成不同的图形，所以它们可能会因为被刻蚀而图案化，一般是利用光刻胶作为刻蚀掩膜，如果这些金属层的上表面存在起伏不平就会导致光刻工艺对关键尺寸或线宽失去了控制，同时也难以在自身具有台阶差的光刻胶上制作图形，而研磨进行抛光则可以避免这些负面因素。我们还要求位于MIM电容的上下两个电容极板之间的第一介质层103具有良好的绝缘性能和符合期望的介电常数，常见的平行板电容器其电容值的计算公式为C＝ε×S/d，该函数关系式中的ε为电容极板间的介质材料也即第一介质层103的介电常数，函数关系中的S为极板间的有效面积，它的值由面积较小的一个电容极板决定。考虑到本实用新型后文中即将介绍的上部电容极板104A的尺寸小于下部电容极板102A的尺寸，所以该有效面积S实质是指上部电容极板104A的面积。以及函数关系式中的d为极板间的距离也即第一介质层103的厚度。在一些实施例中，二氧化硅或氮化硅或Ta₂O₅等都是该第一介质层103的可选材料。

参见图1A，先在上部金属层104上方旋涂一层光刻胶层105，经过光刻工艺的曝光显影之后，保留一部分预定的光刻胶层105，并利用保留的光刻胶层105作为掩膜藉此来刻蚀上部金属层104所暴露出来的区域。如图1B所示，上部金属层104被干法刻蚀之后仅仅存留有位于被保留的光刻胶层105下方的那一部分，本实用新型在上下文中定义为它为上部电容极板104A，该过程也是图案化上部金属层104的过程。针对上部金属层104的刻蚀持续到露出第一介质层103，而且第一介质层103还进一步被刻蚀，但是第一介质层103和上部金属层104的刻蚀略有不同，体现在：上部金属层104未被光刻胶层105覆盖住的区域全部被移除掉，而第一介质层103未被光刻胶层105和上部电容极板104A覆盖的区域因为刻蚀的缘故，仅仅是在厚度上略有损失，但是该区域还保留一部分厚度的第一介质层103。该方案的结果就是，导致第一介质层103位于光刻胶层105和上部电容极板104A下方的部分保持原始厚度，但是第一介质层103未被光刻胶层105和上部电容极板104A所覆盖住的另一部分的厚度则小于原始厚度，这从图1B中可以观察到。其后再在上部电容极板104A上方和在第一介质层103被减薄的那一部分的上方旋涂一层光刻胶层106，如图1C所示，经过光刻工艺的曝光显影之后，在光刻胶层106中形成开口图案，并利用保留的光刻胶层106作为掩膜藉此来刻蚀第一介质层103被减薄的那一部分所暴露出来的区域，从而可以在第一介质层103被减薄的那一部分中定义若干开口。之后继续刻蚀下部金属层102从开口处暴露出来的那些局部区域，刻蚀持续到按照希望的方式图案化下部金属层102，例如至少形成下部电容极板102A和形成若干用于实现电气互连的金属互联线102C和102B等。具体而言如图1D所示，下部金属层102交叠在上部电容极板104A下方的区域会形成一个下部电容极板102A，而下部金属层102未与上部电容极板104A相交叠的那一部分区域中则会形成一个或多个金属互联线102B和102C等。因为在图1D中我们是从剖面图的角度来观察下部电容极板102A及金属互联线102C和102B的，它们显得是断开互不连接的，但是如果有必要，也还可以选择将金属互联线102C和102B等中的一部分互联线物理连接到下部电容极板102A上。按照图1A～1D的制备工艺，一个棘手的问题是，当光刻胶层106被移除或者在图案化的该刻蚀步骤中被消耗之后，因为下部金属层102及上部电容极板104A都是采用金属材质，所以在该刻蚀步骤中很容易产生混合有细微金属材料颗粒的聚合物203，颗粒产生的源头就是金属化的上下电容极板。具导电性能的聚合物203极易附着在上部电容极板104A的裸露侧壁上，而且当第一介质层103的被减薄的那一部分区域因为自身极薄的缘故，很容易在该刻蚀步骤中被完全清除掉。如此一来便产生了业界的技术人员不愿看到的负面结果，即MIM电容的上部电容极板104A和下部电容极板102A通过依附在上部电容极板104A的侧壁上的聚合物203而电性耦合在一起，引起短路失效。

参见图2A的实施例，先行执行与图1A～1B相同的工序，但是图2B却额外制备了一个第一绝缘层107和一个第二绝缘层108。所沉积的第一绝缘层107除了覆盖在上部电容极板104A的上方之外，还覆盖在第一介质层103被减薄的那一部分的上方，其中第一绝缘层107通常可以采用二氧化硅或氮化硅等绝缘材料。所沉积的第二绝缘层108则全面覆盖在第一绝缘层107的上方，该第二绝缘层108可以是一层无机薄膜，例如可以采用氮氧化硅薄膜(SION)。其后再在第二绝缘层108上方旋涂一层光致抗蚀剂也即光刻胶层109，如图2C所示，经过光刻工艺的曝光显影之后，在光刻胶层109中形成若干开口图案。在图2C中，第一介质层103被减薄的那一部分区域、第一绝缘层107和第二绝缘层108这三者叠加在一起形成一个叠层110，而且该叠层110位于下部金属层102的没有与上部电容极板104A相交叠的那一部分区域上方。利用保留的并带有开口图案的光刻胶层109作为掩膜藉此来刻蚀叠层110从光刻胶层109中所暴露出来的区域，从而可以在这个叠层110中定义若干开口。之后继续刻蚀下部金属层102从叠层110的那些开口处暴露出来的一些局部区域，并且该刻蚀一直持续到最终按照希望的方式图案化下部金属层102，例如至少需要形成一个下部电容极板102A和形成若干用于实现电气互连的金属互联线102C和102B等。如图2D所示，下部金属层102交叠在上部电容极板104A下方的区域会形成一个下部电容极板102A，而下部金属层102的另一部分没有与上部电容极板104A相交叠的区域中则会形成一个或多个金属互联线102B和102C等，并且下部金属层102分割所得的下部电容极板102A的尺寸略大于上部电容极板104A。因为在刻蚀下部金属层102的步骤中，第一介质层103被减薄的那一部分区域、第一绝缘层107和第二绝缘层108这三者叠加在一起形成的叠层110的厚度相对较厚，而且覆盖在上部电容极板104A的上方以及覆盖在其侧壁的第一绝缘层107和第二绝缘层108也相对比较厚，所以即便当光刻胶层109在光刻后被移除或者在图案化的刻蚀步骤中被蚀刻而消耗之后，因为叠层110的存在，以及还有覆盖在上部电容极板104A的侧壁上的第一绝缘层107和第二绝缘层108的存在，即使是产生了具导电性能的聚合物，却也不容易附着在上部电容极板104A的侧壁上从而不至于将上部电容极板104A和下部电容极板102A在侧壁处短接，所以上文在图1D中提及的疑虑被解决。但与此同时，又带来另一些新的棘手问题，参见图2D所示，因为刻蚀较厚的叠层110和下部金属层102的时间相对比较长，当叠层110从光刻胶层109中外露的时候它多少也会被部分刻蚀。考虑到叠层110相对较厚，所以叠层110中的开口显得较深，相当于具有高深宽比。在图2D中，该下部金属层102被刻蚀而形成分割开下部金属层102的若干沟槽211，这些沟槽211实质上对接在叠层110中的开口的下方。随着下部金属层102的刻蚀进程还会同步让叠层110的各个边缘被蚀刻掉，如图2D中较为明显的是，叠层110位于金属互联线102C上的那一部分两侧的边缘被蚀刻掉，叠层110位于金属互联线102B上的那一部分两侧的边缘也被蚀刻掉，叠层110位于下部电容极板102A上的另一部分的边缘同样也被蚀刻掉。这中非预期的过刻蚀会带来诸多不利的负面影响，例如导致叠层110位于金属互联线102C和金属互联线102B上的部分甚至成为具有尖角部的楔形结构，它的宽度从上到下依次逐步线性增加，可以认为这部分叠层110的竖截面是顶部最尖锐的倒三角形。后续会在第二绝缘层108上制备钝化物，如通过高密度等离子(high density plasma)沉积的方式生成沉积物来覆盖第二绝缘层108并填充沟槽211，高密度等离子沉积工艺的等离子工序潜在地可能会加剧叠层110位于金属互联线102C和金属互联线102B上的部分的尖锐程度，造成等离子诱发损伤(Plasma Induce Damage简称PID)，导致高密度等离子沉积物(如掺F氟元素的硅玻璃)可能会无法在该不规则形状结构的叠层110上形成较好的接合面，而且也会影响器件的电学参数，因为后续还有可能需要在高密度等离子沉积物中形成对准金属互联线102C和金属互联线102B的通孔(内部填充金属)用于电气连接。总之，叠层110的不希望产生的畸变的形状是需要极力避免的，因为它会从方方面面恶化整个器件的物理结构并给器件的正常运行带来负面影响。

参见图3A，先行执行与图1A～1B相同的工序，但是与该实施方式略有不同的是，第一介质层103和上部金属层104同步被执行刻蚀和图案化。经过对比会发现图1A～1B中刻蚀停止在第一介质层103上，使第一介质层103未被光刻胶105遮挡住的区域被略微减薄但依然存在，第一介质层103被光刻胶105遮挡住的区域则直接保持原始厚度。然而在图3A中，刻蚀停止在下部金属层102的上表面，也即除了上部金属层104未被光刻胶105遮挡住的区域完全被蚀刻掉之外，第一介质层103未被光刻胶105遮挡住的区域也完全被蚀刻掉而没有任何保留。最终上部金属层104图案化之后形成位于光刻胶105下方的一个上部电容极板104A，第一介质层103图案化之后形成位于上部电容极板104A下方的一个层间介质层103A，这也即第一介质层103和上部金属层104的图案化过程。其后还沉积一层第一绝缘层201，例如采用二氧化硅或氮化硅等绝缘材料，注意第一绝缘层201覆盖在下部金属层102的裸露出来的上表面之上，这里下部金属层102的裸露出来的部分也即它没有被层间介质层103A和上部电容极板104A遮挡住的区域，并且第一绝缘层201还覆盖在层间介质层103A和上部电容极板104A两者各自的侧壁上。第一绝缘层201有两个主要用途，其一是形成侧墙其二是覆盖在下部金属层102的裸露上表面上。当第一绝缘层201被反向垂直刻蚀之后，也即执行全面回刻(Blanket etching)可在层间介质层103A和上部电容极板104A两者各自的侧壁上形成一个期望的侧墙201A结构，同时藉由干法回刻使第一绝缘层201覆盖在上部电容极板104A之上的部分被清除掉，但是下部金属层102没有被层间介质层103A和上部电容极板104A遮挡住的区域上方的第一绝缘层201则被保留下来，由于在厚度上被部分刻蚀的缘故，第一绝缘层201位于下部金属层102的上表面上的部分的厚度相对它的原始厚度也会减少。

参见图3B，可以沉积一层或者更多层的绝缘材料，从而覆盖住上部电容极板104A和侧墙201A，与此同时，保留在下部金属层102的上表面上方的而且是被减薄后的那一部分第一绝缘层201也被一层或者更多层的绝缘材料覆盖。为了示范性的阐释，图3B仅仅展示了一层绝缘材料，后文将定义为第二绝缘层202，该第二绝缘层202可以是一层无机薄膜，例如可以采用氮氧化硅薄膜(SION)。之后再在第二绝缘层202上方旋涂一层光致抗蚀剂也即光刻胶层203，如图3C所示，经过光刻工艺的曝光显影之后，在光刻胶层203中形成若干开口图案。在图3C中，第一绝缘层201被减薄的那一部分区域和第二绝缘层202这两者叠加在一起形成一个叠层208，该叠层208位于下部金属层102的没有与上部电容极板104A相交叠的那一部分区域上方。利用保留的并带有开口图案的光刻胶层203作为掩膜藉此来刻蚀叠层208从光刻胶层203中所暴露出来的区域，从而可以在这个叠层208中定义若干开口210。之后继续刻蚀下部金属层102从叠层208的那些开口210处暴露出来的一些局部区域，如图3D所示，并且该刻蚀一直持续到最终按照希望的方式图案化下部金属层102，例如至少需要形成一个下部电容极板102A和形成若干用于互连的金属互联线102C和102B等，如图3E所示。下部金属层102被刻蚀后形成其中的用于分割开下部金属层102的若干沟槽211，每个沟槽211实质上对应位于叠层208中的一个开口210的正下方。下部金属层102交叠在上部电容极板104A下方的区域会形成一个下部电容极板102A，而下部金属层102的另一部分没有与上部电容极板104A相交叠的区域中则会形成一个或多个金属互联线102B和102C等，并且下部金属层102分割所得的下部电容极板102A的尺寸略大于上部电容极板104A。因为在刻蚀下部金属层102的步骤中，第一绝缘层201被减薄的那一部分区域和第二绝缘层202这两者叠加在一起形成的叠层208的厚度相对适宜，例如第一绝缘层201被减薄的那一部分的厚度在50～200埃左右，第二绝缘层202的厚度在150～450埃左右，而且侧墙201A附着在上部电容极板104A和层间介质层103A各自的侧壁处，即便当光刻胶层203在光刻后被移除或者在下部金属层102的图案化刻蚀步骤中被蚀刻而消耗之后，因为叠层208的存在，以及还有侧墙(Spacer)201A和第二绝缘层202的存在，即使产生了聚合物却也不容易附着在上部电容极板104A的侧壁上从而不至于将上部电容极板104A和下部电容极板102A在侧壁处短接。图3E中的叠层208不像图2C的叠层110的那么厚，对叠层208和下部金属层102的刻蚀也不需很长的时间。随着下部金属层102的刻蚀进程尽管可能会让从光刻胶203中暴露出来的叠层208的顶面略有损失，但是当下部金属层102完成图案化的时候，叠层208的顶面并不会发生如图2D那样的畸变，叠层2080位于金属互联线102C、102B上的那一部分两侧的边缘几乎不会被蚀刻掉，所以我们仍然可以认为叠层208的顶面此时是平坦化的顶面。后续会在第二绝缘层202上制备钝化物，如通过高密度等离子(high density plasma)沉积的方式生成沉积物220来覆盖第二绝缘层202，高密度等离子沉积物220的一部分还填充在沟槽211内。

参见图4A，与上文的各个实施例略有不同的是，在这个可选实施例中，该上部金属层102和/或下部金属层104是金属复合层而不是单层的金属结构，金属复合层104包括中间层金属(如铝铜合金、金属铜、金属钨等)104-2以及将中间金属104-2夹持在内的底层金属(如位于底部的氮化钛等)104-1和顶层金属(如位于顶部的氮化钛等)104-3。同样金属复合层102包括中间层金属(如铝铜合金、金属铜、金属钨等)102-2以及将中间金属102-2夹持在内的底层金属(如位于底部的氮化钛等)102-1和顶层金属(如位于顶部的氮化钛等)102-3。对应的MIM电容如图4B所示，上部电容极板104A是由金属复合层104图案化而来所以它们的结构相同，同样金属互联线102B和102C及下部电容极板102A是由金属复合层102图案化而来所以它们的结构相同。此时第二绝缘层202直接覆盖和接触在上部电容极板104A顶部的顶层金属104-3上，第一绝缘层201直接覆盖和接触下部电容极板102A顶部的顶层金属102-3上，第一绝缘层201还直接覆盖和接触金属互联线102B和102C顶部的顶层金属102-3上。

参见图5A，与上文图4A～4B的实施例略有不同的是，在这个可选实施例中，在图案化上部金属层104之前，先行在上部金属层104上沉积一层第二介质层104-4，该第二介质层104-4可以是一层无机薄膜，例如可以采用氮氧化硅薄膜(SION)。在这个可选实施例中，当对第一介质层103和上部金属层104执行刻蚀形成层间介质层103A和上部电容极板104A时，需要一并图案化第二介质层104-4而形成位于上部电容极板104A上方的一个顶部介质层104-4A，当回刻第一绝缘层201的时候，顶部介质层104-4A会从第一绝缘层201中裸露出来，如图5B所示。后续沉积的第二绝缘层202除了覆盖在第一绝缘层201被减薄的部分之上，还直接接触并覆盖在侧墙201A和顶部介质层104-4A之上，如图5C。除了这些区别方案，图5A～5C的其他流程与图3A～3F完全相同。

参见图6A，本实用新型提及的MIM电容除了可以单独使用之外，还可以和带有集成电路的一个半导体衬底100集成在一起，带有集成电路的半导体衬底100是指衬底100中可以制备各种适宜的有源或无源元器件，而基底101就承载在一个该半导体衬底100上方。举一例来阐释此点，参见图6B所示，衬底100内集成有CMOS晶体管，在一个P导电类型的阱区310中制备有N导电类型的源极区311和漏极区312，以及源极区311和漏极区312之间的阱区310的上方形成有栅极结构313，也即形成一个NMOS晶体管301。在一个N导电类型的阱区320中制备有P导电类型的源极区321和漏极区322，以及源极区321和漏极区322之间的阱区320的上方形成有栅极结构323，也即形成一个PMOS晶体管302。而且P型阱区310和N型阱区320通过浅沟槽隔离结构STI隔开。半导体衬底100的上方覆盖有绝缘的硼磷硅玻璃BPSG或相类似的绝缘基底，在硼磷硅玻璃的上方形成金属互连层(interconnection metallayer)330，金属互连层330也可以被称之为第一层金属互连层(M1)，NMOS晶体管301和PMOS晶体管302的各个电极可以通过通孔340内填充的金属材料电性连接到金属互连层330中的一部分连线上。当然，在垂直方向上，可以在半导体衬底100的上方制备更多层次的金属互连层和绝缘基底(也可以用层间绝缘层或类似的术语来表述绝缘基底)，而且多层绝缘基底和多层金属互连层相互交替间隔配置，任意上下相邻的两个金属互连层之间布置有一层绝缘的基底。从而以这种方式将半导体衬底100中的元器件的电极通过各层互连层来耦合引导到外部。本实用新型涉及到的MIM电容的该下部金属层102例如可以是所有的金属互连层中按由下至上的顺序而位于最顶层的一个金属互连层。譬如假设有(M1～M4)四层金属互连层，其中M1位于它们当中的最底层而M2次之，并且M3在M2上方而M4在M3上方，那么下部金属层102就可以是最上方的金属层M4，这样在制备电容时就不会影响常规的工序。另外值得说明的是，图6B仅仅是为了证明本实用新型的MIM电容可以和带有集成电路的半导体衬底100进行高度集成，而不意味着MIM电容仅仅限制于与CMOS进行集成。例如半导体衬底100中还可以集成的是结型场效应晶体管或双极性晶体管等，或是带有沟槽式的栅极而不是平面型的栅极的晶体管等，或是集成电阻电感等无源器件而不是有源器件等，或是集成数字电路和/或模拟电路和/或存储器件等，总之，这里的半导体衬底100中可以制备任何现有的集成电路(Integrated circuit)的各种元器件。

以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述实用新型提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本实用新型的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本实用新型的意图和范围内。

Claims (10)

1.一种MIM电容，其特征在于，包括：

设置在一个基底之上的下部金属层；

由下部金属层图案化所分割开而定义出的下部电容极板和金属互联线；

设置在下部电容极板的上表面的局部区域之上的一个上部电容极板和位于上部电容极板、下部电容极板两者间的层间介质层；

附着在上部电容极板及层间介质层各自侧壁处的电绝缘的侧墙。

2.根据权利要求1所述的一种MIM电容，其特征在于，还包括被图案化而分割开的第一绝缘层，其一部分区域附着在各金属互联线的上表面之上，以及另一部分区域还附着在下部电容极板的未被上部电容极板、层间介质层所覆盖住的上表面之上。

3.根据权利要求2所述的一种MIM电容，其特征在于，还包括被图案化而分割开的一层或者多层绝缘材料，一层或者多层绝缘材料中的一部分区域覆盖在位于各金属互联线上方的第一绝缘层之上，另一部分区域覆盖在位于下部电容极板上方的第一绝缘层之上，并且该另一部分区域还将侧墙和上部电容极板覆盖住。

4.根据权利要求1所述的一种MIM电容，其特征在于，该上部金属层和/或下部金属层是金属复合层，金属复合层包括中间层金属以及将中间金属夹持在内的底层金属和顶层金属。

5.根据权利要求1所述的一种MIM电容，其特征在于，还包括叠加在上部电容极板上方的一个顶部介质层，并且侧墙同时附着在顶部介质层、上部电容极板及层间介质层各自侧壁处。

6.根据权利要求3所述的一种MIM电容，其特征在于，还包括叠加在上部电容极板上方的一个顶部介质层，侧墙同时还附着在顶部介质层的侧壁处，其中一层或者多层绝缘材料的该另一部分区域直接接触并覆盖在顶部介质层上。

7.根据权利要求6所述的一种MIM电容，其特征在于，一层或者多层绝缘材料所采用的材质与顶部介质层的材质相同。

8.根据权利要求1所述的一种MIM电容，其特征在于，该基底承载在一个带有集成电路的半导体衬底之上。

9.根据权利要求8所述的一种MIM电容，其特征在于，在垂直方向上于该半导体衬底上方设置有相互交替间隔配置的多层绝缘基底和多层金属互连层，任意上下相邻的两个金属互连层之间布置有一层绝缘的基底，其中MIM电容的该下部金属层是所有的金属互连层中按由下至上的顺序而位于最顶层的一个金属互连层。

10.根据权利要求3所述的一种MIM电容，其特征在于，还包括覆盖在一层或者多层绝缘材料上方的高密度等离子沉积物，并且该高密度等离子沉积物还填充在用于分割开下部金属层的一个或多个沟槽内。