CN103247592B - Mom电容器及其制作方法 - Google Patents

Abstract

本发明实施例公开了一种MOM电容器及其制作方法，该电容器包括：本体层、位于所述本体层表面上的多层金属化层和多层介质层，每两层金属化层之间均具有一介质层，每一金属化层具有多个相互平行的导电电极线，且每两个导电电极线之间填充有隔离电介质；位于导电电极线下方的介质层表面内的导电通道，且在该MOM电容器的俯视图上，所述导电通道贯穿与其对应的导电电极线的两端。本发明通过增加同一介质层表面内相邻导电通道间的相对面积增大，增加了导电通道电容值，进而提高了MOM电容器的电容密度，较现有技术中的芯片，同样电容值的情况下，减小了芯片上MOM电容器的面积，进而减小了芯片的面积。

Description

MOM电容器及其制作方法

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种MOM电容器及其制作方法。

背景技术

随着各种功能电路集成度的迅速提高以及对功能模块和元器件小型化的需要，集成无源技术成为一种取代分立无源器件以达到器件小型化的解决方案。在各种典型电路中，80％的组件为无源器件，它们占去了印刷电路板上的近50％的面积，而电容器作为基板上最常见也是分布最多的元器件，使电容器的集成技术成为集成无源技术的关键技术。

目前集成电路设计时经常用到的两种电容器为MIM(metalinsulatormetal)电容器和MOM(metaloxidemetal)电容器。MIM电容器即为平行板电容器，其优点是可以通过改变两个平行板之间的介质层(一般为氮化硅层)的厚度来改变电容器的电容值，当前MIM电容器的电容密度(单位面积的电容值)最大可以做到2fF/μm²，但是，相对于MOM电容器来说，制作MIM电容器的过程中，不可避免的要增加一块掩膜版(如电容器上极板光刻时所用的mask)，同时增加一次光刻和腐蚀过程，这必然导致了工艺成本的增加。

MOM电容器是通过对同一金属层上的金属进行光刻和刻蚀，得到多个相互平行的导电电极线，即同一层上的金属呈梳状(即COMB结构)排列，多个导电电极线即为梳齿部分，同一层的多个导电电极线之间设置有电介质，这里将由位于同一层上且呈梳状排列的导电电极线与其之间的电介质组成的组合层称为金属化层。在同一金属化层上，相邻的两个导电电极线及其中间的电介质形成了电容结构，以产生电容，MOM电容器总的电容值是由多层金属化层上的电容并联后的产生的，即将多层金属化层上的电容值相加得到MOM电容器的电容值。

相对于MIM电容器来说，MOM电容器在制作工艺上少一次光刻和腐蚀过程，但是，由于MOM电容实际上是一种寄生电容，其电容密度是有不同的工艺特性决定的，在工艺一定的情况下，其电容密度是不可变的。并且，相对于MIM电容器，现有技术中的MOM电容器的电容密度较小，以6层金属层的MOM电容器为例，一般电容密度可达到1.25fF/μm²，远小于MIM电容器的电容密度，由于一般芯片中电容器所占面积较大，这必然导致采用MOM电容器的芯片面积较大。

发明内容

本发明实施例提供了一种MOM电容器及其制作方法，提高了MOM电容器的电容密度，较现有技术中的采用MOM电容器的芯片，减小了芯片上MOM电容器的面积，进而减小了芯片的面积。

为实现上述目的，本发明实施例提供了如下技术方案：

一种MOM电容器，包括：

基底，所述基底包括本体层；

位于所述本体层表面上的多层金属化层和多层介质层，每两层金属化层之间均具有一介质层，每一金属化层具有多个相互平行的导电电极线，且每两个导电电极线之间填充有隔离电介质，以将同一金属化层上相互平行的导电电极线进行电隔离，各金属化层上的导电电极线的分布区域和隔离电介质的分布区域均相同；

位于所述导电电极线下方的介质层表面内的导电通道，以电连接被介质层间隔开的上下两层金属化层上的导电电极线，各层介质层表面内的导电通道的分布区域均相同；

其中，在该MOM电容器的俯视图上，所述导电通道贯穿与其对应的导电电极线的两端。

优选的，所述导电通道的宽度小于或等于所述导电电极线的宽度。

优选的，所述导电通道的宽度在0.18μm-0.24μm以内。

优选的，所述导电通道内填充有金属钨。

优选的，所述隔离电介质与所述介质层的材质相同。

本发明实施例还公开了一种MOM电容器制作方法，包括：

a)提供基底，所述基底包括本体层；

b)在所述本体层表面上形成一金属化层，该金属化层具有多个相互平行的导电电极线，且每两个导电电极线之间填充有隔离电介质，以将该金属化层上相互平行的导电电极线进行电隔离；

c)在所述金属化层表面上形成一介质层；

d)在位于所述导电电极线下方的介质层表面内形成导电通道，在俯视图上，该导电通道贯穿与其对应的导电电极线的两端；

e)多次重复步骤b)-步骤d)，并在最后一层具有导电通道的介质层上形成最后一金属化层，以在所述本体层上形成多层金属化层和多层介质层，每两层金属化层之间均具有一介质层，各金属化层上的导电电极线的分布区域和隔离电介质的分布区域均相同，位于所述多个介质层表面内的多个导电通道用于电连接被介质层间隔开的上下两层金属化层上的导电电极线，且各介质层表面内的导电通道的分布区域均相同。

优选的，步骤b)中，形成金属化层的过程具体为：

在所述本体层表面上形成一金属层；

采用光刻工艺，在所述金属层表面上形成具有隔离电介质区图形的光刻胶层；

以具有隔离电介质区图形的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀工艺，去除未被光刻胶层覆盖的金属层材料，在所述金属层表面内形成隔离电介质区；

采用间隙填充工艺在所述隔离电介质区填充所述隔离电介质。

优选的，所述间隙填充工艺具体为，采用高浓度等离子工艺交替淀积和刻蚀待填充的隔离电介质，所述隔离电介质区内填充的隔离电介质致密且空洞极少。

优选的，步骤c)中，形成介质层的过程具体为：

采用等离子体增强化学气相淀积HDP工艺，在所述金属化层表面上淀积形成介质层；

采用化学机械研磨工艺研磨所述介质层表面，使所述介质层表面平坦。

优选的，步骤d)中，形成导电通道的过程具体为：

采用光刻工艺，在所述介质层表面上形成具有所述导电通道图形的光刻胶层，该光刻工艺中采用的掩膜版上的导电通道图形的宽度小于所述导电通道的宽度；

以具有所述导电通道图形的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀工艺去除未被光刻胶层覆盖的介质层材料，在所述介质层表面内形成导电通道图形；

在所述介质层表面内的导电通道图形内填充金属钨，形成所述导电通道。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例提供的MOM电容器及其制作方法，通过增加同一介质层表面内相邻导电通道间的相对面积，从而较现有技术的MOM电容器，大大增加了导电通道电容值，进而提高了MOM电容器的电容密度，较现有技术中的采用MOM电容器的芯片，同样电容值的情况下，减小了芯片上MOM电容器的面积，进而减小了芯片的面积。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为现有技术中MOM电容器的俯视图；

图2为本发明实施例公开的MOM电容器的俯视图；

图3为本发明实施例公开的MOM电容器的剖面图；

图4为本发明实施例公开的MOM电容器剖面的电子显微照片；

图5为本发明实施例公开的MOM电容器制作方法的流程图；

图6为本发明实施例公开的MOM电容器制作方法得到的不同尺寸导电通道的电子显微照片。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术所述，现有技术中的MOM电容器的电容密度过小，导致芯片的面积较大，现有技术中的MOM电容器的俯视图如图1所示，从图中可以看出，在同一金属化层上的多个相互平行的导电电极线11呈梳状排列，同一层的相邻导电电极线11之间均设置有电介质13，使相邻的两个导电电极线与其中间的电介质13共同形成了电容结构，本领域技术人员可以理解，多层金属化层之间由多层介质层间隔开(图中未示出)，并且，为了连接上下两层金属化层上的导电电极线，在位于导电电极线下方的介质层上还设置有多个通孔，通孔中填充有金属钨，从而形成可电连接上下两层金属化层上的导电电极线的钨塞12。

发明人通过研究上述MOM电容器的结构发现，现有技术中的MOM电容器的总的电容值由2部分组成，一是各层金属化层上产生的电容之和，二是各层介质层中的钨塞之间产生的电容之和，但是现有技术中的MOM电容器的结构中的钨塞之间产生的电容(简称钨塞电容)却很小，即钨塞电容对MOM电容器总的电容贡献很小，其原因在于，由于现有技术中的钨塞的主要作用仅是连通不同的金属化层，而对钨塞的排布方式却没有特殊要求，即钨塞的分布非常分散，从而导致钨塞电容很小。

基于上述原因，本发明实施例提供了一种MOM电容器，其俯视图如图2所示，其剖面图如图3所示，图3中剖面的电子显微照片如图4所示，图3和图4中的切面方向垂直于金属化层表面和导电通道的延伸方向。参见图2-图4，该MOM电容器包括以下结构：

基底，所述基底包括本体层20；

需要说明的是，由于本实施例中的MOM电容器是与其它半导体元件共同集成在同一芯片上的，因此，本实施例中的基底上可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体材料，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体基底还可以包括其它半导体结构，例如外延层或埋氧层的多层结构。虽然在此描述了可以形成基底的材料和结构的几个示例，但是可以作为半导体基底的任何材料和结构均落入本发明的精神和范围。本实施例中的本体层优选为硅衬底。

位于所述本体层表面上的多层金属化层21和多层介质层22，每两层金属化层21之间均具有一介质层22，每一金属化层具有多个相互平行的导电电极线21a，且每两个导电电极线21a之间填充有隔离电介质21b，以将同一金属化层21上相互平行的导电电极线21a进行电隔离，各金属化层上的导电电极线21a的分布区域和隔离电介质21b的分布区域均相同；

本实施例中的以上结构可与现有技术中的MOM电容器结构相同，具体的，所述隔离电介质21b的材质可与所述介质层22的材质相同，本实施例中优选为氧化硅。

位于所述导电电极线21a下方的介质层表面内的导电通道23，以电连接被介质层间隔开的上下两层金属化层上的导电电极线21a，各层介质层22表面内的导电通道23的分布区域均相同；

其中，在该MOM电容器的俯视图上，所述导电通道23贯穿与其对应的导电电极线21a的两端，所述导电电极线21a的两端是指在导电电极线延伸方向的两端，如图2中标号c和标号d所示。本实施例中并不限定导电通道23的两端必须与导电电极线的两端对齐，只要导电通道的两端延伸到导电电极线的端口附近即可。

现有技术中连通上下两金属化层的钨塞也可以理解为导电通道，而本发明实施例中的导电通道与现有技术中不同的是，沿导电电极线的延伸方向做垂直于金属化层的切面，从该切面上看，现有技术中的钨塞为一个个相互独立的连接线，而本发明中的导电通道相当于将无数个连接线组合在一起形成的连接面，本实施例中的导电通道也可以称为导电墙，或viawall。

需要说明的是，本实施例中对导电通道的宽度不做具体限定，优选的所述导电通电的宽度可以小于或等于所述导电电极线的宽度，这里导电通道的宽度是指在介质层表面上，所述导电通道在垂直于自身延伸方向的尺寸，如图3中的标号L1所示的尺寸，同理，所述导电电极线的宽度如图3中的标号L2所示的尺寸。本实施例中所述导电通道的宽度在0.18μm-0.24μm以内，举例来说，如0.18μm、0.2μm、0.22μm和0.24μm。并且，本实施例中所述导电通道内的导电物质也可以与现有技术中相同，即填充有金属钨，当然也可以为其它导电材料。

从图3和图4中可以看出，该MOM电容器通电后，位于同一金属化层上的导电电极线21a之间可形成电容A，即金属电容，位于同一介质层22表面内的导电通道23之间可形成电容B，即导电通道电容，该MOM电容器的电容值为各个金属化层上总的金属电容与各个介质层上总的导电通道电容之和。

同样的金属层次下，本实施例中的金属电容与现有技术中的金属电容大小类似，但是，由于相邻的导电通道间的相对面积增大了，因此本实施例中的导电通道电容远远大于现有技术中的钨塞电容，即本实施例中的MOM电容器的电容密度远远大于现有技术中MOM电容器的电容密度，进而提高了MOM电容器的电容密度，较现有技术中的采用MOM电容器的芯片，同样电容值的情况下，减小了芯片上MOM电容器的面积，进而减小了芯片的面积，使得在同一硅片上，可以制作更多的芯片，从而降低了芯片的生产成本。

一般情况下，介质层22的厚度是导电电极线21a厚度的2倍左右，在导电通道宽度与导电电极线宽度相同的情况下，理论上，在介质层和金属化层表面面积相同的情况下，导电通道电容的大小基本上是金属电容的2倍。

参见表一，为本发明实施例中的MOM电容器与现有技术中的MOM电容器的电容密度的对比表格，选择5组同样容值的本发明实施例中的MOM电容器以及现有技术中的MOM电容器，通过测量计算得到下表。

表一本发明与现有技术电容密度对比表

从上表可以看出，本发明实施例中的MOM电容器的电容密度较现有技术提高了约16.5％，即相对于现有技术，采用本发明实施例中的MOM电容器的芯片上电容的面积可以减少约16.5％，从而节省了芯片上的空间，降低了芯片的制作成本。

与上述结构实施例相对应，本发明另一实施例公开了上述MOM电容器的制作方法，其流程图如图5所示，该方法包括以下步骤：

步骤S11：提供基底，所述基底包括本体层；

步骤S12：在所述本体层表面上形成一金属化层，该金属化层具有多个相互平行的导电电极线，且每两个导电电极线之间填充有隔离电介质，以将该金属化层上相互平行的导电电极线进行电隔离；

具体的，在该过程中，形成金属化层的过程具体为：

首先，在所述本体层表面上形成一金属层，具体可采用化学气相淀积或溅射等工艺形成该金属层，所述金属层可以为金属铝层，也可以为金属互连工艺中的“三明治”结构；

之后，采用光刻工艺，在所述金属层表面上形成具有隔离电介质区图形的光刻胶层，该过程具体为，先在所述金属层表面上旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和所述金属层之间形成抗反射层，以减少不必要的反射，之后采用具有隔离电介质区图形的掩膜版对光刻胶层进行曝光、显影，在所述光刻胶层表面上形成隔离电介质区图形；

以具有隔离电介质区图形的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀工艺，去除未被光刻胶层覆盖的金属层材料，在所述金属层表面内形成隔离电介质区，其中，剩余的金属层材料即形成梳齿状的导电电极线；

采用间隙填充工艺在所述隔离电介质区填充所述隔离电介质，本实施例中所述间隙填充工艺具体为，采用高浓度等离子工艺交替淀积和刻蚀待填充的隔离电介质，所述隔离电介质区内填充的隔离电介质致密且空洞极少，甚至没有空洞。

实际上，完成所述隔离电介质的填充后，隔离电介质即覆盖了导电电极线，当然，也可以控制隔离电介质的填充厚度，本实施例在为了减少工序，选择前者。

步骤S13：在所述金属化层表面上形成一介质层；

具体的，本步骤中形成介质层的过程具体为：

采用等离子体增强化学气相淀积HDP工艺，在所述金属化层表面上淀积形成介质层；

采用化学机械研磨工艺研磨所述介质层表面，使所述介质层表面平坦。

需要说明的是，为了减少工序，本实施例中隔离电介质的填充过程也可以与介质层的形成过程合并，即可采用HDP工艺或其它淀积工艺，直接一次性完成隔离电介质的填充和介质层的形成。

步骤S14：在位于所述导电电极线下方的介质层表面内形成导电通道，在俯视图上，如图2所示，该导电通道贯穿与其对应的导电电极线的两端；

具体的，本步骤中形成导电通道的过程具体为：

采用光刻工艺，在所述介质层表面上形成具有所述导电通道图形的光刻胶层，该光刻工艺中采用的掩膜版上的导电通道图形的宽度小于所述导电通道的宽度，从而可以避免因曝光过程中光线的干涉和衍射而造成的实际的导电通道图形宽度大于设计值或大于导电电极线宽度的情况；

之后，以具有所述导电通道图形的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀工艺去除未被光刻胶层覆盖的介质层材料，在所述介质层表面内形成导电通道图形；

现有技术中用来连通上下金属层的钨塞的直径一般在0.26μm左右，而本实施例中导电通道宽度小于0.26μm，一般在0.18μm-0.24μm以内，本实施例中以导电通道宽度为0.18μm、0.2μm、0.22μm和0.24μm为例，说明采用本发明实施例中的方法制作出的导电通道的效果，如图6所示，光刻和刻蚀后的导电通道图形的形状均完好，且导电通道图形的关键尺寸CD也符合要求。

在所述介质层表面内的导电通道图形内填充金属钨，形成所述导电通道。

在导电通道图形内填充金属钨之后，还可采用CMP工艺去除导电通道图形外部的多余的金属钨，以保持介质层表面齐平。

步骤S15：多次重复步骤S12-步骤S14，直至所述介质层的层数符合设计要求，在最后一层具有导电通道的介质层上形成最后一金属化层，从而完成了在所述本体层上形成多层金属化层和多层介质层的要求，每两层金属化层之间均具有一介质层，各金属化层上的导电电极线的分布区域和隔离电介质的分布区域均相同，位于所述多个介质层表面内的多个导电通道用于电连接被介质层间隔开的上下两层金属化层上的导电电极线，且各介质层表面内的导电通道的分布区域均相同。

相对于现有技术，采用本实施例中的方法制作出的MOM电容器中的导电通道间的相对面积增大了，从而大大增加了导电通道电容值，进而提高了MOM电容器的电容密度，较现有技术中的采用MOM电容器的芯片，同样电容值的情况下，减小了芯片上MOM电容器的面积，进而减小了芯片的面积。

以上所述实施例，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种MOM电容器，其特征在于，包括：

基底，所述基底包括本体层；

位于所述本体层表面上的多层金属化层和多层介质层，每两层金属化层之间均具有一介质层，每一金属化层具有多个相互平行的导电电极线，且每两个导电电极线之间填充有隔离电介质，以将同一金属化层上相互平行的导电电极线进行电隔离，各金属化层上的导电电极线的分布区域和隔离电介质的分布区域均相同；

位于所述导电电极线下方的介质层表面内的导电通道，以电连接被介质层间隔开的上下两层金属化层上的导电电极线，各层介质层表面内的导电通道的分布区域均相同；

其中，在该MOM电容器的俯视图上，所述导电通道贯穿与其对应的导电电极线的两端；所述导电电极线的两端为导电电极线延伸方向的两端；

其中，在同一金属化层上的多个相互平行的导电电极线为梳状排列。

2.根据权利要求1所述的MOM电容器，其特征在于，所述导电通道的宽度小于或等于所述导电电极线的宽度。

3.根据权利要求2所述的MOM电容器，其特征在于，所述导电通道的宽度在0.18μm-0.24μm以内。

4.根据权利要求3所述的MOM电容器，其特征在于，所述导电通道内填充有金属钨。

5.根据权利要求4所述的MOM电容器，其特征在于，所述隔离电介质与所述介质层的材质相同。

6.一种MOM电容器制作方法，其特征在于，包括：

a)提供基底，所述基底包括本体层；

b)在所述本体层表面上形成一金属化层，该金属化层具有多个相互平行的导电电极线，且每两个导电电极线之间填充有隔离电介质，以将该金属化层上相互平行的导电电极线进行电隔离；

c)在所述金属化层表面上形成一介质层；

d)在位于所述导电电极线下方的介质层表面内形成导电通道，在俯视图上，该导电通道贯穿与其对应的导电电极线的两端；所述导电电极线的两端为导电电极线延伸方向的两端；

e)多次重复步骤b)-步骤d)，并在最后一层具有导电通道的介质层上形成最后一金属化层，以在所述本体层上形成多层金属化层和多层介质层，每两层金属化层之间均具有一介质层，各金属化层上的导电电极线的分布区域和隔离电介质的分布区域均相同，位于所述多个介质层表面内的多个导电通道用于电连接被介质层间隔开的上下两层金属化层上的导电电极线，且各介质层表面内的导电通道的分布区域均相同；

其中，在同一金属化层上的多个相互平行的导电电极线为梳状排列。

7.根据权利要求6所述的MOM电容器制作方法，其特征在于，步骤b)中，形成金属化层的过程具体为：

在所述本体层表面上形成一金属层；

采用光刻工艺，在所述金属层表面上形成具有隔离电介质区图形的光刻胶层；

以具有隔离电介质区图形的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀工艺，去除未被光刻胶层覆盖的金属层材料，在所述金属层表面内形成隔离电介质区；

采用间隙填充工艺在所述隔离电介质区填充所述隔离电介质。

8.根据权利要求7所述的MOM电容器制作方法，其特征在于，所述间隙填充工艺具体为，采用高浓度等离子工艺交替淀积和刻蚀待填充的隔离电介质，所述隔离电介质区内填充的隔离电介质致密且空洞极少。

9.根据权利要求6所述的MOM电容器制作方法，其特征在于，步骤c)中，形成介质层的过程具体为：

采用等离子体增强化学气相淀积HDP工艺，在所述金属化层表面上淀积形成介质层；

采用化学机械研磨工艺研磨所述介质层表面，使所述介质层表面平坦。

10.根据权利要求6所述的MOM电容器制作方法，其特征在于，步骤d)中，形成导电通道的过程具体为：

采用光刻工艺，在所述介质层表面上形成具有所述导电通道图形的光刻胶层，该光刻工艺中采用的掩膜版上的导电通道图形的宽度小于所述导电通道的宽度；

以具有所述导电通道图形的光刻胶层为掩膜，采用干法刻蚀或湿法腐蚀工艺去除未被光刻胶层覆盖的介质层材料，在所述介质层表面内形成导电通道图形；

在所述介质层表面内的导电通道图形内填充金属钨，形成所述导电通道。