CN110767603B - 一种三维螺线电感装置的制造方法、电感装置和滤波器 - Google Patents

一种三维螺线电感装置的制造方法、电感装置和滤波器 Download PDF

Info

Publication number
CN110767603B
CN110767603B CN201911036184.6A CN201911036184A CN110767603B CN 110767603 B CN110767603 B CN 110767603B CN 201911036184 A CN201911036184 A CN 201911036184A CN 110767603 B CN110767603 B CN 110767603B
Authority
CN
China
Prior art keywords
hole
etching
capacitor
dimensional spiral
silicon isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911036184.6A
Other languages
English (en)
Other versions
CN110767603A (zh
Inventor
陈立均
代文亮
李书萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sinbo Electronic Technology Co ltd
Original Assignee
Shanghai Sinbo Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Sinbo Electronic Technology Co ltd filed Critical Shanghai Sinbo Electronic Technology Co ltd
Priority to CN201911036184.6A priority Critical patent/CN110767603B/zh
Publication of CN110767603A publication Critical patent/CN110767603A/zh
Application granted granted Critical
Publication of CN110767603B publication Critical patent/CN110767603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及无源器件技术领域，特别是涉及一种三维螺线电感装置的制造方法。所述方法包括：在砷化镓块表面刻制电容下极板，并在电容下极板表面设置第一硅隔离介质层；在所述第一硅隔离介质层上刻制第一通孔，所述第一通孔连通至所述电容下极板，并在所述第一硅隔离介质层上刻制电容上极板；从所述砷化镓块与所述电容下极板相对的一面刻制第二通孔，所述第二通孔连通至所述电容下极板；在所述砷化镓块与所述电容下极板相对的一面刻制背面金属走线部。本发明实施例提供一种三维螺线电感装置的制造方法通过分别从砷化镓块的两面分别加工，形成并可实现三维螺旋电感，提升其品质因数，从而提升滤波器性能，满足应用需要。

Description

一种三维螺线电感装置的制造方法、电感装置和滤波器
技术领域
本发明涉及无源器件技术领域，特别是涉及一种三维螺线电感装置的制造方法。
背景技术
滤波器是由电容、电感和电阻组成的滤波电路。滤波器可以对电源线中特定频率的频点或该频点以外的频率进行有效滤除，得到一个特定频率的电源信号，或消除一个特定频率后的电源信号。
现有技术开发的砷化镓片上射频滤波器，使用平面螺旋走线方式实现电感，其具有工艺简单，面积小等优点。但随着频率的进一步提升及高性能无源器件的要求，这类电感的品质参数无法获得更大的突破，其损耗无法降低，使得此种电感在一些应用中无法满足性能要求。
可见，现有技术中传统的平面螺旋走线实现电感的方式已经收到了极限的约束，无法获得更好的品质系数，电感损耗难以进一步降低。
发明内容
本发明实施例提供一种三维螺旋电感装置的制造方法，能够解决现有技术电感技术无法获得更好的品质系数，电感损耗难以进一步降低的技术问题。
本发明实施例是这样实现的，一种三维螺线电感装置的制造方法，所述方法包括以下步骤：
在砷化镓块表面刻制电容下极板，并在电容下极板表面设置第一硅隔离介质层；
在所述第一硅隔离介质层上刻制第一通孔，并在所述第一硅隔离介质层上方刻制电容上极板；
从所述砷化镓块与所述电容下极板相对的一面刻制第二通孔，所述第二通孔连通至所述电容下极板；
在所述砷化镓块与所述电容下极板相对的一面刻制背面金属走线部；
其中，所述电容下极板、所述第二通孔、所述背面金属走线部与另一所述第二通孔、另一所述电容下极板依次首尾相连，以形成单匝线圈结构，重复所述单匝线圈结构可形成多匝三维螺线结构。
本发明实施例提供一种三维螺线电感装置的制造方法通过分别从砷化镓块的两面分别加工，形成并可实现三维螺旋电感，提升其品质因数，从而提升滤波器性能，满足应用需要。
附图说明
图1是本发明实施例中提供的三维螺线电感装置的制造方法的流程图；
图2是本发明实施例中刻制电容下极板的加工截面示意图；
图3是本发明实施例中设置第一硅隔离介质层的加工截面示意图；
图4是本发明实施例中在第一硅隔离介质层上刻制第一通孔的加工截面示意图；
图5是本发明实施例中在第一硅隔离介质层上刻制电容上极板的加工截面示意图；
图6是本发明实施例中提供的另一三维螺线电感装置的制造方法的流程图；
图7是本发明实施例中在电容上极板上设置第二硅隔离介质层和管脚窗口的加工截面示意图；
图8是本发明实施例中刻制第二通孔的加工截面示意图；
图9是本发明实施例中提供的又一三维螺线电感装置的制造方法的流程图；
图10是本发明实施例中对第二通孔的孔壁进行加厚处理的加工截面示意图；
图11是本发明实施例中刻制背面金属走线部的加工截面示意图；
图12是本发明实施例中在背面金属走线部设置保护隔离层的加工截面示意图；
图13是本发明实施例中制造的一种电感装置示意图；
图14是本发明实施例中电感装置的品质系数测试结果图；
附图中：1、砷化镓块；2、电容下极板；3、第一硅隔离介质层；4、第一通孔；5、电容上极板；6、第二硅隔离介质层；7、管脚窗口；8、第二通孔；9、背面金属走线部；10、保护隔离层；11、另一第二通孔；12、另一电容下极板。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
以下结合具体实施例对本发明的具体实现进行详细描述。
如图1所示，为本发明实施例提供的三维螺线电感装置的制造方法的流程图，本发明的三维螺线电感装置的制造方法，包括：
步骤S101，在砷化镓块表面刻制电容下极板，并在电容下极板表面设置第一硅隔离介质层。
在本发明实施例中，砷化镓是一种重要的半导体材料，用砷化镓制成的半导体器件具有高频、高温、低温性能好、噪声小、抗辐射能力强等优点。本发明实施例中的砷化镓块可以优选砷化镓晶圆，还可以选择其它形式的砷化镓结构，本发明实施例中不再进一步列举和描述。
如图2所示，为本发明实施例中步骤S101中刻制电容下极板的加工截面示意图，其中包括了砷化镓块1和电容下极板2。本发明实施例中刻制电容下极板的方法可以采用光刻、溅射工艺，光刻工艺是指在光照作用下，借助光致抗蚀剂(又名光刻胶)将掩膜版上的图形转移到基片上的技术。其主要过程为：首先紫外光通过掩膜版照射到附有一层光刻胶薄膜的基片表面，引起曝光区域的光刻胶发生化学反应；再通过显影技术溶解去除曝光区域或未曝光区域的光刻胶(前者称正性光刻胶，后者称负性光刻胶)，使掩膜版上的图形被复制到光刻胶薄膜上；最后利用刻蚀技术将图形转移到基片上。溅射工艺是以一定能量的粒子(离子或中性原子、分子)轰击固体表面，使固体近表面的原子或分子获得足够大的能量而最终逸出固体表面的工艺。以上工艺均属于本领域成熟的技术，本申请不再做进一步的详细描述，本领域技术人员可以根据实际情况作简单的调整。
如图3所示，为本发明实施例中步骤S101中设置第一硅隔离介质层的加工截面示意图，包括了第一硅隔离介质层3，本发明实施例中设置第一硅隔离介质层的方式可以是通过化学气相沉淀的方式，在电容下极板表面生成介质层。化学气相沉积技术是应用气态物质在固体上产生化学反应和传输反应等并产生固态沉积物的一种工艺，它大致包含三步：(1)形成挥发性物质；(2)把上述物质转移至沉积区域；(3)在固体上产生化学反应并产生固态物质。最基本的化学气相沉积反应包括热分解反应、化学合成反应以及化学传输反应等集中，化学气相沉积技术属于本领域成熟技术，本发明不再进一步对详细的步骤进行列举和描述。
另外，本发明实施例中在步骤S101之前，还可以先对砷化镓块进行表面处理，在砷化镓块表面形成隔离层，然后再在隔离层表面进行电容下极板的刻制。
步骤S102，在第一硅隔离介质层上刻制第一通孔，第一通孔连通至电容下极板，并在第一硅隔离介质层上刻制电容上极板。
如图4～5所示，分别为本发明实施例中步骤S102中在第一硅隔离介质层上刻制第一通孔4的加工截面示意图和在第一硅隔离介质层上刻制电容上极板5的加工截面示意图。其中第一通孔的刻制具体可以是利用光刻工艺转移通孔图形到所述第一硅隔离介质层表面，通过刻蚀工艺刻蚀出第一通孔。
如图6所示，在本发明另一实施例中，提供了另一种三维螺线电感装置的制造方法，其与图1所示方法的区别在于，执行步骤S102之后，还包括：
步骤S201，在电容上极板上设置第二硅隔离介质层，并在第二硅隔离介质层上刻制管脚窗口。具体的，如图7所示，为本发明实施例中步骤S201的加工截面示意图，其中包括第二硅隔离介质层6和管脚窗口7。
步骤S103，从砷化镓块与电容下极板相对的一面刻制第二通孔，第二通孔连通至电容下极板。具体的，如图8所示，为本发明实施例中步骤S103的加工截面示意图，其中包括第二通孔8。本发明实施例中，第二通孔8的刻蚀形状至少包括椭圆形刻蚀形状，第二通孔8的深度不小于150微米，其中优选不小于200微米，以提高通孔的深度和直径比例，提升品质因数。
如图9所示，在本发明另一实施例中，提供了另一种三维螺线电感装置的制造方法，其与图1所示方法的区别在于，执行步骤S103之后，还包括：
步骤S301，对第二通孔的孔壁进行加厚处理。具体的，如图10所示，为本发明实施例中步骤S301的加工截面示意图，其中加厚处理具体可以是第二通孔进行电镀工艺，形成较厚的孔壁覆金，以减小损耗。电镀工艺是指电镀工艺是利用电解的原理将导电体铺上一层金属的方法。电镀是指在含有预镀金属的盐类溶液中，以被镀基体金属为阴极，通过电解作用，使镀液中预镀金属的阳离子在基体金属表面沉积出来，形成镀层的一种表面加工方法，其属于成熟技术，本发明实施例中不再进一步的进行详细步骤的描述，本领域技术人员可根据实际需要进行步骤的调整。
步骤S104，在砷化镓块与电容下极板相对的一面刻制背面金属走线部9；
其中，电容下极板2、第二通孔8、背面金属走线部9，与另一第二通孔、另一电容下极板依次首尾相连，以形成单匝线圈结构，重复所述单匝线圈结构可形成多匝三维螺线结构。具体的如图11所示，为本发明实施例中刻制背面金属走线部的加工截面示意图。
另外，在本发明另一实施例中，提供了另一种三维螺线电感装置的制造方法，其与图1所示方法的区别在于，执行步骤S104之后，还包括在背面金属走线部设置保护隔离层10，如图12所示，为本发明实施例中在金属走线部设置保护隔离层的加工截面示意图。
本发明实施例中，第一硅隔离介质层、隔离层和第二硅隔离介质层的材料至少包括氮化硅和二氧化硅中的一种或几种的组合。
如图13～14所示，分别为本发明实施例中三维螺线电感装置的制造方法制造的一种电感装置示意图和品质系数测试结果图，其中图14中的虚线为传统平面螺线结构的电感装置的品质系数，实线为本发明实施例中提供的电感装置实例的品质系数。在本发明实施例中，电容下极板2、第二通孔8、背面金属走线部9，与另一第二通孔11、另一电容下极板12依次首尾相连，以形成单匝线圈结构，重复所述单匝线圈结构可形成多匝三维螺线结构。三维螺线结构可以进行三维布线，一方面利用了高度方向的空间构成电感，提高了空间利用率；另一方面使用通孔代替部分平面走线来构成电感，由于通孔横截面大于平面走线，相对于传统的平面螺线结构具有更低的电阻损耗，可成倍降低电感的损耗，从而提高电感品质系数。
本发明实施例中提供的三维螺线电感装置的制造方法制造的三维螺线结构可以进行三维布线，使用通孔代替部分平面走线来构成电感，具有更低的电阻损耗，可成倍降低电感的损耗，从而提高电感品质系数。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (6)

1.一种三维螺线电感装置的制造方法，其特征在于，所述方法包括以下步骤：
在砷化镓块表面刻制电容下极板，并在电容下极板表面设置第一硅隔离介质层；
在所述第一硅隔离介质层上刻制第一通孔，所述第一通孔连通至所述电容下极板，并在所述第一硅隔离介质层上刻制电容上极板；
从所述砷化镓块与所述电容下极板相对的一面刻制第二通孔，所述第二通孔连通至所述电容下极板；
在所述砷化镓块与所述电容下极板相对的一面刻制背面金属走线部；
其中，所述电容下极板、所述第二通孔、所述背面金属走线部与另一所述第二通孔、另一所述电容下极板依次首尾相连，以形成单匝线圈结构，重复所述单匝线圈结构可形成多匝三维螺线结构；
所述从所述砷化镓块与所述电容下极板相对的一面刻制第二通孔之后还包括：
对所述第二通孔的孔壁进行加厚处理，所述第二通孔的深度不小于150微米。
2.如权利要求1所述的三维螺线电感装置的制造方法，其特征在于，所述在所述第一硅隔离介质层上刻制第一通孔，并在所述第一硅隔离介质层上刻制电容上极板之后，还包括：
在所述电容上极板上设置第二硅隔离介质层，并在所述第二硅隔离介质层上刻制管脚窗口。
3.如权利要求1所述的三维螺线电感装置的制造方法，其特征在于，所述在所述砷化镓块与所述电容下极板相对的一面刻制背面金属走线部之后，还包括：
在所述背面金属走线部设置保护隔离层。
4.如权利要求2所述的三维螺线电感装置的制造方法，其特征在于，所述第一硅隔离介质层和所述硅隔离介质层的材料至少包括氮化硅和二氧化硅中的一种或几种的组合。
5.如权利要求1所述的三维螺线电感装置的制造方法，其特征在于，所述在所述第一硅隔离介质层刻制第一通孔，具体为：
利用光刻工艺转移通孔图形到所述第一硅隔离介质层表面，通过刻蚀工艺刻蚀出第一通孔。
6.如权利要求1所述的三维螺线电感装置的制造方法，其特征在于，所述第二通孔的刻蚀形状至少包括椭圆形刻蚀形状。
CN201911036184.6A 2019-10-29 2019-10-29 一种三维螺线电感装置的制造方法、电感装置和滤波器 Active CN110767603B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911036184.6A CN110767603B (zh) 2019-10-29 2019-10-29 一种三维螺线电感装置的制造方法、电感装置和滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911036184.6A CN110767603B (zh) 2019-10-29 2019-10-29 一种三维螺线电感装置的制造方法、电感装置和滤波器

Publications (2)

Publication Number Publication Date
CN110767603A CN110767603A (zh) 2020-02-07
CN110767603B true CN110767603B (zh) 2022-04-15

Family

ID=69334144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911036184.6A Active CN110767603B (zh) 2019-10-29 2019-10-29 一种三维螺线电感装置的制造方法、电感装置和滤波器

Country Status (1)

Country Link
CN (1) CN110767603B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247592A (zh) * 2012-02-14 2013-08-14 无锡华润上华半导体有限公司 Mom电容器及其制作方法
CN108198803A (zh) * 2018-01-15 2018-06-22 宁波大学 一种基于硅通孔技术的三维带通滤波器
CN109950230A (zh) * 2019-02-18 2019-06-28 西安电子科技大学 一种基于同轴硅通孔的可配置三维微波滤波器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247592A (zh) * 2012-02-14 2013-08-14 无锡华润上华半导体有限公司 Mom电容器及其制作方法
CN108198803A (zh) * 2018-01-15 2018-06-22 宁波大学 一种基于硅通孔技术的三维带通滤波器
CN109950230A (zh) * 2019-02-18 2019-06-28 西安电子科技大学 一种基于同轴硅通孔的可配置三维微波滤波器

Also Published As

Publication number Publication date
CN110767603A (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
KR102626372B1 (ko) Rf 집적형 전력 조절 커패시터
TWI770051B (zh) 在半導體中的積體電路（ｉｃ）結構、使用於半導體的方法及製造互連件的方法
EP3140838A1 (en) 2d and 3d inductors antenna and transformers fabricating photoactive substrates
US20070034910A1 (en) Fabrication method of spiral inductor on porous glass substrate
JP2005532015A (ja) 小型のｒｆおよびマイクロ波の構成要素とそのような構成要素を製造するための方法
JPS61182245A (ja) 複数の半導体集積回路を接続する薄膜状の相互接続信号面を形成する方法及び素子
US20190093233A1 (en) Non-Seed Layer Electroless Plating of Ceramic
CN110767603B (zh) 一种三维螺线电感装置的制造方法、电感装置和滤波器
US5661341A (en) Method of manufacturing a composite structure for use in electronic devices and structure, manufactured by said method
CN110429030B (zh) 纳米栅及纳米栅器件的制备方法
CN211879382U (zh) 一种椭圆通孔三维结构电感
KR20090121662A (ko) 박막 금속 전도선의 형성 방법
KR102687037B1 (ko) 초고표면적 집적 커패시터
CN107424978A (zh) 一种化合物半导体层间介电导线及其制备方法
JP2001251040A (ja) 高周波用回路基板及びその製造方法
KR100611474B1 (ko) 반도체 소자의 인덕터 제조 방법
CN211088020U (zh) 玻璃集成电感
JPH04263490A (ja) 薄膜回路の製造方法
CN111864063A (zh) 三维电容制备方法
CN111864064A (zh) 三维电容
CN211629103U (zh) 一种高孔径比衬底穿孔结构
JPS57193031A (en) Manufacture of mask substrate for exposing x-ray
KR100261268B1 (ko) 리소그라피와 전기도금 방법에 의한 변형 게이트의 제작 방법
CN115799059B (zh) 一种GaN HEMT BCB介质双层栅制作方法
KR100392259B1 (ko) 전자기파 차폐형 매몰 인덕터 및 그 제작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Chen Lijun

Inventor after: Dai Wenliang

Inventor after: Li Suping

Inventor before: Chen Lijun

Inventor before: Dai Wenliang

Inventor before: Li Shuping