JPH04263490A - 薄膜回路の製造方法 - Google Patents

薄膜回路の製造方法

Info

Publication number
JPH04263490A
JPH04263490A JP2444091A JP2444091A JPH04263490A JP H04263490 A JPH04263490 A JP H04263490A JP 2444091 A JP2444091 A JP 2444091A JP 2444091 A JP2444091 A JP 2444091A JP H04263490 A JPH04263490 A JP H04263490A
Authority
JP
Japan
Prior art keywords
film
conductor
pattern
thin film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2444091A
Other languages
English (en)
Inventor
Naoki Suzuki
直樹 鈴木
Atsuo Hori
堀 厚生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2444091A priority Critical patent/JPH04263490A/ja
Publication of JPH04263490A publication Critical patent/JPH04263490A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、小型,軽量化が要求さ
れる民生機器,高精度,高品質の要求される産業機器分
野における高周波薄膜回路,薄膜センサなどに用いる薄
膜回路の製造方法に関する。
【0002】
【従来の技術】近年、薄膜技術を応用した薄膜回路は、
小型,軽量化の要求される民生機器,高精度,高品質の
要求される産業機器において注目されている。
【0003】以下に図面を参照しながら、上記の薄膜回
路の配線導体(マイクロストリップ線路)を形成する方
法について説明する。
【0004】図4A〜Fに従来の薄膜回路の製造工程を
示す。図に示すように、薄膜回路は図4Aに示す第1工
程から図4Fに示す第6工程を経て形成される。
【0005】図4Aの第1工程は、膜形成工程で薄膜回
路を形成するためのアルミナ製の基板21上にスパッタ
リングあるいは蒸着により銅,金,クロム,ニッケルな
どの金属膜からなる導体膜22を形成する。図4Bの第
2工程はレジスト塗布工程で、第1工程により基板21
の全面に形成した導体膜22条の全面にポジ型ホトレジ
スト23をスピンコータで約1μm厚に形成する。図4
Cの第3工程は露光工程で、ホトレジスト23の塗布層
にホトマスク24を通して紫外光25を照射する。図4
Dの第4工程は現像工程で、現像液で紫外光25の照射
領域だけホトレジスト23を除去する。図4Eの第5工
程はエッチング工程で、第4工程で所望のパターンに形
成されたホトレジスト23をマスクとして、導体膜22
をエッチング液でエッチングして導体膜パターン24を
得る。図4Fの第6工程は、レジスト除去工程で、レジ
スト23をレジスト除去剤で除去し導体膜パターン24
のみが残る。
【0006】
【発明が解決しようとする課題】しかし、上記のような
薄膜回路製造方法では、1種類の導体膜パターン24を
形成するだけで6工程を必要とし、工程が多く、製造コ
ストが高いという問題を有していた。また導体膜22を
直接エッチングする方法としてレーザによる直接エッチ
ングする方法が考えられる。しかし、薄膜回路では高周
波薄膜回路を例に考えると、アルミナ基板(ε=9.5
)の厚さを0.5mm、導体膜の線幅を500μmとす
ると約6μmの厚さが必要となる。このように、導体膜
厚としては少なくとも5μm程度が必要であるため、数
cm2の領域について、5μmの膜厚をレーザーにより
直接エッチングするためにはエネルギー密度が足りない
とか、あるいはエッチングしても除去物が飛散して導体
材料が再付着したり、完全に除去しきれないという問題
を有していた。
【0007】本発明はこのような課題を解決するもので
、厚い膜厚の膜パターンを少ない工程で、精度よく直接
エッチングにより形成する薄膜回路の製造方法を提供す
ることを目的とするものである。
【0008】
【課題を解決するための手段】この課題を解決するため
に本発明の薄膜回路製造方法は、絶縁材で構成した基板
上に物理的膜形成方法により導体膜を形成する第1工程
と、前記導体膜にパターンを形成したホトマスクを通し
てレーザ光を照射して前記導体膜を除去する第2工程と
、前記第2工程により形成された導体パターンに無電解
メッキまたは電解メッキにより導体を堆積してメッキ導
体パターンを形成する第3工程とから薄膜回路を形成す
るようにしたものである。
【0009】
【作用】この製造方法により、レーザ光で導体膜を除去
する際、導体膜は数千Å程度の膜厚であるため、除去さ
れた導体膜材料が再付着する、あるいは、除去が不完全
で残存することがない。また、レーザ光の除去可能な領
域はレーザのエネルギー密度を一定とすると、エッチン
グする膜の膜厚が薄ければ薄い程、除去面積を拡大する
ことができる。例えば、エネルギー密度20J/cm2
9KrFエキシマレーザを用いると1のcm2領域でも
一括して除去することも可能となる。このようにマスク
を通してレーザを一括照射して形成した薄い薄膜導体パ
ターンに対して、無電解メッキあるいは電解メッキによ
りさらに導体膜を厚く形成することにより、所望の厚さ
の薄膜導体を得ることができる。この製造方法によれば
従来の薄膜回路製造方法よりも比べて、時間とコストを
大幅に短縮することができることとなる。
【0010】
【実施例】以下に本発明の一実施例の薄膜回路製造方法
について図面を参照しながら説明する。図1A〜Cに本
発明の一実施例の薄膜回路製造工程を導体膜の場合につ
いて示す。
【0011】図1Aの第1工程は膜形成工程である。表
面研磨したアルミナ基板1は大きさは10mm×10m
mであり、その上に膜厚が300Åのクロム膜2がさら
に膜厚が2,000Åの銅膜3がその上に形成されてい
る。 このクロム膜2は、銅膜3とアルミナ基板1との密着性
を上げるために形成されたものである。
【0012】図2は図1Aの第1工程の膜を形成するた
めの一般的なスパッタリング装置の構成を示し、第1工
程のクロム膜2と銅膜3を形成するために用いたもので
ある。真空室4は、ガス導入口5とガス排気口6を有す
る。真空室4内にはアルミナ基板1を載置するための陽
極7があり、陽極7に対向してターゲット8が、陰極9
上に設置されている。陰極9は絶縁物10により絶縁し
て配置されており、Oリングを介して真空室に取り付け
られている。真空室9の下部にはターゲット8を冷却す
るための冷却用配管11がターゲット8近傍にはプラズ
マを集中させるための磁石12が配設されている。
【0013】以上のように構成されたスパッタリング装
置で、クロム膜2を形成するときにはクロムのターゲッ
ト8を、銅膜3を形成するときには銅のターゲット8を
用いる。真空室4内を、ガス導入口5から導入されたア
ルゴンガスを流した状態で約5×10−3Torrの真
空に維持し、ターゲット8に−600Wの直流電力をか
け、アルミナ基板1を載置した陽極7と陰極9間で放電
させる。この放電で生じたアルゴンイオンは、陽極9方
向に加速されターゲット8に衝突し、ターゲット原子を
はじき飛ばし、アルミナ基板1上に膜を形成する。
【0014】図1Bの第2工程は膜除去工程である。図
3に第2工程における膜除去を行うためのレーザーエッ
チング装置の加工原理を示す。第1工程で薄膜を形成し
たアルミナ基板1上にマスク14を通してエキシマレー
ザ光13を照射し不要な領域の膜を除去し、銅膜パター
ン3aを形成する。エキシマレーザ光13はレンズ15
を通して1/10に縮小される。また、マスク14は石
英ガラスで構成され、アルミナ基板1上の導体膜にパタ
ーンを形成するため、ニッケルを主成分とする厚さ10
0μmのパターンがマスク14上に形成されている。
【0015】本実施例ではエキシマレーザ光13の媒質
スとして、KrF(波長249nm)を用い、加工条件
として、繰り返し周波数200Hz、照射パルス数20
0パルスでエッチングを行った。
【0016】図1Cの第3工程は導体膜パターン3dの
製造工程である。すなわち第2工程でアルミナ基板1上
のクロム膜2,銅膜3を所望のパターンにエッチングし
た後、さらに銅膜パターン3a上に膜を堆積する工程で
ある。本実施例では、銅の無電解メッキ法で銅膜を堆積
した。第2工程で銅膜パターン3aを形成したアルミナ
基板1に対して、通常の無電解メッキの方法を用いて導
体を堆積した。まず最初、アルミナ基板1を希硫酸(H
2SO2:H2O=1:10)に浸漬し銅膜3aの表面
酸化物を取り除く。つぎに活性化剤を用いてアルミナ基
板1上の銅膜3aの表面を活性化する。その後簡単に再
度希塩酸(Hcl:H2O=1:10で酸洗いし、無電
解メッキを行う。無電解メッキ液は市販の銅イオン補給
剤,還元剤,錯化剤,PH調整剤を用いて70℃で行っ
た。 銅の堆積速度は約3μm/時であり、膜厚が6μmにな
るよう形成した。上記の第1工程から第3工程を経て線
幅480μm,膜厚6μmのマイクロストリップ線路を
作成した。(アルミナ基板の誘電率ε=9.5,厚さt
=0.51mm)なお膜形成は、最後にメッキで形成す
るため、側面への広がりも考慮して、第2工程の膜のパ
ターン幅を設定しなければならない。
【0017】上記のように、本実施例によれば、アルミ
ナ基板1上に形成した薄膜導体であるクロム膜2,銅膜
3をエキシマレーザ光13でマスク14を通してパター
ン形成し、その後無電解メッキで銅膜パターン3を堆積
することにより、従来の薄膜形成方法と比べて製造時間
の短縮及び設備コストの削減を図ることができる。
【0018】なお本実施例において、堆積する基板1は
アルミナ基板を用いたが、窒化アルミニウム,ガラスな
どを主体とする絶縁物からなる基板であれば何でもかま
わない。
【0019】また本実施例において、クロム膜2,銅膜
3はスパッタリング法により膜を形成したが、他の膜形
成方法を用いてもよい。
【0020】また本実施例において、銅膜3は2,00
0Åの膜厚としたが、たとえば、1,000Å〜8,0
00Å程度の膜厚でも同様に形成することができる。た
だし、膜厚が1μmを超える場合は一括して除去できる
面積が小さくなるため、数千Åの膜厚が適当である。
【0021】また本実施例では、付着強度を強くするた
めクロム膜2をアルミナ基板1と銅膜3の間に形成した
が、特にクロム膜に限定する必要はない。
【0022】また本実施例では、第3工程において無電
解メッキ法により銅膜3を堆積して厚くしたが電解メッ
キ法を用いてもかまわない。
【0023】
【発明の効果】以上の実施例の説明からも明らかなよう
に本発明によれば薄膜、回路を形成するための基板にス
パッタリングなどの膜形成方法により導体膜の膜厚を数
千Åに形成する第1工程と、第1工程を経て導体膜にパ
ターンを形成するため、マスクを通してレーザ光を照射
して導体膜を除去する第2工程と、第2工程により導体
膜のパターンを形成された基板に対して、無電解メッキ
あるいは電解メッキにより所望の膜厚まで導体膜を堆積
する第3工程からなり、レーザ光でマスクを通して一括
して第1工程で形成した導体膜を除去することにより導
体パターンを形成し、メッキ法により所望の膜厚の導体
膜を得るという方法であるため、従来の膜形成方法より
も製造時間の短縮とコストの低減を図ることができる。 また、本発明によれば、第1工程で形成する導体膜の膜
厚は数千Åの薄膜でよいので、レーザ光で導体膜を除去
するときに飛散した導体膜材料が再付着したり、あるい
は除去が不完全で残存することなくなる。さらに、レー
ザ光を一括露光してパターンを形成することが可能とな
り、設備の簡素化と工程の短縮が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例の薄膜回路の製造工程図
【図
2】同膜形成に用いるスパッタリング装置の断面図
【図
3】同レーザエッチング装置の加工原理を示す図
【図4
】従来の薄膜回路の製造工程図
【符号の説明】
1    アルミナ基板 2    クロム膜 2a  クロム膜パターン 3    銅膜 3a  銅膜パターン 3b  メッキ銅膜パターン 13  エキシマレーザ 14  マスク 15  レンズ 16  パターン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  絶縁材で構成した基板上に、物理的膜
    形成方法により導体膜を形成する第1工程と、前記導体
    膜にパターンを形成したホトマスクを通してレーザ光を
    照射して前記導体膜を除去する第2工程と、前記第2工
    程により形成された導体膜パターンに無電解メッキまた
    は電解メッキにより導体を堆積してメッキ導体パターン
    を形成する第3工程とを主体とする薄膜回路の製造方法
JP2444091A 1991-02-19 1991-02-19 薄膜回路の製造方法 Pending JPH04263490A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2444091A JPH04263490A (ja) 1991-02-19 1991-02-19 薄膜回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2444091A JPH04263490A (ja) 1991-02-19 1991-02-19 薄膜回路の製造方法

Publications (1)

Publication Number Publication Date
JPH04263490A true JPH04263490A (ja) 1992-09-18

Family

ID=12138207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2444091A Pending JPH04263490A (ja) 1991-02-19 1991-02-19 薄膜回路の製造方法

Country Status (1)

Country Link
JP (1) JPH04263490A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4429522A1 (de) * 1993-08-26 1995-03-02 Matsushita Electric Works Ltd Verfahren zur Herstellung von Leiterplatten
JPH07231158A (ja) * 1994-02-17 1995-08-29 Nec Corp 配線形成方法
WO1995031884A1 (fr) * 1992-11-19 1995-11-23 Polyplastics Co., Ltd. Procede de realisation d'un circuit conducteur sur la surface d'un produit moule et composant comportant un circuit conducteur
US5863405A (en) * 1994-05-18 1999-01-26 Polyplastics Co., Ltd. Process for forming conductive circuit on the surface of molded article
JP2006245558A (ja) * 2005-02-04 2006-09-14 Advanced Lcd Technologies Development Center Co Ltd 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法
JP2009158549A (ja) * 2007-12-25 2009-07-16 Panasonic Electric Works Co Ltd 立体回路基板用窒化アルミニウム系基材、その製造方法、及び立体回路基板
JP2011049573A (ja) * 2005-02-04 2011-03-10 Toshiba Mobile Display Co Ltd 半導体装置の製造方法
CN110091069A (zh) * 2019-04-09 2019-08-06 大族激光科技产业集团股份有限公司 激光退镀方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995031884A1 (fr) * 1992-11-19 1995-11-23 Polyplastics Co., Ltd. Procede de realisation d'un circuit conducteur sur la surface d'un produit moule et composant comportant un circuit conducteur
DE4429522A1 (de) * 1993-08-26 1995-03-02 Matsushita Electric Works Ltd Verfahren zur Herstellung von Leiterplatten
DE4447897B4 (de) * 1993-08-26 2008-08-21 Matsushita Electric Works, Ltd., Kadoma Verfahren zur Herstellung von Leiterplatten
JPH07231158A (ja) * 1994-02-17 1995-08-29 Nec Corp 配線形成方法
US5863405A (en) * 1994-05-18 1999-01-26 Polyplastics Co., Ltd. Process for forming conductive circuit on the surface of molded article
JP2006245558A (ja) * 2005-02-04 2006-09-14 Advanced Lcd Technologies Development Center Co Ltd 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法
JP2011049573A (ja) * 2005-02-04 2011-03-10 Toshiba Mobile Display Co Ltd 半導体装置の製造方法
JP2009158549A (ja) * 2007-12-25 2009-07-16 Panasonic Electric Works Co Ltd 立体回路基板用窒化アルミニウム系基材、その製造方法、及び立体回路基板
CN110091069A (zh) * 2019-04-09 2019-08-06 大族激光科技产业集团股份有限公司 激光退镀方法
CN110091069B (zh) * 2019-04-09 2021-09-24 大族激光科技产业集团股份有限公司 激光退镀方法

Similar Documents

Publication Publication Date Title
US4405710A (en) Ion beam exposure of (g-Gex -Se1-x) inorganic resists
US4490211A (en) Laser induced chemical etching of metals with excimer lasers
US5738977A (en) Method of photolithographically producing a copper pattern on a plate of an electrically insulating material
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
US4871418A (en) Process for fabricating arbitrarily shaped through holes in a component
EP0083397B1 (en) Methods of forming electronic microcircuits
US4620898A (en) Ion beam sputter etching
JPS5812344B2 (ja) 銅を基材とする金属パタ−ンの形成方法
US4132586A (en) Selective dry etching of substrates
JPS6350860B2 (ja)
US6020261A (en) Process for forming high aspect ratio circuit features
JP2005512305A (ja) 基板のフィルムに対する密着性の向上
JPH04263490A (ja) 薄膜回路の製造方法
US5484517A (en) Method of forming multi-element thin hot film sensors on polyimide film
US5409802A (en) Method and apparatus for fine processing
KR100317211B1 (ko) 포토마스크 블랭크 및 위상쉬프트 포토마스크
JPS5812315A (ja) 薄膜コイルの製造方法
US20050211671A1 (en) Oxygen plasma treatment for a nitride surface to reduce photo footing
JPH0437121A (ja) 半導体装置の製造方法
JP2001085397A (ja) パターン形成方法
US20220221799A1 (en) Photoresist-free deposition and patterning with vacuum ultraviolet lamps
US20040035693A1 (en) Method for removing voids in a ceramic substrate
US6686128B1 (en) Method of fabricating patterned layers of material upon a substrate
JPH0314172B2 (ja)
JP2001044603A (ja) 電気メッキにより直接基板に銅配線を形成するプロセス