JPH0437121A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0437121A
JPH0437121A JP2144611A JP14461190A JPH0437121A JP H0437121 A JPH0437121 A JP H0437121A JP 2144611 A JP2144611 A JP 2144611A JP 14461190 A JP14461190 A JP 14461190A JP H0437121 A JPH0437121 A JP H0437121A
Authority
JP
Japan
Prior art keywords
substrate
chamber
film
gas
gate valve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2144611A
Other languages
English (en)
Other versions
JP2974376B2 (ja
Inventor
Yasue Sato
安栄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2144611A priority Critical patent/JP2974376B2/ja
Priority to DE69132516T priority patent/DE69132516T2/de
Priority to AT91305021T priority patent/ATE198950T1/de
Priority to EP91305021A priority patent/EP0466320B1/en
Publication of JPH0437121A publication Critical patent/JPH0437121A/ja
Priority to US08/479,855 priority patent/US6303499B1/en
Application granted granted Critical
Publication of JP2974376B2 publication Critical patent/JP2974376B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明は、各種電子機器に搭載される半導体を利用した
装置、即ちメモリー、光電変換装置、表示装置、信号処
理装置等の半導体装置の製造方法に関し、とりわけ配線
等のパターンの形成に関するものである。 ［従来技術］ 半導体装置の主な製造工程は、基板上に金属、半導体、
絶縁体等を成膜しこれを所望のパターンに微細加工する
工程である。 近年、半導体記憶素子（メモリー）に代表される様に、
素子の大容量化、機能の高性能化が急速に進み、それに
伴い、回路パターンがより微細化し回路構造もより複雑
化してきている。一方、液晶デイスプレィ、プラズマデ
イスプレィ等の表示装置は、ますます大型化し、素子機
能も複雑化しつつある。そのため、成膜工程や微細加工
を行なうエツチング工程は、溶液を用いたものから真空
中や、減圧ガス中でプラズマや励起ガスを用い、いわゆ
るドライな工程が主となっている。しかし所望の微細加
工を行なうために一般に用いられるフォトリソグラフィ
ープロセスでは、レジスト塗布、パターン露光、現像、
エツチング、レジスト剥離等の複雑で煩雑なプロセスが
用いられる。この中でレジスト塗布、現像、レジスト剥
離工程では溶液を使うためドライなプロセスにすること
はできない。又これらの工程に付随する溶液処理後の洗
浄工程や乾燥工程も必要となり、工程を増加させている
。更には、レジストを用いるために、このレジストが剥
離しごみの発生を増加させ、素子性能が劣化や、歩留り
低下をもたらし全体のコストを上昇させる。 例えば、素子の電極や配線の材料として主に用いられる
Ａβの形成は、八で膜を全面に堆積させその後エツチン
グによって所望のパターンに加工する方法が用いられて
きている。Ａβ膜の堆積法としては、従来マグネトロン
スパッタなどのスパッタ法が使われてきた。ところが一
般にスパッタ法はターゲットからスパッタされた粒子の
真空中での飛来を基礎とする物理的堆積法であるので、
断差部や絶縁膜側壁での膜厚が極端に薄くなり、ひどい
場合には断線してしまう。このような膜厚の不均一や断
線はＬＳＩの信頼性を著しく低下させる主因となってい
る。 上記のような問題点を解決するため様々なタイプのＣＶ
Ｄ　（Ｃｈｅｍｉｃａｌ　　Ｖａｐｏｒ　　Ｄｅｐｏｓ
ｉｔｉｏｎ）法が提案されている。これらの方法では成
膜過程で何らかの形で原料ガスの化学反応を利用する。 これはプラズマＣＶＤや光ＣＶＤでは原料ガスの分解が
気相中で起き、そこでできた活性種が基板上でさらに反
応して膜形成が起きる。 これらのＣＶＤ法では気相中での反応があるので、基板
表面の凹凸に対する表面被覆性はスパッタ法に較べてよ
いが、原料ガス分子中に含まれる炭素原子が膜中に取り
込まれたり、また特にプラズマＣＶＤではスパッタ法の
場合のように荷電粒子による損傷（いわゆるプラズマダ
メージ）がある。 熱ＣＶＤ法は主に基板表面での表面反応により膜が成長
するために表面の段差部などの凹凸に対する表面被覆性
が良い。このため段差部での断線などを避けることがで
きる。また、プラズマＣＶＤやスパッタ法のような荷電
粒子損傷もない。このためＡβ膜の形成法として熱ＣＶ
Ｄ法が種々研究されている。 例えばＪｏｕｒｎａｌ　　ｏｆ　　Ｅｌｅｃｔｒ。 ｃｈｅｍｉｃａｌ　　５ｏｃｉｅｔｙ第１３１巻第２１
７５頁（１９８４年）に見られる例では有機アルミニウ
ムガスとしてトリイソブチルアルミニウム（（ｉ　Ｃ４
Ｈｅ　）ｓ　Ａｊ２）　　（ＴＩＢＡ）を用い、成膜温
度２６０℃、反応管圧力０．５Ｔ。 ｒｒで成膜し、３．４μΩ・ｃｍの膜を形成している。 ＴＩＢＡを用いる場合は、成膜前にＴｉＣ１１を流し、
基板表面を活性化し、核を形成するなどの前処理をしな
いと連続な膜が得られない。 また、Ｔ　ｉ　Ｃ１４を用いた場合も含め、一般にＴＩ
ＢＡを用いた場合には表面平坦性が悪い、特開昭６３−
３３５６９号にはＴ　ｉ　Ｃｌ　４を用いず、その代わ
りに有様アルミニウムを基板近傍において加熱すること
により膜形成する方法が記載されている。この場合には
基板表面の自然酸化膜を除去する工程が必要である。 ＴＩＢＡは単独で使用することが可能なのでＴＩＢＡ以
外のキャリアガスを使う必要はないがＡｒガスをキャリ
アガスとして用いてもよいと記載されている。しかしＴ
ＩＢＡと他のガス（例えばＨ，）との反応は全く想定し
ていない。これは、一般に有機金属のイし学的性質は金
属元素に付いている有機置換基が少し変化すると太き（
変わるので、どのような有機金属を使用していかに堆積
すべきかは予想が困難である為である。 又、八βのエツチングではアフターコロ−ジョン即ち、
塩素系（Ｃ１２、ＣＣ１，等）ガス使用により、エッチ
時に付着したＣ　１２や反応生成物（ＡβＣ１ｓ等）が
大気中や、エツチング室に残留している水分と反応して
ＨＣＩを発生させアルミの腐食が起こり、配線や電極の
断線の大きな原因となっている。 一方これらの技術とは別に、光ＣＶＤ法で基板表面に選
択的に光を照射し、該照射表面のみで光化学反応を起こ
させ選択的に堆積させる方法があるが、気相中での反応
をまったく起こさせないことは不可能でありどうしても
照射部位該にも堆積が起こってしまう、又光ＣＶＤ法は
一般に堆積が遅く熱ＣＶＤ法に比べ一桁程度堆積速度が
小さい。 ［発明が解決しようとする技術課題〕 しかしながら上述の従来の工程では、半導体素子の高集
積化、高性能化に対応するためには改善すべき余地が多
く存在している。 本発明は、上述した技術課題に鑑みてなされたものであ
り、レジストを使わず導電体としての良質な金属を高い
選択性を持ち歩留り良く堆積できる半導体装置の製造方
法を提供することを目的とする。 本発明の目的は、基体表面に選択的に光照射することを
含む所望の部位を表面改質する為の工程と、前記部位に
対応した電子供与性の表面に選択的に金属を選択的に堆
積させる工程と、を含むことを特徴とする半導体装置の
製造法により達成される。 ［作用］ 本発明によれば、半、導体、金属、絶縁体を形成してな
る基板表面を、表面改質すなわち、反応ガス雰囲気中で
該基板表面に選択的に光を照射し、照射した表面を光化
学的に性質を変え（潜像層形成）、該表面を電子供与性
表面あるいは非電子供与性表面に変化させ、選択堆積に
より電子供与性の表面のみに良質の膜を成膜し電極や配
線を形成する。 従ってレジストをまったく使わず電極や配線を形成でき
るため工程が簡略化される。また剥離したレジストによ
るごみの発生が無くなり、又エツチング工程が必要ない
のでアフターコロ−ジョンが発生せず素子の性能と歩留
りが向上するものである。 更にはアルキルアルミニウムハイドライドと水素とを利
用した熱ＣＶＤ法であるため良質で表面被覆性が良い膜
を高速で堆積できる。 〔実施例〕 本発明の好適な実施態様例を図面にもとづいて説明する
。 先ず本発明を適用するに好ましい半導体製造装置につい
て説明する。 第１図に示す半導体製造装置は大まかにロードロック部
、光潜像形成部、Ａ℃選択堆積部によって構成され、互
いにゲートバルブを介して連結されている。第１図にお
いて、符号１は基体、２は基体１を真空雰囲気下に、又
は大気雰囲気に戻すためのロードロツタ室、３ａ、３ｂ
、３ｃはターボ分子ポンプ、ロータリーポンプ等によっ
て構成される真空排気系、４ａ、４ｂ、４ｃは基体１を
出し入れでき各室を真空気密可能なゲートバルブ５ａ、
５ｂ、５ｃはガスを導入するためのガス導入口、６ｂ、
６ｃは基体１を載置する基体ホルダ、７は潜像層を形成
する潜像室、８は光源であるところのレーザー発振器又
はランプ、９は遮光材でパターニングされたマスク（又
はレチクル）１０を照射するための照明光学系、１１は
マスクパターンを基体１の表面に結像するための投影光
学系、１２は投影光学系１１を出た光を潜像室７に導入
するための窓、１３は基体表面に形成された電子供与性
の部分に選択的Ａβを堆積させるためのＡρ選択堆積室
、１４は基体１を加熱するための基体ホルダ６ｃ内に設
置されたヒーター　１５は原料ガスと反応ガスとを混合
させてＡ４選択堆積室１３内に供給するガス混合器であ
り、１６は原料ガスとして有様金属を気化させるための
原料ガス気化器である。 次に製造方法の概略について説明する。 第１図に於いて、表面を洗浄した基体１を真空雰囲気中
に導入するためロードロック室２に入れ真空排気系３ａ
によってロードロツタ室２内部を真空排気し、ゲートバ
ルブ４ｂを開は潜像室７内の基体ホルダ６ａ上に載せる
。光源で発生させた光を照明光学系９によって所望のパ
ターンを形成するためのマスク１０に均一に照射し、投
影光学系１１によって基体１表面にマスク９のパターン
像を窓１２を通して結像させる。なお窓の材質は使用す
る光源の波長に応じて、該波長を吸収せずに透過する窓
材を適宜選択する。真空排気系３ｂによって潜像室７内
部を真空排気し、表面を光化学変化させるためのガスを
導入する。 ガスとしては、たとえば表面を酸化させたければ、０２
．Ｏｍ又はＮＯ２ガスを、窒化させたければ、Ｎｗ、Ｎ
Ｈｓガスを用いる。 このようなガスを導入し、光が当たったところだけ選択
的に光化学反応（例えば、酸化、窒化、還元）による表
面改質工程を導入し、表面に酸化膜、あるいは窒化膜等
で形成された５０〜１００人程度の厚全稈潜像層を形成
し、選択的に電子供与性の表面の形成あるいは非電子供
与性の表面の形成を行なう。例えば、金属又は半導体の
表面を選択的に酸化又は窒化させることによって金属表
面を選択的に非電子供与性にできる。一方金属又は半導
体の酸化膜や窒化膜の表面を選択的に還元することによ
り、該部分を電子供与性にできる。 特に窒化膜を電子供与性とする方が再現性にすぐれ、良
質の膜が堆積する。 ここで、光反応を起こさせる光の波長は、基体の材質、
ガスの種類によって適宜選択される。例えばＳｉ基板上
に酸化膜の潜像層を形成するためには、Ｏｍ、Ｏｓ又は
ＮＯ，ガスを用い、光源として、ＫｒＦ、ＡｒＦ、Ｘｅ
Ｃ１各エキシマレーザ−Ｆ２レーザー５色素レーザー、
重水素ランプ、低圧水銀灯等のランプ光源等を用いるこ
とができる。 選択的に光を照射する方法としては、第１図に示した投
影露光装置と第２図に示すレーザー光による直接描画装
置とを用いた方法がある。 第２図において、１７は光変調器、１８はコリメータレ
ンズ、１９は回転多面鏡、２０はｆ−θレンズ、６ｇは
ステージ６ｈに載置されたレーザー光の走査方向と垂直
方向に移動できるし基体ホルダ、その化第１図に示した
ものと同一の構成には同じ符合を付した。第２図におい
て、光源であるレーザーから発振したレーザー光（この
場合は連続光が好ましい）を光変調器１７により所望の
パターンが形成できるように変調し、回転多面体１９に
よって一次元方向に走査し、コリメータレンズ１８、ｆ
−θレンズ２０によって基体表面に結像させる。又基体
ホルダを、レーザー光の走査方向と垂直方向に移動する
ことによって全基体表面に選択的に光を照射できる。 光源のレーザーとしては、表面上の光化学反応を行なう
ことができるものであればよ（、例えばＧａＡｓ基板上
に酸化膜の潜像を形成する光源として前述したレーザー
の他にＡｒレーザー　クリプトンレーザー、Ｈｅ−Ｃｄ
レーザー　、又Ｓｉ基板上に成膜されたＳｉＮ膜表面に
５ｔ−Ｎの結合切りＳｉ膜を還元し潜像を形成するため
には、ＣＯ２レーザーで励起されたＮ　Ｈｓレーザー等
を用いることが好ましい。 次に基体１を真空排気系３ｃによって真空排気されたＡ
β遺択堆積室１３内の基体ホルダ６Ｃ上に載せ、選択的
にＡρを堆積させる工程を行なう。この工程では、特に
導電性堆積膜として良質のＡρ又はＡβを主成分とする
金属膜を基体１上に選択的に堆積させるＣＶＤ法として
アルキルアルミニウムハイドライドと水素とを用いたＣ
ＶＤ法（以下Ａρ−ＣＶＤ法と称する）を用いることが
好ましい。 Ａｊ２−ＣＶＤ法は電子供与性の表面に良質の金属を堆
積できる方法である。 電子供与性の表面を形成する材料とは、基体中に自由電
子が存在しているか、もしくは自由電子を意図的に生成
せしめたかしたもので、例えば基体表面上に付着した原
料ガス分子との電子授受により化学反応が促進される表
面を有する材料をいう。例えば、一般に金属や半導体が
これに相当する。金属もしくは半導体表面に薄い酸化膜
が存在しているものも含まれる。それは基体と付着原料
分子間で電子授受により化学反応が生ずるからである。 具体的には、単結晶シリコン、多結晶シリコン、非晶質
シリコン等の半導体、ｍ族元素としてのＧ　ａ　ｓ　　
Ｉ　ｎ　−ＡβとＶ族元素としての２％Ａｓ、Ｎとを組
合せて成る二元系もしくは三元系もしくは四元系ｍ−Ｖ
族化合物半導体、タングステン、モリブテン、タンタル
、タングステンシリサイド、チタンシリサイド、アルミ
ニウム、アルミニウムシリコン、チタンアルミニウム、
チタンナイトライド、銅、アルミニウムシリコン銅、ア
ルミニウムパラジウム、チタン、モリブデンシリサイド
、タンタルシリサイド等の金属、合金およびそれらのシ
リサイド等を含む。 このような構成の基体に対して、Ａβは原料ガスとＨ８
との反応系において単純な熱反応のみで堆積する。例え
ばＤＭＡＨとＨ３との反応系における熱反応は基本的に 一２ＡＩ２↓＋４ＣＨ４↑＋Ｈ２↑ と考えられる。ＤＭＡＨは室温で二量体構造をとってい
る。Ｍ　Ｍ　Ａ　Ｈ＊によっても下記実施例に示すよう
に、熱反応により高品質Ａβが堆積可能であった。 ＭＭＡＨ叩は蒸気圧が室温で０．０１〜０．ＩＴｏｒｒ
と低いために多量の原料輸送が難しく、堆積速度は数百
入／分が本発明における上限値であり、好ましくは室温
で蒸気圧がＩＴｏｒｒであるＤＭＡＨを使用することが
最も望ましい。 まず基体をヒータ４によってＡβを含む原料が酢を分解
できる温度以上、かつ４５０℃未満が望ましく、具体的
には基体温度２６０〜４４０℃がより望ましい。この条
件で堆積を行なった場合ＤＭＡＨ分圧が１０−’　〜１
０Ｔｏｒｒのとき堆積速度は、１００人／分〜８００人
／分と非常に大きく、超ＬＳＩ用Ａｊ２堆積技術として
十分大きい堆積速度が得られる。 さらに好ましくは基体温度２７０℃〜３５０℃であり、
この条件で堆積したＡβ膜は配向性も強（、かつ４５０
℃、１　ｈｏｕｒの熱処理を行なってもＳｉ単結晶もし
くはＳｉ多結晶基体上のＡｆｉ膜にはヒロック、スパイ
クの発生もない良質のＡβ膜となる。また、このような
Ａｊ２膜はエレクトロマイグレーション耐性に優れてい
る。 （以下余白） パ二−−二”
【 次に原料ガスを生成するためガス生成室１６において、
室温に保持されている液状のＤＭＡＨに対してキャリア
ガスとしてのＨ２もしくはＡｒ（もしくは他の不活性ガ
ス）でバブリングを行ない、気体状のＤＭＡＨを生成し
、これを混合器１５に輸送する。反応ガスとしてのＨ２
は別経路から混合器１５に供給される。流量が調節され
、全圧力が所望の一定圧力（１０−”　〜７６０Ｔｏｒ
ｒ）になるように真空排気系３ｃを調整する。 このようにして原料ガスと反応ガスを、加熱された基体
表面上で熱的に反応させ、前工程で形成した、非電子供
与性の表面以外、又は全工程で形成した電子供与性の表
面のみにＡ℃を選択的に堆積させる。このように形成し
たＡｉ堆積膜の抵抗率は、膜厚４００人では室温で２．
７〜３．０μΩ・ｃｍとＡβバルクの抵抗率とほぼ等し
く、連続かつ平坦な膜となる。このとき成膜時圧力は１
０−”Ｔｏｒｒ〜７６０Ｔｏｒｒの範囲で選ぶことがで
きる。また、膜厚１μｍであっても、その抵抗率はやは
り室温で略々２．７〜３．０μΩ・Ｃｍとなり、厚膜で
も充分に緻密な膜が形成される。可視光波長領域におけ
る反射率も略々８０％であり、表面平坦性にすぐれた薄
膜を堆積させることができる。 上述したように本発明にもとづ（Ａβ成膜方法によって
得られた膜は緻密であり炭素等の不純物含有量がきわめ
て少なく抵抗率もバルク並でありかつ表面平滑度の高い
特性を有するため以下に述べる顕著な効果が得られる。 ■ヒロックの減少 ヒロックは成膜時の内部応力が熱処理工程で解放される
際にＡρが部分的なマイグレーションをおこし、Ａβ表
面に凸部を生じるものである。また通電による極部的な
マイグレーションによっても同様の現象が生ずる。本発
明によって形成されたＡρ膜は内部応力がほとんどなく
かつ単結晶に近い状態である。そのため４５０℃、ＩＨ
ｒの熱処理で従来のへρ膜において１０４〜１０６個Ｚ
ｃｒｄのヒロックが生ずるのに対して本発明によるとヒ
ロック数はＯ〜１０個／　ｃ　ｒｒｒと大幅に達成でき
た。このようにＡ４表面凸部がほとんどないためレジス
ト膜眉間絶縁膜を薄膜化することができ微細化、平坦化
に有利である。 ■耐エレクトロマイグレーション性の向上エレクトロマ
イグレーションは高密度の電流が流れることにより配線
原子が移動する現象である。この現象により粒界に沿っ
てボイドが発生・成長しそのための断面積減少に伴ない
配線が発熱・断線してしまう。 耐マイグレーション性は平均配線寿命で評価することが
一般的である。 上記従来法による配線は２５０℃、ｌＸｌ０’Ａ　／　
ｃ　ｒｒｒの通電試験条件下で、（配線断面積１μボの
場合）ＩＸＩＯ”〜１０”時間の平均配線寿命が得られ
ている。これに対して本発明に基づくＡ、　ｆｆ成膜法
により得られたＡβ膜は、上記試験により、断面積１μ
イの配線で１０”〜１０４時間の平均配線寿命が得られ
た。 よって本発明によると、たとえば配線幅０．８μｍのと
き０．３μｍの配線層厚さで充分実用に耐え得る。つま
り配線１厚さを薄くすることができるので配線を設置し
た後の半導体表面の凹凸を最小限に抑えることができ、
かつ通常の電流を流す上で高信頼性が得られた。また、
非常に単純なプロセスで可能である。 ０表面平滑性の向上 以上詳細に説明したように本発明を半導体集積回路の配
線形成方法に適用することにより、従来のＡρ配線に比
べて格段に、歩止まりを向上させ、低コスト化を促進す
ることが可能となる。 以上説明したように、レジストを用いたフォトリソグラ
フィープロセスやエツチングプロセスがいらず歩留を大
幅に向上できる。 ここでは好適な例として、第１図に示したように光層像
形成部とＡρ選択堆積部をゲートバルブを介して接続し
連続的に工程を進めたが、各々独立にすることもできる
。 一般にレジストを用いたフォトリソグラフィープロセス
は真空中では不可能であるので、従来は素子製造工程を
すべて真空中で行なうことは不可能であったが本発明の
プロセスを応用し上記半導体製造装置を用いて真空−貫
プロセスが可能である。 第３乃至８図をもっており詳細に説明する。 第３図は本装置即ち真空−貫プロセス装置の全体概略図
で２１は絶縁膜と半導体膜をプラズマ成膜するための真
空気密可能なプラズマ成膜室、２２は膜をケミカルドラ
イエツチングするための真空気密可能なエツチング室、
２３は試料の表面をプラズマを用いて表面をクリーニン
グするための真空気密可能なりリーニング室、２４は基
体１を各処理室に搬送するための搬送機、２５は真空気
密可能で搬送機２４を設置した搬送室である。４ｄ、４
ｅ、４ｆ、４ｇは基体１を呂し入れでき各室を真空気密
可能なゲートバルブであり、その細筒１図に示したもの
と同一の符号を付したものは同一のものを示す。さらに
各部屋を説明すると、第４図と第５図は、第１図の装置
を分離した光層像形成部及びＡρ選択堆積部を示す。な
お第４図に示した光層像形成部は、第２図に示した描画
装置を用いても可能である。プラズマ成膜室２１を示し
た第６図においては、３ｄは真空排気系、５ｄは堆積ガ
スをプラズマ成膜室２１内に導入するためのガス導入口
、６ｄはプラズマ成膜室２１に設置された基体１を保持
する基体ホルダ、２６は基体ホルダ６ｄに対向し高周波
電力が加えられる対向電極、２７は対向電極２６をプラ
ズマ成膜室２１から電気的に絶縁するための絶縁体、２
８は１３．５６ＭＨｚ、３５０Ｗ高周波電源、２９は基
体ホルダ６ｄと高周波電源２８側のマツチングを取るた
めのマツチングボックスである。エツチング室２２を示
した第７図においては、３ｅは真空排気系、３０はエツ
チング室２２に供給する励起エツチングガスを発生させ
るためのマイクロ波プラズマガス励起装置、５ｅはマイ
クロ波プラズマガス励起装置３０にエツチングガスな供
給するためのガス導入口、６ｅはエツチング室に置かれ
た基体１を保持する基体ホルダ、３１はマイクロ波ガス
励起装置３０で発生した励起エツチングガスをエツチン
グ室２２に輸送するための輸送管である。クリーニング
室２３を示した第８図において、３ｆは真空排気系、５
ｆはクリーニングガスな真空容器内に導入するためのガ
ス導入口、６ｆはクリーニング室に置かれた基体１を保
持する基体ホルダ、３２は基体ホルダ６ｆに対向する対
向電極、３３は基体ホルダ６ｆを直流的に絶縁するため
の絶縁体、２８は１３．５６ＭＨｚ、２００Ｗの高周波
電源、２９は試料保持台側と高周波電源側のマツチング
を取るためのマツチングボックスである。 上記の装置を用いて半導体素子を大気に晒すことなく製
造することが可能であり、自然酸化膜等が、膜表面に形
成されないため接触抵抗が減り、素子の性能が向上し、
工程も大幅に減少し、ゴミの付着も減少し歩留が向上す
る。 〔実施例１〕 第１実施例として、第１図に示した装置を用い厚さ２０
００人のｎ’ａ−Ｓｉ膜を堆積したＳｉ基板上にＡｊ２
電極パターンを形成する方法について説明する。 ゲートバルブ４ａを開は予め洗浄したＳｉ基板をロード
ロック室２に入れゲートバルブ４ａを閉じ、真空排気系
３ａによって１０−’Ｔｏｒｒ以下に真空排気した。予
め潜像室７内部を真空排気系３ｂによって１０−”Ｔｏ
ｒｒ以下になるまで真空排気し、ゲートバルブ４ｂを開
けＳｉ基板を基体ホルダ６ｂ上に載せた。ガス導入口５
ｂよりＯ。 ガスを潜像室７内に導入し内部の圧力が２０ＴＯｒｒと
なるように真空排気系３ｂを制御した。光源８としてＫ
ｒＦエキシマレーザ−を用い、該レーザーで発振させた
波長２４８ｎｍのレーザー光を照明光学系９によって電
極パターンを形成すためのマスク１０に均一に照射し、
投影光学系１１によってｎ′″ａ−Ｓｉ膜表面にマスク
１５のパターン像を窓１２を通して結像させた。なお窓
の材質として波長２４８ｎｍのレーザー光を吸収せずに
透過させるため石英を使用した。マスク像が結像したｎ
″ａ−Ｓｉ膜表面では光が当たった部分のみでＯ！とＳ
ｉが光化学反応を起こし、１０分間の露光でｎ′″ａ−
Ｓｉ膜表面に厚さ８０人程度のＳ　ｉ　Ｏｘ層が形成さ
れた。光が当たっていない部分ではこの反応が進まない
ので所望の形状の非電子供与性表面が形成された。即ち
ｎ″ａ−Ｓｉ膜表面のＳｉがＳ　ｉ　Ｏ２に変化し潜像
（非電子供与体の表面層）が形成されたのである。換言
すればマスクのネガパターンがｎ″ａ−Ｓｉ膜表面に形
成されたことになる。潜像形成後導入ガスを止め、潜像
室７の内部が１０−’Ｔｏｒｒ以下になるまで真空排気
した。予めＡＪ２選択堆積室１３内部を１０−’Ｔ　ｏ
　ｒ　ｒ以下に真空排気系３ｃによって排気しておき、
ゲートバルブ４Ｃを開けＳｉ基板１をＡＪ２選択堆積室
１３内部の予めヒータ１４によって３００℃に加熱した
基体ホルダ６Ｃに載せ、ゲートバルブ４ｃを閉じＡβ選
択堆積室１３内部を１０−”Ｔｏｒｒ以下に真空排気系
３Ｃによって排気した。ガス混合器１５の第一のガスラ
インからキャリアガスとしてＨ２を用いＤＭＡＨを供給
し、第２のガスラインからＨ２を供給した。 Ｓｉ基板の温度が３００℃に達した後ガス導入口５ｃよ
りＤＭＡＨとＨ２をＡρ選択堆積室１３内に導入し、Ａ
β選択堆積室１３内の全圧力が１゜５Ｔｏｒｒ、ＤＭＡ
Ｈの分圧が１．５Ｘ１０−’Ｔｏｒｒとなるようにガス
混合器１５と真空排気系３ｃを調整した。１０分間堆積
した後、ＤＭＡＨの供給を停止し、ヒータ１４の加熱を
停止しＳｉ基板ｌを冷却した。Ｎ２の供給を停止し、Ａ
Ａ選択堆積室１３内部を１０−’Ｔｏｒｒ以下に真空排
気系３Ｃによって排気した。ゲートバルブ４ｃと４ｂを
開けＳｉ基板１をロードロック室２に入ゲートバルブ４
ｂを閉じ、ガス導入口５ａよりＮ２ガスを大気圧まで導
入し、ゲートバルブ４ａを開けＳｉ基板１を取り出した
。その結果、潜像を施した表面には電分光による表面分
析でも検出できなかった。一方ａ−Ｓｉ膜表面には、炭
素がまったく含まれず（検出限界以下）抵抗率２．７μ
Ωｃｍ、平均配線寿命Ｉ　Ｘ　１０”〜１０４時間、ヒ
ロック密度Ｏ〜１０コ／　ｃ　ｒｄ　、スパイクの発生
がない良質のＡｊ２膜が選択的に堆積され電極を形成で
きた。 〔実施例２〕 本第２実施例は、第１図に示した装置の元溜像形成部と
して第２図に示した描画装置とを用いてＧａＡｓ基板上
にＡβ電極パターンを形成するものである。 ゲートバルブ４ａを開は予め洗浄したＧａＡｓ基板ｌ基
板−ドロック室２に入れゲートバルブ４ａを閉じ、真空
排気系３ａによって１０−’Ｔｏｒｒ以下に真空排気し
た。予め潜像室７内部を真空排気系３ｂによって１０−
’Ｔ　ｏ　ｒ　ｒ以下になるまで真空排気し、ゲートバ
ルブ４ｂを開けＧａＡｓ基板１を基体ホルダ６ｂ上に載
せた。ガス導入口５ｂよりＮ０２ガスを潜像室７内に導
入し内部の圧力が２０Ｔｏｒｒとなるように真空排気系
３ｂを制御した。光源８としてＡｒレーザーを用い、該
レーザーで発振させた波長５１４ｎｍのレーザー光を光
変調器１７により電極パターンが形成できるように変調
し、回転多面体１９によって一次元方向に走査し、コリ
メータレンズ１８、ｆ−θレンズ２０によってＧａＡｓ
基板１表面に結像させた。また基体ホルダ６ｇを、レー
ザー光の走査方向と垂直方向に移動し全基体表面に選択
的に光を照射した。なお窓の材質としては石英を使用し
た。レーザー光が照射されたＧａＡｓ基板１表面では光
が当たった部分のみでＮＯ２とＳｉが光化学反応を起こ
し、ＧａＡｓ基板１表面に厚さｌＯＯ人程程度酸化膜層
を形成し、潜像層である非電子供与体の表面層が形成さ
れた。潜像形成後導入ガスを止め、潜像室７の内部が１
０−’Ｔｏｒｒ以下になるまで真空排気した。予めＡｊ
２選択堆積室１３内部を１０−’Ｔｏｒｒ以下に真空排
気系３ｃによって排気しておき、ゲートバルブ４ｃを開
けＧａＡｓ基板１をＡββ選択堆積室１３内の予めヒー
タ１４によって３００℃に加熱した基体ホルダ６ｃに載
せ、ゲートバルブ４ｃを閉じＡｆｆ選択堆積室１３内部
を１Ｏ−８Ｔｏｒｒ以下に真空排気系３ｃによって排気
した。ガスラインからＮ２を供給し、Ｓｉ基板の温度が
３００℃に達した後ガス導入口５ｃよりＭＭＡＨとＮ２
をＡ２選択堆積室１３内に導入し、ＡＪ２選択堆積室１
３内の全圧力が１．５Ｔｏｒｒ、ＭＭＡＨの分圧が１．
５×１０−’Ｔｏｒｒとなるようにガス混合器１５と真
空排気系３ｃを調整した。１０分間堆積した後、ＭＭＡ
Ｈの供給を停止し、ヒータ１４の加熱を停止しＧａＡｓ
基板１を冷却した。Ｎ２の供給°を停止し、ＡＩ２選択
堆積室１３内部を１０−’Ｔｏｒｒ以下に真空排気系３
ｃによって排気した。ゲートバルブ４ｃと４ｂを開けＧ
ａＡｓ基板１をロードロック室２に入れゲートバルブ４
ｂを閉じ、ガス導入口５ａよりＮ２ガスを大気圧まで導
入し、ゲートバルブ４ａを開けＧａＡｓ基板１を取り出
した。その結果、実施例１と同様に良質のＡρ膜の電極
が形成できた。 ［実施例３］ 本第３実施例は、第１図に示した装置の元溜像形成部と
して第２図に示した描画法の装置を用いて厚さ１００人
ａ−ＳｉＮ膜を堆積した石英基板上にＡｆｆ電極パター
ンを形成するものである。 ゲートバルブ４ａを開は予め洗浄した石英基板１をロー
ドロック室２に入れゲートバルブ４ａを閉じ、真空排気
系３ａによってｌ　Ｏ−’Ｔ　ｏ　ｒ　ｒ以下に真空排
気した。予め潜像室７内部を真空排気系３ｂによって１
０−”Ｔ　ｏ　ｒ　ｒ以下になるまで真空排気した。光
源８としてＣＯ２レーザーによってれきされたＮＨ，レ
ーザーを用い、該レーザーで発振させたレーザー光を光
変調器１７により電極パターンが形成できるように変調
し、回転多面体１９によって一次元方向に走査し、コリ
メータレンズ１８、ｆ−θレンズ２０によって石英基板
１のａ−ＳｉＮ膜表面に結像させた。また基体ホルダ６
ｇを、レーザー光の走査方向と垂直方向に移動し全基体
表面に選択的に光を照射した。なお窓の材質としてはポ
リエチレンを使用した。レーザー光が照射された石英基
板１のａ−ＳｉＮ膜表面では光が当たった部分のみで５
ｉ−Ｎの結合が切れＳｉが還元されＳｉＮ表面に厚さ１
００人程程度酸化膜層を形成し、潜像層である電子供与
体の表面層が形成された。潜像形成後潜像室７の内部を
１０−’Ｔｏｒｒ以下になるまで真空排気し、Ａ℃選択
堆積室１３内部を１０−’Ｔｏｒｒ以下に真空排気系３
Ｃによって排気しておき、ゲートバルブ４ｃを開は石英
基板ｌをＡβ選択堆積室１３内部の予めヒータ１４によ
って３００℃に加熱した基体ホルダ６Ｃに載せ、ゲート
バルブ４Ｃを閉じＡρ選択堆積室１３内部を１０−＠Ｔ
ｏｒｒ以下に真空排気系３Ｃによって排気する。ガス混
合器１５の第一のガスラインからキャリアガスとしてＮ
２を用いＭＭＡＨを供給し、第２のガスラインからＮ２
を供給した。石英基板１の温度が３００℃に達した後ガ
ス導入口５ＣよりＭＭＡＨとＮ２をＡβ遺択堆積室１３
内に導入し、Ａ４選択堆積室１３内の全圧力が１．５Ｔ
ｏｒｒ、ＭＭＡＨの分圧が１．５Ｘ１０−’Ｔｏｒｒと
なるようにして１０分間堆積した後、ＭＭＡＨの供給を
停止し、ヒータ１４の加熱を停止しＧａＡｓ基板１を冷
却した。Ｎ２の供給を停止し、Ａβ選択堆積室１３内部
をＩＣＭ’Ｔｏｒｒ以下に真空排気系３ｅによって排気
した。ゲートバルブ４Ｃと４ｂを開けＧａＡｓ基板ｌ基
板−ドロック室２に入れゲートバルブ４ｂを閉じ、ガス
導入口５ａよりＮ２ガスを大気圧まで導入し、ゲートバ
ルブ４ａを開は石英基板ｌを取り出した。その結果、潜
像を施し電子許容性の表面のみにＡβが選択的に堆積さ
れており、実施例１と同様に良質のＡβ膜の電極が形成
できた。 〔実施例４］ 本第４実施例は、アモルファスシリコンフォトセンサー
の作製である。 第９図に示す概略工程図によって説明する。ゲートバル
ブ４ａを開は予め洗浄した石英基板１をロードロック室
２に入れゲートバルブ４ａを閉じ、真空排気系３ａによ
って１０−’Ｔｏｒｒ以下に゛真空排気した。ここで常
に搬送室２５の内部は真空排気装置（図示せず）によっ
て１０−’Ｔｏｒｒ以下になるまで真空排気しておいた
。ゲートバルブ４ｇを開け、搬送機９によって試料であ
る石英基板１をロードロック室２より取り出し、搬送室
を介して予め真空排気系３ｆによって１０−’Ｔ。 ｒｒ以下に真空排気されたクリーニング室２３に接続し
たゲートバルブ４ｆを開け、基体ホルダ６ｆ上に載せ、
ゲートバルブ４ｆを閉じた。真空排気系３ｆによってク
リーニング室２３の内部が、１０−’Ｔｏｒｒ以下にな
るまで真空排気した。ガス導入口５ｆより石英基板１の
表面をクリーニングするガス、この場合ＡＡｒ３０３Ｃ
Ｃをクリーニング室２３内に導入し、クリーニング室２
３の圧力が０．０８Ｔｏｒｒになるように真空排気装置
（図示せず）を操作制御した。次に高周波電源２８で発
生させた１３．５６ＭＨｚ、１００Ｗの高周波をマツチ
ングボックス２９を調整しながら、基体ホルダ６ｆに印
加し、基体ホルダ６ｆと対向電極３２の間の空間にプラ
ズマを発生させた。 試料保持台２２はマツチングボックス２９にあるコンデ
ンサ（図示せず）によって直流的に絶縁されているため
、電子とイオンとの易動度の差から基体ホルダ６ｆに６
０Ｖ程度の負の直流バイアス電圧が発生し、この電圧に
よってＡｒイオンが加速され、石英基板１表面に衝突し
、表面にある汚れを物理的にスッパッタ除去し清浄面が
得られるのである。処理時間は３分程度とした。処理終
了後ガスの供給を止め、クリーニング室２３の内部の圧
力が１０−’Ｔｏｒｒ以下になるまで真空排気した。ゲ
ートバルブ４ｆを開は搬送機２４によって石英基板１を
取り出しゲートバルブ４ｆを閉じ、クリーニング室２３
の内部の圧力が１０−’Ｔ　。 ｒｒ以下に保つよう真空排気しておいた。 予め真空排気装置（図示せず）によってプラズマ成膜室
４の内部が１０−’Ｔｏｒｒ以下になるまで真空排気し
た。ゲートバルブ４ｄを開は石英基板１を搬送機２４に
よってプラズマ成膜室２１に導入しヒータ（図示せず）
によって予め３５０℃に過熱された基体ホルダ６に載せ
、ゲートバルブ４ｄを閉じた。真空排気系３ｄによって
プラズマ成膜室２１の内部が１０−’Ｔｏｒｒ以下にな
るまで真空排気し、石英基板１の温度が３５０℃になる
まで加熱した。ガス導入口５ｄよりＳ　ｉ、　Ｈ４を１
３ＳＣＣＭ、Ｈ，を１２０ＳＣＣＭ％ＮＨ，を３６０Ｓ
ＣＣＭプラズマ成膜室４内に導入し、プラズマ成膜室内
の圧力が０．５Ｔｏｒｒになるように真空排気系３ｄを
操作制御する。高周波電源２８で発生させた１３．５６
ＭＨｚ、８０Ｗの高周波をマツチングボックス２９を調
整しながら、対向電極２７に印加し、基体ホルダ６ｄと
対向電極２６の間の空間にプラズマを発生させ、該導入
ガスをブラマ分解し、アモルファスシリコン窒化（ａ−
ＳｉＮ）膜３４を１０００人堆積させた（第９図（ａ）
）。成膜後導入ガスを止め、真空排気系３ｄによってプ
ラズマ成膜室２１の内部が１．０−’Ｔｏｒｒ以下にな
るまで真空排気し、ゲートバルブ４ｄを開は搬送機２４
によって石英基板１を取り出しゲートバルブ４ｄを閉じ
、プラズマ成膜室２１の内部の圧力が１０−’Ｔｏｒｒ
以下に保つよう真空排気しておいた。 次に予め潜像室７を１０−’Ｔｏｒｒ以下に真空排気系
３ｂによって排気し、ゲートバルブ４ｂを開は石英基板
１を搬送機２４によって潜像室７に導入し基体ホルダ６
ｂに載せ、ゲートバルブ４ｂを閉じた。真空排気系３ｂ
によって潜像室７の内部が１０−’Ｔｏｒｒ以下になる
まで真空排気した。実施例３と同様の方法でａ−３ｉＮ
膜３４上に潜像を形成し、ゲートバルブ４ｂを開は搬送
機２４によって石英基板１を取り出しゲートバルブ４ｂ
を閉じ、潜像室７内部の圧力が１０−’Ｔｏｒｒ以下に
保つよう真空排気しておいた。予めＡＩ２選択堆積室１
３を１０−’Ｔｏｒｒ以下に真空排気系３ｃによって排
気し、ゲートバルブ４Ｃを開は石英基板１を搬送機２４
によってＡρ選択堆積室１３に導入し基体ホルダ６Ｃに
載せ、ゲートバルブ４ｃを閉じた。真空排気系３Ｃによ
ってＡ℃選択堆積室１３の内部が１０−’Ｔｏｒｒ以下
になるまで真空排気した。実施例３と同様の方法で第９
図すに示すように厚さ３０００人のＡρ下部電極３５を
形成した。ゲートバルブ４Ｃを開は搬送機２４によって
石英基板］を取り出し、ゲートバルブ４ｃを閉じ、Ａ℃
選択堆積室１３内部の圧力が１０−’Ｔｏｒｒ以下に保
つよう真空排気しておいた。 次にゲートバルブ４ｄを開は石英基板１を搬送機２４に
よってプラズマ成膜室２１に導入しヒータ（図示せず）
によって予め３５０℃に加熱された基体ホルダ６ｄに載
せ、ゲートバルブ４ｄを閉じる。真空排気系３ｄによっ
てプラズマ成膜室２】の内部が１０−’Ｔｏｒｒ以下に
なるまで真空排気し、石英基板の温度が３５０℃になる
まで加熱した。ガス導入口５ｄよりＳ　ｉ　Ｈ４を１３
ＳＣＣＭ、Ｈ２を１２０ＳＣＣＭ、ＮＨ，を３６０ＳＣ
ＣＭプラズマ成膜室４内に導入し、プラズマ成膜室内の
圧力が０．５Ｔｏｒｒになるように真空排気系３ｄを操
作制御した。高周波電源２８で発生させた調整しながら
、対向電極２７に印加し、基体ホルダ６ｄと対向電極２
６の間の空間にプラズマを発生させ、該導入ガスをブラ
マ分解し、第９図（ｃ）に示すようにａ−３ｉＮ膜３６
を３０００人堆積させた。成膜後導入ガスを止め、真空
排気系３ｄによってプラズマ成膜室２１の内部が。 １０−”Ｔｏｒｒ以下になるまで真空排気した。次に基
体ホルダ６ｄの温度を２５０℃に下げ、石英基板１の温
度が２５０℃に設定した。ガス導入口５ｄよりＳｉＨ４
を１１００５ＣＣ，Ｈ，を７４０ＳＣＣＭをプラズマ成
膜室２１内に導入し、プラズマ成膜室内の圧力が０．５
Ｔｏｒｒになるように真空排気系３ｄを操作制御した。 高周波電源２８で発生した１３．５６ＭＨｚ、１００Ｗ
の高周波をマツチングボックス２９を調整しながら、対
向電極２６に印加し、プラズマ分解し、第９図（Ｃ）に
示すようにアモルファスシリコン（ａ−３ｉ）膜７２を
１．５μｍ堆積させた。成膜後導入ガスを止め、プラズ
マ成膜室４の内部が１Ｏ−７Ｔｏｒｒ以下になるまで真
空排気した。次にガス導入口５ｄよりＳｉＨ４を２０Ｓ
ＣＣＭ％Ｈ２を８０ＳＣＣ：Ｍ、ＰＨ，を４００ＳＣＣ
Ｍをプラズマ成膜室２１内に導入し、プラズマ成膜室内
の圧力が０．５Ｔｏｒｒになるように真空排気系３ｄを
操作制御した。高周波電源２８で発生した１３５６ＭＨ
ｚ、３００Ｗの高周波をマツチングボックス２９を調整
しながら、対向電極２６に印加し、基体ホルダ６ｄと対
向電極２６の間の空間にプラズマ発生させ、該導入ガス
をプラズマ分解し、第９図（ｃ）に示すようにｎ′″ａ
−ＳＬ膜３８を２０００人堆積させた。成膜後導入ガス
を止め、真空排気系３ｄによってプラズマ成膜室２１の
内部が１０−’Ｔｏｒｒ以下になるまで真空排気した。 次にゲートバルブ４ｂを開は石英基板１を搬送機２４に
よって潜像室７に導入し基体ホルダ６ｂに載せ、ゲート
バルブ４ｂを閉じた。真空排気系３ｂによって潜像室７
の内部が１０−’Ｔｏｒｒ以下になるまで真空排気した
。実施例１と同様の方法でｎ”ａ−３ｉ膜３８上に潜像
を形成し、ゲートバルブ４ｂを開は搬送機２４によって
石英基板１を取り出しゲートバルブ４ｂを閉じ、潜像室
７内部の圧力が１０−’Ｔｏｒｒ以下に保つよう真空排
気しておいた。そして予めＡ℃選択堆積室１３を１０−
’Ｔｏｒｒ以下に真空排気系３によって排気し、ゲート
バルブ４ｃを開は石英基板１を搬送機２４によってへρ
選択堆積室１３に導入し基体ホルダ６ｃに載せ、ゲート
バルブ４Ｃを閉じた。 真空排気系３Ｃによって、ＡＩ２選択堆積室１３の内部
が１０−”Ｔｏｒｒ以下になるまで真空排気した。実施
例１と同様の方法で第９図ｄに示すように厚さ６０００
人の、６４２上部電極３９を形成したする。ゲートバル
ブ４Ｃを開は搬送機２４によって石英基板１を取り出し
ゲートバルブ４Ｃを閉じ、Ａ℃選択堆積室１３内部の圧
力が１０−’Ｔ　。 ｒｒ以下に保つように真空排気しておいた。 次に予め真空排気系３ｅによってエツチング室２２の内
部が１０−’Ｔｏｒｒ以下になるまで真空排気し、ゲー
トバルブ４ｅを開は石英基板１を搬送機２４によってエ
ツチング室２２内部が１Ｏ−７Ｔｏｒｒ以下になるまで
真空排気し、エツチングガスとしてＮＦ、を７００ＳＣ
ＣＭ、０□を２００．３ＣＣＭ、Ｈ，を１１００５ＣＣ
ガス導入口５ｅよりマイクロ波プラズマガス励起装置３
０に供給しエツチング室２２の内部が０．２５Ｔｏｒｒ
となるように真空排気系３ｄを操作制御した。マイクロ
波発生装置（図示せず）で発生した２、４５ＧＨｚ、７
００Ｗのマイクロ波をマイクロ波プラズマガス励起装置
３０に供給しエツチングガスをプラズマ化し該プラズマ
によって励起された中性のラジカルのみを輸送管によっ
てエツチング室２２に運ばれ、へρ上部電極３９をマス
クにしてまずｎ′″ａ−８ｉ膜３８上に形成された酸化
膜の潜像をエツチングし、次にエツチングガスとしてＮ
　Ｆ　ｓを８００ＳＣＣＭ、Ｏｘを２００ＳＣＣＭを流
し、終了後エツチングガスを止めエツチング室２２内を
、真空排気系３ｅによってエツチング室２２内が１０−
’Ｔ　ｏ　ｒ　ｒ以下になるまで真空排気し、ゲートバ
ルブ４ｅを開は搬送機２４によって石英基板１を取り圧
しゲートバルブ４ｅを閉じ、エツチング室２２の内部の
圧力が１０−’Ｔ　。 ｒｒ以下に保つよう真空排気しておいた。 次にゲートバルブ４ｄを開は石英基板１を搬送機２４に
よってプラズマ成膜室２１に導入しヒータ（図示せず）
によって予め３５０℃に過熱された基体ホルダ６ｄに載
せ、ゲートバルブ４ｄを閉じた。真空排気系３ｄによっ
てプラズマ成膜室２１の内部が１０−’Ｔｏｒｒ以下に
なるまで真空排気し、石英基板の温度が３５０”Ｃにな
るまで加熱した。ガス導入口５ｄよりＳ　ｉ　Ｈ４を１
３ＳＣＣＭ、Ｈ，を１２０ＳＣＣＭ、ＮＨ，を３６０Ｓ
ＣＣＭプラズマ成膜室４内に導入し、プラズマ成膜室内
の圧力が０．５Ｔｏｒｒになるように真空排気系３ｄを
操作制御した。高周波電源２８で発生させた１３．５６
ＭＨｚ、８０Ｗの高周波をマツチングボックス２９を調
整しながら、対向電極２７に印加し、基体ホルダ６ｄと
対向電極２６の間の空間にプラズマを発生させ、該導入
ガスをプラズマ分解し、パッシベーション膜としてアモ
ルファスシリコン窒化（ａ−ＳｉＮ）膜３４を２μｍ堆
積させた（第９図（ｅ））。成膜後導入ガスを止め、真
空排気系３ｄによってプラズマ成膜室２１の内部が１０
−’Ｔｏｒｒ以下になるまで真空排気し、ゲートバルブ
４ｅも開は搬送機２４によって石英基板１を取り出しゲ
ートバルブ４ｄを閉じ、プラズマ成膜室２１の内部の圧
力が１０−’Ｔ　。 ｒｒ以下に保つよう真空排気しておいた。 ゲートバルブ４ｇを開け、搬送器２４によってロードロ
ック室２に入れ、ゲートバルブ４ｇを閉じ、ロードロッ
ク室２にＮ２ガスを導入し大気圧で戻しアモルファスシ
リコンフォトセンサが作製された石英基板を取り出す。 本実施例で作製されたアモルファスシリコンフォトセン
サの性能を測定したところ、内部抵抗が低（高感度で暗
電流の少ないことが分かった。 以上説明した本発明の実施態様例によれば極めて簡単な
プロセスで良好な金属電極や金属配線を形成できる。し
かも光反応を利用して電子供与性及び非電子供与性の表
面を形成しているので、表面改質工程においてダメージ
が少ないのである。 即ち、表面改質工程としてはプラズマダメージや電子ビ
ーム等を利用するものも考えられるが、光反応を利用し
た本実施態様例の方がより好ましい。それは、プラズマ
が数十電子■乃至数に電子■のエネルギーを利用するの
に対し、光反応では１０電子Ｖ以下の反応のみに必要と
されるエネルギー量で済むので望まない欠陥準位等を形
成しない。従って光電変換装置等の光電変換特性等の測
定をすれば分かるように非常に優れた方法なのである。 Ｃ発明の効果〕 以上説明したように、本発明によれば、元溜像膜を形成
し表面の電子供与性を変化させ選択的に電極や配線を形
成できる。従って、レジストを用いないため、工程が簡
略され、ゴミの発生が軽減され歩留が向上し、良質の金
属膜が形成される。 また真空中で半導体装置の一貫プロセスも可能となり、
大気に触れないため高性能の半導体素子が作製でき、エ
ツチング工程がないためアフターコロ−ジョンが発生せ
ず素子の信頼性を向上させることができる。
【図面の簡単な説明】
第１図、第２図は本発明を実施した装置の該略図、 第３図は本発明を真空−貫プロセスに応用した装置の主
要部の概略配置を示す図、 第４図は潜像室の概略を示す断面図、 第５図はＡ℃選択堆積室の概略を示す断面図、第６図は
プラズマ成膜室の概略を示す断面図、第７図はエツチン
グ室の概略を示す断面図、第８図はクリーニング室の概
略を示す断面図、第９図は本発明を用いて作製したアモ
ルファスシリコンフォトセンサの作製手順を示した概略
工程図である。 ｌは基体 ２はロードロック室 ３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆは真空排気系 ４ａ、４ｂ、４ｃ、４ｄ、４ｅ、４ｆ、４ｇはゲートバ
ルブ ５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆはガス導入口 ６ｂ、６ｃ、６ｄ、６ｅ、６ｆは基体ホルダ７は潜像室 ８は光源 １０はＡＩ２選択堆積室 １５はガス混合器 １６は原料ガス気化器 １７は光変調器 １８はコリメータレンズ １９は回転多面鏡 ２ｏはｆ−θレンズ ２１はプラズマ成膜室 ２２はエツチング室 ２３はクリーニング室 ２６は対向電極 ２８は高周波電源 ３０はマイクロ波プラズマガス励起装置３２は対向電極 ３５はＡＩ２下部電極 ３６はａ−ＳｉＮ膜 ３７はａ−Ｓｉ膜 ３８はｎ”ａ−Ｓｉ膜 ３９はＡρ上部電極 である。 へ／ Ｘ−７ −＼−／

Claims (5)

    【特許請求の範囲】
  1. （１）基体表面に選択的に光照射することを含む所望の
    部位を表面改質する為の工程と、前記部位に対応した電
    子供与性の表面に選択的に金属を選択的に堆積させる工
    程と、を含むことを特徴とする半導体装置の製造方法。
  2. （２）前記表面改質は、光化学反応によって前記基体表
    面に酸化膜又は窒化膜を選択的に形成する工程を含むこ
    とを特徴とする請求項（１）に記載の半導体装置の製造
    方法。
  3. （３）前記表面改質は、光化学反応によって前記基体表
    面を還元する工程を含むことを特徴とする請求項（１）
    に記載の半導体装置の製造方法。
  4. （４）前記堆積は、アルキルアルミニウムハイドライド
    と水素とを利用したＣＶＤ法により行なうことを特徴と
    する請求項（１）に記載の半導体装置の製造方法。
  5. （５）前記工程はゲートバルブ手段により連結された複
    数の減圧可能な処理室を用いて連続的に行なうことを特
    徴とする請求項（１）に記載の半導体装置の製造方法。
JP2144611A 1990-06-01 1990-06-01 半導体装置の製造方法 Expired - Fee Related JP2974376B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2144611A JP2974376B2 (ja) 1990-06-01 1990-06-01 半導体装置の製造方法
DE69132516T DE69132516T2 (de) 1990-06-01 1991-06-03 Verfahren zum Herstellen einer Halbleitervorrichtung mit der selektiven Abscheidung eines Metalls
AT91305021T ATE198950T1 (de) 1990-06-01 1991-06-03 Verfahren zum herstellen einer halbleitervorrichtung mit der selektiven abscheidung eines metalls
EP91305021A EP0466320B1 (en) 1990-06-01 1991-06-03 Process for preparing a semiconductor device including the selective deposition of a metal
US08/479,855 US6303499B1 (en) 1990-06-01 1995-06-07 Process for preparing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2144611A JP2974376B2 (ja) 1990-06-01 1990-06-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0437121A true JPH0437121A (ja) 1992-02-07
JP2974376B2 JP2974376B2 (ja) 1999-11-10

Family

ID=15366055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2144611A Expired - Fee Related JP2974376B2 (ja) 1990-06-01 1990-06-01 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6303499B1 (ja)
EP (1) EP0466320B1 (ja)
JP (1) JP2974376B2 (ja)
AT (1) ATE198950T1 (ja)
DE (1) DE69132516T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334911B2 (ja) * 1992-07-31 2002-10-15 キヤノン株式会社 パターン形成方法
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
US6936181B2 (en) * 2001-10-11 2005-08-30 Kovio, Inc. Methods for patterning using liquid embossing
US6957608B1 (en) 2002-08-02 2005-10-25 Kovio, Inc. Contact print methods
US6878184B1 (en) 2002-08-09 2005-04-12 Kovio, Inc. Nanoparticle synthesis and the formation of inks therefrom
US7078276B1 (en) 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
JP4838982B2 (ja) * 2004-01-30 2011-12-14 株式会社 日立ディスプレイズ レーザアニール方法およびレーザアニール装置
US9312078B2 (en) 2011-03-18 2016-04-12 William Marsh Rice University Patterned graphite oxide films and methods to make and use same
CN106773177B (zh) * 2017-01-03 2020-03-06 京东方科技集团股份有限公司 一种信号线的修复系统及修复方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
JPS58158914A (ja) * 1982-03-16 1983-09-21 Semiconductor Res Found 半導体製造装置
EP0110882A1 (en) * 1982-06-01 1984-06-20 Massachusetts Institute Of Technology Maskless growth of patterned films
US4595601A (en) 1984-05-25 1986-06-17 Kabushiki Kaisha Toshiba Method of selectively forming an insulation layer
JPH0635657B2 (ja) * 1985-05-03 1994-05-11 アメリカン テレフオン アンド テレグラフ カムパニ− パタ−ン化されたアルミニウム層を有するデバイスの製造方法
US4653428A (en) * 1985-05-10 1987-03-31 General Electric Company Selective chemical vapor deposition apparatus
JPS61274345A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 半導体装置の製造方法
JP2559030B2 (ja) 1986-07-25 1996-11-27 日本電信電話株式会社 金属薄膜の製造方法
US4785962A (en) * 1987-04-20 1988-11-22 Applied Materials, Inc. Vacuum chamber slit valve
JP2615106B2 (ja) * 1987-12-17 1997-05-28 東京エレクトロン株式会社 プローブ装置
JP2733244B2 (ja) * 1988-04-07 1998-03-30 株式会社日立製作所 配線形成方法
US4940505A (en) * 1988-12-02 1990-07-10 Eaton Corporation Method for growing single crystalline silicon with intermediate bonding agent and combined thermal and photolytic activation
PT95232B (pt) * 1989-09-09 1998-06-30 Canon Kk Processo de producao de uma pelicula de aluminio depositada
JP2726118B2 (ja) * 1989-09-26 1998-03-11 キヤノン株式会社 堆積膜形成法
DE69026566T2 (de) * 1989-09-26 1996-11-14 Canon Kk Verfahren zur Herstellung von einer abgeschiedenen Metallschicht, die Aluminium als Hauptkomponent enthält, mit Anwendung von Alkalimetallaluminiumhydride

Also Published As

Publication number Publication date
ATE198950T1 (de) 2001-02-15
EP0466320A2 (en) 1992-01-15
EP0466320A3 (en) 1992-07-29
JP2974376B2 (ja) 1999-11-10
DE69132516D1 (de) 2001-03-01
EP0466320B1 (en) 2001-01-24
US6303499B1 (en) 2001-10-16
DE69132516T2 (de) 2001-06-28

Similar Documents

Publication Publication Date Title
EP0909985A1 (en) Photolithographic processing method and apparatus
JP3048749B2 (ja) 薄膜形成方法
US5508066A (en) Method for forming a thin film
JP3415207B2 (ja) 化学気相成長による金属薄膜形成方法
JPH03202471A (ja) 堆積膜形成法
JP2726118B2 (ja) 堆積膜形成法
KR101194192B1 (ko) 어모퍼스 카본 나이트라이드막의 형성 방법, 어모퍼스 카본 나이트라이드막, 다층 레지스트막, 반도체 장치의 제조 방법 및 제어 프로그램이 기억된 기억 매체
JP2009117373A (ja) プラズマ装置
JP2008181710A (ja) プラズマ処理装置及び方法
US5714306A (en) Processing method and apparatus
JP2007266099A (ja) 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体
JP2974376B2 (ja) 半導体装置の製造方法
JP2849458B2 (ja) 半導体装置の製造方法および製造装置
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
JPS61228633A (ja) 薄膜形成方法
JPH04144135A (ja) 半導体装置の製造法および装置
JPH03110842A (ja) 堆積膜形成法
JP3395348B2 (ja) 反射防止膜の形成方法
JPH03110838A (ja) 堆積膜形成法
JPH0593273A (ja) アルミ薄膜の形成方法
JPH0927490A (ja) 堆積膜形成方法
JPH0373528A (ja) 半導体集積回路装置の電極配線の製造方法
JPH01239852A (ja) 薄膜形成方法
JPH04364731A (ja) エッチング方法
JP2003160867A (ja) 化学気相成長による薄膜形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees