JP2733244B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP2733244B2 JP2733244B2 JP63084203A JP8420388A JP2733244B2 JP 2733244 B2 JP2733244 B2 JP 2733244B2 JP 63084203 A JP63084203 A JP 63084203A JP 8420388 A JP8420388 A JP 8420388A JP 2733244 B2 JP2733244 B2 JP 2733244B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- laser
- ion beam
- cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/093—Laser beam treatment in general
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の表面に配線を形成する配線形成
方法に係り、とくに試作した半導体装置に部分的に存在
する不良の箇所や原因の特定あるいは不良の補修に好適
な配線形成方法に関する。
方法に係り、とくに試作した半導体装置に部分的に存在
する不良の箇所や原因の特定あるいは不良の補修に好適
な配線形成方法に関する。
半導体装置の高性能化，高速化をめざして、半導体装
置の微細化，高集積化が行われている。これにともな
い、半導体装置の開発が難かしくなっており、開発期間
の長期化を招いている。かかる情況は、LSI設計にもカ
ットアンドトライなる回路製作技法が必要であることを
示している。すなわち、従来の設計で十分に動作しない
チップ上の不良部分を特定し、当該部分に存在する配線
を切断したり、任意の箇所に布線を施したり、不良配線
を補修して、暫定的に完全な動作が得られる半導体装置
を製造すれば、それに引き続く特性評価や、設計変更が
迅速に行えることとなる。
置の微細化，高集積化が行われている。これにともな
い、半導体装置の開発が難かしくなっており、開発期間
の長期化を招いている。かかる情況は、LSI設計にもカ
ットアンドトライなる回路製作技法が必要であることを
示している。すなわち、従来の設計で十分に動作しない
チップ上の不良部分を特定し、当該部分に存在する配線
を切断したり、任意の箇所に布線を施したり、不良配線
を補修して、暫定的に完全な動作が得られる半導体装置
を製造すれば、それに引き続く特性評価や、設計変更が
迅速に行えることとなる。
一方従来技術としては、たとえばセミコンダクタワー
ルド（Semiconductor World）1987年９月号第27頁乃至
第32頁に記載されているように、FIB（集光イオンビー
ム）でLSIチップ表面のパシベーションおよび層間絶縁
膜に穴あけを行い、配線を露出させたのち、CVDガスを
導入して同じくFIBにより金属配線を形成する方法が紹
介されている。
ルド（Semiconductor World）1987年９月号第27頁乃至
第32頁に記載されているように、FIB（集光イオンビー
ム）でLSIチップ表面のパシベーションおよび層間絶縁
膜に穴あけを行い、配線を露出させたのち、CVDガスを
導入して同じくFIBにより金属配線を形成する方法が紹
介されている。
またエクステンデド・アブストラクツ・オブ・ザ・セ
ブンティーンス・コンファレンス・オン・ソリッドステ
イト・デバイセズ・アンド・マテリアルズ・トウキョウ
（1985年）第193頁乃至第196頁（Extended Abstracts o
f the 17th Conference on Solid State Devices and M
aterials,Tokyo,1985 pp193〜196）などに記載されてい
るように、レーザCVD技術を用いてSiO2で被覆されたSi
基板上にMo配線を形成する方式が紹介されている。
ブンティーンス・コンファレンス・オン・ソリッドステ
イト・デバイセズ・アンド・マテリアルズ・トウキョウ
（1985年）第193頁乃至第196頁（Extended Abstracts o
f the 17th Conference on Solid State Devices and M
aterials,Tokyo,1985 pp193〜196）などに記載されてい
るように、レーザCVD技術を用いてSiO2で被覆されたSi
基板上にMo配線を形成する方式が紹介されている。
さらに別の従来技術としてたとえば特開昭60-236214
号公報および特開昭60-236215号公報に記載されている
ようにレーザ光を吸収する核として、100Å以下の薄い
膜を成膜したのちにレーザ光を照射してCVDを行わせ配
線材料を成膜する方法が提供されている。
号公報および特開昭60-236215号公報に記載されている
ようにレーザ光を吸収する核として、100Å以下の薄い
膜を成膜したのちにレーザ光を照射してCVDを行わせ配
線材料を成膜する方法が提供されている。
上記第１の従来技術は、１μｍ幅以下の配線が形成で
きる反面、形成速度が極めて遅くかつ配線抵抗も高い。
現実の半導体装置上に配線を布設するには、配線材料と
して十分に低抵抗なものを高速に形成することが必要で
あり、かかる観点のみに立脚しても、第１の従来技術
は、そのままでは適用できない。また、かりに配線布設
が現実的な速度で行えたとしても、さらに配線と下地と
の密着強度が十分であること、十分な断面積を有する配
線形状が得られることなどが要請される。さらに第１の
従来技術により半導体装置の絶縁膜に穴あけを行い、接
続が必要な配線の一部を露出させたのち、大気にさらす
と、配線の表面に酸化膜が形成され、レーザCVDにより
配線を形成しても接続抵抗が大きいあるいは全く導通し
ないという問題が残る。
きる反面、形成速度が極めて遅くかつ配線抵抗も高い。
現実の半導体装置上に配線を布設するには、配線材料と
して十分に低抵抗なものを高速に形成することが必要で
あり、かかる観点のみに立脚しても、第１の従来技術
は、そのままでは適用できない。また、かりに配線布設
が現実的な速度で行えたとしても、さらに配線と下地と
の密着強度が十分であること、十分な断面積を有する配
線形状が得られることなどが要請される。さらに第１の
従来技術により半導体装置の絶縁膜に穴あけを行い、接
続が必要な配線の一部を露出させたのち、大気にさらす
と、配線の表面に酸化膜が形成され、レーザCVDにより
配線を形成しても接続抵抗が大きいあるいは全く導通し
ないという問題が残る。
つぎに第２の従来技術には、CVDガス圧を増加させる
こと、レーザ出力を増加させること、レーザ光照射の相
対的走査速度を減少させることによって形成する配線材
料の膜厚を増加できる旨の記載がある。
こと、レーザ出力を増加させること、レーザ光照射の相
対的走査速度を減少させることによって形成する配線材
料の膜厚を増加できる旨の記載がある。
しかるに、本件出願に係る発明者らの実験結果によれ
ば、レーザCVDで形成した配線の膜厚を増加させると、
当該配線が剥離したり、クラック（ひび割れ）が生じて
しまうことが明らかになった。
ば、レーザCVDで形成した配線の膜厚を増加させると、
当該配線が剥離したり、クラック（ひび割れ）が生じて
しまうことが明らかになった。
そのため、かかる問題点が解決されない限り、半導体
装置上への配線布設は実現不可能である。
装置上への配線布設は実現不可能である。
つぎに第3,第４の従来技術は、本件出願に係る発明者
らの実験結果によれば、100Å以下の薄い膜では配線材
料と下地との密着強度が不十分であり、レーザ光の吸収
が不十分で下地が過熱され特性の劣化を生じさせること
が明らかになった。そのため、析出過程が下地となる下
層の熱容量に依存することになり下層に熱容量の小さい
材質からなる下地構造があると布設したい配線の厚みお
よび幅が極端に太くなり、配線幅を均一に保つのが困難
である。
らの実験結果によれば、100Å以下の薄い膜では配線材
料と下地との密着強度が不十分であり、レーザ光の吸収
が不十分で下地が過熱され特性の劣化を生じさせること
が明らかになった。そのため、析出過程が下地となる下
層の熱容量に依存することになり下層に熱容量の小さい
材質からなる下地構造があると布設したい配線の厚みお
よび幅が極端に太くなり、配線幅を均一に保つのが困難
である。
本発明の目的は、半導体装置上に密着性の優れた一定
膜厚、一定幅の配線を形成し、かつ接続部分の接続抵抗
を小さく良好な接続を行い、かつ半導体装置の不良箇所
の特定、不良箇所の補修による特性評価、設計変更の迅
速化を可能とする配線形成方法を提供することにある。
膜厚、一定幅の配線を形成し、かつ接続部分の接続抵抗
を小さく良好な接続を行い、かつ半導体装置の不良箇所
の特定、不良箇所の補修による特性評価、設計変更の迅
速化を可能とする配線形成方法を提供することにある。
上記目的を達成するため、本発明においては、半導体
装置に新たな配線膜を付加形成するに際し、真空に排気
された容器内に設置された前記半導体装置に収束したイ
オンビームを照射して前記半導体装置の所望の配線膜の
一部を絶縁膜の除去により露出させ、第１のCVDガス雰
囲気中で前記配線膜の露出させた部分上と、該露出させ
た部分に接続されるべき前記新たな配線膜の付加形成部
分に相当する絶縁膜上とに前記収束したイオンビームを
照射することにより緩衝膜を形成し、第２のCVDガス雰
囲気中で前記緩衝膜上にレーザを照射することにより前
記緩衝膜上に配線膜が形成されるようにしたものであ
る。
装置に新たな配線膜を付加形成するに際し、真空に排気
された容器内に設置された前記半導体装置に収束したイ
オンビームを照射して前記半導体装置の所望の配線膜の
一部を絶縁膜の除去により露出させ、第１のCVDガス雰
囲気中で前記配線膜の露出させた部分上と、該露出させ
た部分に接続されるべき前記新たな配線膜の付加形成部
分に相当する絶縁膜上とに前記収束したイオンビームを
照射することにより緩衝膜を形成し、第２のCVDガス雰
囲気中で前記緩衝膜上にレーザを照射することにより前
記緩衝膜上に配線膜が形成されるようにしたものであ
る。
本発明は、真空に排気された容器内に設置された前記
半導体装置に収束したイオンビームを照射することで、
前記半導体装置の所望の配線膜の一部を絶縁膜の除去に
より露出させること、また、第１のCVDガス雰囲気中で
収束したイオンビームを照射して、配線膜の露出部分上
と配線膜の付加形成部分に相当する絶縁膜上とに緩衝膜
を形成すること、更には、第２のCVDガス雰囲気中でレ
ーザを照射して、その緩衝膜上に配線膜（導体膜）を形
成することまでを酸化雰囲気に晒すことなく行うように
したものである。
半導体装置に収束したイオンビームを照射することで、
前記半導体装置の所望の配線膜の一部を絶縁膜の除去に
より露出させること、また、第１のCVDガス雰囲気中で
収束したイオンビームを照射して、配線膜の露出部分上
と配線膜の付加形成部分に相当する絶縁膜上とに緩衝膜
を形成すること、更には、第２のCVDガス雰囲気中でレ
ーザを照射して、その緩衝膜上に配線膜（導体膜）を形
成することまでを酸化雰囲気に晒すことなく行うように
したものである。
したがって、レーザ光が下地部分とくに半導体装置の
拡散領域などに直接照射されないので、過熱を防止する
ことができかつ下地の構造の影響を受けにくいので、一
定膜厚、一定幅の配線を形成することができ、かつ接続
部分の接触抵抗を小さくすることができるので、良好な
接続を行うことができる。
拡散領域などに直接照射されないので、過熱を防止する
ことができかつ下地の構造の影響を受けにくいので、一
定膜厚、一定幅の配線を形成することができ、かつ接続
部分の接触抵抗を小さくすることができるので、良好な
接続を行うことができる。
また上記の方法によって配線を形成した半導体装置に
おいては、不良箇所の補修による特性評価，設計変更を
迅速に行うことができる。
おいては、不良箇所の補修による特性評価，設計変更を
迅速に行うことができる。
また金属配線を形成したのち、非酸化雰囲気中でレー
ザ光を集光・照射したので、配線を低抵抗に形成するこ
とができる。
ザ光を集光・照射したので、配線を低抵抗に形成するこ
とができる。
また緩衝膜を絶縁膜および金属配線との密着性のよい
材にて構成したので、半導体装置表面から配線材料が剥
離することなく、布設後の配線材料にクラックが生ずる
のを防止することができ、かつ緩衝膜は、CVD現象を生
じさせるレーザ光に対して吸収率が高いので、レーザ出
力を増加しなくても配線材料の析出が可能であり制御性
の良いCVDを行うことができる。すなわち、レーザ光を
高速で走査しても配線の布設ができる。また緩衝膜はレ
ーザ光のエネルギの大部分を吸収し、一部分のみ反射す
るので、配線の下地への透過エネルギはわずかとなり熱
的影響を減少することができる。
材にて構成したので、半導体装置表面から配線材料が剥
離することなく、布設後の配線材料にクラックが生ずる
のを防止することができ、かつ緩衝膜は、CVD現象を生
じさせるレーザ光に対して吸収率が高いので、レーザ出
力を増加しなくても配線材料の析出が可能であり制御性
の良いCVDを行うことができる。すなわち、レーザ光を
高速で走査しても配線の布設ができる。また緩衝膜はレ
ーザ光のエネルギの大部分を吸収し、一部分のみ反射す
るので、配線の下地への透過エネルギはわずかとなり熱
的影響を減少することができる。
第１図は本発明に係る一実施例での配線形成装置の全
体構成を示している。第１図に示すようにロードロック
室１はゲートバルブ２を介してメインチャンバ３と連結
されており、それぞれ、真空ポンプ4,4′により配管5,
5′およびバルブ6,6′を介して排気できる構成となって
いる。ロードロック室１にはウエハ７（あるいは必要に
応じてチップ）を載置するための試料台８が設けられ、
搬送機構（図示せず）により、真空を保ったままウエハ
７をメインチャンバ３内のＸ−Ｙ−θ−Ｚステージ９上
に移動できる構成になっている。また、メインチャンバ
３には流量調整用のバルブ10,10′、配管11,11′を介し
てCVD原料ガスボンベ12,12′が接続している。さらにレ
ーザ透過用の窓13が設けられ、Arイオンレーザ発振器14
から発振されたレーザ光15がレーザ光学系16を介して対
物レンズ17で集光してウエハ７′に照射できる構成にな
っている。レーザ光学系16にはTVカメラ18が取付けてあ
り、モニタ19によりウエハ７′の表面が観察できる構成
となっている。レーザ光学系16は第２図に示すように反
射ミラー20,20′によりレーザ光15をダイクロイックミ
ラー21に入射させ、ダイクロイックミラー21により対物
レンズ17に入射させ、窓13を透過しながら集光し、ステ
ージ９上に載置されたウエハ７′上に照射する構成にな
っている。また、照明光学系22およびハーフミラー23、
レーザ光カットフィルタ24、観察光学系25（第１図では
省略してある）、撮像レンズ26、TVカメラ18も備えてい
る。
体構成を示している。第１図に示すようにロードロック
室１はゲートバルブ２を介してメインチャンバ３と連結
されており、それぞれ、真空ポンプ4,4′により配管5,
5′およびバルブ6,6′を介して排気できる構成となって
いる。ロードロック室１にはウエハ７（あるいは必要に
応じてチップ）を載置するための試料台８が設けられ、
搬送機構（図示せず）により、真空を保ったままウエハ
７をメインチャンバ３内のＸ−Ｙ−θ−Ｚステージ９上
に移動できる構成になっている。また、メインチャンバ
３には流量調整用のバルブ10,10′、配管11,11′を介し
てCVD原料ガスボンベ12,12′が接続している。さらにレ
ーザ透過用の窓13が設けられ、Arイオンレーザ発振器14
から発振されたレーザ光15がレーザ光学系16を介して対
物レンズ17で集光してウエハ７′に照射できる構成にな
っている。レーザ光学系16にはTVカメラ18が取付けてあ
り、モニタ19によりウエハ７′の表面が観察できる構成
となっている。レーザ光学系16は第２図に示すように反
射ミラー20,20′によりレーザ光15をダイクロイックミ
ラー21に入射させ、ダイクロイックミラー21により対物
レンズ17に入射させ、窓13を透過しながら集光し、ステ
ージ９上に載置されたウエハ７′上に照射する構成にな
っている。また、照明光学系22およびハーフミラー23、
レーザ光カットフィルタ24、観察光学系25（第１図では
省略してある）、撮像レンズ26、TVカメラ18も備えてい
る。
さらにメインチャンバ３には、イオンビーム光学系30
を備え、真空ポンプ４″、配管５″により独立にイオン
光学系30内部を１×10-7Torr以下の真空度に保持しうる
ように構成されている。
を備え、真空ポンプ４″、配管５″により独立にイオン
光学系30内部を１×10-7Torr以下の真空度に保持しうる
ように構成されている。
またチャンバ３内部に設置した二次電子検出器36、モ
ニタ39により走査イオン顕微鏡像を観察している。
ニタ39により走査イオン顕微鏡像を観察している。
イオンビーム光学系30は第３図に示すように、イオン
源（たとえばGaなどの液体金属イオン源）31と、その下
部に設けられた引出し電極32と、静電レンズ33と、ブラ
ンキング電極34と、デフレクタ電極35と、二次電子検出
器36と、電子シャワー37およびイオン光学系30を納めた
破線で示すチャンバと、メインチャンバ３との間に設置
されたゲートバルブ40とから構成されている。
源（たとえばGaなどの液体金属イオン源）31と、その下
部に設けられた引出し電極32と、静電レンズ33と、ブラ
ンキング電極34と、デフレクタ電極35と、二次電子検出
器36と、電子シャワー37およびイオン光学系30を納めた
破線で示すチャンバと、メインチャンバ３との間に設置
されたゲートバルブ40とから構成されている。
またイオンビーム38が照射される位置の極く近くにCV
Dガスを吹きつけるためのノズル41が設置されている。
Dガスを吹きつけるためのノズル41が設置されている。
つぎに各部の動作および配線形成の手順について説明
する。
する。
不要な配線の切断も含めて配線を形成すべきウエハ７
をロード・ロック室１内の試料台８上に載置し、密閉し
たのち、バルブ６を開いて真空ポンプ４によりロードロ
ック室１内を１×10-7Torr以下まで排気する。このとき
の真空度は１×10-5Torrでも場合によっては許容され
る。そのごゲートバルブ２を開いて搬送機構（図示せ
ず）によりウエハ７をメインチャンバ３内のＸ−Ｙ−Ｚ
−θステージ９上に載置したのち、ゲートバルブ２を閉
じる。このときメインチャンバ３内は１×10-7Torr程度
の高真空に保たれている。
をロード・ロック室１内の試料台８上に載置し、密閉し
たのち、バルブ６を開いて真空ポンプ４によりロードロ
ック室１内を１×10-7Torr以下まで排気する。このとき
の真空度は１×10-5Torrでも場合によっては許容され
る。そのごゲートバルブ２を開いて搬送機構（図示せ
ず）によりウエハ７をメインチャンバ３内のＸ−Ｙ−Ｚ
−θステージ９上に載置したのち、ゲートバルブ２を閉
じる。このときメインチャンバ３内は１×10-7Torr程度
の高真空に保たれている。
ウエハ７′はステージ９によりレーザ透過用窓13の直
下に移動され、対物レンズ17、TVカメラ18およびモニタ
19で観察しながらZ,θ方向の調整を行う。その後、配線
形成を行うべきチップの基準位置（ターゲットマーク、
あるいはチップの特定箇所）を位置合せし、ステージ９
を駆動してイオンビーム光学系30の直下に移動する。
下に移動され、対物レンズ17、TVカメラ18およびモニタ
19で観察しながらZ,θ方向の調整を行う。その後、配線
形成を行うべきチップの基準位置（ターゲットマーク、
あるいはチップの特定箇所）を位置合せし、ステージ９
を駆動してイオンビーム光学系30の直下に移動する。
ここでは予備的な位置合せをレーザ光学系16、対物レ
ンズ17、TVカメラ18、モニタ19で行ったが必ずしも必要
でなく、後述するイオンビーム光学系30、二次電子検出
器36、モニタ39による走査イオン顕微鏡像を観察しなが
ら行っても良い。イオンビーム38は、引出し電極32に高
電圧を印加することにより、イオン源31から放出され、
静電レンズ33により、0.1〜0.5μｍφに集束され、ウエ
ハ７″上に照射される。（このとき、ゲートバルブ40は
開の状態にある。）デフレクタ電極35によりイオンビー
ム38をX-Yに走査することにより、一定領域のスパッタ
リング加工が行える。また、デフレクタ電極35に印加す
る信号に同期させて二次電子検出器36から得られる信号
をモニタ39上に表示することにより、走査イオン顕微鏡
像としてウエハ７″表面の観察を行うことができる。こ
こで電子シャワー37はチップ表面がイオンビーム38によ
り正に帯電するのを防止するためのものである。なお、
イオン源31の加熱用電源、各電極32,34,35,静電レンズ3
3,電子シャワー37用の電源は図示していない。モニタ39
上の走査イオン顕微鏡像を見ながらチップの基準位置を
たとえばイオン光学系20の光軸中心に位置合せする。そ
のご、設計データにしたがってステージ９を駆動して、
切断すべき配線位置あるいは接続すべき配線位置に移動
する。この時、イオンビーム38はブランキング電極34に
より曲げられ、チップ上には到達しない。
ンズ17、TVカメラ18、モニタ19で行ったが必ずしも必要
でなく、後述するイオンビーム光学系30、二次電子検出
器36、モニタ39による走査イオン顕微鏡像を観察しなが
ら行っても良い。イオンビーム38は、引出し電極32に高
電圧を印加することにより、イオン源31から放出され、
静電レンズ33により、0.1〜0.5μｍφに集束され、ウエ
ハ７″上に照射される。（このとき、ゲートバルブ40は
開の状態にある。）デフレクタ電極35によりイオンビー
ム38をX-Yに走査することにより、一定領域のスパッタ
リング加工が行える。また、デフレクタ電極35に印加す
る信号に同期させて二次電子検出器36から得られる信号
をモニタ39上に表示することにより、走査イオン顕微鏡
像としてウエハ７″表面の観察を行うことができる。こ
こで電子シャワー37はチップ表面がイオンビーム38によ
り正に帯電するのを防止するためのものである。なお、
イオン源31の加熱用電源、各電極32,34,35,静電レンズ3
3,電子シャワー37用の電源は図示していない。モニタ39
上の走査イオン顕微鏡像を見ながらチップの基準位置を
たとえばイオン光学系20の光軸中心に位置合せする。そ
のご、設計データにしたがってステージ９を駆動して、
切断すべき配線位置あるいは接続すべき配線位置に移動
する。この時、イオンビーム38はブランキング電極34に
より曲げられ、チップ上には到達しない。
移動が終了すると、偏向させないときの光軸を中心
に、切断の場合は配線巾より広く（ただし隣接する配線
には照射されない範囲で）走査領域を設定して、接続の
場合には配線巾と同程度に走査領域を設定して、それぞ
れイオンビーム38を必要な時間、照射する。照射時間は
加工速度をあらかじめ測定しておくことにより設定でき
るし、加工深さをモニタする手段を用いても良い。イオ
ンビーム38による加工、ステージ９の移動を繰返すこと
により、必要な配線の切断および接続すべき配線への窓
あけが終了する。なお、本実施例ではイオンビーム照射
による二次電子を利用した観察について説明して来た
が、二次イオンを利用した観察も併用することができ
る。とくに加工深さをモニタする手段として、二次イオ
ンを利用する方法が有効であるが、ここではこれ以上触
れない。
に、切断の場合は配線巾より広く（ただし隣接する配線
には照射されない範囲で）走査領域を設定して、接続の
場合には配線巾と同程度に走査領域を設定して、それぞ
れイオンビーム38を必要な時間、照射する。照射時間は
加工速度をあらかじめ測定しておくことにより設定でき
るし、加工深さをモニタする手段を用いても良い。イオ
ンビーム38による加工、ステージ９の移動を繰返すこと
により、必要な配線の切断および接続すべき配線への窓
あけが終了する。なお、本実施例ではイオンビーム照射
による二次電子を利用した観察について説明して来た
が、二次イオンを利用した観察も併用することができ
る。とくに加工深さをモニタする手段として、二次イオ
ンを利用する方法が有効であるが、ここではこれ以上触
れない。
次にステージ９を駆動して、配線を形成すべき始点
（接続穴）をイオンビーム38の照射位置に移動する。こ
こでバルブ10を開いて、ボンベ12内に納められているCr
(CO)6の結晶から昇華したCr(CO)6ガスを、配管11を介し
てノズル41からチップ上のイオンビーム38が照射される
近くに吹きつける。この状態で、イオンビーム38を、焦
点が外れた条件、すなわちビーム径が１〜５μｍφとな
るように、あるいは焦点が合った状態でステージ９の進
行方向と直角な方向に、走査幅１〜５μｍとなる様に走
査しながら照射しつつ、ステージ９を必要とする配線の
経路にしたがい移動させる。そしてイオンビーム38が配
線の終点（もう一方の接続穴）に到達したところで、照
射を終了する。このときのステージ９の速度はCrの膜厚
が100〜300Åとなる様に選択される。
（接続穴）をイオンビーム38の照射位置に移動する。こ
こでバルブ10を開いて、ボンベ12内に納められているCr
(CO)6の結晶から昇華したCr(CO)6ガスを、配管11を介し
てノズル41からチップ上のイオンビーム38が照射される
近くに吹きつける。この状態で、イオンビーム38を、焦
点が外れた条件、すなわちビーム径が１〜５μｍφとな
るように、あるいは焦点が合った状態でステージ９の進
行方向と直角な方向に、走査幅１〜５μｍとなる様に走
査しながら照射しつつ、ステージ９を必要とする配線の
経路にしたがい移動させる。そしてイオンビーム38が配
線の終点（もう一方の接続穴）に到達したところで、照
射を終了する。このときのステージ９の速度はCrの膜厚
が100〜300Åとなる様に選択される。
このようにしてイオンビーム照射により、接合穴の内
側と、パシベーション膜上の配線経路上に膜厚100乃至3
00ÅのCr緩衝膜を形成することができる。
側と、パシベーション膜上の配線経路上に膜厚100乃至3
00ÅのCr緩衝膜を形成することができる。
このときの緩衝膜は、導電性を有し、パシベーション
膜との密着性は極めて良いが配線として使用するには、
抵抗が大きすぎて不適当である。
膜との密着性は極めて良いが配線として使用するには、
抵抗が大きすぎて不適当である。
ステージ９の移動速度を十分に小さくするか、あるい
は同じ経路を何回も移動させることにより、厚いCr膜
（Cr配線）を形成することもできるが、極めて長時間を
必要とするため実用的でない。また、この緩衝膜は、膜
厚100〜300Åで十分にその効果を奏することができる。
は同じ経路を何回も移動させることにより、厚いCr膜
（Cr配線）を形成することもできるが、極めて長時間を
必要とするため実用的でない。また、この緩衝膜は、膜
厚100〜300Åで十分にその効果を奏することができる。
緩衝膜を形成後、ゲートバルブ40を閉じ、メインチャ
ンバ３内を１×10-7Torr程度まで排気し、ステージ９を
駆動してウエハ７′を窓13の直下に移動する。窓13を介
して対物レンズ17、TVカメラ18、モニタ19によりチップ
上の一定位置（たとえばターゲットマーク）とモニタ19
上のマーカ（たとえば電子ラインの交点）を一致させ
る。そして、設計上の寸法にしたがってステージ９を駆
動して、形成すべき配線の接続穴の中心とマーカを一致
させる。このマーカは、レーザ光15を照射した場合の集
光位置である。
ンバ３内を１×10-7Torr程度まで排気し、ステージ９を
駆動してウエハ７′を窓13の直下に移動する。窓13を介
して対物レンズ17、TVカメラ18、モニタ19によりチップ
上の一定位置（たとえばターゲットマーク）とモニタ19
上のマーカ（たとえば電子ラインの交点）を一致させ
る。そして、設計上の寸法にしたがってステージ９を駆
動して、形成すべき配線の接続穴の中心とマーカを一致
させる。このマーカは、レーザ光15を照射した場合の集
光位置である。
本発明で用いられるレーザCVD技術は、レーザ光の照
射位置に発生する熱エネルギーにより、当該発熱位置に
吸着した、あるいは近傍に浮遊するCVD用原料ガスを分
解して堆積させるものである。
射位置に発生する熱エネルギーにより、当該発熱位置に
吸着した、あるいは近傍に浮遊するCVD用原料ガスを分
解して堆積させるものである。
バルブ10′を開き、CVD原料ガスボンベ12′から配管1
1′を介してCVDガスをメインチャンバ３に導入するとと
もに、バルブ６′を閉じてCVDガスを一定圧力で閉じ込
める。ここではCVDガスとしてMo(CO)6（モリブデンカル
ボニル）を用い、0.1Torr前後の圧力になるように調整
する。なお、必要に応じてAr,Heなどの不活性ガスを導
入して大気圧付近まで圧力を上げても良い。
1′を介してCVDガスをメインチャンバ３に導入するとと
もに、バルブ６′を閉じてCVDガスを一定圧力で閉じ込
める。ここではCVDガスとしてMo(CO)6（モリブデンカル
ボニル）を用い、0.1Torr前後の圧力になるように調整
する。なお、必要に応じてAr,Heなどの不活性ガスを導
入して大気圧付近まで圧力を上げても良い。
またMo(CO)6は室温では白色固体であり昇華による蒸
気圧が低いため、ボンベ12′、バルブ10′、配管11′を
Mo(CO)6が分解する温度より低い温度で加熱しても良い
（図示せず）。
気圧が低いため、ボンベ12′、バルブ10′、配管11′を
Mo(CO)6が分解する温度より低い温度で加熱しても良い
（図示せず）。
ここでArレーザ発振器14よりArレーザ15を発振させレ
ーザ光学系16、対物レンズ17により集光しつつ窓13を介
してウエハ７′上の穴あけされた部分、すなわち、配線
が露出している部分（以下、接続穴という）に当該レー
ザ光を照射する。レーザ出力にもよるが、数秒乃至数拾
秒で接続穴内部にMoを析出させることができる。完全に
接続穴内部を埋め込んだのち、シャッタ（図示せず）に
よりレーザ光15を遮断し、制御装置（図示せず）により
設計寸法、あるいはあらかじめ設定された寸法だけステ
ージ９を移動させ、対をなす接続穴とマーカを一致させ
る。位置合せが終了したのち、シャッタを開いてレーザ
光15を照射し、接続穴内部をMoで埋め込む。
ーザ光学系16、対物レンズ17により集光しつつ窓13を介
してウエハ７′上の穴あけされた部分、すなわち、配線
が露出している部分（以下、接続穴という）に当該レー
ザ光を照射する。レーザ出力にもよるが、数秒乃至数拾
秒で接続穴内部にMoを析出させることができる。完全に
接続穴内部を埋め込んだのち、シャッタ（図示せず）に
よりレーザ光15を遮断し、制御装置（図示せず）により
設計寸法、あるいはあらかじめ設定された寸法だけステ
ージ９を移動させ、対をなす接続穴とマーカを一致させ
る。位置合せが終了したのち、シャッタを開いてレーザ
光15を照射し、接続穴内部をMoで埋め込む。
複数箇所の接続を行う場合は上記動作を繰返し、全て
の穴埋めを行うが、つぎに穴埋めした部分と穴埋めした
部分の接続、すなわち配線形成を行う。まず、一方の穴
埋めした部分に位置合せを行ったのち、レーザ光15を照
射しながら、ステージ９を予め設定された経路にしたが
って一定速度で移動させ、Mo配線を形成する。そして他
方の穴埋め部分までMo配線を形成しながら到達した時点
で、レーザ光15の照射を停止する。複数の配線を布設す
る場合は上記動作を繰り返す。なお、これらの穴埋め、
配線形成はレーザ光15のON、OFFおよびステージ９の移
動により達成されるが、接続すべき点をあらかじめ座標
として入力しておくことにより、通常のシーケンス制
御、数値制御あるいはその組合せにより、自動的に行う
ことができる。
の穴埋めを行うが、つぎに穴埋めした部分と穴埋めした
部分の接続、すなわち配線形成を行う。まず、一方の穴
埋めした部分に位置合せを行ったのち、レーザ光15を照
射しながら、ステージ９を予め設定された経路にしたが
って一定速度で移動させ、Mo配線を形成する。そして他
方の穴埋め部分までMo配線を形成しながら到達した時点
で、レーザ光15の照射を停止する。複数の配線を布設す
る場合は上記動作を繰り返す。なお、これらの穴埋め、
配線形成はレーザ光15のON、OFFおよびステージ９の移
動により達成されるが、接続すべき点をあらかじめ座標
として入力しておくことにより、通常のシーケンス制
御、数値制御あるいはその組合せにより、自動的に行う
ことができる。
本実施例では緩衝膜用のCVD原料ガスとしてCr(CO)6，
配線用のCVD原料ガスとしてMo(CO)6を用い、それぞれCr
膜、Mo配線を形成する例を示したが、それぞれガスとし
てMo(CO)6,Cr(CO)6,W(CO)6,Ni(CO)4といった金属カルボ
ニル、MoF6,WF6,MoCl5といったハロゲン化合物、Al(C
H3)3,Cd(CH3)2といったアルキル化合物を用いることが
できる。また、緩衝膜と配線の形成に同一原料ガスを使
用しても良い。
配線用のCVD原料ガスとしてMo(CO)6を用い、それぞれCr
膜、Mo配線を形成する例を示したが、それぞれガスとし
てMo(CO)6,Cr(CO)6,W(CO)6,Ni(CO)4といった金属カルボ
ニル、MoF6,WF6,MoCl5といったハロゲン化合物、Al(C
H3)3,Cd(CH3)2といったアルキル化合物を用いることが
できる。また、緩衝膜と配線の形成に同一原料ガスを使
用しても良い。
配線形成がすべて終了したのち、バルブ６′を開きMo
(CO)6を排出する。そのご、必要に応じて形成した配線
上に配線経路にしたがって集光したレーザ光を照射す
る。このときの真空度は10-5Torr以下が望ましい。この
処理により配線の膜質が改善されより低抵抗の配線が得
られる。とくにカルボニル化合物から形成した配線では
この効果が顕著である。
(CO)6を排出する。そのご、必要に応じて形成した配線
上に配線経路にしたがって集光したレーザ光を照射す
る。このときの真空度は10-5Torr以下が望ましい。この
処理により配線の膜質が改善されより低抵抗の配線が得
られる。とくにカルボニル化合物から形成した配線では
この効果が顕著である。
また真空中に限らずHe,Arなどの不活性ガス、N2ガス
あるいはH2などの還元性ガスの雰囲気中でレーザを照射
しても同じ効果が得られる。このレーザの照射後、10-7
Torr程度まで排気してステージ９を搬送位置まで移動し
たのち、ゲートバルブ２を開いてウエハ７′をロードロ
ック室１内の試料台８上に移動させる。ゲートバルブ２
を閉じたのち、望ましくは不活性ガスをロードロック室
１内に大気圧まで導入する。これでウエハ１を取り出し
て配線形成が終了する。
あるいはH2などの還元性ガスの雰囲気中でレーザを照射
しても同じ効果が得られる。このレーザの照射後、10-7
Torr程度まで排気してステージ９を搬送位置まで移動し
たのち、ゲートバルブ２を開いてウエハ７′をロードロ
ック室１内の試料台８上に移動させる。ゲートバルブ２
を閉じたのち、望ましくは不活性ガスをロードロック室
１内に大気圧まで導入する。これでウエハ１を取り出し
て配線形成が終了する。
ここで、さらに第４図によって本発明の配線形成方法
について詳しく説明する。第４図（ａ）は配線切断およ
び配線布設を要する半導体装置の断面を示している。本
発明においては半導体装置を多数搭載したウエハを直接
の配線布設対象としても良いし、半導体装置１つを搭載
したチップを対象としても良い。
について詳しく説明する。第４図（ａ）は配線切断およ
び配線布設を要する半導体装置の断面を示している。本
発明においては半導体装置を多数搭載したウエハを直接
の配線布設対象としても良いし、半導体装置１つを搭載
したチップを対象としても良い。
Si基板50上にSiO2膜51を介して１層目のAl配線52が形
成され、層間絶縁膜53を介して２層目のAl配線54が形成
され、さらにその上にウエハを保護するためのパシベー
ション膜55が形成されている。
成され、層間絶縁膜53を介して２層目のAl配線54が形成
され、さらにその上にウエハを保護するためのパシベー
ション膜55が形成されている。
第４図（ｂ）に示すように、集束イオンビーム加工に
より配線54の切断57および接続を要する部分へのパシベ
ーション膜55および必要に応じて層間絶縁膜53に窓58,5
8′を形成して接続を要する配線52,54の一部を露出させ
る。
より配線54の切断57および接続を要する部分へのパシベ
ーション膜55および必要に応じて層間絶縁膜53に窓58,5
8′を形成して接続を要する配線52,54の一部を露出させ
る。
そのご、大気にさらすことなく第４図（ｃ）に示すよ
うにパシベーション膜55に対して密着性が良く、導電性
を有し、かつレーザ光の吸収率の高い膜59（具体的には
クロム膜）をイオンビームCVDにより、接続穴58,58′の
内部およびパシベーション膜55上の配線経路のみに100
乃至300Åの厚さで成膜する。しかるのち、Mo(CO)6ガス
雰囲気中でArレーザ光を集光照射することにより、第４
図（ｂ）に示すようにMo配線60を形成する。
うにパシベーション膜55に対して密着性が良く、導電性
を有し、かつレーザ光の吸収率の高い膜59（具体的には
クロム膜）をイオンビームCVDにより、接続穴58,58′の
内部およびパシベーション膜55上の配線経路のみに100
乃至300Åの厚さで成膜する。しかるのち、Mo(CO)6ガス
雰囲気中でArレーザ光を集光照射することにより、第４
図（ｂ）に示すようにMo配線60を形成する。
このようにしてMo配線60を形成したのち、必要に応じ
て真空中、あるいはN2ガスあるいはAr,Heなどの不活性
ガスあるいはH2などの還元性ガス雰囲気中で集光したAr
レーザを照射しながらウエハを移動しMo配線60上にArレ
ーザを照射し膜質の改善をはかる。すべてのMo配線60に
照射することにより布設が完了する。
て真空中、あるいはN2ガスあるいはAr,Heなどの不活性
ガスあるいはH2などの還元性ガス雰囲気中で集光したAr
レーザを照射しながらウエハを移動しMo配線60上にArレ
ーザを照射し膜質の改善をはかる。すべてのMo配線60に
照射することにより布設が完了する。
ここでレーザ光源としてArレーザが用いられている
が、緩衝膜に吸収されて熱に変わり得る波長のレーザ光
源であれば、Arレーザ以外のものでも使用可能である。
ただし、連続発振の方が望ましい。たとえばクリプトン
（Kr）レーザ、YAGレーザ（高調波発振も含む）、加工
部分の寸法が許せばCO2レーザが使用可能なものとして
挙げられる。
が、緩衝膜に吸収されて熱に変わり得る波長のレーザ光
源であれば、Arレーザ以外のものでも使用可能である。
ただし、連続発振の方が望ましい。たとえばクリプトン
（Kr）レーザ、YAGレーザ（高調波発振も含む）、加工
部分の寸法が許せばCO2レーザが使用可能なものとして
挙げられる。
またCr膜59はArレーザ光に対し、その膜厚が300Åで
は約14％、600Åのとき約２％の透過率であり、他のレ
ーザ光源に対しても透過率は極端に変わらないので、下
地へのレーザ照射による熱影響を防止することができ
る。また、Cr膜59がレーザ光を吸収して発熱し、そこで
分解反応が起きてMo膜が析出するため、パシベーション
膜厚、Al配線の有無等の下層への影響が小さく、Mo配線
60の膜厚、配線幅の変化も小さい。さらには、Cr膜自体
がAl配線と比較して反射率が低く、また熱伝導も小さい
ので、Cr膜59がない場合に比べて低いレーザ出力でもMo
配線60が形成できるし、同じ出力の場合にはより高速で
形成できる。また、一連の工程を同一装置内で処理でき
るのでAl配線52,54表面あるいはCr膜59表面に酸化物が
生成することもなく、接続抵抗の小さい良好な配線を布
設できる。
は約14％、600Åのとき約２％の透過率であり、他のレ
ーザ光源に対しても透過率は極端に変わらないので、下
地へのレーザ照射による熱影響を防止することができ
る。また、Cr膜59がレーザ光を吸収して発熱し、そこで
分解反応が起きてMo膜が析出するため、パシベーション
膜厚、Al配線の有無等の下層への影響が小さく、Mo配線
60の膜厚、配線幅の変化も小さい。さらには、Cr膜自体
がAl配線と比較して反射率が低く、また熱伝導も小さい
ので、Cr膜59がない場合に比べて低いレーザ出力でもMo
配線60が形成できるし、同じ出力の場合にはより高速で
形成できる。また、一連の工程を同一装置内で処理でき
るのでAl配線52,54表面あるいはCr膜59表面に酸化物が
生成することもなく、接続抵抗の小さい良好な配線を布
設できる。
つぎに本発明に係る配線形成装置の他実施例を第５図
により説明する。
により説明する。
本実施例においては第１図および第３図に示したイオ
ン光学系の他の一例であり、イオン光学系を収納したチ
ャンバは、イオン源31および引出し電極32を収納したイ
オン源部70、静電レンズ33、ブランキング電極34、デフ
レクタ電極35を収納した光学系部71、およびメインチャ
ンバ３と光学系部71の圧力差を緩和するためのバッファ
部72に分割されている。各部70,71,72はそれぞれ独立
に、配管73,74,75、バルブ76,77,78,を介して真空ポン
プにより排気される。
ン光学系の他の一例であり、イオン光学系を収納したチ
ャンバは、イオン源31および引出し電極32を収納したイ
オン源部70、静電レンズ33、ブランキング電極34、デフ
レクタ電極35を収納した光学系部71、およびメインチャ
ンバ３と光学系部71の圧力差を緩和するためのバッファ
部72に分割されている。各部70,71,72はそれぞれ独立
に、配管73,74,75、バルブ76,77,78,を介して真空ポン
プにより排気される。
各部70,71,72の間にはイオンビームが通過するための
ピンホール79,80を設けた隔壁が設けられている。イオ
ン光学系とメインチャンバの間にもピンホール81とゲー
トバルブ40が設けられている。この構成により、配線形
成を行うべき配線経路上のみに緩衝膜を形成する際、メ
インチャンバ３内に緩衝膜を形成するためのCVDガスを
所定の圧力で満たすことができる。すなわち、第１の実
施例ではCVDガスをノズルにより吹きつけたが、イオン
ビーム38照射部でのガス濃度を上げることができない。
しかし、本実施例では必要濃度（ガス圧）まで上げるこ
とができる。すなわち、イオン源部70内は１×10-7Torr
程度が必要であるが、たとえばメインチャンバ内を１×
10-1Torr程度までCVDガスを導入しても、バッファ部72
で１×10-3Torr、光学系部71で１×10-5Torr、イオン源
部70で１×10-7Torrの真空度が確保できる。当然、イオ
ンビーム38をウエハ７上に照射する時以外は、ゲートバ
ルブ40を閉じる方が好ましい。
ピンホール79,80を設けた隔壁が設けられている。イオ
ン光学系とメインチャンバの間にもピンホール81とゲー
トバルブ40が設けられている。この構成により、配線形
成を行うべき配線経路上のみに緩衝膜を形成する際、メ
インチャンバ３内に緩衝膜を形成するためのCVDガスを
所定の圧力で満たすことができる。すなわち、第１の実
施例ではCVDガスをノズルにより吹きつけたが、イオン
ビーム38照射部でのガス濃度を上げることができない。
しかし、本実施例では必要濃度（ガス圧）まで上げるこ
とができる。すなわち、イオン源部70内は１×10-7Torr
程度が必要であるが、たとえばメインチャンバ内を１×
10-1Torr程度までCVDガスを導入しても、バッファ部72
で１×10-3Torr、光学系部71で１×10-5Torr、イオン源
部70で１×10-7Torrの真空度が確保できる。当然、イオ
ンビーム38をウエハ７上に照射する時以外は、ゲートバ
ルブ40を閉じる方が好ましい。
本実施例によれば、CVDガス濃度を上げることができ
るので、成膜速度を向上することができ緩衝膜形成に要
する時間を短縮することができるとともに、短距離の配
線の場合には配線形成用のCVD原料ガス、たとえばMo(C
O)6をメインチャンバ３内に所定圧力で満たし、収束イ
オンビームを照射することにより、直接配線を形成する
こともできる。
るので、成膜速度を向上することができ緩衝膜形成に要
する時間を短縮することができるとともに、短距離の配
線の場合には配線形成用のCVD原料ガス、たとえばMo(C
O)6をメインチャンバ３内に所定圧力で満たし、収束イ
オンビームを照射することにより、直接配線を形成する
こともできる。
つぎに本発明の配線形成方法の他の一実施例を第６図
により説明する。
により説明する。
本実施例においては、微細高密度配線の一部から信号
線を離れた配線に接続する場合で、接続穴の周囲に障害
（たとえば切断部）が多いため、レーザCVDのみによる
配線形成では接続できない場合を示している。すなわち
第６図（ａ）はパシベーション下にあるAl配線91,92,9
3,94のうち92に形成した接続穴95から配線を矢印で示し
た方向に形成する場合である。接続穴95の周囲には切断
部96,97,98,99が存在するため、レーザCVDによる配線で
は切断部を埋め込んでしまい、不要部分との短絡が生じ
てしまう恐れがある。そこで第６図（ｂ）に示したよう
に、緩衝膜用CVDガス雰囲気でイオンビームを走査し
て、緩衝膜を形成する。ここでイオンビームの軌跡100
は破線で示してある。
線を離れた配線に接続する場合で、接続穴の周囲に障害
（たとえば切断部）が多いため、レーザCVDのみによる
配線形成では接続できない場合を示している。すなわち
第６図（ａ）はパシベーション下にあるAl配線91,92,9
3,94のうち92に形成した接続穴95から配線を矢印で示し
た方向に形成する場合である。接続穴95の周囲には切断
部96,97,98,99が存在するため、レーザCVDによる配線で
は切断部を埋め込んでしまい、不要部分との短絡が生じ
てしまう恐れがある。そこで第６図（ｂ）に示したよう
に、緩衝膜用CVDガス雰囲気でイオンビームを走査し
て、緩衝膜を形成する。ここでイオンビームの軌跡100
は破線で示してある。
すなわち、障害物が近くにある部分では走査幅を小さ
く、そして障害物がない部分では走査幅を大きくする。
これにより、第６図（ｃ）に示すような緩衝膜101が得
られる。そのご、緩衝膜用CVDガスを排気し、配線用CVD
ガスを導入して、レーザCVDにより、幅の広い部分のみ
に低抵抗配線を形成する。幅の狭い配線部分は配線用CV
Dガス雰囲気でイオンビームをもう一度照射して、形成
する。このようにイオンビームで配線を形成する部分
は、わずかであり、時間的にも負担にならないし、抵抗
値も全体から見て増加分は無視できる。
く、そして障害物がない部分では走査幅を大きくする。
これにより、第６図（ｃ）に示すような緩衝膜101が得
られる。そのご、緩衝膜用CVDガスを排気し、配線用CVD
ガスを導入して、レーザCVDにより、幅の広い部分のみ
に低抵抗配線を形成する。幅の狭い配線部分は配線用CV
Dガス雰囲気でイオンビームをもう一度照射して、形成
する。このようにイオンビームで配線を形成する部分
は、わずかであり、時間的にも負担にならないし、抵抗
値も全体から見て増加分は無視できる。
配線を形成したのち、必要に応じて真空中あるいはN2
ガス中あるいはAr,Heなどの不活性ガスあるいはH2など
の還元性ガス雰囲気中で配線上にレーザ光を照射するこ
とによりイオンビームで形成した配線も十分に低抵抗化
することができる。
ガス中あるいはAr,Heなどの不活性ガスあるいはH2など
の還元性ガス雰囲気中で配線上にレーザ光を照射するこ
とによりイオンビームで形成した配線も十分に低抵抗化
することができる。
本実施例では極微細配線を集束イオンビームで形成し
たが、レーザCVDで形成しても良い。すなわち、レーザ
出力を十分に低くする、あるいは集光スポット径を小さ
くかつ走査速度を速くすることにより、配線幅を小さく
できる。一本の配線を必要に応じて形成条件を変化させ
て、場所によって配線幅を変えて形成することが可能で
あり、微細化に限界（〜１μｍ幅）はあるが，レーザCV
Dのみで第６図に示した配線を形成することができる。
たが、レーザCVDで形成しても良い。すなわち、レーザ
出力を十分に低くする、あるいは集光スポット径を小さ
くかつ走査速度を速くすることにより、配線幅を小さく
できる。一本の配線を必要に応じて形成条件を変化させ
て、場所によって配線幅を変えて形成することが可能で
あり、微細化に限界（〜１μｍ幅）はあるが，レーザCV
Dのみで第６図に示した配線を形成することができる。
つぎに本発明の配線形成方法のさらに他の一実施例を
第７図により説明する。
第７図により説明する。
本実施例においては、半導体装置内の配線上の信号を
測定あるいは配線に信号を入力するためのパッドを形成
する場合で、微細な針を押し当てる、あるいはワイヤボ
ンディングするためのものである。
測定あるいは配線に信号を入力するためのパッドを形成
する場合で、微細な針を押し当てる、あるいはワイヤボ
ンディングするためのものである。
まず、第７図（ａ）に示すように測定あるいは信号を
入力するべき配線104上の絶縁膜に集束イオンビームに
より穴105を形成し、配線の一部を露出させる。つぎに
第７図（ｂ）に示すようにクロムカルボニルCr(CO)6ガ
ス雰囲気中で集束イオンビームを第７図の上下方向に走
査しつつ、ステージを移動させて照射し一点鎖線で示し
た引出し配線部106とパッド部107に緩衝膜を形成する。
このとき、ステージの移動を行なわずに、集束イオンビ
ームの偏向のみにより緩衝膜を形成しても良い。
入力するべき配線104上の絶縁膜に集束イオンビームに
より穴105を形成し、配線の一部を露出させる。つぎに
第７図（ｂ）に示すようにクロムカルボニルCr(CO)6ガ
ス雰囲気中で集束イオンビームを第７図の上下方向に走
査しつつ、ステージを移動させて照射し一点鎖線で示し
た引出し配線部106とパッド部107に緩衝膜を形成する。
このとき、ステージの移動を行なわずに、集束イオンビ
ームの偏向のみにより緩衝膜を形成しても良い。
つぎにチャンバ内を一度排気したのち、モリブデンカ
ルボニルMo(CO)6を導入し、Arレーザを集光・照射す
る。まず、接続穴105に照射してMoで穴105を埋め込んだ
のち、緩衝膜が形成されている部分に順次、レーザ光を
走査させ、引出し配線108、ついでパッド109を形成す
る。
ルボニルMo(CO)6を導入し、Arレーザを集光・照射す
る。まず、接続穴105に照射してMoで穴105を埋め込んだ
のち、緩衝膜が形成されている部分に順次、レーザ光を
走査させ、引出し配線108、ついでパッド109を形成す
る。
これにより、十分に広い面積のパッドを下地の絶縁膜
に対して密着性よく、かつ短時間で形成できる。さら
に、レーザCVDにより形成された膜は十分に低抵抗であ
るので、高い精度の測定ができるし、信号を入力する際
にも望み通りの波形信号を入力することができる。
に対して密着性よく、かつ短時間で形成できる。さら
に、レーザCVDにより形成された膜は十分に低抵抗であ
るので、高い精度の測定ができるし、信号を入力する際
にも望み通りの波形信号を入力することができる。
また、十分に厚いパッドを形成できるため、ワイヤボ
ンディングを施しても、下層にダメージを与える恐れが
ない。
ンディングを施しても、下層にダメージを与える恐れが
ない。
なお、本実施例では接続穴から引出し配線を経てパッ
ドを形成したが、接続穴がパッド内部に含まれるように
形成しても、全く同じ効果が得られる。すなわち、第８
図に示すように測定あるいは信号を入力すべき配線104
上の絶縁膜に集束イオンビームにより接続穴105を形成
し、配線104の一部を露出させる。つぎに第８図（ｂ）
に示すようにクロムカルボニルCr(CO)6雰囲気中で集束
イオンビームを点線の如く走査させて、接続穴105を含
む領域110に緩衝膜を形成する。つぎに、チャンバ内を
一度排気したのち、モリブデンカルボニルMo(CO)6を導
入し、Arレーザを集光・照射する。まず接続穴105に照
射してMoで穴105を埋め込んだのち、緩衝膜が形成され
ている領域110上にレーザを走査させてパッド111を形成
する。このときの走査は第８図（ｃ）に示すようにうず
巻き形に行っても良いし、第７図に示したように行なっ
ても効果は変わらない。
ドを形成したが、接続穴がパッド内部に含まれるように
形成しても、全く同じ効果が得られる。すなわち、第８
図に示すように測定あるいは信号を入力すべき配線104
上の絶縁膜に集束イオンビームにより接続穴105を形成
し、配線104の一部を露出させる。つぎに第８図（ｂ）
に示すようにクロムカルボニルCr(CO)6雰囲気中で集束
イオンビームを点線の如く走査させて、接続穴105を含
む領域110に緩衝膜を形成する。つぎに、チャンバ内を
一度排気したのち、モリブデンカルボニルMo(CO)6を導
入し、Arレーザを集光・照射する。まず接続穴105に照
射してMoで穴105を埋め込んだのち、緩衝膜が形成され
ている領域110上にレーザを走査させてパッド111を形成
する。このときの走査は第８図（ｃ）に示すようにうず
巻き形に行っても良いし、第７図に示したように行なっ
ても効果は変わらない。
上記のようにパッドを形成したのち、真空中あるいは
N2ガス中あるいはAr,Heなどの不活性ガス中あるいはH2
などの還元性ガス雰囲気中でパッド上に（引出し配線も
含めて）レーザ光を走査しながら照射することにより、
Mo膜の材質が改善でき、より低抵抗のパッドを得ること
ができる。
N2ガス中あるいはAr,Heなどの不活性ガス中あるいはH2
などの還元性ガス雰囲気中でパッド上に（引出し配線も
含めて）レーザ光を走査しながら照射することにより、
Mo膜の材質が改善でき、より低抵抗のパッドを得ること
ができる。
以上に述べたように、本発明によれば半導体装置上に
密着性の優れた配線を形成できる。
密着性の優れた配線を形成できる。
レーザ光が下地部分（とくに半導体装置の拡散領域
等）に直接、照射されないので、過熱防止の効果があ
る。更に、下地の構造の影響を受けにくいので、一定膜
厚・一定幅の配線が形成できる効果がある。
等）に直接、照射されないので、過熱防止の効果があ
る。更に、下地の構造の影響を受けにくいので、一定膜
厚・一定幅の配線が形成できる効果がある。
また配線形成の工程を大気（酸素）にさらすことなく
行えるため、接続部分の接触抵抗を小さくでき、良好な
接続が行える効果がある。
行えるため、接続部分の接触抵抗を小さくでき、良好な
接続が行える効果がある。
さらには、半導体装置の不良箇所の特定、不良箇所の
補修による特性評価、設計変更の迅速化に効果がある。
補修による特性評価、設計変更の迅速化に効果がある。
第１図は本発明に係る一実施例での配線形成装置の全体
構成図、第２図はレーザ光学系の構成図、第３図はイオ
ン光学系の構成図、第４図は本発明の配線形成方法の各
工程を説明するための図、第５図は本発明に係る他実施
例での配線形成装置のイオン光学系の構成図、第６図は
本発明の他の一実施例である配線形成方法を説明するた
めの図、第７図は、本発明のさらに他の一実施例である
配線形成方法を説明するための図、第８図は本発明のさ
らに他の一実施例である配線形成方法を説明するための
図である。 １……ロードロック室、２……ゲートバルブ、３……メ
インチャンバ、４……真空ポンプ、７……ウエハ、９…
…ステージ、12……CVD材料ガスボンベ、16……レーザ
光学系、30……イオン光学系、52,54……Al配線、55…
…パシベーション膜、59……緩衝膜、60……Mo配線。
構成図、第２図はレーザ光学系の構成図、第３図はイオ
ン光学系の構成図、第４図は本発明の配線形成方法の各
工程を説明するための図、第５図は本発明に係る他実施
例での配線形成装置のイオン光学系の構成図、第６図は
本発明の他の一実施例である配線形成方法を説明するた
めの図、第７図は、本発明のさらに他の一実施例である
配線形成方法を説明するための図、第８図は本発明のさ
らに他の一実施例である配線形成方法を説明するための
図である。 １……ロードロック室、２……ゲートバルブ、３……メ
インチャンバ、４……真空ポンプ、７……ウエハ、９…
…ステージ、12……CVD材料ガスボンベ、16……レーザ
光学系、30……イオン光学系、52,54……Al配線、55…
…パシベーション膜、59……緩衝膜、60……Mo配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上村 隆 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 伊藤 文和 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 嶋瀬 朗 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 原市 聡 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 高橋 貴彦 東京都青梅市今井2326番地 株式会社日 立製作所デバイス開発センタ内 (56)参考文献 特開 昭61−245164（ＪＰ，Ａ) 特開 昭62−40723（ＪＰ，Ａ) 特開 昭62−229956（ＪＰ，Ａ) 特開 昭63−164240（ＪＰ，Ａ) 特開 昭63−178544（ＪＰ，Ａ) 特開 平１−128446（ＪＰ，Ａ)
Claims (2)
- 【請求項１】半導体装置に新たな配線膜を付加形成する
方法であって、真空に排気された容器内に設置された前
記半導体装置に収束したイオンビームを照射して前記半
導体装置の所望の配線膜の一部を絶縁膜の除去により露
出させ、第１のCVDガス雰囲気中で前記配線膜の露出さ
せた部分上と、該露出させた部分に接続されるべき前記
新たな配線膜の付加形成部分に相当する絶縁膜上とに前
記収束したイオンビームを照射することにより緩衝膜を
形成し、第２のCVDガス雰囲気中で前記緩衝膜上にレー
ザを照射することにより前記緩衝膜上に配線膜を形成す
ることを特徴とする配線形成方法。 - 【請求項２】前記緩衝膜上に形成した配線膜に前記レー
ザを照射することにより、前記配線膜をアニールするこ
とを特徴とする請求項１記載の配線形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084203A JP2733244B2 (ja) | 1988-04-07 | 1988-04-07 | 配線形成方法 |
| US07/334,145 US5026664A (en) | 1988-04-07 | 1989-04-06 | Method of providing a semiconductor IC device with an additional conduction path |
| US07/528,064 US5182231A (en) | 1988-04-07 | 1990-05-23 | Method for modifying wiring of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63084203A JP2733244B2 (ja) | 1988-04-07 | 1988-04-07 | 配線形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9256784A Division JP2813343B2 (ja) | 1997-09-22 | 1997-09-22 | 導体膜形成方法とその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01257351A JPH01257351A (ja) | 1989-10-13 |
| JP2733244B2 true JP2733244B2 (ja) | 1998-03-30 |
Family
ID=13823924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63084203A Expired - Fee Related JP2733244B2 (ja) | 1988-04-07 | 1988-04-07 | 配線形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5026664A (ja) |
| JP (1) | JP2733244B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182231A (en) * | 1988-04-07 | 1993-01-26 | Hitachi, Ltd. | Method for modifying wiring of semiconductor device |
| US5558884A (en) * | 1989-04-03 | 1996-09-24 | Omnichrome Corporation | System for rapidly producing either integrated circuits on a substrate, Interconnections on a printed circuit board or rapidly performing lithography |
| US5262341A (en) * | 1989-05-19 | 1993-11-16 | Fujitsu Limited | Blanking aperture array and charged particle beam exposure method |
| US5185291A (en) * | 1989-06-30 | 1993-02-09 | At&T Bell Laboratories | Method of making severable conductive path in an integrated-circuit device |
| US5104684A (en) * | 1990-05-25 | 1992-04-14 | Massachusetts Institute Of Technology | Ion beam induced deposition of metals |
| JP2974376B2 (ja) * | 1990-06-01 | 1999-11-10 | キヤノン株式会社 | 半導体装置の製造方法 |
| US5360988A (en) * | 1991-06-27 | 1994-11-01 | Hitachi, Ltd. | Semiconductor integrated circuit device and methods for production thereof |
| GB2273201B (en) * | 1992-09-18 | 1996-07-10 | Texas Instruments Ltd | High reliablity contact scheme |
| US6341006B1 (en) * | 1995-04-07 | 2002-01-22 | Nikon Corporation | Projection exposure apparatus |
| JP2813343B2 (ja) * | 1997-09-22 | 1998-10-22 | 株式会社日立製作所 | 導体膜形成方法とその装置 |
| US20060051508A1 (en) * | 2000-12-28 | 2006-03-09 | Ilan Gavish | Focused ion beam deposition |
| US6638580B2 (en) * | 2000-12-29 | 2003-10-28 | Intel Corporation | Apparatus and a method for forming an alloy layer over a substrate using an ion beam |
| US6492261B2 (en) * | 2000-12-30 | 2002-12-10 | Intel Corporation | Focused ion beam metal deposition |
| US6593649B1 (en) * | 2001-05-17 | 2003-07-15 | Megic Corporation | Methods of IC rerouting option for multiple package system applications |
| US6670717B2 (en) * | 2001-10-15 | 2003-12-30 | International Business Machines Corporation | Structure and method for charge sensitive electrical devices |
| JP4302933B2 (ja) * | 2002-04-22 | 2009-07-29 | 株式会社日立ハイテクノロジーズ | イオンビームによる穴埋め方法及びイオンビーム装置 |
| JP2005105381A (ja) * | 2003-10-01 | 2005-04-21 | Hitachi Ltd | 電子線応用装置 |
| US7674706B2 (en) * | 2004-04-13 | 2010-03-09 | Fei Company | System for modifying small structures using localized charge transfer mechanism to remove or deposit material |
| JP2006317726A (ja) * | 2005-05-13 | 2006-11-24 | Nec Lcd Technologies Ltd | 断線修正方法及びアクティブマトリックス基板の製造方法並びに表示装置 |
| KR20080103567A (ko) * | 2006-02-17 | 2008-11-27 | 코넬 리서치 파운데이션 인코포레이티드 | 막 성장 중의 특성 변경 |
| JP5288585B2 (ja) * | 2007-11-16 | 2013-09-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US9255339B2 (en) | 2011-09-19 | 2016-02-09 | Fei Company | Localized, in-vacuum modification of small structures |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3477872A (en) * | 1966-09-21 | 1969-11-11 | Rca Corp | Method of depositing refractory metals |
| US3785862A (en) * | 1970-12-14 | 1974-01-15 | Rca Corp | Method for depositing refractory metals |
| JPS60167491A (ja) * | 1984-02-10 | 1985-08-30 | 株式会社東芝 | 導体路形成方法 |
| JPS60236214A (ja) * | 1984-05-09 | 1985-11-25 | Jeol Ltd | レ−ザｃｖｄ方法 |
| JPS60236215A (ja) * | 1984-05-09 | 1985-11-25 | Jeol Ltd | レ−ザｃｖｄ方法 |
| JPS6141762A (ja) * | 1984-08-06 | 1986-02-28 | Res Dev Corp Of Japan | 超微細パタ−ンの形成法 |
| US4957775A (en) * | 1986-05-29 | 1990-09-18 | Massachusetts Institute Of Technology | Method and apparatus for refractory metal deposition |
| JPS62281349A (ja) * | 1986-05-29 | 1987-12-07 | Seiko Instr & Electronics Ltd | 金属パタ−ン膜の形成方法及びその装置 |
| JPH0644564B2 (ja) * | 1986-08-22 | 1994-06-08 | 株式会社日立製作所 | 配線形成方法 |
| US4816422A (en) * | 1986-12-29 | 1989-03-28 | General Electric Company | Fabrication of large power semiconductor composite by wafer interconnection of individual devices |
| US4853341A (en) * | 1987-03-25 | 1989-08-01 | Mitsubishi Denki Kabushiki Kaisha | Process for forming electrodes for semiconductor devices using focused ion beams |
-
1988
- 1988-04-07 JP JP63084203A patent/JP2733244B2/ja not_active Expired - Fee Related
-
1989
- 1989-04-06 US US07/334,145 patent/US5026664A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5026664A (en) | 1991-06-25 |
| JPH01257351A (ja) | 1989-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2733244B2 (ja) | 配線形成方法 | |
| US5182231A (en) | Method for modifying wiring of semiconductor device | |
| US6211527B1 (en) | Method for device editing | |
| JPS62229956A (ja) | Ｉｃ素子における配線接続方法 | |
| JPH0514416B2 (ja) | ||
| JPH10303199A (ja) | 半導体装置の加工方法およびそれに用いる加工装置 | |
| JPS6027130A (ja) | 導電性結合の形成方法 | |
| JP3113674B2 (ja) | 荷電ビーム処理方法およびその装置 | |
| JPH03166744A (ja) | 断面観察方法 | |
| JP2594972B2 (ja) | 配線形成方法およびその装置 | |
| JP2813343B2 (ja) | 導体膜形成方法とその装置 | |
| JPH0644564B2 (ja) | 配線形成方法 | |
| JPS63164240A (ja) | 半導体装置における配線形成方法およびその装置 | |
| JP2708560B2 (ja) | 半導体装置への接続配線形成方法 | |
| JP3185320B2 (ja) | 半導体装置の配線修正方法及びその装置 | |
| JPS63100746A (ja) | Ｉｃ素子における配線接続方法及びその装置 | |
| JPH02312237A (ja) | 半導体装置とその配線修正方法および配線修正装置 | |
| JP3111615B2 (ja) | 透明膜の形成方法および装置 | |
| JP2527292B2 (ja) | Ｉｃ素子およびｉｃ素子における配線接続方法 | |
| JP2962474B2 (ja) | Ｉｃ素子加工方法 | |
| JP2747314B2 (ja) | レーザ処理方法およびその装置 | |
| JP3009157B2 (ja) | 配線膜形成方法及びその装置 | |
| JP2916117B2 (ja) | Ｉｃ素子における配線形成装置 | |
| JP2527293B2 (ja) | Ｉｃ素子における配線接続方法 | |
| JP2604998B2 (ja) | Ｉｃ素子における配線接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |