JPS60167491A - 導体路形成方法 - Google Patents

導体路形成方法

Info

Publication number
JPS60167491A
JPS60167491A JP59023088A JP2308884A JPS60167491A JP S60167491 A JPS60167491 A JP S60167491A JP 59023088 A JP59023088 A JP 59023088A JP 2308884 A JP2308884 A JP 2308884A JP S60167491 A JPS60167491 A JP S60167491A
Authority
JP
Japan
Prior art keywords
conductor path
forming
metal
powder
path according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59023088A
Other languages
English (en)
Inventor
洋 大平
鈴木　治子
雅之 斉藤
正之 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59023088A priority Critical patent/JPS60167491A/ja
Priority to DE8484308210T priority patent/DE3483579D1/de
Priority to EP84308210A priority patent/EP0159443B1/en
Priority to US06/677,017 priority patent/US4694138A/en
Publication of JPS60167491A publication Critical patent/JPS60167491A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/121—Metallo-organic compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laser Beam Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、導体路の形成方法に係わり、特に回路基板上
に導体・母ターンや抵抗体を新規な方法で′形成する導
体路形成方法に関する。
〔発明の技術的背景とその問題点〕
導体路の形成は電気部品を有機的に結合し、複雑な電気
機器を形づくるため必要不可欠な技術である。従来、こ
の種の導体路を形成するには、銅ワイヤー或いは銅箔を
エツチングした所謂ノリント配線板を用いる方法がある
。また、金属粉と絶縁性マトリックス材を用いたＰｆｒ
請導体ペーストによる導体形成方法がある。
しかしながら、この種の方式にあっては次のような問題
があった。即ち、この種の方式では電気部品と直接接続
をとるができないので、通常半田を介して接続をとって
いる。ＩＣチップ等から接続をとるものにおいては、ワ
イヤポンド方式として金、銅、アルミニウム線を介して
接続をとゐこともあるが、いずれにしても電気部品から
直接接続をとることはできない。このため、その間に介
在する半田或いはワイヤの接続による信頼性の低下、物
理的形状の拡大等、電子回路を構成する上で大きな障害
ＶＣなっている。
また、近年の電子機器の小形・軽量化に伴い機器内部の
回路は更に高密度になり、益々配線・母ターンの微細化
が要求されてきている。現在の厚膜回路技術ではスクリ
ーン印刷を行う関係上スクリーンマスクの微細加工や含
有する金属粒子の大きさに限界があるため、１００．〔
μｍ〕の配線幅が限度である。さらに、配線ノ４ターン
はマスクの／ｆターンに制限され、回路変更の際にはマ
スク作成からやり直さなければならず、設計データをそ
のまま描画することはできなかった。また、真空蒸着等
により金属の薄膜を形成しこれをエツチングして回路構
成する方法もあるが、工程が複雑であり且つ真空糸を用
いるためパッチ方式となるまめ経済性か劣り、特殊な用
途以外にｔよ用いられない。また、この方式では、多層
回路を構成する良い方法が現在ない。
また、特開昭５８−１２３９２号公報に示されているよ
うに、絶縁性高分子を光照射により変性して導体とする
方法が提案されている。この技術は特開昭５５−１４８
４０１号公報に示されているのと同様の技術であり、樹
脂を炭化してこの炭化層を抵抗体等の導体路とする技術
である。
しかしながらこの技術では例えばＡｇ＋Ｃｕ、Ａｉ等の
所望の導体路を形成することができない。
また、本来樹脂の変性、炭化による丸め、導体路自体の
機械的強度に問題か残るし、さらに経時的にも問題があ
る。特に導電率では、Ａｇｐｃｕ等の方が優れており、
高密度配線を考えた場合、ある程度の線幅を要するため
、微細配線が困難であった。
〔発明の目的〕
本発明の目的は、所望の導体原料からなる導体パターン
の高精度化及び微細化をはかり得る信頼性の高い導体路
形成方法奢提供することにある。
〔発明の概懺〕
本発明の骨子は、所定の材料からなる絶縁性基体なレー
デ光の照射等により選択的に加熱し、この加熱により絶
縁性基体内部に所望の原料からなる導体路を形成するこ
とにある。
即ち本発明は、導体路を形成する方法において、金属元
素を含む有機高分子体からなる絶縁性基体を、所望する
導体路・（ターンに応じてレーザ光等により選択的に加
熱し、加熱部における有機高分子体を分解蒸発せしめる
と共に、加熱部における金属成分を相互に融着せしめる
ようにした方法である。
本発明においては基体を直接回路基板として用いても良
いし、又、Ａ１２０．基板等の絶縁性基板上にこの基体
を形成しても良い。又、金属元素は、金属粉末、金属酸
化物粉末、金属塩、有機金属化合物等（以下導体路原料
という）の形態で含有される。また有機高分子体中に金
属元素が結合した形態でも良い。
まず、本発明の基本原理及びその工程について説明する
。
第１図（ａ）〜（ｃｌは、本発明に係わる導体路形成工
程の一例を示す断面図である。第１図（ａ）に示す如く
絶縁性基板１上には電気部品２ａ、Ｊｂが形成されてい
る。この基板１上に第１図（ｂ）に示す如く前記したよ
うな導体路原料と有機高分子体とを主成分とする絶縁性
基体３を、電気部品２ａ　、、２ｂを覆うように形成す
る。この時、電気部品２ａ　、Ｊｂ間は電気的絶縁性が
確保されている。この例では部品間の電気接続の場合を
説明するが、単に導体パターンを形成しても良いことは
いうまでもない。
次いで、形成子べき導体路・母ターンに応じて基体３表
面ＶＣ集光された光を照射する。つまり、第１図（ｃ）
に示す如く電気部品２ａ　、２ｂ間の直線状領域ＰＫ光
ビームを照射し、電気部品２ａのところでは電気接続が
とれるようになるまで深さ方向に光を当て、さらに電気
部品２ｂのところでは上記と同様にして電気的接続をは
かる。
このようにすれば、光照射による加熱部における有機高
分子体が分解蒸発すると共に、該加熱部における金属成
分が相互に融着する。つまり、絶縁性基体３中に析出し
友金属層若しくは金属酸化物層（導体路）４が直接電気
部品２　ａ　、　２ｂ間に形成されることになり、従来
方式のような半田やワイヤーを介さずに直接単一の導体
路４で電気部品２ａ　、　２ｂ間を接続することができ
る。また、光の集光に際しては用いる光の波長の２倍程
度まで集光できるので、例えばＮｄ：ＹＡＧレーザのよ
うに１．０６Ｃμｍ〕の単一波長のものを用いた場合、
最小で数〔μｍ〕のノｆターンが形成可能となり微細・
母ターン形成が可能なため、部品間の接続距離を最小に
することができ、電子機器の超高密度配線が可能となる
。さらに、光のビームはプリズムで分岐させたりミラー
で移動させたり、基板側をＸ−Ｙステージで移動させる
ことが出来、コンピュータと連動させることによって１
品１品異なる／ｌターンの構成も可能であり、従来技術
のようにマスク板を必要とする技術でのマスク作成の繁
雑さマスク板の取替え等機械化し難い等の欠点があった
が、本方式でＣＡＭシステムを構成した電気回路製造方
法も容易になる。
また、本発明の別の利点は、有効な電気的接続を行い得
ることにある。例えば第２図に示す如く絶縁性基板１上
にＩＣのチップ５ａ、５ｂを配置した場合で説明すると
、今導体路原料と有機高分子体とを主成分とする絶縁性
基体３を第２図に示す如＜　ＩＣチップ５ａ、５ｂ上に
形成し、次いで集光された光で図のように導体路４を形
成した場合、ＩＣチップのスクライバ−面６と導体路４
とが電気的に接続された場合不都合が生じるが、本発明
では絶縁性基体３の未反応部分３′が残りこれが絶縁膜
であるため、有効な電気的接続ができるのである。また
、第３図に示す如く例えばＩＣチップ５ｇ、５ｂの配置
のように絶縁性基板１の表面が平坦になるように形成し
、次いで前記絶縁性基体３を形成した後導体路４を本方
法により形成した例では、ＩＣチップと絶縁性基板との
接合部分７Ｖｃおいて蒸着等により導体路４を形成する
方法が熱膨張率の僅かな差によるノ臂ターフ切れが生じ
る恐れがあるのに比べ、前記絶縁性基体３の緩衝効果に
より導体路４の断線等の虞れはなくなるという利点もあ
る。
また、第１図（ｂｌに示すような構成をつくるには、例
えば一旦支持基板上に絶縁性基体を形成し、電気部品を
配置し、必要に応じ、この電気部品を覆うように樹脂層
を形成した後、支持基板を剥離するような方法をとるこ
ともできる。
又電気部品の固定に例えば加熱加圧処理を用いることも
できる。
次に、本発明に係わる導体路原料と有機高分子体とを主
成分とした絶縁性基体について詳細に説明する。このよ
うな基体を形成する組成物の有する好ましい特性は光エ
ネルギーが照射された部位にのみ金属層若しくは金属酸
化物層が析出し他の部位は絶縁が確保されていることで
ある。
金属粉末等の粉末を用いた場合融着或いは焼結させるた
めには、一般には高温高圧が必要であるが、粉末自身の
粒径な細かくすることにより融着な一層容易に行うこと
ができる。本発明者等はここに注目し研究を重ねた結果
、平均粒径２０００（Ａ）以下の粉末を有機高分子バイ
ンダに分散させた組成物上に光エネルギーを照射するこ
とにより、有機高分子体が極めて容易に熱分解すると同
時に含有した粉末が融着析出することを見出した。粉末
の粒径が大きい場合、特に現在市販されている粉体Ｉｔ
　ミクロンオー〆のものが多く、これらを用いると粒径
が大きいため、有機樹脂とで構成した組成物は絶縁性、
特に耐圧が十分ではなくなる虞れがある。さらに、パタ
ーン幅が２０〔μｍ〕以下というような微細に形成する
と、粉末の粒径が２０００（Ａ　）以上では連続したノ
リーンの形成が困難となり、断線状態或いは隣接導体と
の短絡等の障害が生じる虞れがある。なお、ここで用い
ることのできる粉末としては、銅、ニッケル、アルミニ
ウム。
タングステン、モリブデン、チタン、金、銀。
白金、鉄等の金属粉末を使用することができる。
さらに、粉末としてＲＵＯ，、ＮｉＯ、ＳｎＯ，。
Ｃｒ　Ｓ１０＊　、　ＶａＯ＋　、　Ｆｅ５０＋等の導
電性を有する金属酸化物を用いることも可能である。こ
の場合、１ 形成される導体路は抵抗体として作用することになる。
又、硫酸塩等の金属塩の形で分散させても良い。また、
有機高分子体としてはエポキシ樹脂、フェノキシ樹脂Ｊ
フェノール樹脂、ポリ塩化ビニル、アクリル系樹脂、ポ
リビニル！チラール、ポリビニルケトン、ポリイミド樹
脂。
プリノロピレン樹脂、ポリカーボネート樹脂。
ポリアミド樹脂、メラミン樹脂等のいずれを用いても良
いが、光エネルギー照射により容易に熱分解する材料、
例えば、Ｊｅリアクリル酸、ポリビニルケトン、ポリメ
チルアクリレート、ポリエチルアクリレート、ポリブチ
ルアクリレート。
ポリメチル−メタアクリレート、ポリエチル−メタアク
リレート、ポリブチル−メタアクリレート、ポリヒドロ
キシメチル−メタアクリレート、ポリエチレン、ポリノ
ロピン、飽和パラフィン系ワックス、ポリエチレングリ
コール、ポリグロピレングリコール、ポリビニルブチラ
ール、ポリビニルアルコール等が適している。特にアク
リル系樹脂か良く、アクリル系樹脂では２ ポリ゛メーチルメタアクリレート樹脂或いはそのコーポ
リマー等が好適である。光エネルギー照射方法はレーザ
光線を用いることが集光性及び操作性という点で好まし
い。また、前記粉末として銅等の酸化し易い金属超微粉
体を選ぶ場合には不活性ガス或いは還元性ガス中で光エ
ネルギー照射を行うと高導電性が得られ、さらに好適で
ある。
また、導体路原料としての粉末と有機高分子体との構成
比は特に限定しないが、これらを主成分とする膜が絶縁
性であることが必要条件であり、光エネルギー照射部位
以外を高絶縁に保つＣは粉末の含有率が絶縁性基体を構
成する有機高分子体（導体路原料を含めたもの、以下絶
縁性組成物という）に対し、３５〔％〕以下が望衷しい
。また良好な配線を形成するため実質的に５％以上の含
有率が好ましい。
また、この絶縁性組成物中に基板材料と同種のものを混
入すれば、熱膨張率の差等を緩和でき、被着強度が大と
なる。
さらに金属粉末は空気中において表面層が酸化されやす
く、有機高分子体中に分散させてもその絶縁性を確保す
るのに有利である。又、あらかじめ金属粉末表面を酸化
しておいても良い。
この場合、還元性雰囲気中で加熱を行えば還元反応によ
り、金属導体が形成される。％に還元性雰囲気を用いな
くとも有機高分子体によっては分解する時に酸化物を還
元する場合もある。
また導体路原料として有機金属化合物を用いた場合は、
無機金属塩が樹脂中に分散しにくいこと、又、イオン導
電性が生じるため例えは樹脂中に分散せしめても長期的
な負荷状態では電解現象を呈する虞れがあること、また
金属酸化物では導電性が低いものしか得られないことか
あるのに比べ有機金属化合物は樹脂への相溶性を良くす
ることも可能である。又、加熱時には結局分解して金属
成分の融着となり、粉末の場合と同様に導体路を形成す
ることができる。有機金属化合物は高分子でもよいが、
単位分子当りの金属の比率が大きい程良い。金属に結合
する有機基の長いもの、例えばラウロイル、ステアリル
基等の鎖の長いものは光エネルギーによって熱分解を起
こした時に組成物中に占める金属の含有量が低下してし
まい、結果的に導電性の低い導体パターンしか得られな
いため、金属含有量の高いものが望ましい。また、有機
基は熱分解時にカーボン化し難いものが好ましく７エ二
ル基のような壌構造成いは二重結合、また腐食性のある
分解物の発生を抑えるためハロゲン元素等を含まないも
のが望ましい。′ｆ、た、金属の種類としては導体路に
できるものであれば特に駆足はないが、銅、ニッケル、
アルミニウム。
金、銀等が好適である。さらに、二種類の有機金属化合
物を配合してもよい。
本発明に好適に使用できる有機金属化合物としてｔよ、
ギ酸金属化合物、酢酸金属化合物、アクリル酸金属化合
物或いはメタクリル酸化合物及びそのポリマー、アルキ
ル金属化合物でアルキルの炭素数が１〜５のもの、アル
コキシ金属化合物で炭素数が１〜５のものか挙げられる
。
また、本発明に用いられる樹脂は、製膜性が良く且つ絶
縁性能が優れ、使用時に想定される高温時に耐熱性、耐
湿性及び基板乃至電気部品への密着性が要求される。さ
らに、光エネルギーによる熱分解時にカーボン化のない
ことが好ましい。このような条件を満たす樹脂としては
、アクリル系樹脂、エポキシ系樹脂、ポリビニルブチラ
ール等が挙げられる。
また導体路形成後に保護コーティングを施しても良い。
このコーティング材料としては一般に用いられているも
ので良く、例えばエポキシメラミンコポリマー、エポキ
シアクリルコポリマー等が挙げられる。さらにこの保護
コーティング層が透明度の高いものであれば、先に保護
コーティングを施しておいて、その後にこの保護コーテ
ィング層を通してレーザー光の照射を行うこともでき、
このようなコーティング材料として熱硬化性アクリル樹
脂等が好適である。
〔発明の効果〕
本発明によれば、加熱による有機高分子体の熱分解及び
金属、金属酸化物等の金属成分の融着を利用して蒸着法
等と同様な金属被膜或いは金属酸化物被膜からなる導体
路を形成することができる。この導体路は、金属成分が
融着してなるものであり、非常に安定性に優れている。
又、半田やワイヤー等を介することなく、電気部品間を
単一の導体路で接続することができ、接続の信頼性向上
をはかり得る。また、加熱源としてレーデ光を用いこの
レーザ光の集光度を高めることにより、微細・ぐターン
の形成も容易であり、部品間の接続を最短距離で行うこ
とができ、電子機器の超高密度配線も可能となる。
さらに、光ビームの移動はミラーの移動或いはステージ
移動等コンピュータにより制御できるので、従来の様に
スクリーンマスクを介さずにパターン形成を容易に行い
得ると共に、グロダラムの修正により配線・臂ターンを
容易に変更することができる。
又、電気部品を固定した後、いつでも導体路を追加する
ことが可能であり、回路設計上非常に有利である。
〔発明の実施例〕
以下、本発明の詳細な説明する。
〈実施例１〉 ポリメチルメタアクリレートなＮ、Ｎジメチルホルムア
ミドに２０〔％〕濃度で溶解し、この組成物１００ｇＶ
Ｃ１００重量部に粒径５００［：Ａ］の超微粉鋼（真空
冶金工業ＫＫ製）を空気中１２０Ｃ℃）で１０分間加熱
し表面に酸化鋼を形成せしめたもの（機能粉末）を８０
　ＣＵ〕配合しく容積比約３１％）、混練して均一に分
散したペーストを得た。前記第１図に示す如くアルミナ
基板１上に３．６（ｗ、ｌ　ｘ　２．６　Ｃｔｕ〕ｘ　
Ｏ，６Ｉ’ｍ）の角形チップ抵抗（電気部品）Ｊａ、Ｊ
ｂを５〔韮〕間隔で配置し、次いでこの部品２ｈ、２ｂ
を覆うように前記ペーストを塗布した。次いで、８０〔
℃〕で３０分乾燥した。膜厚はバラツキの大きいものの
部品Ｊａ　、Ｊｂの電極面上で約２５（ｐ−）　、部品
、ｖａ　、Ｊｂ間では基板上約５０〔μ扉〕であった。
この上にＮｄ　：　ＹＡＧレーデ装置（東芝′門ψＡＹ
７１１　）にてヘポット径５０〔μへ玉６〔Ｗ〕の出力
で部品Ｊａ　、２ｂ上では５〔シレ’ｓｅｃ上部品２ａ
、２ｂ間では移動スピード２０［ＩＱ／ｓｅｃ］で窒素
気流中にてレーデビームを照射したところ、他端の導体
が形成されていない抵抗の電極部分でテスターで当たっ
たところ導通があることが確認された。ちなみにレーデ
光を照射する以前の電極間は１０　〔９３以上であった
。また、この導体路の電気抵抗を測定するためにアルミ
ナ基板１上に前記超微粉鋼を含有したペーストを２０〔
μｍ〕厚に塗布したものについて、長さ３〔ム〕折れ返
し数２０本の折れ曲った導体路を、前記照射条件にて走
査スピード１０　（２ＬＩ／　！１ｅｅ）で形成して抵
抗値を測定して単位当りの抵抗値に換算したところ８〔
ｍΩ／口〕であった。これは、通常厚膜ペーストとして
常用されているＡ　ｇ／Ｐ　ｄ糸導体ペーストが２０〔
ｍΩ／口〕であるのに比して電気導電性が良く、十分に
汎用的用途に使えるものであった。
また、本実施例において超微粉鋼の代りに超微粉ニッケ
ル（粒径３００＾、真空冶金ＫＫ製）を用いて同様の容
積比で同様な方法により導体路を形成したところ部品２
ａ　、ｘｂ間の接続は十分確保され、またその電気抵抗
値は３０〔ｍΩ／口〕であった。さらに、超微粉アルミ
ニウム（粒径１０００真空冶金ＫＫ製）を容積比で２５
％となるようにメチルメタアクリレートとエチルアクリ
レートとを７０／３０の配合比にしたポリマーに加え、
ＭＥＫに溶解したものに、重量比で０．０５（％〕のカ
ー？ンブラックを配合して絶縁体ペーストを得た（超微
粉ＡＪ２５容量％）。
このペーストを用い前記実施例と同様に部品量接続を行
い、電気抵抗値の測定を行った。なお、このレーザビー
ムの照射の時前記窒素ガスの代り４ＣＮ、／Ｈ，＝　９
／１のフオーオングガスを使用した。レーザビーム出力
を７．３　（Ｗ）ｖｃしたところ部品間の接続は良好に
確保され、電気抵抗値は平均で２５〔ｍΩ／口〕であっ
た。
〈実施例２〉 この実施例は、Ａ７’１１０１基板上にＡｇ被膜から０ なる導体路（配線）を設けるものである。まず、前記第
１図（ａｌに示す如＜　Ａ−＃２０ｓ基板１上にＡｇ厚
膜導体の電極（電気部品）Ｊａ、ｊｂを形成した。次に
粒径約０，１〜０．５〔μｍ〕のＡｇ粉末（導体路原料
）８（１，アクリル系樹脂アロンＳ　４０９０　（東亜
合成ＫＫ製）６７ｇ及びＮ−ブチルカルピトールを混合
し、ペースト化したものを前記Ａｕｔｏｓ基板上に第１
図の如く塗布し、１５０（’Ｃ）で３０分間乾燥処理し
た。この絶縁層）ｉ　１６　ｖｏ１％のＡｇ粉を含むも
のである。その後、ＹＡＧレーデビーム（ビーム出力３
Ｗ、スキャンスピード１０ｗ／ｓｅｃ、ビーム径５０μ
ｍ）を照射した。レーデビーム被照射部分は加熱され高
分子が分解してガス化し、一方Ａｇ粉末が融着して線状
の被膜が残った。この被膜の幅は略レーデビーム径と同
程度で膜厚は約５〔μ寡〕であり、その面積抵抗率は７
．８（％Ω／口〕であった。しかし、レーデ光照射を行
わない部分は十分絶縁が保たれていた。
〈実施例３〉 この実施例は、Ａノウ０．基板上にＲｕ５ｔ被膜からな
る導体路（抵抗体）を設けるものである。
まず、前記第１図（ａ）に示す如＜ＡＡｔＯａ基板１上
にＡｇ厚膜導体の電極（電気部品）ｊ　ａ　、　２　ｂ
を形成した。次に、粒径約１〜１０〔μｍ〕のＲｕＯ２
粉末２０１１　ｐ　Ａ７２０ｔ粉１ｇ、ポリビニルアル
コール１０〔％〕溶液１５０ｇを混合し九ものを前記Ａ
７，０．基板１上に塗布し、１５０〔℃〕で３０分間乾
燥処理した。その後、ＹＡＧレーザビーム（ビーム出力
６Ｗ、スキャンスピード５６／ｓｅｅ。
ビーム径７０μｍｒｎ−）を所望する導体ｗｒパターン
で折返し３回操作しながら照射した。レーザビーム照射
部分はＲｕＯ２粉とＡ７＋１０ｇ粉が融着した線状の被
膜として残った。この被膜の幅は約２００〔μｍ〕で膜
厚は約１５〔μｍ〕であり、長さ６〔−〕で４．２５Ｃ
ＫΩ〕の抵抗であった。その後、レーザビーム照射を行
っていないＲｕ５ｔ粉。
Ａ　７　ｉ　０　ａ粉を含むポリビニルアルコールを水
洗したところ、被膜はかなり強く被膜のみが残った。
３ 乾燥後、再び抵抗値を測定したが、、　４．２５（ＫΩ
〕と変化はなかった。このものは膜抵抗として十分な性
能を有していた。
〈実施例４〉 この実施例は、樹脂基板上Ｃｕ被膜からなる導体路（配
線・母ターン）を設けるものである。
平均粒径０．１〜１　（Ｖｚ”）のＣｕ粉末８０ｇ、ア
クリル樹脂アロンＢ　４０９０　（東亜合成ＫＫ製）３
５ｇ及びＮ−ブチルカルピトールを混合しペースト化し
た。尚、このペーストは、Ｃｕ粉末と樹脂分を合せたも
のに比して容積比で約３０％であった。これなガラスエ
ポキシ樹脂板上に塗布し、１２０〔℃〕で３０分間乾燥
処理を施した。その後、Ｎ、ガス雰囲気中でＹＡＧレー
ザビーム（ビーム出力６Ｗ、スキャンスピード２０！ｕ
／ｓｅｅ、ビーム径５０　ｐｍ　）で所望・（ターンに
従ってビーム照射を行い、抵抗値を測定して単位当りの
抵抗値に換算したところ１２．７−Ａｇ、牛の微細配線
が得られた。このＣｕ被膜の幅は略レーデビーム径と同
程度で膜厚は約５〔μｍ〕であ４ つた。また、レーザ照射前のＣｕ粉末は表面が酸化され
ており黒色だったが、（高分子の熱分解の際に還元した
とみられ）得られた配線は、金属銅の持つ色と光沢のあ
る被膜となった。
なお、本発明は上述した谷実施例に限定されるものでは
ない。例えば、前記絶縁膜の一部を構成する導体路原料
粉末はＣｕ＃　Ａｇ　、　ＲｕＯ□に限るものではなく
、金属粉末若しくは金属酸化物粉末であればよい。また
、粉末の粒径は適宜変更できるが、より確実な導体路を
形成するには２０００（Ａ　）以下であるのが望ましい
。さらに、導体路原料粉末の含有量は、絶縁性を十分保
つことから容積比で、有機成分と導体路原料を合わせた
ものの３５〔％〕以下が望ましい。又、含有率があまり
少ないと良好な配線が形成しにくいため、５〔３３以上
が好ましい。上記絶縁膜の他の部分を構成する有機高分
子体としては、前述した各材料を適宜選択して用いれば
よい。
さらに、絶縁性基体の選択加熱手段として必ずしもレー
デ光を用いる必要はなく、熱線を照射できるものを用い
ることが可能である。また、以上の実施例では一層の配
線層で説明したが、多層の配線層の製造に適用できるの
は勿論のことである。
次に多層配線の場合の実施例を説明する。
〈実施例５〉 第４図は本実施例を示す、基板の断面図である。
導体路の形成方法は前述の実施例と同様の手法をとる。
この実施例では、絶縁性組成物を塗布し絶縁性基体３と
し、導体路４を形成した後、再度絶縁性組成物を塗布し
絶縁性基体３′とし、同様に導体％４′を形成する。前
述のごとく厚み方向にも導体路は形成できるため、スル
ーホール４′も同時に形成できる。この実施例では全面
に２層目３′を形成したが、部分的に塗布し、いわゆる
ジャン／Ｊ−回路を構成しても良い。さらｌｃ３層以層
表上ても良いことはいうまでもない。
〈実施例６〉 また両面に導体路を形成することもできる。
第５図は本実施例を示す、基板の断面図である。絶縁性
基体３を基板として用い、両面からレーデ−光の照射を
行い、両面に導体路４，４′を形成するのである。この
場合もスルーホール４＃は同時に形成できる。
〈実施例７〉 本実施例は絶縁性基体中に立体配縁を形成するものであ
る。第６図は本実施例に用いる装置の概略図である。第
７図は本実施例基板の斜視図である。
ポリメタクリレート樹脂３０重置部ＫＣｕＳＯ４粉末３
０重量部を均一に混合した後、圧縮成型により厚さ１品
の樹脂基板（絶縁性基体）を形成した。この基板にＮｄ
　：　ＹＡＧレーザー装置装置束芝製ＬＡＹ７１１　）
を用いて、スポット径５０μ雇φ、出力５Ｗ、スポット
移動速度５　ｔｔｔｓ／　５ｅｅ（平面内）　、　１　
ｍ／ｉ＋ｅｃ　（厚み方向）でレーザー光を照射した。
レーザー光照射部分ではＣｕが析出し、Ｃｕ導体路が形
成された。平面内での移動はＸ−ＹステージＢを用いて
基板Ｃを移動し、７ 厚み方向は、ズームレンズＤによりレーザ光の焦点を変
えることにより実質的な移動を行った。
なお、レーデ光Ｆの０Ｎ１０ＦＦ　、強度及びｘ−ｙス
テージ、ズームレンズの制御はミニコンピユータ−Ｅを
用いて行った。このような方法により例えば第７図に示
すような立体的な導体路を基板内に形成することができ
た。
このように立体的に導体路を形成するためには、三次元
的、すなわち厚み方向をも含めた位置にレーザー光を集
光できるように、基板として透明度の高いものを用いる
必要がある。例えはアクリル樹脂、メチルメタクリレー
ト樹脂。
スチレン樹脂等を用いることが好ましい。
次に有機金属化合物を用いた実施例を説明する。
〈実施例８〉 酢酸鋼を２０重量部、ポリメチルメタアクリレート樹脂
６０重量部を谷々Ｎ、Ｎジメチルホルムアミドに溶解し
混合して有機金属含有樹脂組成物（絶縁性組成物）を得
た。前記第１図に８ 示す如くアルミナ基板１上に３．６〔朋）　ｘ　２，６
　（ｍ）Ｘ　Ｏ，６（ｆｌ）の角形チップ抵抗（電気部
品）２ａ。
２ｂを５〔ｕ〕間隔で配置し、次いでこの部品２ｇ、２
ｂを覆うように上記組成物を塗布して絶縁膜３を形成し
た。次いで、８０〔℃〕で３０分乾燥した。絶縁膜３の
膜厚はバラツキの大きいものの部品２ｍ　、ｊｂの電極
面上で約２５〔μｍ〕、部品２ａ、２ｂ間では約５０Ｃ
μｍ）であった。この上にＮｄ　：　ＹＡＧレーデ装置
（東芝製ＬＡＹ７１１　）　Ｋてスポット径５０　（μ
ｍ）、６〔Ｗ〕の出力で部品２ａ、ｊｂ上では５〔−レ
’ｓｅｅ：）　、部品Ｊａ　、２ｂ間では移動スピード
２０〔ｌ１ＬＩｖｓｅＣ〕で電電気流中にてレーデビー
ムを照射したところ、他端の導体が形成されていない抵
抗の電極部分でテスターで尚たったところ導通があるこ
とが確認された。ちなみにレーデ光を照射する以前の電
極間は１０〔９３以上であった。
また、上記実施ｆｉＩＩＶＣおいて、酢酸銅の代りにビ
ス（７−ジクロルオクタジエン）ニッケルを用いたもの
でも同様に接続がとれた。さらに、酢酸銅の代りにトリ
（２−エチルヘキシル）アルミニウムを用いた場合、窒
素ガス中レーデ光照射によって本実施例と同様に導通が
確保できた。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記絶縁性組成物の一部を構成する有機金
属化合物は酢酸銅に限るものではな＼、前述した各材料
を適宜選択することができる。また、上記絶縁性組成物
の他の部分を構成する樹脂としても、前述した谷材料を
適宜選択して用いればよい。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は本発明に係わる導体路形成工程
の一例を示す断面図、第２図、第３図、Ｗ１４図及び第
５図はそれぞれ本発明の詳細な説明するための断面図、
第６図は本発明に用いる装置の概略図、第７図は基板の
斜視図である。 １−　ＡＪｔ　Ｏｓ基板（絶縁性基板）、２ｍ、２ｂ・
・・電気部品、３・・・絶縁性基体（絶縁膜）、４・・
・導体路、５ａ、５ｂ・・・ＩＣチップ、６・・・スク
ライバー面、７・・・接合部分。 出願人代理人　弁理士　鈴　江　武　彦オ１図 矛２図 矛３国 ｍ　’／　３１） 矛４図 ３ＩＰ５　図

Claims (9)

    【特許請求の範囲】
  1. （１）　金属元素を含む有機高分子体からなる絶縁性基
    体を、所望する導体路パターンに応じて選択的に加熱し
    、加熱部における有機高分子体を分解蒸発せしめると共
    に、加熱部における金属成分を相互に融着せしめて導体
    路を形成することを特徴とする導体路形成方法。
  2. （２）前記金属元素は、金属を含む粉末として含まれる
    ことを特徴とする特許請求の範囲第１項記載の導体路形
    成方法。
  3. （３）前記金属元素を含む粉末の有機高分子体への含有
    割合が、容積比で３５〔％〕以下であることを特徴とす
    る特許請求の範囲第２項記載の導体路形成方法。
  4. （４）　前記金属元素を含む粉末の有機高分子体への含
    有割合が容積比で５〜３５〔％〕であることを特徴とす
    る特許請求の範囲Ｗｃ２項記載の導体゛路形成方法。
  5. （５）　前記金属元素を含む粉末は、金属粉末からなる
    ものであることを特徴とする特許請求の範囲第２項記載
    の導体路形成方法。
  6. （６）　前記金属元素を含む粉末は、金属酸化物粉末か
    らなるものであることを特徴とする特許請求の範囲第２
    項記載の導体路形成方法。
  7. （７）前記金属元素を含む粉末は、表面か酸化された金
    属粉末であることを特徴とする特許請求の範囲第２項記
    載の導体路形成方法。
  8. （８）　前記金属元素を含む粉末は、その平均粒径が２
    ０００（Ａ）以下であることを特徴とする特許請求の範
    囲第２項記載の導体路形成方法。
  9. （９）前記有機高分子体は、アクリル系樹脂からなるも
    のであることを特徴とする特許請求の範囲第２項記載の
    導体路形成方法。 Ｑｌ　Ｕ記基板を選択加熱する手段として、レーデ光照
    射を用いたことを特徴とする特許請求の範囲第１項記載
    の導体路形成方法。 Ｑｌ）　前記加熱を、非酸化性雰囲気で行うことな特徴
    とする特許請求の範囲第１項記載の導体路形成方法。 眞　前記加熱を、還元性オ囲気で行うことを特徴とする
    特許請求の範囲第１項記載の導体路形成方法。 Ｑ３　前記金属元系は、有機金属化合物として含まれる
    ことを特徴とする特許請求の範囲第１項記載の導体路形
    成方法。 ＜１４）　前記有機金属化合物中の金属は、銅、アルミ
    ニウム或いはニッケルであることを特徴とする特ｌＦＦ
    請求の範囲第１３項記載の導体路形成方法。 ａ最　前記有機高分子体は、アクリル系樹脂、Ｉリビニ
    ルブチラール樹脂或いはエポキシ樹脂からなるものであ
    ることを特徴とする特許請求の範囲第１３項記載の導体
    路形成方法。
JP59023088A 1984-02-10 1984-02-10 導体路形成方法 Pending JPS60167491A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59023088A JPS60167491A (ja) 1984-02-10 1984-02-10 導体路形成方法
DE8484308210T DE3483579D1 (de) 1984-02-10 1984-11-27 Verfahren zum herstellen einer leiterbahn.
EP84308210A EP0159443B1 (en) 1984-02-10 1984-11-27 Method of forming conductor path
US06/677,017 US4694138A (en) 1984-02-10 1984-11-30 Method of forming conductor path

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59023088A JPS60167491A (ja) 1984-02-10 1984-02-10 導体路形成方法

Publications (1)

Publication Number Publication Date
JPS60167491A true JPS60167491A (ja) 1985-08-30

Family

ID=12100668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59023088A Pending JPS60167491A (ja) 1984-02-10 1984-02-10 導体路形成方法

Country Status (4)

Country Link
US (1) US4694138A (ja)
EP (1) EP0159443B1 (ja)
JP (1) JPS60167491A (ja)
DE (1) DE3483579D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208891A (ja) * 1984-04-02 1985-10-21 日産化学工業株式会社 金属層パタ−ンの形成方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3411797A1 (de) * 1984-03-30 1985-10-10 Bayer Ag, 5090 Leverkusen Verfahren zur kennzeichnung von kunststoffteilen
JPS6286891A (ja) * 1985-10-10 1987-04-21 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 基板上に回路を書込む方法
JPH01184942A (ja) * 1988-01-20 1989-07-24 Toshiba Corp トリミング素子とその電気短絡方法
JP2733244B2 (ja) * 1988-04-07 1998-03-30 株式会社日立製作所 配線形成方法
US5099090A (en) * 1988-05-11 1992-03-24 Ariel Electronics, Inc. Circuit writer
JPH0817269B2 (ja) * 1988-05-11 1996-02-21 株式会社ソフィアシステムズ 回路ライター
US5052102A (en) * 1989-06-19 1991-10-01 Shell Oil Company Laser induced electrical connection of integrated circuits
DE3922233A1 (de) * 1989-07-06 1991-01-17 Guenter Link Verfahren zur abscheidung von metallen aus metallorganischen verbindungen mittels photonenstrahlung
US4937425A (en) * 1989-08-29 1990-06-26 Hughes Aircraft Company Method of making a polarizing parabolic dish antenna reflector
US5077891A (en) * 1990-04-30 1992-01-07 Ag Communication Systems Corporation Method for reconstructing the conductor traces of a printed circuit board assembly
US5233157A (en) * 1990-09-11 1993-08-03 Hughes Aircraft Company Laser pattern ablation of fine line circuitry masters
US5153408A (en) * 1990-10-31 1992-10-06 International Business Machines Corporation Method and structure for repairing electrical lines
US5292558A (en) * 1991-08-08 1994-03-08 University Of Texas At Austin, Texas Process for metal deposition for microelectronic interconnections
JP3086066B2 (ja) * 1991-10-29 2000-09-11 富士通株式会社 クリーム状はんだの印刷方法及び電子部品のソルダリング方法
JP3342906B2 (ja) * 1991-12-18 2002-11-11 ゼロックス・コーポレーション 電子装置及び電子スイッチ
JPH05251121A (ja) * 1991-12-18 1993-09-28 Xerox Corp 多層配線組立体
JPH07302858A (ja) * 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
US5516458A (en) * 1994-08-30 1996-05-14 Eastman Kodak Company Coating composition used to prepare an electrically-conductive layer formed by a glow discharge process containing tin carboxylate, antimony alkoxide and film-forming binder
ES2183927T3 (es) * 1996-06-21 2003-04-01 Pirelli Cavi E Sistemi Spa Composicion aislante resistente a un arbol de agua.
US6261927B1 (en) * 1999-04-30 2001-07-17 International Business Machines Corporation Method of forming defect-free ceramic structures using thermally depolymerizable surface layer
FR2804796B1 (fr) * 2000-02-04 2004-11-19 Gemplus Card Int Procede pour la realisation de connexions electriques notamment pour un dispositif electronique
GB0123676D0 (en) * 2001-10-02 2001-11-21 Poly Flex Circuits Ltd Method of manufacturing circuits
US6979478B1 (en) * 2002-08-01 2005-12-27 Hilemn, Llc Paint for silver film protection and method
DE10320090A1 (de) * 2003-05-05 2004-08-26 Infineon Technologies Ag Elektrisches Bauteil mit Leitungen aus karbonisiertem Kunststoff, sowie Verfahren und Vorrichtung zu seiner Herstellung
JP4589606B2 (ja) * 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
DE102004020497B8 (de) * 2004-04-26 2006-06-14 Infineon Technologies Ag Verfahren zur Herstellung von Durchkontaktierungen und Halbleiterbauteil mit derartigen Durchkontaktierungen
US8323802B2 (en) * 2004-10-20 2012-12-04 E I Du Pont De Nemours And Company Light activatable polyimide compositions for receiving selective metalization, and methods and compositions related thereto
US20060083939A1 (en) * 2004-10-20 2006-04-20 Dunbar Meredith L Light activatable polyimide compositions for receiving selective metalization, and methods and compositions related thereto
DE102004052303A1 (de) * 2004-10-27 2006-05-11 Jens Freye Verfahren zur Herstellung von Funktionselementstrukturen
DE102004052300A1 (de) * 2004-10-27 2006-05-11 Jens Freye Verfahren zur Herstellung von Leiterbahnstrukturen
DE102004052301A1 (de) * 2004-10-27 2006-05-11 Jens Freye Verfahren zur Herstellung von Leiterbahnstrukturen
US7547849B2 (en) * 2005-06-15 2009-06-16 E.I. Du Pont De Nemours And Company Compositions useful in electronic circuitry type applications, patternable using amplified light, and methods and compositions relating thereto
US7504150B2 (en) * 2005-06-15 2009-03-17 E.I. Du Pont De Nemours & Company Polymer-based capacitor composites capable of being light-activated and receiving direct metalization, and methods and compositions related thereto
US20080213605A1 (en) * 2006-12-07 2008-09-04 Briney Gary C Multi-functional circuitry substrates and compositions and methods relating thereto
US8475924B2 (en) 2007-07-09 2013-07-02 E.I. Du Pont De Nemours And Company Compositions and methods for creating electronic circuitry
DE102008052586A1 (de) * 2008-10-21 2010-04-22 Leibniz-Institut Für Neue Materialien Gemeinnützige Gmbh Zusammensetzung zur Herstellung optischer Elemente mit Gradientenstruktur
DE102008058535A1 (de) * 2008-11-21 2010-05-27 Tesa Se Verfahren zur Materialbearbeitung mit energiereicher Strahlung
US20100193950A1 (en) * 2009-01-30 2010-08-05 E.I.Du Pont De Nemours And Company Wafer level, chip scale semiconductor device packaging compositions, and methods relating thereto
DE102011007537A1 (de) * 2011-04-15 2012-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. In einem Kunststoffkörper eingebettetes Funktionselement und Verfahren zur elektrischen Kontaktierung eines in einem Kunststoffkörper eingebetteten Funktionselements
US20140097002A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
US20180174940A1 (en) * 2016-12-19 2018-06-21 Intel Corporation Fine-featured traces for integrated circuit package support structures
US20180178322A1 (en) * 2016-12-28 2018-06-28 Metal Industries Research & Development Centre Laser processing device and laser processing method
CN110972406B (zh) * 2019-12-04 2020-07-28 广东工业大学 一种用于精细线路的修复方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1172891B (it) * 1978-07-04 1987-06-18 Fiat Spa Procedimento per rivestire con materiale antiusura una superficie metallica
US4181538A (en) * 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon
US4286250A (en) * 1979-05-04 1981-08-25 New England Instrument Company Laser formed resistor elements
US4338506A (en) * 1979-09-07 1982-07-06 Motorola, Inc. Method of trimming thick film capacitor
US4303698A (en) * 1980-02-25 1981-12-01 E. I. Du Pont De Nemours And Company Use of prolonged tack toners for the preparation of electric circuits
JPS5812392A (ja) * 1981-07-15 1983-01-24 株式会社日立製作所 平坦化配線
GB2113720B (en) * 1982-01-07 1985-12-04 Standard Telephones Cables Ltd Fabricating solder tracks
JPS58139405A (ja) * 1982-02-15 1983-08-18 アルプス電気株式会社 抵抗素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208891A (ja) * 1984-04-02 1985-10-21 日産化学工業株式会社 金属層パタ−ンの形成方法

Also Published As

Publication number Publication date
US4694138A (en) 1987-09-15
EP0159443A2 (en) 1985-10-30
EP0159443B1 (en) 1990-11-07
DE3483579D1 (de) 1990-12-13
EP0159443A3 (en) 1987-03-11

Similar Documents

Publication Publication Date Title
JPS60167491A (ja) 導体路形成方法
JPS60253207A (ja) コンデンサの製造方法
KR100511042B1 (ko) 후막 부품의 개선된 매입 방법
US5055342A (en) Fluorinated polymeric composition, fabrication thereof and use thereof
KR101086358B1 (ko) 도전성 페이스트
DE2222754C2 (de) Metallisierende Paste und ihre Verwendung
JPS61244094A (ja) 多層配線板の製造方法
US4692387A (en) Sintering of metal interlayers within organic polymeric films
US4303480A (en) Electroplating of thick film circuitry
JPH0213803B2 (ja)
CN100479635C (zh) 电路基板及其安装方法、以及使用该电路基板的电子设备
JPS60244093A (ja) 回路基板の製造方法
JPH0652827B2 (ja) 導体路の形成方法
JPH08186049A (ja) 多層コンデンサー用端子電極組成物
JPH0931419A (ja) 異方性導電接着フィルム
JPH10340625A (ja) 導電性ペーストおよびその製造方法およびそれを用いたプリント配線基板
TW200908828A (en) Circuitized substrate with internal resistor, method of making said circuitized substrate, and electrical assembly utilizing said circuitized substrate
JPS6159797A (ja) 多層印刷配線板の製造方法
JPS6318691A (ja) 導電ペ−スト回路表面のメタライズ法
JPH07282621A (ja) 電極材料及びこれを用いたチップ状電子部品、並びに電極層の表面処理方法
JP4130499B2 (ja) 基板型温度ヒュ−ズの製造方法
JP3336315B2 (ja) 導電性ペーストおよびそれを用いたプリント配線基板
JPS62130592A (ja) 配線基板の製造方法
JPS60173895A (ja) 抵抗体の製造方法
JPS62229903A (ja) 抵抗素子の形成方法