KR100511042B1 - 후막 부품의 개선된 매입 방법 - Google Patents

후막 부품의 개선된 매입 방법 Download PDF

Info

Publication number
KR100511042B1
KR100511042B1 KR10-2003-0009332A KR20030009332A KR100511042B1 KR 100511042 B1 KR100511042 B1 KR 100511042B1 KR 20030009332 A KR20030009332 A KR 20030009332A KR 100511042 B1 KR100511042 B1 KR 100511042B1
Authority
KR
South Korea
Prior art keywords
thick film
composition
substrate
component
metal substrate
Prior art date
Application number
KR10-2003-0009332A
Other languages
English (en)
Other versions
KR20030069086A (ko
Inventor
제임스 존 펠텐
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20030069086A publication Critical patent/KR20030069086A/ko
Application granted granted Critical
Publication of KR100511042B1 publication Critical patent/KR100511042B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49101—Applying terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

금속 기판상에 배치된 레지스터 조성물에 보강 조성물을 도포함으로써, 레지스터 조성물이 적어도 부분적으로 보강 조성물로 피복된 조립체를 얻는 단계; 이 조립체를 가공하는 단계; 및 이 조립체를, 접착제층으로 적어도 부분적으로 피복된 유기 기판의 적어도 한 면에 붙임(apply)으로써 조립체의 보강 조성물 면이 접착제층 중에 매입(embed)되도록 하는 단계를 포함하는, 인쇄 배선 기판 중에 후막 레지스터 조성물을 매입시키는 방법에 관한 것이다. 보강 조성물은 소성된 레지스터를 레이저 트리밍할 수 있게 해 줄 뿐만 아니라 본 발명의 적층 단계에서 균열이 생기지 않도록 해 준다.

Description

후막 부품의 개선된 매입 방법{AN IMPROVED METHOD TO EMBED THICK FILM COMPONENTS}
본 발명은 기판과 후막 레지스터 부품(thick film resistor component) 사이에 보강층(reinforcing layer)을 형성하고, 임의로는 후막 레지스터 부품 위에 추가로 보호층(encapsulant layer)을 도포하는 방법에 관한 것이다. 보강층은 전형적으로는 적층법(lamination)으로 매입(embedment)을 수행하는 동안에 부품의 균열을 저감시킨다. 보강층은 또한 레지스터 부품을 레이저 트리밍(laser trimming)할 수 있게 해준다.
오늘날 수동부품(passive component)은, 통상적으로 레지스터 또는 유전성 후막 공법(dielectric thick film technology)에서 유래된 수동 조성물로 형성되고, 금속 전도체로 종결된 캐리어 기판(carrier substrate)으로서 존재한다. 부품들은 픽 앤드 플레이스 장치(pick and place equipment)에 의해 한 번에 하나씩 인쇄 배선 기판(printed wiring board: PWB)의 표면위에 탑재되며, 접착제, 플럭스(flux), 납땜 조성물, 웨이브 납땜(wave soldering) 또는 재유동(reflow)을 포함할 수 있는 여러 복잡한 공정중 하나의 공정에 의해 회로에 전기 접속된다.
전자소자의 소형화에 대한 요구가 커짐에 따라, 회로 밀도와 단위면적당 부품 밀도 모두가 급격하게 증가하였다. 부품의 수도 기하급수적으로 증가하여, 부품 크기를 축소시켜야 하였다. 보다 작고 조밀한 기판(board)을 설계하기가 현재 기술로는 현실적으로 어렵기 때문에, 회로 설계자들이 부동품(real-estate)을 최대화하였음에도, 부품들이 표면에 탑재되기 위해 훨씬 더 작아지거나, 내부 층 중에 매입되지 않는 한(즉 부품의 수직 적층), 부품들을 더 이상 첨가할 수가 없는 지경이 되었다. 후막 조성물로부터 유래된 부품이 매입된 층 내에 존재하도록 하는 것이 바람직하다. 후막 레지스터 및 유전성 조성물은 현재 기술로 가능한데, 이러한 점성 후막 조성물을 원하는 설계도에 따라 스크린프린팅(screen-printing)한 후에, 일정 온도에서 소성함(firing)으로써, 조성물의 유기성분을 연소시키고 무기성분을 소결시킨다. 이렇게 하여, 후막 부품을 회로에 매입시킬 수 있게 된다.
후막 레지스터 부품이 매입시키기에 충분히 얇다 해도, 이들을 인쇄 배선 기판 위에 바로 프린팅할 수는 없는데, 왜냐하면 제작 공정에서 소성 단계를 거치기 때문이다. 레지스터 조성물을 가연성(fireable) 기판 위에 프린팅하고 소성한 후 기판에 적층시킬 수 있다. 그러나 소성된 부품은 적층되는 동안에 균열되는 경향이 있어서, 수율이 낮다. 균열이 적게 일어나도록 후막 부품을 인쇄 배선 기판에 적층하는 방법이 필요하다.
후막 레지스터를 인쇄 배선 기판에 탑재하는데 있어서의 또다른 장애물은 현존 기술로는 이 후막 레지스터 부품을 레이저 트리밍할 수 없다는 것이다. 레이저 트리밍은 소성된 후막 레지스터의 저항을 조절하는 방법이다. 저항을 측정한 후, 적당한 저항을 달성하는데 필요한 레지스터의 유효폭의 변동을 계산한다. 레이저는 후막 레지스터를 전류 방향을 가로지르는 방향으로 절단한다. 이로써 후막 레지스터의 유효폭이 감소되어 저항이 원하는 수준으로 증가된다. 인쇄 배선 기판 위에서 트리밍을 수행하는 경우, 레이저는 후막 레지스터를 절단하고 기판을 연소시킨다. 연소된 재료는 절단 방향을 가로질러 전도성 탄소 다리를 형성하며, 이로써 후막 레지스터의 저항이 감소되고/되거나 저항이 변동될 수 있다. 본 발명은 인쇄 배선 기판과 같은 유기 기판에, 프린팅된 후막 레지스터를 레이저 트리밍하는데 있어서의 문제점을 해결할 뿐만 아니라, 적층 동안에 부품의 균열에 관한 문제점도 해결한다.
본 발명은 (a) 금속 기판상에 배치된 레지스터 조성물에 보강 조성물을 도포함으로써, 레지스터 조성물이 적어도 부분적으로 보강 조성물로 피복된 조립체를 얻는 단계; (b) 이 조립체를 가공하는 단계; 및 (c) 이 조립체를, 접착제층으로 적어도 부분적으로 피복된 유기 기판의 적어도 한 면에 붙임으로써, 조립체의 보강 조성물 면이 접착제층 중에 매입되도록 하는 단계를 포함하는, 회로기판에 후막 부품을 매입시키는 방법에 관한 것이다.
본 발명의 목적은 균열이 적게 일어나도록 할 뿐만 아니라 레이저 트리밍도 가능하도록 후막 부품을 인쇄 배선 기판에 적층하는 방법을 제공하려는 것이다.
본 발명은 보강층을 사용하여, 회로기판에 후막 부품을 매입시키는 방법에 관한 것이다. 보강층은 후막 부품의 강도를 증가시킴으로써 적층 동안에 균열을 감소시킨다. 본 발명의 이점은, 부품들을 포함하는 가요성 금속 기판을 회로기판에 적층하는 동안 및 회로의 층들을 후막 부품 위에 적층하는 동안에 발생한다. 보호층 및 보강층을 도입하여, 후막 부품을 이들 사이에 끼워넣으면, 균열을 추가로 감소시킬 수 있다.
보강층은, 후막 레지스터 부품을 레이저 트리밍하는 동안에, 레지스터 아래에 배치된 하부 기판을 보호하는 장벽으로서의 역할을 한다. 보강층은 하부 기판의 연소를 방지하고 후막 레지스터 부품의 탄소 다리의 형성(carbon-bridging)을 방지한다. 보호층이 있거나 없는 상태에서 레이저 트리밍을 수행할 수 있다.
후막 조성물
본 발명에서는 후막 조성물을 레지스터 및 유전체; 비-전기전도성 보강층 및 보호층; 및 전도성 언더프린트에 사용한다. 후막 레지스터, 전도체 및 유전성 조성물은 당해 분야에서 잘 알려져 있으며 시판되고 있다. 일반적으로, 본 발명에서 사용할 수 있는 후막 조성물의 종류에는 크게 두 가지가 있다. 둘 다 전자산업분야에서 판매되고 있는 통상적인 제품들이다. 첫번째는 가공 동안에 조성물의 유기성분들이 연소 또는 소성되는 후막 조성물로서, "가연성 후막 조성물"이라고 하는 것이다. 이것은 전형적으로는 전도성 또는 저항성 또는 유전성 분말 및 무기 결합제가 유기 매질에 분산되어 있는 것이다. 소성 전에, 건조, 경화, 재유동, 납땜 및 후막 공법 분야의 숙련자들에게 공지된 임의의 기타 열처리를 수행할 수 있다. 두번째는, 전형적으로는 전도성 또는 저항성 또는 유전성 분말이 유기 매질에 분산된 후막 조성물(이 조성물은 가공되는 동안에 경화되고 유기성분은 남는다)로서, "중합체 후막 조성물"이라고 하는 것이다. 본원에서는 가연성 후막 조성물 및 중합체 후막 조성물을, 달리 언급이 없는 한, 일반적으로 "후막 조성물"이라고 하겠다. "유기성분"은 후막 조성물의 중합체 성분을 포함한다.
전도성 후막 조성물을 사용하는 경우, 예를 들면 본 발명에서와 같이 전도성 언더프린트로서 후막 조성물을 사용하는 경우, 후막 조성물의 작용상(functional phase)은 전기 작용성 전도체의 미세한 분말로 이루어져 있다. 특정 후막 조성물의 전기 작용성 분말은 한 종류의 분말, 분말의 혼합물, 분말의 몇가지 원소들로 이루어진 합금 또는 화합물을 포함할 수 있다. 이러한 분말의 예에는 금, 은, 구리, 니켈, 알루미늄, 백금, 팔라듐, 몰리브덴, 텅스텐, 탄탈, 란탄, 가돌리늄, 루테늄, 코발트, 티탄, 이트륨, 유로퓸, 갈륨, 및 이들의 합금 및 조합 및 후막 조성물 분야에 공지된 기타 물질이 포함된다. 전형적으로, 언더프린트용 가연성 후막 조성물에 함유된 전도체 분말은 본 발명에서 사용되는 금속 호일 기판의 금속 성분과 동일하다.
레지스터 후막 조성물에서, 작용상은 일반적으로 RuO2와 같은 전도성 산화물 분말이다. 시판되는 후막 레지스터 조성물에 함유된 전도체의 예는 RuO2, SnO2, TaN 및 LaB6이다. 다른 예는 Ru+4, Ir+4 또는 이들(M")의 조합으로 이루어진 다성분 화합물인 루테늄 파이로클로르 옥사이드(ruthenium pyrochlore oxide)로서, 이 화합물은 화학식 (MxBi2-x)(M'yM"2-y)O7-z(여기서, M은 이트륨, 탈륨, 인듐, 카드뮴, 납, 구리 및 희토류금속으로 이루어진 군에서 선택되고; M'은 백금, 티탄, 크롬, 로듐 및 안티몬으로 이루어진 군에서 선택되고; M"은 루테늄, 이리듐 또는 이들의 혼합물이고; x는 0 내지 2이되, 1가 구리의 경우에는 1보다 작거나 같고; y는 0 내지 0.5이되, M'이 로듐 또는 둘 이상의 백금, 티탄, 크롬, 로듐 및 안티몬인 경우에, 0 내지 1이고; z는 0 내지 1이되, M이 2가 납 또는 카드뮴인 경우, 약 x/2보다 크거나 같다)로 표현된다.
이러한 루테늄 파이로클로르 옥사이드는 미국특허 제 3,583,931 호에 자세하게 기술되어 있다. 바람직한 루테늄 파이로클로르 옥사이드는 비스무스 루테네이트(Bi2Ru2O7) 및 리드 루테네이트(Pb2Ru2O6 )이다.
유전성 또는 비-전도성 조성물에 있어서, 비-전도성을 부여하는 작용상은 일반적으로 유리, 세라믹 또는 비-전도성 충전제이다. 유전성 후막 조성물은 전하를 분극시켜 전하를 저장할 수 있는 비-전도성 조성물 또는 절연성 조성물이다. 이들은 본 발명의 비-전도성 보강 및 보호 조성물로서 사용된다. 유전성 후막 조성물은 전형적으로 세라믹 분말, 산화물 및/또는 비-산화물 프릿(frit), 결정화 개시제 또는 억제제, 계면활성제, 착색제, 유기 매질, 및 유전성 후막 조성물 분야에서 통상적인 기타 성분을 함유한다. 세라믹 고체의 몇몇 예는 알루미나, 티타네이트, 지르코네이트, 스타네이트, BaTiO3, CaTiO3, SrTiO3, PbTiO3, CaZrO3, BaZrO3, CaSnO3, BaSnO3, Al2O3, 유리 및 유리-세라믹이다. 이러한 물질들의 전구물질, 즉 소성되면 유전성 고체로 변하는 고체 물질 및 이런 물질들의 혼합물을 사용할 수도 있다.
앞에서 언급한 분말들은 유기 매질에 미세하게 분산되어 있으며, 임의로는 무기 결합제, 금속 산화물, 세라믹, 충전제, 및 기타 분말 또는 고체와 함께 사용된다. 후막 조성물에 있어서 무기 결합제는 소성 후 입자들을 서로 붙여주거나 입자들을 기판에 붙여주는 역할을 한다. 무기 결합제의 예는 유리 결합제(프릿), 금속 산화물 및 세라믹을 포함한다. 당해 분야에서 통상적인 유리 결합제가 후막 조성물에서 유용하다. 그 예를 몇 개 들자면, 보로실리케이트 및 알루미노실리케이트 유리이다. 추가의 예는 B2O3, SiO2, Al2O3, CdO, CaO, BaO, ZnO, SiO2, Na2O, PbO 및 ZrO와 같은 산화물의 조합을 포함하는데, 이들은 서로 독립적으로 또는 서로 조합되어 유리 결합제를 형성한다. 전형적으로는 당해 분야에서 통상적인 금속 산화물이 후막 조성물에서 사용되며, 그 예를 들면 ZnO, MgO, CoO, NiO, FeO, MnO 및 이들의 혼합물일 수 있다.
작용상 및 임의의 기타 분말을 전형적으로는 기계적 혼합법으로 유기 매질과 혼합함으로써, 프린팅에 적합한 점조도 및 유동성을 갖는 패이스트상 조성물을 만들 수 있다. 다양한 불활성 액체들을 유기 매질로서 사용할 수 있다. 유기 매질은 고체가 적당한 안정성을 갖고서 분산될 수 있게 하는 것이어야 한다. 매질의 유동성은 조성물이 우수한 도포성(application property)을 갖도록 하는 정도여야 한다. 매질이 갖추어야 하는 성질로는, 고체가 적당한 안정성을 갖고서 분산될 것, 조성물이 우수한 도포성을 갖게 할 것, 적당한 점도, 틱소트로피(thixotropy), 기판과 고체를 적당히 습윤시킬 것, 우수한 건조 속도, 우수한 소성 특성, 및 거친 취급을 견디기에 충분한 건조막 강도가 있다. 유기 매질은 당해 분야에서 통상적인 것이며, 전형적으로는 용매에 중합체가 용해된 용액이다. 가연성 후막 조성물에서 가장 흔히 사용되는 중합체는 에틸 셀룰로스이다. 중합체의 또다른 예는 에틸하이드록시에틸 셀룰로스, 우드로진(wood rosin), 에틸 셀룰로스와 페놀계 중합체의 혼합물, 저급 알콜의 폴리메타크릴레이트를 포함하며, 에틸렌 글리콜 모노아세테이트의 모노부틸 에테르를 사용할 수도 있다. 가연성 후막 조성물에 가장 널리 사용되는 용매는 에틸 아세테이트 및 알파- 또는 베타-테르피네올과 같은 테르펜 또는 이들과 기타 용매(케로센, 디부틸프탈레이트, 부틸 카르비톨, 디부틸 카르비톨 및 기타 글리콜 에테르, 부틸 카르비톨 아세테이트, 헥실렌 글리콜 및 고-비점 알콜 및 알콜 에스테르)의 혼합물이다. 상기 용매들과 기타 용매를 다양하게 배합함으로써 원하는 점도 및 휘발성을 달성할 수 있다.
또한, 후막 조성물은, 조성물의 다양한 성질들, 예를 들면 가공 동안에 부착성, 소결성, 가공성, 경납땜성(brazeability), 납땜성, 신뢰성(reliability) 등을 개선시키기 위한 기타 금속 입자 및 무기 결합제 입자를 포함할 수도 있다. 후막 조성물의 기판에 대한 부착성을 증가시키기 위한 부착 촉진제(adhesion promoter)로서 옥살산-촉매 작용에 의해 생성된 알킬 t-부틸/아밀 페놀계 중합체를 사용할 수 있다.
가연성 후막 조성물을 300 내지 1000℃에서 소성하면, 일반적으로는 용융된 유리 프릿이 기판을 습윤함으로써, 후막 조성물이 기판에 부착된다. 후막 조성물의 무기 결합제(유리 프릿, 금속 산화물 및 기타 세라믹) 부분은 후막 조성물이 기판에 부착할 때 있어서의 핵심 영역이다. 예를 들면 전통적인 후막 전도체 조성물을 소성하면, 소결된 금속 분말이 무기 결합제로 습윤되거나 무기 결합제와 교합(interlocking)됨과 동시에, 기판도 무기 결합제로 습윤되거나 무기 결합제와 교합되어, 소결된 금속 분말과 기판이 붙게 된다. 따라서, 후막의 작용성을 위해서는, 모든 필요 성분들을 적당량씩 포함하는 잘 분산된 후막 조성물을 패턴화 기법으로 침착시키는 것이 중요하다. 1000℃보다 높은 온도에서 소성하는 경우에는, 무기 결합제의 습윤/교합 메카니즘 외의 기타 상호작용 및 화합물 형성이 부착 메카니즘에 기여할 수 있을 것이다.
앞에서 기술한 바와 같이, 중합체 후막 조성물은 주로, 중합체 및/또는 천연 및/또는 합성 수지(이하 "중합체"라고 지칭하기로 함) 및 용매, 전형적으로는 휘발성 용매 및 중합체를 함유하는 유기 매질에 분산된 전도성 또는 저항성 또는 유전성 분말로 이루어져 있다. 조성물은 전형적으로는 경화되지만 소성되지는 않는 유리 프릿은 포함하지 않는다. 유용한 중합체는 당해 분야에 잘 공지되어 있다. 폴리이미드 및 폴리아크릴레이트가 적합하다. 결합제는 가교결합성 중합체일 수 있다. 이러한 중합체는 비-전도성 조성물이 경화되는 동안에 단단해지도록 해 준다. 가교결합성 중합체는 에폭시 수지일 수 있다. 중합체 후막 조성물에 사용되는 전형적인 중합체의 몇몇 예는 폴리에스테르, 아크릴, 비닐 클로라이드, 비닐 아세테이트, 우레탄, 폴리우레탄, 에폭시, 페놀계 수지 시스템 또는 이들의 혼합물이다. 유기 매질을, 입자와 기판을 적당히 습윤시키고, 우수한 건조 속도, 거친 취급을 견디기에 충분한 건조막 강도를 제공하도록 배합하는 것이 바람직하다. 건조된 조성물의 외관이 만족스러워야 한다는 것도 중요하다.
중합체를 용해시킬 수 있는 용매가 적합하다. 이러한 용매의 예는 프로필렌 글리콜 모노메틸 에테르 아세테이트, 메틸 프로판올 아세테이트, 1-메톡시-2-프로판올 아세테이트, 메틸 셀로졸브 아세테이트, 부틸 프로피오네이트, 1차 아밀 아세테이트, 헥실 아세테이트, 셀로졸브 아세테이트, 펜틸 프로피오네이트, 디에틸렌 옥살레이트, 디메틸 숙시네이트, 디메틸 글루타레이트, 디메틸 아디페이트, 메틸 이소아밀 케톤, 메틸 n-아밀 케톤, 사이클로헥사논, 디아세톤 알콜, 디이소부틸 케톤, n-메틸 피롤리돈, 부티로락톤, 이소포론, 메틸 n-이소프로필 케톤이다. 중합체 후막 조성물을 사용하는 공정에서 요구되는 점도 및 휘발성 기준을 충족하도록 상기 용매들과 기타 용매들을 다양하게 조합한다.
중합체 후막 조성물에서, 조성물을 원하는 기판에 부착시키기 위해서 뿐만 아니라 조성물이 표면 경도, 내후성 및 가요성을 갖도록 하기 위해서도 유기 매질이 필요하다. 프린팅에 적합하도록 점도를 미세하게 조절하기 위해서는, 당해 분야의 숙련자들에게 공지된 첨가제를 유기 매질에 첨가할 수도 있다.
중합체 후막 조성물을 기판에 도포한 후, 이 조성물을 전형적으로는 약 150℃ 이하의 온도로 가열함으로써 건조시켜 휘발성 용매를 제거하거나 건조시킨다. 건조 후, 용도에 따라서는, 조성물을 경화 공정에 적용시키는데, 이 공정에서 중합체가 분말과 결합하여 회로 패턴 또는 기타 원하는 결과물을 형성하게 된다. 당해 분야의 숙련자들이라면, 원하는 최종 성질을 수득하기 위해서는, 후막 조성물이 각 필요 성분들을 최적량으로 함유하는 것이 중요하다는 것을 알고 있을 것이다. 각 성분의 최적량은 원하는 후막 전도체, 레지스터 및 유전체의 성질을 달성하는데 중요하다. 이러한 성질에는 차폐력(coverage), 밀도, 균일한 두께 및 회로 패턴 크기, 전기적 성질, 예를 들면 저항, 전류-전압-온도 특성, 극초단파, 고주파 특성, 정전용량(capacitance), 인덕턴스(inductance) 등; 상호연결 특성, 예를 들면 납땜 또는 경납땜 습윤, 압축 및 와이어 결합, 접착결합, 연결 특성; 임의적 특성, 예를 들면 형광성; 및 기타 요구될 수 있는 초기 및 노화/응력 시험 성질이 포함된다.
전형적으로 후막 조성물을 제조하려면, 고체를, 플래너터리 혼합기(planetary mixer)를 사용하는 기계적 혼합법으로 유기 매질과 혼합하고, 이어서 3단롤밀(three-roll mill)에서 분산시켜 스크린프린팅에 적합한 점조도와 유동성을 갖는 조성물을 만든다. 이것을 통상적인 방법으로 기판 위에 "후막"으로서 프린팅한다. 3단롤밀을 사용하는 분산법 외의 분산법(예를 들면 고전단 혼합법(power mixing))을 사용할 수 있다. 이러한 분산법은 당해 분야에 잘 공지되어 있다.
분산액중 매질 대 고체의 비율은 크게 변할 수 있고, 분산액을 도포하는 방식 및 사용된 유기 매질의 종류에 따라 달라진다. 통상적으로 우수한 차폐력을 달성하기 위해서는, 전술한 바와 같이 분산액은 상보적으로 30 내지 91%의 고체와 70 내지 9%의 매질을 함유한다. 본 발명의 조성물의 장점을 해치지 않는 기타 물질들을 조성물에 첨가함으로써 그 성질을 개선시킬 수 있음은 물론이다. 이러한 배합물도 본 발명의 범주에 속한다.
조성물을 통상적으로는 3단롤밀 또는 고전단 혼합기(power mixer)에서 제조할 수 있다. 조성물의 점도는, 저, 중, 고의 전단속도로 작동되는 점도계로 측정시, 전형적으로 다음과 같은 범위에 들어간다.
전단속도(sec-1) 점도(Pa·s)
0.2 100-5000
300-2000
600-1500
4 40-400
100-250
120-200
40 10-150
25-120
50-100
보강 조성물
보강 조성물은 분야 및 용도에 따라서 전술된 바와 같은 가연성 또는 중합체 후막 조성물일 수 있다. 이러한 조성물의 한 성분이 비-전도성 고체 또는 굴절성 충전제이다.
보강 조성물에 함유된 비-전도성 고체의 역할은 (1) 레지스터를 레이저 트리밍하는 동안, 레이저광선이 기판을 너무 깊게 절단하지 않도록 가능한 한 빠르게 레이저광선을 회절시키는 것과, (2) 소성된 레지스터 및/또는 기타 후막 부품이 부착된 금속 호일이 인쇄 배선 기판 코어 또는 다층 기판에 적층되는 경우 금속 호일에 강도 및 경도를 부가하는 것이다.
충전제는 광을 회절시킬 수 있는 것이어야 하므로 그 선택 범위가 제한되어 있다. 광은 피막에 함유된 충전제에 의해, 충전제의 굴절률과 피막에 함유된 중합체 매트릭스의 굴절률의 차에 비례하게 굴절된다. 충전제의 굴절률과 유기 매트릭스의 굴절률이 같은 경우, 피막은 투명하게 보일 것이다. 대부분의 유기 중합체의 굴절률이 1.35 내지 1.6 정도이므로, 충전제의 굴절률은 이보다 훨씬 더 높아야 한다. 바람직한 충전제의 예를 아래 표에 제시하였다.
충전제 대략적인 굴절률
산화납(PbO) ~2.6
이산화티탄(TiO2) ~2.5
산화지르코늄(ZrO2) ~2.3
산화아연(ZnO) ~2.0
산화알루미늄(Al2O3) ~1.75
이 중에서, 산화납은 독성이 있고, 산화지르코늄은 상대적으로 비싸다. 산화아연과 산화알루미늄은 처음 3개의 화합물보다 굴절률이 훨씬 낮다. 아연은 화장품 산업에서 화상을 방지하기 위한 햇빛차단제로서 사용된다. 이산화티탄은 독성이 없고 비교적 값이 싸므로, 페인트 및 도료용 백색 안료로서 가장 많이 사용되며, 이것은 보강 조성물의 보강층을 위한 굴절성 충전제로서도 바람직하다. 이산화티탄은 레이저가 보강층을 완전 삭마하지 못하도록 하며, 주변의 결합제를 완전히 제거할 수 있게 하여, 탄소-다리 형성 및 지저분하거나 불안정한 트리밍을 방지해준다. 탄소-다리란, 전도체로서 작용하며 후막 레지스터의 저항을 변화시키는, 레이저-트리밍된 부위에 남아있는 탄소를 말한다. 탄소-다리는 또한 레이저 트리밍 후-안정성 시험 및 기타 후속 공정 동안에 저항값을 현저히 변화시킨다.
충전제의 혼합물도 유용하다. 예를 들면, 산화알루미늄과 이산화티탄의 혼합물을 사용할 수 있다. 또한, 조성물내의 고체 함량을 증가시키기 위해 다양한 입자 크기를 갖는 혼합물을 사용할 수 있다. 고체 함량을 증가시키면, 레이저 트리밍 동안에 연소되는 유기성분의 양이 감소되기 때문에, 유리하다.
비-전도성 충전제의 양은 후막 부품의 균열을 감소시키기에 충분한 정도여야한다. 충전제의 양은 레이저 트리밍 동안에 하부 기판이 손상되는 것을 방지하기에 충분한 정도여야 한다. 비-전도성 충전제의 양은 총 조성물을 기준으로 약 35 내지 75중량%가 적합하다.
유리전이온도(Tg)가 높은 보강층을 사용함으로써, 후막 부품의 균열을 더욱 더 감소시킬 수 있다. 보강층의 Tg가 높으면 적층 공정의 높은 온도에서도 보강층이 단단함을 유지할 수 있다. 단단한 보강층은 응력이 후막 부품으로 전달되는 것을 막아서, 후막 부품이 변형되거나 균열되지 않게 해 준다. 폴리이미드의 Tg는 200℃가 넘을 정도로 매우 높은 반면에, 전형적으로 적층 공정은 150℃에서 수행되기 때문에, 폴리이미드가 비-전도성 조성물용 결합제로서 특히 적합하다. 높은 Tg는 보호층에도 요구되는데, 왜냐하면 추가되는 층은 기판과 후막 부품에 적층되기 때문이다. 예를 들면 비스페놀-A/포름알데히드/에피클로로하이드린이 적합한 에폭시 중합체이다. 이러한 중합체는 쉘(Shell)에서 에폰(EPON, 등록상표) 862로서 시판된다.
비-전도성 조성물 성분은 가교결합성 중합체 및 가교제(cross-linking agent)를 함유할 수 있다. 가교제는 경화 과정에서 가교결합성 중합체를 가교결합시켜 경화시킨다. 이러한 경화 과정으로 인해 보강층 또는 보호층이 보다 단단하게 된다. 모든 가교제가 모든 가교결합성 중합체를 가교결합시키는 것은 아니다. 이 두 성분들을 하나의 시스템으로 짝지워 사용한다. 이러한 짝지워진 시스템은 당해 분야에 잘 공지되어 있다. 어떤 시스템은 열에 의해 경화되는 반면에, 어떤 시스템은 자외선 조사에 의해 경화될 수 있다. 예를 들면 시아노구아니딘은 에폭시-가교결합된 중합체를 생성시키기에 적합한 가교제이다. 시아노구아니딘은 SKF 인코포레이티드(SKF, Inc.)에서 시판되고 있다. 이 시스템은 열에 의해서 경화될 수 있다. 가교제의 사용량은 비-전도성 조성물이 경화 과정에서 경화되도록 하기에 충분한 양이어야 한다. 가교제의 양은 총 성분의 중량을 기준으로 2 내지 4%가 적합하다.
어떤 가교결합성 중합체/가교제 시스템은 매우 느리게 경화된다. 이러한 경화속도는 현재 사용되는 공정에 대해서 너무 느릴 수도 있다. 가교결합성 중합체를 사용하는 경우, 경화를 촉진시키기 위해서 가속제(accelerating agent)를 비-전도성 조성물 성분에 첨가할 수 있다. 어떤 가속제를 선택할 것인지는, 사용된 가교결합성 중합체 및/또는 가교제 및 경화 방법에 달려있다. 적합한 조합이 당해 분야에 공지되어 있다. 카바마이드 화합물이 에폭시 시스템에 적합한 열 가속제이다. 디하드(DYHARD, 등록상표) UR500는 에폭시/시아노구아니딘 시스템에 적합한 열 가속제이며 SKF 인코포레이티드에서 시판되고 있다. 가속제의 사용량은 가교결합성 중합체의 경화 시간을 원하는 정도로 되게 하는 양일 수 있다. 가속제의 양은 총 성분의 중량을 기준으로 0.1 내지 2%가 적합하다.
프린트 두께에 부합되는 유동성을 달성하기 위해서는, 용매를 비-전도성 조성물 성분에 첨가할 수 있다. 에폭시 시스템에 적합한 용매의 예로는 디에틸렌 글리콜 디부틸 에테르가 있다.
전술된 바와 같이 경화되거나 소성될 수 있는 기타 비-전도성 조성물 또한 본 발명의 범주에 들어간다. "가공(processing)"은 경화 또는 소성을 포함한다. 보강 조성물을 일반적으로는 스크린프린팅법으로 도포하지만, 후막 조성물의 도포법으로서 당해 분야에 공지된 기타 방법을 사용할 수도 있다.
공정
지금부터 본 발명의 공정에 대해 기술하겠다. 도 1a 내지 도 1k는 본 발명의 공정의 개략도이다. 첫번째 단계는 금속 기판(101)을 마련하는 단계이다. 금속 기판은 기판에 적층이 가능하도록 가요성이어야 한다. 금속 기판은 금속 호일(동박)일 수 있다. 금속 호일은 전자산업에서 이용되고 있다. 예를 들면 구리 호일 같은 수많은 종류의 금속 호일이 인쇄회로기판에서 유용하고 널리 사용되고 있으며, 이러한 호일은 일반적으로는 여러 용도에 맞는 다양한 부착성을 갖는다. 예를 들면 인쇄회로기판에 더 잘 부착되도록 보다 거친 표면을 갖는 이면-처리(reverse-treated) 구리 호일 및 양면-처리(double-treated) 구리 호일이 있다. 어떤 용도에서는 전해(electrodeposited) 구리 호일이 더 나은 부착성을 가질 수도 있다. 한 면이 드럼(drum)-처리되고 롤-어닐링된(roll annealed) 구리 호일은 보다 매끄러운 표면을 가지고 있기 때문에, 바람직한 기판 결합 메카니즘이 기계적 교합 메카니즘인 대부분의 후막 조성물의 경우에는, 적절한 부착성을 제공하지 못할 것으로 생각된다. 부착성을 개선하거나, 표면 변색(tarnishing)을 감소시키거나, 기타 목적을 위해, 인쇄회로기판용 시판 구리 호일에 다양한 피막을 도포한 것도 있다. 이러한 것으로는 니켈-피복된 구리 호일 및 아연-피복된 구리 호일이 있다. 인쇄회로기판에 도포하기 위한 다양한 구리 호일이 가울드(Gould) 및 오크-미쓰이(Oak-Mitsui)와 같은 회사에서 판매되고 있다. 위에서 기술한 것 외에도, 기타 적합한 금속 호일에는 은, 금, 알루미늄, 니켈 또는 철 호일이 포함될 수 있다. 전형적인 호일의 두께는 약 5 내지 250㎛이다. 두께는 10 내지 150㎛가 바람직하고, 15 내지 50㎛가 더욱 바람직하다. 레지스터 조성물의 도포 공정 같은 몇몇 공정에서는, 레지스터 조성물 및 기판 표면의 성질 같은 수많은 인자들이 소성된 후막 레지스터 조성물의 기판 부착에 영향을 미치는 것으로 당해 분야에는 알려져 있다. 레지스터 조성물과 관련된 인자에 대해서 말하자면, 가장 중요한 인자는 후막 조성물 내의 유리 프릿의 종류 및 부피 함량인데, 유리 프릿이 많을수록 일반적으로 기판 부착이 더 잘 된다. 소성 과정에서 후막 조성물과 기판의 접촉면에서 기판 표면과 반응해 새로운 화합물을 형성함으로써 기판과 후막 조성물의 반응 결합을 형성할 수 있는 것으로 당해 분야에 공지된 또다른 첨가제를 후막 조성물에 첨가할 수 있다는 사실이 밝혀졌다. 마지막으로, 후막 조성물과 기판이 결합하는데 있어서 공통적인 메카니즘은 기판 표면의 조도(roughness)에 따라 달라지는 단순한 기계적 교합 메카니즘이다.
한 실시양태에서는, 도 1a에 나타낸 바와 같이, 금속 기판 위에 언더프린트(110)를 형성한다. 언더프린트는 레지스터 조성물이 금속 기판에 부착되도록 해 준다. 언더프린트는 금속 기판에 잘 부착될 뿐만 아니라 소성된 후막 부품에도 잘 부착되어야 한다. 언더프린트를 형성하기에 적합한 방법은 후막 전도체 조성물층을 금속 기판에 도포한 후, 이 금속 기판을 소성하는 것이다.
언더프린트 조성물에 함유된 금속은 금속 기판의 금속과 동일한 것일 수 있다. 예를 들면 구리 호일을 사용하는 경우, 가연성 언더프린트 조성물로서 구리 조성물을 사용할 수 있다. 다른 예는 은, 금 및 니켈 호일을 유사한 금속 후막 언더프린트 조성물과 조합하는 것이다.
후막 언더프린트 조성물을 오픈코팅(open coating)으로서 금속 기판의 전체면 또는 특정 영역에만 도포할 수 있다. 스크린프린팅법으로 후막 언더프린트 조성물을 도포할 수 있다. 프린팅 및 에칭 방법을 사용하여 특정 영역에만 도포할 수 있다. 구리 호일을 사용하고 이 호일을 산소가 풍부한 대기중에서 소성할 경우, 호일 전체면을 피복시켜야 한다. 구리 조성물에 함유된 유리가 구리 호일의 산화성 부식을 지연시켜 준다.
도포된 후막 전도체 조성물을 건조시켜 용매를 제거한 후, 고온에서 소성하여 유기성분을 연소시키고 나머지 성분들을 소결시킨다. 금속의 연화점 또는 융점보다 낮은 온도에서 소성을 수행할 수 있다. 구리 조성물 및 구리 호일을 사용하는 경우, 구리 조성물을 120 내지 130℃에서 건조시키고, 질소 대기중에서 900℃에서 소성할 수 있다.
구리 호일 대신에 은 호일을 사용할 수도 있다. 은 호일을 사용할 경우, 공기-소성된 레지스터를 사용할 수 있는데, 왜냐하면 은은 공기-소성시에 안정하기 때문이다. 공기-소성된 레지스터는 탁월한 전기적 성질을 갖는다. 은은 값이 보다 비싸고, 수분이 존재하는 경우 전기장에서 이동하는 경향이 있기 때문에, 주로 에칭 공정을 사용하는 것으로 알려져 있다. 금속 기판의 금속은 가공되어 부품을 종결시키고, 임의로는 그 층에 대한 회로 트레이스가 된다. 이러한 공정은 본원에서 참고로 인용된 미국특허 제 6,317,023 호에 더 자세히 기술되어 있다.
그 다음 단계는 하나 이상의 후막 레지스터 조성물 및/또는 후막 유전성 조성물(102)을 금속 기판에 도포하는 것이다. 언더프린트가 존재하는 경우, 조성물(102)을 호일 기판 위의 언더프린트 면에 도포해야 한다. 조성물(102)을 도포하는데에는 스크린프린팅, 잉크젯 또는 후막 공법 분야에 공지된 기타 방법을 사용할 수 있다. 이어서 이 습윤한 조성물을 건조시켜 용매를 제거하고 소성한다. 소성을 전형적으로는 금속의 연화점 또는 융점보다 낮은 온도에서 수행한다. 소성된 조성물을 "후막 부품"이라고 한다. "후막 부품"이라는 용어는 일반용어이며, 예를 들면 "후막 레지스터 부품" 또는 "후막 유전성 부품"을 지칭할 수도 있다. 본 발명에서는 보강 조성물(도 1b의 103)을, 후막 부품(102)을 적어도 부분적으로 덮도록 도포한다. 보강 조성물이 보강층을 형성한다. 보강 조성물을 도포하는 방법중 하나가 스크린프린팅이다. 보강층은 유기 기판이 손상되지 않게 후막 레지스터를 레이저 트리밍할 수 있게 해 준다. 보강층은 후막 부품의 균열을 방지해 주기도 한다. 달리 말하자면, 레이저 트리밍 또는 균열 방지를 위해, 또는 이 두가지 목적을 위해, 보강층을 후막 부품 위에 도포하는 것이다. 일반적으로, 유기 기판/접착제층(105)과 화학적으로 혼화성인 결합제를 보강 조성물에 혼입시킴으로써 부착성을 개선할 수 있다. 예를 들면, 도 1c에 나타낸 바와 같이, 가교결합성 에폭시 중합체를 사용하면, 중합체 후막 조성물이 유기 기판(104)의 에폭시 프리프레그(prepreg) 접착제층에 더 잘 부착할 수 있게 될 것이다. 도 1b에 나타낸 바와 같이, 보강 조성물(103)은 후막 부품(102) 전체를 다 덮을 수 있다. 한 실시양태에서는, 도 1b에 나타낸 바와 같이, 보강 조성물(103)은 후막 부품의 가장자리 너머까지 연장될 수 있다. 또다른 실시양태에서는, 도 1e에 나타낸 바와 같이, 보강 조성물은 금속 기판 전체를 다 덮을 수 있다. 이어서 보강 조성물을 경화시켜 보강층을 형성한다. 경화 공정은 열 경화 또는 자외선 조사 경화 공정일 수 있다. 보강 조성물로서 가연성 후막 조성물을 사용할 경우에는 소성을 수행할 수도 있다. 결합제가 중합체인 경우, 비-전도성 조성물을 열 경화시켜 용매를 제거하고 조성물을 고화시킬 수 있다. 결합제가 가교결합성 중합체인 경우, 경화 공정에서 중합체가 가교결합됨으로써 조성물이 고화될 수 있다.
임의로 언더프린트를 갖는 금속 기판, 후막 부품 및 보강층을 적층체(lamination assembly)라고 하기로 한다. 이 적층체를 인쇄 배선 기판과 같은 기판(104)에 부착한다. 도 1d 및 1e에 나타낸 바와 같이, 이 기판은 접착제로 함침되어 있거나 적어도 부분적으로 하나 이상의 접착제층(프리프레그)(105)으로 피복되어 있는데, 후막 부품과 보강층은 접착제에 침투하여 에칭 종결에 적합한 표면을 제공한다. 보강층은 후막 부품의 강도를 증가시키고 적층 과정에서 일어날 수 있는 균열을 감소시킨다. 적층체를 기판의 양면 또는 기판의 한면에 적층시킬 수 있다. 적층체를 이미 하나의 층 또는 그 이상의 회로를 갖는 기판 위에 적층할 수도 있다.
지금부터는 본 발명에서 사용되는 기판의 예를 들어보겠다. 일반적으로 전자산업에서 사용되는 모든 열-민감성 기판을 본 발명에서 사용할 수 있다. 고압 적층체와 같은 모든 종류의 인쇄 배선 기판을 사용할 수 있다. 정의에 의하면, 적층체는 열 및 압력에 의해 열경화성 중합체와 결합된 섬유상 재료의 층으로 이루어진다. 이것은 전형적으로는 페놀계 또는 에폭시 중합체와 결합된 절연지 또는 에폭시-중합체 시스템과 결합된 연속 필라멘트 유리포이다. 더욱 구체적으로 몇가지 예를 더 들자면, 페놀계 중합체로 함침된 고급 절연지로 만들어진 XXXPC; 난연성만 제외하고는 XXXPC급과 유사한 FR-2; 자기-소화지(self-extinguishing paper) 에폭시인 FR-3; 에폭시 중합체와 결합된 유리포 시트로 만들어진 고급 적층체인 G-10; 자기-소화성이 부가된 것만 제외하고는 G-10과 매우 유사한 FR-4; 유리포-에폭시인 G-11; 및 G-11의 난연성 변형물인 FR-5이다.
접착제층은 전기절연성이어야 한다. 몇몇 접착제들은 보통 프리프레그라고 불린다. 그 예를 들면 에폭시, 중합체, 아크릴 또는 세라믹 형태의 접착제이다. 접착제의 도포 두께는 약 0.04 내지 약 0.2㎜일 수 있다. 시판되는 접착제의 예를 들면 듀폰(DuPont)의 써마운트(THERMOUNT, 등록상표) 및 파이랄룩스 WA(PYRALUX WA, 등록상표) 접착제이다.
임의로는, 금속 기판에서 레지스터 종결 외에도 회로 트레이스를 패턴화시키고 에칭시킬 수 있다. 패턴화 및 에칭 기법은 당해 분야에 잘 공지되어 있다. 더욱 구체적으로는, 도 1f에 나타낸 바와 같이, 듀폰의 리스톤(RISTON, 등록상표)과 같은 포토레지스트(106)를 기판의 금속 면에 적층시킨다. 이어서 포토레지스트를 패턴화된 포토마스크(photomask)(107)를 통해 자외선광(109)에 노출시켜 금속 종결 패턴 및 임의로 기타 회로 트레이스를 생성시킨다. 이어서 노출된 포토레지스트를 현상하고, 노출된 금속을 에칭시켜 도 1g에 도시된 바와 같은 종결 (및 임의로는 회로 트레이스)을 형성한다. 이어서 도 1h에 나타낸 바와 같이 포토레지스트를 벗겨내어, 원하는 종결과 회로 트레이스만 남긴다.
도 1i에 나타낸 바와 같이, 이어서 노출된 후막 부품(102)을 레이저 트리밍할 수 있다. 레이저 트리밍은 당해 분야에 잘 공지되어 있다. 후막 레지스터를 레이저 트리밍할 경우, 보강층(103)을 사용하면 기판이 손상되는 것과 탄소-다리가 형성되는 것을 피할 수 있다. 탄소-다리가 없으면 레지스터의 전기적 성질과 안정성이 증강된다. 레이저 광선의 출력을 조절할 수가 있기 때문에, 도 1i에 도시된 바와 같이 출력을, 후막 레지스터를 완전히 절단할 수 있을 정도로 높지만 보강층(103)을 완전히 절단할 정도로 높지는 않게 설정해야 한다. 레이저 출력이 너무 높으면, 보강층이 절단되어 기판이 손상될 위험이 있다. 따라서, 레이저 출력을 최소로 해야 한다. 레지스터를 예리하게 절단하는데 필요한 최소의 레이저 출력이 바람직한데, 왜냐하면 그 이상의 출력에서는 저항을 변동시킬 수 있는 탄화물이 생성되기 때문이다.
후막 유전체를 레이저 트리밍할 경우, 트리밍되는 부위는 금속 종결부이다. 이어서 후막 유전체가 레이저를 차단하고 그 하부 기판이 손상되는 것을 막는다. 이 경우 기판 손상을 막는데 보강층은 필요없다. 그러나 보강층은 후막 유전체의 균열을 막는데는 여전히 유효하다.
임의로는, 보호 조성물로서 도 1j의 하나 이상의 비-전도성 조성물(108)을 후막 부품 위에 적어도 부분적으로 도포한다. 이것은 후막 부품이 후속 적층 과정에서 균열되는 것을 추가로 방지하며 적층 과정에서 유도된 응력으로 인해 전기적 성질이 변하는 것을 막아준다. 보호 조성물을 도포하는데 적합한 방법중 하나는 스크린프린팅법이다.
경화된 보호 조성물은 후막 부품 위에 하나 이상의 층으로서 도포될 수 있다. 보호층은 후막 부품 전체 또는 부분을 덮거나, 하부 기판 전체를 덮을 수 있다. 도 1k에 도시된 바와 같이, 상부 보호층을 도포한 후에도 후막 부품을 레이저 트리밍할 수 있다.
보호 조성물에 적합한 조성물, 도포법 및 가공 조건은 보강 조성물의 경우에서와 동일할 수 있다. 보호층을 관통하여 후막 부품을 레이저 트리밍하는 경우에는, 레이저광을 산란시키지 않는 비-전도성 충전제를 사용해야 한다. 이러한 목적에 적합한 비-전도성 충전제는 알루미나이다. 후막 부품을 레이저 트리밍할 경우에는, 알루미나를 보강 조성물에도 사용할 수 있다.
보강층 없이 보호층만을 사용할 수도 있다. 이렇게 하면 후속 적층화 단계에서 균열을 방지할 수 있다.
지금까지 기술한 공정을 기판 양면에 대해서도 적용할 수 있다. 적층체를 기판의 양면에 적층시킬 수 있다. 이어서 이 적층체 위에 추가의 회로층들을 적층시키거나 부착시킬 수 있다.
본 발명을 실시예를 통해 더 자세히 설명하고자 한다. 그러나, 본 발명의 범위가 이러한 실시예에 의해서 국한되는 것은 아니다.
실시예 1
금속 기판은 1oz.의 구리 호일이었다. 전도체 조성물은 다음 조성을 갖는 구리 조성물이었다.
텍사놀(TEXANOL, 등록상표) 15.00 중량%
에틸 셀룰로스 0.75 중량%
유리 A 0.60 중량%
구형 구리 83.50 중량%
포스페이트 습윤제(트리데실 포스페이트) 0.15 중량%
유리 A의 조성은 다음과 같았다.
실리카 9.4 중량%
B2O3 12.2 중량%
산화납 65.9 중량%
산화카드뮴 6.7 중량%
플루오르화 나트륨 3.2 중량%
산화알루미늄 0.2 중량%
전도체 조성물을 스크린프린팅법으로 호일 거의 전체를 도포하였다. 이것을 130℃에서 건조시키고, 900℃ 이하에서 벨트 퍼니스(belt furnace)에서 질소 대기중에서 10분 동안 소성하였다. 퍼니스에서의 총 체류시간은 1시간이었다. 레지스터 조성물은 LaB6-기재의 후막 레지스터 조성물인 듀폰 QP602였다. 후막 레지스터 조성물을 동일한 금속 기판 위에 두 가지 크기의 작은 직사각형(20×50mil 및 30×55mil) 형태로 스크린프린팅하였다. 각 크기의 후막 레지스터가 기판 위에 96개 생겼다. 이 레지스터 조성물을 150℃에서 건조시키고, 그 이전 단계에서 수행한 바와 같이, 퍼니스에서의 총 체류시간이 1시간이 되게 하여 900℃ 질소 대기중에서 소성하였다.
다음 성분들을 혼합함으로써 보강 조성물을 제조하였다.
에폰 862 에폭시 중합체(쉘) 35.5 중량%
시아노구아니딘 2.4 중량%
디하드 UR500 카바마이드(쉘) 1.3 중량%
이산화티탄 분말(0.3㎛) 55.9 중량%
디에틸렌 글리콜 디부틸 에테르 4.9 중량%
처음 세 개의 성분들을 임펠러(impeller)가 장착된 공기-구동 고전단 혼합기로 10분동안 혼합하였다. 여기에 이산화티탄 분말을 천천히 첨가하고 고전단 혼합하였다. 점도가 조성물이 잘 혼합되게 하는 점도 이상으로 너무 높아지면, 디에틸렌 글리콜 디부틸 에테르를 첨가한 후에 이산화티탄 분말을 더 첨가한다. 보강 조성물을, 레지스터들을 완전히 덮어 가리는 큰 직사각형 형태로 스크린프린팅하였다. 각각의 직사각형은 16개의 후막 레지스터를 덮었다. 보강 조성물을 150℃에서 1시간 동안 경화시켜 에폭시 중합체를 가교결합시켰다.
적층체를, 레지스터를 아랫면으로 한 채로, 진공 적층 프레스로 하부 기판에 적층시켰다. 하부 기판은 8mil FR-4 코어였고, 접착제는 1.5mil 직물-유리-충전된 에폭시 FR-4 프리프레그였다. 208psi 및 165℃ 진공중에서 1시간 동안 적층화를 수행하였다. 듀폰 리스톤 건조막 포토레지스트를 호일 위에 적층시켰다. 포토레지스트를 아트웍 마스크(artwork mask)로 덮고 자외선광에 노출시켰다. 아트웍 마스크를 제거하고 포토레지스트를 현상하여 에칭될 구리 호일 부분을 노출시켰다. 구리를 에칭시키고, 남아있는 포토레지스트를 벗겨내었다. 남아있는 구리는 시험 패드 및 회로 트레이스를 형성하여 레지스터 종결부를 형성하였다. 레지스터의 유효 크기는 20×20mil 및 30×30mil이었다.
각 후막 레지스터의 저항을 측정하였다. 이어서 후막 레지스터를 레이저 트리밍하고 다시 측정하였다. 6개의 상이한 레이저 출력(0.6, 0.8, 1.0, 1.2, 1.5 및 1.8 와트)를 사용하였다. Q 속도는 2000 펄스/초였고, 바이트(bite) 크기는 0.1mil이었다. 후막 레지스터의 목표 저항이 45ohm 또는 60ohm이 되도록 트리밍하였다. 레이저 트리밍으로 인해서는 기판이 손상되지 않았으며, 후막 레지스터 내 절단부위는 예리하고도 정밀하였다. 이어서 기판을 120℃에서 15분 동안 가열함으로써, 트리밍 후-안정성에 대해서 검사하였다. 후막 레지스터를 다시 측정하였다. 트리밍 후-안정성 시험에서 저항의 평균 변동률(%)은 1.5%였다.
실시예 2
실시예 1의 공정을 반복하되, 후막 레지스터 조성물로는 QP601(듀폰 캄파니에 의해서 제조된, 질소 가연성 10ohm/sq LaB6-기재의 레지스터 조성물)를 사용하였고, 레이저 출력은 1.2, 1.5 및 1.8 와트였으며 목표 저항은 14ohm이었다. 레이저 트리밍으로 인해서는 기판이 손상되지 않았으며, 후막 레지스터 내 절단부위는 예리하고도 정밀하였다. 트리밍 후-안정성 시험에서 저항의 평균 변동률(%)은 1.2%였다.
본 발명은 인쇄 배선 기판과 같은 유기 기판에 프린팅된 후막 레지스터를 레이저 트리밍하는데 있어서의 문제점을 해결할 뿐만 아니라, 적층 동안에 부품의 균열에 관한 문제점도 해결한다.
도 1a 내지 도 1k는 본 발명의 일반적 방법의 개략도이다.
도 1a는 금속 기판(101) 위에 언더프린트(underprint)(110)를 도포한 후 여기에 후막 레지스터 조성물(102)을 도포한 것을 보여준다.
도 1b는 도 1a의 금속 기판/언더프린트/후막 레지스터 조성물 위에 보강 조성물(103)을 도포한 것을 보여준다.
도 1c는 인쇄 배선 기판(104) 위에 접착제층(105)을 도포한 것을 보여준다.
도 1d는 도 1b의 적층체를 뒤집어서 도 1c의 인쇄 배선 기판에 붙임으로써 후막 부품을 접착제층 중에 매입시키는 것을 보여준다.
도 1e는 도 1d의 적층체에 포토레지스트(106)를 적층시킨 것을 보여준다.
도 1f는 도 1d의 적층체를 포토마스크(107)를 통해 자외선광(109)에 노출시키는 것을 보여준다.
도 1g는 노출된 포토레지스트를 현상하고, 노출된 금속을 에칭시켜 종결부(termination) (및 임의로는 회로 트레이스(circuit trace))를 형성하는 것을 보여준다.
도 1h는 포토레지스트를 벗겨내어 원하는 종결부와 회로 트레이스를 남긴 것을 보여준다.
도 1i는 후막 레지스터 부품을 레이저 트리밍하는 것을 보여준다.
도 1j는 후막 부품 위에 적어도 부분적으로 보호 조성물(108)을 도포하는 것을 보여준다.
도 1k는 보호 조성물이 도포된 도 1j의 적층체를 레이저 트리밍하는 것을 보여준다.

Claims (18)

  1. 금속 기판을 제공하는 단계;
    금속 기판의 적어도 일부분 상에 후막 부품을 형성하기 위한 후막 조성물을 도포하는 단계;
    금속 기판의 적어도 일부분 상에 유전성 보강 조성물(reinforcing composition)을 도포함으로써 금속 기판의 적어도 일부분 상에 배치된 후막 레지스터 조성물의 적어도 일부분을 피복하여 조립체를 형성하는 단계;
    열 또는 UV 조사에 의해 조립체를 가공하여, 유전성 보강 조성물로부터 형성된 보강층 및 후막 레지스터 조성물로부터 형성된 후막 레지스터 부품을 포함하는 적층체를 형성하는 단계;
    적층체의 보강층 및 후막 레지스터 부품을 수용하기 위한 접착제층으로 적어도 한 면 상에서 부분적으로 피복된 기판을 제공하는 단계;
    상기 적층체를 기판의 접착제층으로 적어도 부분적으로 피복된 면 상에 붙임(apply)으로써, 후막 레지스터 부품 및 유전성 보강층을 접착제층 중에 매입(embed)되도록 하는 단계
    를 포함하는, 인쇄 배선 기판 중에 후막 레지스터 부품을 매입시키기 위한 방법.
  2. 제 1 항에 있어서,
    후막 레지스터 조성물을 도포하기 전에 후막 전도체 조성물을 금속 기판의 적어도 일부 상에 도포함으로써 언더프린트(underprint)를 형성하는 단계; 및
    언더프린트를 형성하기 위하여, 후막 전도체 조성물을 함유하는 기판을 가열하는 단계를 추가로 포함하는 방법.
  3. 제 1 항에 있어서,
    후막 조성물에 반대되는 금속 기판의 면상에 포토레지스트를 도포하는 단계;
    포토레지스트에 패턴화된 포토마스크를 도포하는 단계;
    포토레지스트를 UV 조사에 노출시켜 노출된 후막 부품을 형성하는 단계;
    금속 기판을 현상하는 단계; 및
    에칭하여 노출되지 않은 부분을 제거하는 단계를 추가로 포함하는 방법.
  4. 제 3 항에 있어서, 노출된 후막 부품을 레이저 트리밍(laser trimming)하는 단계를 추가로 포함하는 방법.
  5. 제 4 항에 있어서, 후막 부품의 적어도 일부에 유전성 보호 조성물(encapsulant composition)을 도포하는 단계; 및 상기 보호 조성물을 경화시켜 보호층을 형성하는 단계를 추가로 포함하는 방법.
  6. 제 1 항에 있어서, 금속 기판이 구리 호일인 방법.
  7. 제 2 항에 있어서, 후막 전도체 조성물이 금속 기판과 동일한 금속을 포함하는 방법.
  8. 제 1 항에 있어서, 기판이 고압 적층체인 방법.
  9. 제 1 항에 있어서, 보강 조성물이 이산화티탄을 함유하는 방법.
  10. 제 1 항에 있어서, 적층체를 가열하는 방법.
  11. 제 1 항에 있어서, 적층체를 UV 조사하는 방법.
  12. 제 5 항에 있어서, 후막 성분이 보호층을 통하여 레이저 트리밍되는 방법.
  13. 제 5 항에 있어서, 보호 조성물이 알루미나를 포함하는 방법.
  14. 제 1 항의 방법에 따라 형성된 매입된 후막 부품 및 보강층을 포함하는 장치.
  15. 제 1 항에 있어서, 유전성 보강 조성물이 약 35 내지 75%의 비-전도성 충전제를 포함하는 방법.
  16. 제 1 항에 있어서, 유전성 보강 조성물이 후막 부품을 전체적으로 피복하도록 도포되는 방법.
  17. 제 1 항에 있어서, 유전성 보강 조성물이 후막 부품의 가장자리를 지나도록 도포되는 방법.
  18. 제 1 항에 있어서, 유전성 보강 조성물이 전체 금속 기판을 피복하도록 도포되는 방법.
KR10-2003-0009332A 2002-02-15 2003-02-14 후막 부품의 개선된 매입 방법 KR100511042B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35718302P 2002-02-15 2002-02-15
US60/357,183 2002-02-15

Publications (2)

Publication Number Publication Date
KR20030069086A KR20030069086A (ko) 2003-08-25
KR100511042B1 true KR100511042B1 (ko) 2005-08-30

Family

ID=27734732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0009332A KR100511042B1 (ko) 2002-02-15 2003-02-14 후막 부품의 개선된 매입 방법

Country Status (8)

Country Link
US (1) US6860000B2 (ko)
EP (1) EP1355519B1 (ko)
JP (1) JP2003249735A (ko)
KR (1) KR100511042B1 (ko)
CN (1) CN100420356C (ko)
DE (1) DE60312422T2 (ko)
HK (1) HK1055530A1 (ko)
TW (1) TWI284013B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518616B (en) * 2001-06-01 2003-01-21 Phoenix Prec Technology Corp Method of manufacturing multi-layer circuit board with embedded passive device
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
US20050063135A1 (en) * 2003-09-18 2005-03-24 Borland William J. High tolerance embedded capacitors
US20040108134A1 (en) * 2002-10-11 2004-06-10 Borland William J. Printed wiring boards having low inductance embedded capacitors and methods of making same
US20040099999A1 (en) 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
US6897761B2 (en) * 2002-12-04 2005-05-24 Cts Corporation Ball grid array resistor network
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US7178229B2 (en) 2003-11-20 2007-02-20 E. I. Du Pont De Nemours And Company Method of making interlayer panels
US20070019789A1 (en) * 2004-03-29 2007-01-25 Jmar Research, Inc. Systems and methods for achieving a required spot says for nanoscale surface analysis using soft x-rays
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
US7342804B2 (en) * 2004-08-09 2008-03-11 Cts Corporation Ball grid array resistor capacitor network
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
US20060120015A1 (en) * 2004-12-02 2006-06-08 Borland William J Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards
US20060141225A1 (en) * 2004-12-28 2006-06-29 Borland William J Oxygen doped firing of barium titanate on copper foil
US7025607B1 (en) * 2005-01-10 2006-04-11 Endicott Interconnect Technologies, Inc. Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
US7648607B2 (en) * 2005-08-17 2010-01-19 Innegrity, Llc Methods of forming composite materials including high modulus polyolefin fibers
US7892633B2 (en) * 2005-08-17 2011-02-22 Innegrity, Llc Low dielectric composite materials including high modulus polyolefin fibers
US8057887B2 (en) * 2005-08-17 2011-11-15 Rampart Fibers, LLC Composite materials including high modulus polyolefin fibers
US20090045166A1 (en) * 2005-11-11 2009-02-19 Yangyang Li Method of enhancing biocompatibility of elastomeric materials by microtexturing using microdroplet patterning
US8076570B2 (en) 2006-03-20 2011-12-13 Ferro Corporation Aluminum-boron solar cell contacts
US20070236859A1 (en) * 2006-04-10 2007-10-11 Borland William J Organic encapsulant compositions for protection of electronic components
US20070244267A1 (en) * 2006-04-10 2007-10-18 Dueber Thomas E Hydrophobic crosslinkable compositions for electronic applications
US20070290379A1 (en) 2006-06-15 2007-12-20 Dueber Thomas E Hydrophobic compositions for electronic applications
EP2102268A2 (en) * 2006-12-12 2009-09-23 E.I. Du Pont De Nemours And Company Crystalline encapsulants
US8233261B2 (en) * 2006-12-12 2012-07-31 Cda Processing Limited Liability Company Composite organic encapsulants
US8357753B2 (en) 2007-07-18 2013-01-22 Cda Processing Limited Liability Company Screen-printable encapsulants based on polyhydroxyamides that thermally convert to polybenzoxazoles
US8270145B2 (en) * 2007-12-04 2012-09-18 Cda Processing Limited Liability Company Screen-printable encapsulants based on soluble polybenzoxazoles
US20090223700A1 (en) * 2008-03-05 2009-09-10 Honeywell International Inc. Thin flexible circuits
JP5571466B2 (ja) * 2010-06-10 2014-08-13 イビデン株式会社 プリント配線板、電子デバイス、及びプリント配線板の製造方法
WO2012083082A1 (en) * 2010-12-15 2012-06-21 Sun Chemical Corporation Printable etchant compositions for etching silver nanoware-based transparent, conductive film
US8687369B2 (en) * 2012-02-20 2014-04-01 Apple Inc. Apparatus for creating resistive pathways
RU2516549C2 (ru) * 2012-08-20 2014-05-20 Открытое акционерное общество "Научно-производственное объединение"ЭРКОН"(ОАО "НПО"ЭРКОН") Способ получения покрытий электрорадиоизделий
US20150366077A1 (en) * 2013-01-30 2015-12-17 Kyocera Corporation Method for producing mounted structure
US9681559B2 (en) * 2013-12-19 2017-06-13 GM Global Technology Operations LLC Thick film circuits with conductive components formed using different conductive elements and related methods
US20150197645A1 (en) * 2014-01-16 2015-07-16 E I Du Pont De Nemours And Company Method of manufacturing non-firing type electrode
TWI600354B (zh) * 2014-09-03 2017-09-21 光頡科技股份有限公司 具高彎折力之微電阻結構及其製造方法
CN108538442B (zh) * 2015-05-27 2020-07-17 苏州市贝特利高分子材料股份有限公司 高电导率低温银浆的制备方法
RU2681521C2 (ru) * 2017-07-14 2019-03-07 Акционерное общество "Омский научно-исследовательский институт приборостроения" (АО "ОНИИП") Способ получения заданной конфигурации пленочных резисторов на основе тантала и его соединений
CN110634637B (zh) * 2017-10-23 2021-06-22 潮州三环（集团）股份有限公司 一种阻值范围为1mω/□～10mω/□的厚膜电阻浆料及其制备方法
CN112204828B (zh) * 2018-06-06 2024-01-09 迪睿合株式会社 连接体的制造方法、连接方法
CN109105962B (zh) * 2018-10-13 2020-08-28 娄底市安地亚斯电子陶瓷有限公司 电阻材料、发热片及发热片制备方法
TWI713424B (zh) * 2018-10-15 2020-12-11 鼎展電子股份有限公司 銅箔電阻與具有該銅箔電阻的電路板結構
US10653013B1 (en) 2019-09-03 2020-05-12 The Boeing Company Thin film resistor having surface mounted trimming bridges for incrementally tuning resistance
KR102231104B1 (ko) * 2019-12-27 2021-03-23 삼성전기주식회사 저항 부품
PL243747B1 (pl) * 2021-06-21 2023-10-09 Politechnika Lodzka Sposób wytwarzania organicznego rezystora o wymaganej rezystancji metodą druku atramentowego
CN116793210B (zh) * 2023-08-04 2024-03-29 松诺盟科技有限公司 一种纳米复合薄膜、应变传感器及其应用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808576A (en) 1971-01-15 1974-04-30 Mica Corp Circuit board with resistance layer
JPS59138304A (ja) 1983-01-27 1984-08-08 三洋電機株式会社 カ−ボンレジン印刷抵抗ペ−スト
JPH02153589A (ja) 1988-12-05 1990-06-13 Ibiden Co Ltd 厚膜素子付プリント配線板
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
DE19609382A1 (de) 1996-03-04 1997-09-11 Biotronik Mess & Therapieg Aktivitätsgesteuerter Herzschrittmacher
KR100516043B1 (ko) 1997-03-06 2005-09-26 라미나 세라믹스, 인크. 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판
JP3324437B2 (ja) 1997-04-04 2002-09-17 松下電器産業株式会社 多層プリント配線板の製造方法
US6329899B1 (en) * 1998-04-29 2001-12-11 Microcoating Technologies, Inc. Formation of thin film resistors
US6317023B1 (en) * 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components

Also Published As

Publication number Publication date
DE60312422D1 (de) 2007-04-26
US20030154592A1 (en) 2003-08-21
TWI284013B (en) 2007-07-11
US6860000B2 (en) 2005-03-01
HK1055530A1 (en) 2004-01-09
EP1355519A3 (en) 2003-11-05
JP2003249735A (ja) 2003-09-05
EP1355519B1 (en) 2007-03-14
KR20030069086A (ko) 2003-08-25
CN100420356C (zh) 2008-09-17
CN1438834A (zh) 2003-08-27
DE60312422T2 (de) 2007-12-06
TW200303160A (en) 2003-08-16
EP1355519A2 (en) 2003-10-22

Similar Documents

Publication Publication Date Title
KR100511042B1 (ko) 후막 부품의 개선된 매입 방법
KR100377309B1 (ko) 부동태 부품을 매립하는 개선된 방법
KR100798263B1 (ko) 마이크로파 어플리케이션에서의 ｌｔｃｃ 테이프를 위한후막 전도체 페이스트 조성물
KR100744855B1 (ko) 높은 열적 사이클 전도체 시스템
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
DE19905869C1 (de) Bindemittel enthaltende Masse für die Beschichtung von Leiterplatten , Verwendung als Leiterplatten und Verfahren zur Herstellung
JP2005150120A (ja) Ｌｔｃｃテープ用厚膜導体ペースト組成物
US7186307B2 (en) Method for manufacturing a ceramic multilayer circuit board
US20140224530A1 (en) Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices
JP4024787B2 (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
KR100908609B1 (ko) 열경화형 후막 저항체용 페이스트와 그것의 제조방법 및후막 저항체
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JPH10209611A (ja) 高密度配線基板の製造方法
JPH01260711A (ja) ペースト組成物および導体
JPS58199595A (ja) セラミツク多層回路基板の製造法
JPH066046A (ja) セラミック多層配線基板
JPH0218591B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120110

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee