KR100377309B1 - 부동태 부품을 매립하는 개선된 방법 - Google Patents

부동태 부품을 매립하는 개선된 방법 Download PDF

Info

Publication number
KR100377309B1
KR100377309B1 KR10-2000-0060197A KR20000060197A KR100377309B1 KR 100377309 B1 KR100377309 B1 KR 100377309B1 KR 20000060197 A KR20000060197 A KR 20000060197A KR 100377309 B1 KR100377309 B1 KR 100377309B1
Authority
KR
South Korea
Prior art keywords
paste
underprint
applying
article obtained
adhesive layer
Prior art date
Application number
KR10-2000-0060197A
Other languages
English (en)
Other versions
KR20010070138A (ko
Inventor
존 제임스 펠튼
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20010070138A publication Critical patent/KR20010070138A/ko
Application granted granted Critical
Publication of KR100377309B1 publication Critical patent/KR100377309B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49099Coating resistive material on a base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 가요성 금속 기판에 전도성 페이스트 언더프린트(underprint)가 도포된 유기 기판에 후막 부동태(passive) 부품을 매립(embedding)하는 방법에 관한 것이다. 이 방법은 가요성 금속 기판위에 전도체 페이스트 언더프린트를 도포하는 단계; 상기 물품을 소성(firing)하는 단계; C. 언더프린트위에 하나 이상의 부동태 부품 페이스트를 도포하는 단계; D. 상기 물품을 소성하는 단계; E. 적어도 부분적으로 접착제 층으로 코팅된 유기층의 적어도 한 면위에 금속 기판의 부동태 부품면을 적용하여 상기 물품의 부동태 부품면을 접착제 층에 매립시키는 단계를 포함한다.

Description

부동태 부품을 매립하는 개선된 방법{An Improved Method To Embed Passive Components}
본 발명은 가요성 금속 기판에 전도성 페이스트 언더프린트(underprint)가 도포된 유기층에 후막 부동태 부품을 매립하는 개선된 방법에 관한 것이다.
오늘날 부동태 부품은 일반적으로 저항기 또는 커패시터 후막 기술로부터 유도되고 금속 전도체에 의해 종결되는 부동태 조성물을 갖는 캐리어로 이루어진다. 이들 부품은 픽 앤 플레이스(pick and place) 설비에 의해 한 번에 하나씩 인쇄 배선판(PWB) 표면위에 탑재되고, 접착제, 플럭스(flux), 납땜 페이스트 및(또는) 웨이브 납땜(wave soldering) 또는 리플로(reflow)를 포함한 몇몇 복합 공정 중 하나에 의해 회로에 전기적으로 연결된다.
전자 장치의 소형화 요구가 증가함에 따라, 회로 밀도 및 단위 면적당 부품의 밀도가 모두 매우 증가하였다. 부품의 수는 부품 크기의 축소를 수반하면서 급격하게 상승하였다. 더 작고, 더 조밀한 판의 설계가 현재 기술의 실제 한계에 가까워지고 있기 때문에, 회로 설계자들은 부동물을 최대화하였고, 부품들이 훨신 더 작아지지 않는다면 부품들을 첨가할 수 없거나, 대안으로서 내부 층안에 매립하는, 즉, 부품들을 수직 적층하였다.
매립된 부동태 판넬의 초기 형태는, 일본 특허 공고 공보 제H2-153589호에서 찾을 수 있듯이, 금속 호일위에 직접 인쇄된 부동태 부품을 가졌다. 이 방법은 저항기와 관련된 접착 문제 및 커패시터와 관련된 낮은 정전용량 및 높은 소산 계수와 같은 단점이 있었다.
본 발명은 부동태 부품의 인쇄 전에 금속 호일에 도포된 페이스트 언더프린트의 도포에 의해 접착에 있어서 좋은 결과를 얻었다. 따라서, 본 발명은 유기 기판위에 저비용으로 매립 부품을 형성하는 본 발명의 도성 합금(cermet) 후막 기술을 사용하여 부동태 부품을 형성하는 개선된 방법을 이용한다.
도 1a 내지 도 1i는 본 발명의 방법에 따라 제작되는 매립된(embedding) 부동태 (passive) 부품을 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
101: 부동태 부품 102: 금속 호일
103: 인쇄 배선판 104: 접착제 층
105: 감광성 필름 106: 전도성 페이스트 언더프린트
본 발명은
A. 가요성 금속 기판위에 언더프린트로서 전도체 페이스트를 도포하는 단계;
B. 단계 A에서 얻은 물품을 소성(firing)하는 단계;
C. 언더프린트위에 하나 이상의 저항기 페이스트를 도포하는 단계;
D. 단계 C에서 얻은 물품을 소성하는 단계; 및
E. 적어도 부분적으로 접착제 층으로 코팅된 유기층의 적어도 한 면위에 단계 D에서 얻은 물품의 소성된 페이스트면을 적용하여 상기 물품의 소성된 페이스트면을 접착제 층에 매립시키는 단계를 포함하는, 후막 부동태 부품을 매립하는 방법에 관한 것이다.
또한, 본 발명은
A. 가요성 금속 기판위에 언더프린트로서 제1 전도체 페이스트를 도포하는 단계;
B. 단계 A에서 얻은 물품을 소성하는 단계;
C. 언더프린트위에 하나 이상의 유전체 페이스트를 도포하는 단계;
D. 단계 C에서 얻은 물품을 소성하는 단계;
E. 소성된 페이스트위에 제2 전도체 페이스트를 도포하는 단계;
F. 단계 E에서 얻은 물품을 소성하는 단계; 및
G. 적어도 부분적으로 접착제 층으로 코팅된 유기층의 하나 이상의 면위에 단계 F에서 얻은 물품의 소성된 페이스트면을 적용하여 상기 물품의 소성된 페이스트면을 접착제 층에 매립시키는 단계를 포함하는, 후막 부동태 부품을 매립하는 방법에 관한 것이다.
그 다음, 통상의 인쇄/에칭 공정을 사용하여 전도체를 패턴화하여 상기 방법을 완결할 수도 있다.
저항기 및 커패시터 페이스트는 원칙적으로 함께 인쇄될 수 있고, 모든 페이스트가 소성 단계에서 동일한 노(爐) 프로필을 사용한다면, 다양한 등급의 저항기 페이스트 및 다양한 등급의 커패시터 페이스트도 함께 인쇄될 수 있다.
본 발명은 유기 PWB 및 기타 유기층에 저항기 및 커패시터와 같은 매립된 부동태 부품을 형성함에 있어서 기존의 세라믹 후막 기술을 사용할 수 있는 개선된 방법이다. 이 개선된 방법은 부동태 부품을 인쇄하기 전에 금속 호일에 도포되는 언더프린트를 형성하는 페이스트를 사용한다. 용어 "페이스트"란 전자 물질 산업에서 사용되는 통상적인 용어로서, 후막 조성물을 가리킨다. 언더프린트는 접착성을 크게 증진시킨다. 언더프린트는 금속 호일 및 유기층에 잘 접착되는 것으로 밝혀졌다. 전형적으로, 언더프린트에 존재하는 금속은 금속 호일에 존재하는 금속과 일치할 수 있다. 예를 들어, 구리 호일이 사용되었다면, 언더프린트로서 구리 페이스트가 사용될 것이다. 다른 응용의 예는 은, 금 및 니켈 호일과 언더프린트로서 사용되는 유사한 금속 페이스트와의 페어링(pairing)일 수 있다.
바람직한 시스템은 언더프린트로서 사용된 구리 페이스트와 페어링된 구리 호일이다. 구리 페이스트는 호일의 전 표면에 걸쳐 개방 코팅으로서 인쇄될 수 있거나 선택된 영역에 인쇄될 수 있으며, 이것이 더 경제적인 방법이다. 영역은 또한 인쇄 및 에칭 공정을 통해 선택될 수 있다. 구리 호일이 사용되는 경우, 호일의 전 표면을 코팅하는 이점은 산소 도핑 소성 분위기가 사용될 때 구리 페이스트내의 유리가 구리 호일의 산화성 부식을 지연시킨다는 것이다.
은 호일은 구리 호일의 대안이다. 은 호일은 우수한 전기적 특성을 갖는 공기 소성된 저항기를 사용할 수 있다는 이점을 갖는데, 이는 은이 공기 소성에서 안정하기 때문이다. 은의 단점은 그 비용 및 이동하는 경향, 및 비-산업 표준 에칭 화학작용이 필요하다는 것이다.
제1 금속 종결물로서 은 페이스트를 사용하고 제2 금속 종결물로서 금 페이스트를 사용하여 본 발명의 방법의 실시양태를 상세하게 기술할 것이다. 금속 은 및 금은 설명의 목적으로 사용된 것이지, 본 발명을 언급된 금속에 한정하려는 것은 결코 아니다. 은 페이스트 언더프린트를 은 호일에 도포한 다음, 건조시키고, 은 호일의 융점 아래에서 소성한다. 저항기 페이스트를 스크린 인쇄에 의해 언더프린팅된 호일위에 패턴화한 다음, 건조시키고, 전형적으로 은의 융점 미만인 850℃에서 소성한다. 그 다음, 소성된 저항기/호일을 뒤집고, 적어도 부분적으로 하나 이상의 접착제 층으로 이루어진 인쇄 배선판(PWB)과 같은 유기층에 적층하여 저항기가 접착제내로 들어가 에칭 종결에 적합한 편평한 표면이 된다. 그 다음, 이 아이 듀폰 드 네모아 앤드 캄파니(E. I. du Pont de Nemours and Company)에서 제조한 리스톤(등록상표, Riston)과 같은 포토레지스트를 은 호일위에 적층하고, 포토레지스트를 UV 선에 노광시켜 저항기 및 은 종결물 및 임의로는 다른 회로 트레이스(trace)의 패턴을 생성한다.
그 다음, 노광된 포토레지스트를 현상하고, 이렇게 노출된 은을 시안화물, 왕수(aqua regia) 또는 기타 적합한 에칭제를 사용하여 에칭하여 저항기 종결물(및 임의로는 회로 트레이스)을 생성한 다음, 포토레지스트를 탈거하여 원하는 회로를 남긴다. 임의로는, 회로를 예를 들어 경화성 에폭시 캡슐화제로 캡슐화할 수 있다.
저항기 페이스트의 소성 및 PWB에의 적층 전에, 저항기 빌드(build)에 커패시터가 가해지는 경우, 하나 이상의 유전체 페이스트 층(일반적으로, 공기 소성가능한 높은 K의 유전체)이 저항기 페이스트위에 패턴화되고 인쇄되어, 저항기 페이스트와 같은 면에 유전체(커패시터)를 위치시킨다. 그 다음, 유전체 페이스트는 건조되고, 저항기와 함께 소성된다. 그 다음, 제2 전극 물질(예컨대, 금 페이스트)이 소성된 유전체 패턴의 상부에 인쇄되고 패턴화되어 유전체 패턴의 한 면으로부터 떨어져 은 언더프린트 및 가능하게는 은 호일(언더프린트가 패턴으로 도포된 경우)상으로 생겨서 더 복잡한 빌드를 형성하게 된다. 그 다음, 빌드를 제1 전극을 형성하는 은 언더프린트 및(또는) 호일위의 제2 전극을 소결시키는 저온(<400℃)에서, 그러나 은 언더프린트 및(또는) 호일 및 금 프린트가 서로에게로 확산되는 것을 방지하기에 충분히 낮은 온도에서 소성한다. 별법으로는, 제2 전극에 열경화성 후막 은 페이스트를 사용할 수 있는데, 후막 은 페이스트를 소성하는 대신에 경화할 수 있다.
적층할 때 부동태 부품이 PWB위의 접착제 층에 매립되도록 소성된 커패시터 및 저항기를 함유하는 은 호일을 뒤집는다. 그 다음, 포토레지스트가 은 호일위에 적층되고, 전극 및 종결물을 한정하는 패턴으로 노출된다. 커패시터의 상부 전극은 은 에칭제에 의해 에칭되지 않는 금속으로 이루어져야 하며, 따라서 은 전극 및 양 종결물은 인쇄-에칭 공정 동안 형성될 수 있다. 상부 전극은 전술한 바와 같이 미리 스크린 인쇄되었다.
상이한 소성 조건을 필요로 하는 물질들의 적당한 순서결정, 또는 양립가능한 저항기 및 커패시터 페이스트의 조화 및 동일한 소성 프로필을 갖는 공정에 의해, 저항기 및 커패시터를 둘다 함유하는 단일 층이 만들어질 수 있다.
저항기 없이 커패시터가 사용되는 경우에는, 상기 설명에서 저항기 층을 도입하는 단계가 빠질 것이다.
도 1a 내지 도 1i는 본 발명의 가장 일반적인 실시양태를 도시하며, 이후 상세하게 기술된다.
도 1a-부동태 부품(101)으로서 공지된 후막 저항기 또는 커패시터가 금속 호일(102)에 도포된 전도성 페이스트 언더프린트(106)위에 인쇄된 다음, 금속 호일의 연화점 미만에서 소성된다.
도 1b-한 면에 접착제 층(104)이 코팅된 인쇄 배선판(PWB)(103).
도 1c-소성된 금속 호일의 인쇄된 면 및 PWB의 접착제 층 면이 함께 적층된다.
도 1d-부동태 부품이 안쪽 방향으로 적층된다. 즉, 부동태 부품이 적층 공정 동안 접착제 층 중으로 매립된다. 이로써 감광성 필름의 도포를 위한 비교적 편평한 면이 생긴다.
도 1e-이어서, 감광성 필름이 금속 호일위에 적층된다.
도 1f-필름이 화학 방사선에 이미지 방식으로 노광되어 노출된 구역이 정해진다.
도 1g-노출된 금속 호일을 남기고 필름의 노출되지 않은 구역을 제거하여 현상이 이루어진다.
도 1h-이어서, 금속 호일이 에칭된다.
도 1i-회로 및 부동태 부품이 같은 면에 구현된다.
상기 공정은, 전술된 바와 같이, 양면 빌드에 적용될 수 있다.
본 발명의 주요 부품을 이하에 기술한다.
호일
금속 호일은 상업적으로 이용가능한 것이다. 바람직한 호일은 두께 약 0.01 내지 100 μ, 바람직하게는 2 내지 75 μ, 가장 바람직하게는 15 내지 40 μ의 구리, 은, 금, 알루미늄, 니켈 또는 철 호일이다.
후막 조성물
페이스트로서 공지된 후막 조성물이 언더프린트 및 부동태 부품으로서 사용된다. 저항기 조성물은 상업적으로 이용할 수 있으며, RuO2, LaB4, SnO2또는 TaN 기재 후막 저항기 페이스트가 바람직하다. 커패시터 후막 필름 조성물은 상업적으로 이용할 수 있으며, 티탄산바륨 또는 산화티탄 후막 페이스트가 바람직하다. 일반적으로, 후막 페이스트는 가소화제, 분산제 및 유기 용매의 혼합물에 용해된 중합체에 분산된 유리, 금속 또는 다른 특정 기능형 입자("고체"로서 언급됨)의 미분된 입자로 이루어진다. 부동태 부품에 바람직한 페이스트는 저항기 페이스트로서, 산업상 널리 공지되어 있고, 상업적으로 이용할 수 있으나 원하는 저항을 얻기 위해서는 약간의 블렌딩이 필요할 수 있다. 커패시터 페이스트도 또한 상업적으로 이용할 수 있으나, 구리 시스템에 인쇄되는 바람직한 페이스트는 질소 분위기에서 우수한 연소를 나타내는 유기 비히클 및 유전성 분말 혼합물에 블렌딩되는 질산바륨 분말과 같은 산화 성분을 갖는다.
유성형 혼합기를 사용하는 기계적 혼합에 의해 상기 고체를 본질적으로 불활성인 액체 매질(부형제)과 혼합한 다음, 3롤 분쇄기에 분산시켜 스크린 인쇄에 적합한 농도 및 유동성을 갖는 페이스트성 조성물을 형성한다. 페이스트성 조성물은 통상적인 방식으로 통상적인 세라믹 기판위에 "후막"으로서 인쇄된다.
비히클로서 모든 본질적으로 불활성인 액체를 사용할 수 있다. 증점제 및(또는) 안정제 및(또는) 그밖의 통상의 첨가제의 존재 또는 부재하에 다양한 유기 액체를 비히클로서 사용할 수 있다. 사용될 수 있는 유기 액체의 예는 지방족 알콜, 이러한 알콜의 에스테르, 예를 들어 아세테이트 및 프로피오네이트, 테르펜(예: 소나무 오일, 테르피네올 등), 수지 용액(예: 저급 알콜의 폴리메타크릴레이트), 용매(예: 소나무 오일 및 에틸렌 글리콜 모노아세테이트의 모노부틸 에테르)내 에틸 셀룰로즈의 용액 및 디부틸 카르비톨이다. 바람직한 비히클은 에틸 셀룰로즈 수지 및 이스트만 케미칼스(Eastman Chemicals)사의 특허 에스테르/알콜인 텍산올의 용매(실시예 참조)를 기재로 하고, 별법으로는 알파-, 베타- 및 감마-테르피네올(일반적으로 8 내지 15%의 베타- 및 감마-테르피네올을 함유하는 85 내지 92%의 알파-테르피네올)도 또한 후막 잉크의 용매로서 사용되는 경우 우수한 특성을 나타내지만, 텍산올보다는 불량한 연소 특성을 나타낸다. 비히클은 또한 기판에 도포된 후 빠른 경화를 촉진하는 휘발성 액체를 함유할 수도 있다.
분산액내의 비히클 대 고체의 비는 매우 달라질 수 있으며 분산액이 도포되는 방식 및 사용된 비히클의 종류에 따라 좌우된다. 일반적으로 우수한 차폐력을 얻기 위하여, 분산액은 전술한 바와 같이 상보적으로 고체 50 내지 91% 및 비히클 9 내지 50%를 함유할 것이다. 본 발명의 조성물은 그의 유리한 특징에 영향을 주지 않는 기타 물질의 첨가에 의해 개질될 수 있음은 물론이다. 이러한 배합은 현 기술 수준내에서 우수하다.
페이스트는 편리하게 3롤 분쇄기에서 제조된다. 페이스트의 점도는 전형적으로 저속, 중간속 및 고속의 전단 속도로 브룩필드(Brookfield) HBT 점도계에서 측정하였을 때 하기 범위내이다.
전단 속도(sec-1) 점도(㎩·s)
0.2 100-5000
300-2000 바람직함
600-1500 가장 바람직함
4 40-400
100-250 바람직함
120-200 가장 바람직함
40 10-150
25-120 바람직함
50-100 가장 바람직함
유기층
본 발명에 사용된 바람직한 유기층은 인쇄 회로판 산업에 이용되는 유형의 판이다. 일반적으로, 이들은 고압 적층물로 만들어진다. 정의에 의하면, 적층물은 열 및 압력하에 열경화성 수지와 함께 결합된 섬유상 물질의 층들로 구성된다.종종 적층물은 페놀성 또는 에폭시 수지와 결합된 절연지 또는 에폭시 수지계와 결합된 연속-필라멘트 유리 직물이다. 더 구체적으로, 그 예는 페놀성 수지로 함침된 고품질의 절연지로 만들어진 XXXPC; 난연성을 제외하고는 XXXPC 급과 유사한 FR-2; 자기 소화성 종이 에폭시인 FR-3; 에폭시 수지와 결합된 유리 직물의 시이트로 만들어진 고품질의 적층물인 G-10; 자기 소화성이 부가된 것을 제외하고는 G-10과 매우 유사한 FR-4; 유리 직물 에폭시인 G-11(현재, 많은 용도에 있어서 FR-4가 바람직한 기판 물질임); G-11의 난연성 개질물인 FR-5.
접착제
접착제는 전기 절연성이어야 한다. 에폭시, 수지, 아크릴 또는 세라믹형 접착제가 사용될 수 있다. 도포되는 접착제의 바람직한 두께는 약 0.04 내지 약 0.2밀리미터이다. 바람직한 접착제는 비알룩스(등록상표, Vialux), 파이랄룩스(등록상표, Pyralux) 및 파이랄룩스 WA(등록상표, Pyralux WA)이다.
실제적인 실시예를 제공함으로써 본 발명을 더 상세하게 기술하겠다. 그러나, 본 발명의 범주는 이들 실제적인 실시예에 의해 어떤 식으로든 제한되지 않는다.
실시예
하기 실시예의 모든 값은 전체 조성물을 기준으로 한 중량%로 주어진다.
조성물
구리 페이스트 언더프린트의 조성:
텍산올 15.00%
에틸 셀룰로즈 0.75%
유리 A 0.60%
구리 83.50%
인산염 습윤제 0.15%
유리 A의 조성:
실리카 9.4%
B2O3 12.2%
산화 납 65.9%
산화 카드뮴 6.7%
플루오르화 나트륨 3.2%
산화 알루미늄 0.2%
페이스트는 후막 페이스트 배합 및 생산 분야의 숙련자에게 널리 공지된 기법에 의해 제조되었다. 유리 생산 분야의 숙련자에게 널리 공지된 표준의 기법을 사용하여 유리를 용융시키고 소결하였다. 표준의 스크린(스테인레스강 메쉬, 325 내지 500메쉬 스크린)을 사용하여 스크린 인쇄를 수행하였다. 구리 호일위의 소성된 필름의 두께는 10미크론 미만, 전형적으로는 8 내지 9미크론이었다.
캡슐화제 페이스트
성분 백분율
알루미나 분말(바이엘 프로세스(Bayer Process), 2미크론 이하) 55.0%
용매(디부틸 카르비톨) 16.0%
수지(비스페놀-F, 쉘(Shell) #862) 25.3%
시아노구아니딘(디하드(Dyhard) 100SF, SKW 트로스트베르크 (SKW Trostberg)) 2.4%
열개시제(UR-150, SKW 트로스트베르크)(톨루엔 2,4-비스(N,N-디메틸카르바민)) 1.3%
이 물질들은 도료 산업에서 일반적으로 사용되는 카울스(Cowles)와 같은 고전단의 고속 혼합기에서 혼합하였다. 알루미나는 이러한 방식으로 적절히 분산시키고, 추가의 롤 분쇄는 사용하지 않았다.
공정 흐름
접착제 층의 존재 및 부재하의 부품의 가공은 매우 유사하다. 실시예 1 내지 6은 비교예이며, 구리 페이스트 언더프린트의 부재하에 실행되었다. 실시예 7 내지 12는 본 발명을 예시하며, 구리 페이스트 언더프린트의 존재하에 실행되었다. 부품을 230 내지 280메쉬 스크린을 사용하여 인쇄하고, 80℃에서 건조시키고, 공칭 "30분" 노 프로필(900도에서 10분 피크, 20분까지 연소 경사)로 소성하였다. 터널 화로에서 55분의 전체 체류 시간동안 가열되지 않은 대역에서 별도의 25분이 소비된다.
구리 페이스트 언더프린트가 없는 경우 구리 페이스트 언더프린트가 있는 경우
1. 언더프린트 층 없음 1. 스크린 인쇄/구리 언더프린트 층을 건조시킴
2. 소성하지 않음 2. 구리 언더프린트 층을 소성함
3. 저항기 페이스트를 인쇄/건조시킴 3. 저항기 페이스트를 인쇄/건조시킴
4. 저항기 페이스트를 소성함 4. 저항기 페이스트를 소성함
5. 수렴면에 파이랄룩스 접착제로 코팅된 PWB의 소성 부품을 진공 적층함 5. 수렴면에 파이랄룩스 접착제로 코팅된 PWB의 소성 부품을 진공 적층함
6. 리스톤을 취하도록 미세에칭함 6. 리스톤을 취하도록 미세에칭함
7. 리스톤을 적층함 7. 리스톤을 적층함
8. 리스톤상에서 전도체 패턴을 노출시킴 8. 리스톤상에서 전도체 패턴을 노출시킴
9. 판을 현상/에칭/탈거함 9. 판을 현상/에칭/탈거함
10. 패턴화된 저항기위에 경화성 에폭시 캡슐화제를 인쇄함 10. 패턴화된 저항기위에 경화성 에폭시 캡슐화제를 인쇄함
결과
Cu 페이스트 언더프린트의 부재하에 인쇄된 저항기-파이랄룩스 접착제를 사용하여 스크린 인쇄된 10㏀, R, 평균 및 CV 10,000Ω 붕소화 란탄 저항기 페이스트
실시예 1 실시예 2 실시예 3 실시예 4 실시예 5 실시예 6
저항기값 26.65 27.92 20.57 열림 19.87 열림
27.58 22.16 21.44 20.69 20.93 22.16
26.91 152.8* 22.62 29.45 24.1 28.9
33.73 28.11 25.76 24.82 28.8 26.3
31.58 38.2 26.4 36.8 28.1 34.2
32.6 36.7 27.62 32.5 31.06 34.3
33.5 27.31 476* 27.27 31.6 32.2
31.3 27.76 710* 32.5 33.1 34.1
평균 30.48125 29.73714 24.06833 29.14714 27.195 30.30857
표준편차 2.973298 5.675446 2.903683 5.399265 5.001303 4.716621
Cu 페이스트 언더프린트의 존재하의 저항기-10㏀, 저항, 평균 및 CV(20×20 저항기)
실시예 7 실시예 8 실시예 9 실시예 10 실시예 11 실시예 12
저항기값 24.3 21.1 21.9 17.9 22.3 20.9
- 21.1 21.9 18.5 21 21.5
20.8 21.3 19.7 19.1 19 21.5
21.4 21 19.4 19.4 17.3 21.2
22.8 20 21.8 22.4 13.8 20.5
22.7 22 21.4 21.1 15.5 21
20.9 21 20.8 17.4 17.1 21.6
17.6 17.6 19.6 15.9 20.1 19.7
평균 22.15 21.07143 20.98571 19.4 18 21.17143
표준편차 1.363452 0.587975 1.0574 1.781385 2.991098 0.398808
상기 표들에서, 별표로 표시된 값은 분명하게 손상된 종결 접촉을 갖는 저항기로부터 취한 것이다. 언더프린트되지 않은 판(실시예 1 내지 6)은 불량한 종결접착에 의해 초래된 바람직하지 못한 값을 나타내었다. 언더프린트 층의 부재하에 가공된 저항기의 성능은 다른 면에서도 불량하였다. 첫째로, 높은 옴(Ω)의 저항기는 구리에 대하여 매우 불량하게 접착하였다. 이것은 취급되는 동안 드러나는데, 공정동안 불규칙 저항기는 구리 호일에서 튀어나왔다. 불량한 접착은 또한 Cu 언더프린트가 없는 저항기에서 저항을 더 많이 변화시키며, 실시예 13의 커패시터에서 소산 계수가 더 커지게 하였다.
실시예 13
두 유전체 층을 적층하기 위해 2회의 인쇄/건조/소성 순서를 사용하여, 유전체 페이스트를 언더프린트된 구리 호일위에 인쇄하여 임의의 핀홀의 효과를 최소화하였다. 400메쉬 스크린을 사용하여 부품을 인쇄하고, 80℃에서 건조시키고, 공칭 "30분" 노 프로필(900도에서 10분 피크, 20분까지 연소 경사)로 소성하였다. 터널로에서 55분의 전체 체류 시간동안 가열되지 않은 대역에서 별도의 25분이 소비된다.
유전체를 인쇄하고 언더프린트된 구리 호일에서 소성한 후, 저온의 은 페이스트를 유전체에 인쇄하고, 리드선을 유전체의 가장자리로부터 연장한다. 구리는 은 리드선 에칭에 영향을 주지 않기 때문에, 은 리드선은 구리를 에칭한 후에 이용할 수 있다. 은 페이스트는 200℃에서 10분 동안 노에서 소성된다. 소성 후, 이 물질은 즉시 적층, 인쇄 및 에칭될 수 있다. 일반적으로, 은 리드선의 일부위에 구리 패드가 남겨져 부착 지점을 제공한다.
유전체 페이스트의 조성:
산화 지르코늄 분말 4.10%
유리 "A" 6.10%
에틸 셀룰로즈 0.83%
이스트만 텍산올 17.63%
티탄산 바륨 분말 69.20%
질산 바륨 분말 0.84%
인산염 습윤제 0.40%
유리 A의 조성:
산화 게르마늄 21.5%
사산화 납 78.5%
텍산올은 이스트만사의 특허 에스테르/알콜이며, 에틸 셀룰로즈는 헤르큘레스(Hercules)사의 "T-200" 급이고, 인산염 습윤제는 아크조(AKZO)사의 트리데실 인산염이다. 분말은 후막 잉크의 배합 분야의 숙련자에게 익숙한 공정에 의해 분쇄되고, 유리도 또한 일반적으로 사용되는 과정을 사용하여 제조한다. 배합물의 유기 및 무기 부분을 혼합하고 롤 분쇄하여 스크린 인쇄에 적합한 점도의 후막 인쇄 잉크를 제조한다.
은 페이스트의 조성:
5미크론 박편 은 48.2%
1-2미크론 은 26.8%
0.6-0.8 미크론 은 3.6%
에틸 셀룰로즈 수지 1.4%
텍산올 20.0%
에틸 셀룰로즈는 헤르큘레스사의 T-200 급이고, 텍산올은 이스트만사의 알콜/에스테르 용매이다. 은 페이스트는 후막 분야의 배합 숙련자에게 널리 공지된 기법을 사용하여 제조하였다.
이렇게 제조된 부품을 PWB 제작 분야의 숙련자에게 널리 공지된 공정을 사용하여 뒤집고, 적층하고, 포토레지스트로 코팅하고, 노광시키고, 현상하고, 에칭하고, 탈거하였다.
다음은 이러한 물질로 만든 커패시터의 전기적 특성을 나타낸다:
전정용량은 ~150nF/in2이고, 표준편차는 <10%이다.
Df는 1㎑ 내지 100㎑에서 ~0.9 내지 ~1.7%이다.
IR은 >5×109Ω이다.
방전 전압은 ~300V이다.
본 발명에 의하면 부동태 부품의 인쇄 전에 금속 호일에 도포된 페이스트 언더프린트의 도포에 의해 접착에 있어서 좋은 결과를 얻었다. 따라서, 본 발명은 유기 기판위에 저비용으로 매립 부품 형성을 하는 본 발명의 도성 합금 후막 기술을 사용하여 부동태 부품을 형성하는 개선된 방법을 이용한다.

Claims (10)

  1. A. 가요성 금속 기판위에 언더프린트(underprint)로서 전도체 페이스트를 도포하는 단계;
    B. 단계 A에서 얻은 물품을 소성(firing)하는 단계;
    C. 상기 언더프린트위에 하나 이상의 저항기 페이스트를 도포하는 단계;
    D. 단계 C에서 얻은 물품을 소성하는 단계; 및
    E. 적어도 부분적으로 접착제 층으로 코팅된 유기층의 적어도 한 면위에 단계 D에서 얻은 물품의 소성된 페이스트면을 적용하여 상기 물품의 소성된 페이스트면을 접착제 층에 매립(embedding)시키는 단계를 포함하는, 후막 부동태(passive) 부품을 매립하는 방법.
  2. A. 가요성 금속 기판위에 언더프린트로서 제1 전도체 페이스트를 도포하는 단계;
    B. 단계 A에서 얻은 물품을 소성하는 단계;
    C. 상기 언더프린트위에 하나 이상의 유전체 페이스트를 도포하는 단계;
    D. 단계 C에서 얻은 물품을 소성하는 단계;
    E. 소성된 페이스트위에 제2 전도체 페이스트를 도포하는 단계;
    F. 단계 E에서 얻은 물품을 소성하는 단계; 및
    G. 적어도 부분적으로 접착제 층으로 코팅된 유기층의 적어도 한 면위에 단계 F에서 얻은 물품의 소성된 페이스트면을 적용하여 상기 물품의 소성된 페이스트면을 접착제 층에 매립시키는 단계를 포함하는, 후막 부동태 부품을 매립하는 방법.
  3. A. 가요성 금속 기판위에 언더프린트로서 제1 전도체 페이스트를 도포하는 단계;
    B. 단계 A에서 얻은 물품을 소성하는 단계;
    C. 상기 언더프린트위에 하나 이상의 유전체 페이스트를 도포하는 단계;
    D. 단계 C에서 얻은 물품을 소성하는 단계;
    E. 소성된 페이스트위에 열경화성 후막 전도체를 도포하는 단계;
    F. 단계 E에서 얻은 물품을 경화하는 단계; 및
    G. 적어도 부분적으로 접착제 층으로 코팅된 유기층의 적어도 한 면위에 단계 F에서 얻은 물품의 경화된 페이스트면을 적용하여 상기 물품의 경화된 페이스트면을 접착제 층에 매립시키는 단계를 포함하는, 후막 부동태 부품을 매립하는 방법.
  4. 제2항 또는 제3항에 있어서, 하나 이상의 유전체 페이스트를 도포하는 단계가 언더프린트위에 하나 이상의 저항기 페이스트를 도포하는 것을 더 포함하는 단계인 방법.
  5. 제2항 또는 제3항에 있어서, 하나 이상의 유전체 페이스트를 도포하는 단계가 유전체 페이스트위에 하나 이상의 저항기 페이스트를 도포하는 것을 더 포함하는 단계인 방법.
  6. 제1항, 제2항 및 제3항 중 어느 한 항에 있어서, 소성 단계가 금속 기판의 연화점 또는 융점 미만에서 수행되는 단계인 방법.
  7. 제1항, 제2항 및 제3항 중 어느 한 항에 있어서, 캡슐화제로 회로를 캡슐화하는 단계를 추가로 포함하는 방법.
  8. 제1항, 제2항 및 제3항 중 어느 한 항에 있어서, 언더프린트가 금속 기판에 존재하는 금속과 동일 종류의 금속을 포함하는 전도체 페이스트인 방법.
  9. 제2항 또는 제3항에 있어서, 유전체 페이스트가 산화제를 함유하는 유전체 페이스트인 방법.
  10. 제1항, 제2항 또는 제3항의 방법에 따라 형성되는 매몰된 부동태 부품.
KR10-2000-0060197A 1999-10-15 2000-10-13 부동태 부품을 매립하는 개선된 방법 KR100377309B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/419,681 US6317023B1 (en) 1999-10-15 1999-10-15 Method to embed passive components
US09/419,681 1999-10-15

Publications (2)

Publication Number Publication Date
KR20010070138A KR20010070138A (ko) 2001-07-25
KR100377309B1 true KR100377309B1 (ko) 2003-03-26

Family

ID=23663295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0060197A KR100377309B1 (ko) 1999-10-15 2000-10-13 부동태 부품을 매립하는 개선된 방법

Country Status (6)

Country Link
US (2) US6317023B1 (ko)
EP (1) EP1093327B1 (ko)
JP (1) JP3556164B2 (ko)
KR (1) KR100377309B1 (ko)
DE (1) DE60032438T2 (ko)
TW (1) TWI240602B (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338809B1 (en) 1997-02-24 2002-01-15 Superior Micropowders Llc Aerosol method and apparatus, particulate products, and electronic devices made therefrom
US6621012B2 (en) * 2001-02-01 2003-09-16 International Business Machines Corporation Insertion of electrical component within a via of a printed circuit board
US6576489B2 (en) * 2001-05-07 2003-06-10 Applied Materials, Inc. Methods of forming microstructure devices
EP1261241A1 (en) * 2001-05-17 2002-11-27 Shipley Co. L.L.C. Resistor and printed wiring board embedding those resistor
US6696906B1 (en) * 2001-05-30 2004-02-24 Hewlett-Packard Development Company, L.P. Low dielectric loss signal line having a conductive trace supported by filaments
TW518616B (en) * 2001-06-01 2003-01-21 Phoenix Prec Technology Corp Method of manufacturing multi-layer circuit board with embedded passive device
JP4515477B2 (ja) * 2001-06-05 2010-07-28 大日本印刷株式会社 受動素子を備えた配線板の製造方法
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
US7629017B2 (en) 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features
US6951666B2 (en) * 2001-10-05 2005-10-04 Cabot Corporation Precursor compositions for the deposition of electrically conductive features
US7083850B2 (en) * 2001-10-18 2006-08-01 Honeywell International Inc. Electrically conductive thermal interface
KR20040077655A (ko) 2001-10-19 2004-09-06 슈페리어 마이크로파우더스 엘엘씨 전자 형상 증착용 테잎 조성물
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
US20050063135A1 (en) * 2003-09-18 2005-03-24 Borland William J. High tolerance embedded capacitors
US20040108134A1 (en) * 2002-10-11 2004-06-10 Borland William J. Printed wiring boards having low inductance embedded capacitors and methods of making same
US6897761B2 (en) * 2002-12-04 2005-05-24 Cts Corporation Ball grid array resistor network
KR100713731B1 (ko) * 2002-12-13 2007-05-04 이 아이 듀폰 디 네모아 앤드 캄파니 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US7274100B2 (en) * 2003-06-23 2007-09-25 International Rectifier Corporation Battery protection circuit with integrated passive components
JP4047243B2 (ja) * 2003-08-07 2008-02-13 株式会社日立製作所 有機・無機酸化物混合体薄膜、それを用いた受動素子内蔵電子基板及び有機・無機酸化物混合体薄膜の製造方法
US7042331B2 (en) * 2003-08-12 2006-05-09 Delphi Technologies, Inc. Fabrication of thick film electrical components
US7178229B2 (en) 2003-11-20 2007-02-20 E. I. Du Pont De Nemours And Company Method of making interlayer panels
TWI265534B (en) * 2003-12-31 2006-11-01 Polytronics Technology Corp Over-current protection apparatus
US7688569B2 (en) * 2004-03-16 2010-03-30 E. I. Du Pont De Nemours And Company Thick-film dielectric and conductive compositions
US20050204864A1 (en) * 2004-03-16 2005-09-22 Borland William J Thick-film dielectric and conductive compositions
EP1578179A3 (en) 2004-03-16 2006-05-03 E.I. du Pont de Nemours and Company Thick-film dielectric and conductive compositions
US20050208706A1 (en) * 2004-03-17 2005-09-22 Blazek Roy J Method of creating multi-layered monolithic circuit structure containing integral buried and trimmed components
US20070019789A1 (en) * 2004-03-29 2007-01-25 Jmar Research, Inc. Systems and methods for achieving a required spot says for nanoscale surface analysis using soft x-rays
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
TWI251455B (en) * 2004-07-06 2006-03-11 Advanced Semiconductor Eng A manufacturing method of a multi-layer circuit board with embedded passive components
US7342804B2 (en) * 2004-08-09 2008-03-11 Cts Corporation Ball grid array resistor capacitor network
US20060120015A1 (en) * 2004-12-02 2006-06-08 Borland William J Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards
US20080289866A1 (en) * 2004-12-28 2008-11-27 Ngk Spark Plug Co., Ltd. Wiring Board and Wiring Board Manufacturing Method
US20060141225A1 (en) * 2004-12-28 2006-06-29 Borland William J Oxygen doped firing of barium titanate on copper foil
TW200640596A (en) 2005-01-14 2006-12-01 Cabot Corp Production of metal nanoparticles
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
WO2006076609A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
US7741189B2 (en) * 2005-06-20 2010-06-22 E.I. Du Pont De Nemours And Company Electrodes, inner layers, capacitors, electronic devices and methods of making thereof
US20060282999A1 (en) * 2005-06-20 2006-12-21 Diptarka Majumdar Electrodes, inner layers, capacitors and printed wiring boards and methods of making thereof - part II
US7504706B2 (en) * 2005-10-21 2009-03-17 E. I. Du Pont De Nemours Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof
US7456459B2 (en) * 2005-10-21 2008-11-25 Georgia Tech Research Corporation Design of low inductance embedded capacitor layer connections
US7705423B2 (en) 2005-10-21 2010-04-27 Georgia Tech Research Corporation Device having an array of embedded capacitors for power delivery and decoupling of high speed input/output circuitry of an integrated circuit
US7531416B2 (en) * 2005-12-21 2009-05-12 E. I. Du Pont De Nemours And Company Thick film capacitors on ceramic interconnect substrates
US20070210426A1 (en) * 2006-03-07 2007-09-13 Gerber Mark A Gold-bumped interposer for vertically integrated semiconductor system
US20070236859A1 (en) * 2006-04-10 2007-10-11 Borland William J Organic encapsulant compositions for protection of electronic components
US20070244267A1 (en) 2006-04-10 2007-10-18 Dueber Thomas E Hydrophobic crosslinkable compositions for electronic applications
US20070291440A1 (en) * 2006-06-15 2007-12-20 Dueber Thomas E Organic encapsulant compositions based on heterocyclic polymers for protection of electronic components
TW200839811A (en) * 2006-12-12 2008-10-01 Du Pont Crystalline encapsulants
US8233261B2 (en) * 2006-12-12 2012-07-31 Cda Processing Limited Liability Company Composite organic encapsulants
US20080160173A1 (en) * 2006-12-27 2008-07-03 Nokia Corporation Component Moulding Process
JP4702904B2 (ja) * 2007-02-06 2011-06-15 イビデン株式会社 プリント配線板及びそのプリント配線板の製造方法
US8357753B2 (en) 2007-07-18 2013-01-22 Cda Processing Limited Liability Company Screen-printable encapsulants based on polyhydroxyamides that thermally convert to polybenzoxazoles
US8270145B2 (en) 2007-12-04 2012-09-18 Cda Processing Limited Liability Company Screen-printable encapsulants based on soluble polybenzoxazoles
EP3167458B1 (en) 2014-07-11 2020-04-29 E. I. du Pont de Nemours and Company Flowable compositions with low temperature curing to form thermally conductive pathways in electronics type applications and methods relating thereto
TWI600354B (zh) * 2014-09-03 2017-09-21 光頡科技股份有限公司 具高彎折力之微電阻結構及其製造方法
JP6605718B2 (ja) * 2016-04-28 2019-11-13 シャープ株式会社 導電性ペースト、電極接続構造、及び、電極接続構造の製造方法
TWI713424B (zh) * 2018-10-15 2020-12-11 鼎展電子股份有限公司 銅箔電阻與具有該銅箔電阻的電路板結構
JP7352651B2 (ja) * 2020-02-05 2023-09-28 フエロ コーポレーション 高周波用途用m7 ltcc-銀システム及び関連する誘電体組成物

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1130057A (fr) * 1954-05-04 1957-01-30 Norton And Gregory Ltd Perfectionnements apportés aux circuits et éléments électriques obtenus par impression
GB1258660A (ko) * 1969-12-19 1971-12-30
US4180608A (en) * 1977-01-07 1979-12-25 Del Joseph A Process for making multi-layer printed circuit boards, and the article resulting therefrom
JPS5469768A (en) * 1977-11-14 1979-06-05 Nitto Electric Ind Co Printing circuit substrate with resistance
DE3322382A1 (de) * 1983-06-22 1985-01-10 Preh, Elektrofeinmechanische Werke Jakob Preh Nachf. Gmbh & Co, 8740 Bad Neustadt Verfahren zur herstellung von gedruckten schaltungen
US4724040A (en) * 1986-01-14 1988-02-09 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electric circuits on a base boad
JPH0265194A (ja) * 1988-08-30 1990-03-05 Ibiden Co Ltd 厚膜素子を有するプリント配線板の製造方法
JPH02153589A (ja) 1988-12-05 1990-06-13 Ibiden Co Ltd 厚膜素子付プリント配線板
JP2707903B2 (ja) 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
JPH0722741A (ja) * 1993-07-01 1995-01-24 Japan Gore Tex Inc カバーレイフィルム及びカバーレイフィルム被覆回路基板
US5362534A (en) * 1993-08-23 1994-11-08 Parlex Corporation Multiple layer printed circuit boards and method of manufacture
JP3372636B2 (ja) * 1994-03-16 2003-02-04 アルプス電気株式会社 抵抗基板の製造方法
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
IT235724Y1 (it) 1995-11-06 2000-07-12 Siv Soc Italiana Vetro Guarnizione perfezionata particolarmente adatta ad essere applicatasu vetro per veicoli
EP1016106A4 (en) 1997-03-06 2007-12-12 Lamina Ceramics Inc CERAMIC MULTILAYER PRINTED CIRCUIT BOARDS WITH EMBEDDED PASSIVE COMPONENTS

Also Published As

Publication number Publication date
EP1093327A3 (en) 2003-12-10
US20020028284A1 (en) 2002-03-07
DE60032438D1 (de) 2007-02-01
JP3556164B2 (ja) 2004-08-18
EP1093327A2 (en) 2001-04-18
EP1093327B1 (en) 2006-12-20
JP2001160672A (ja) 2001-06-12
KR20010070138A (ko) 2001-07-25
TWI240602B (en) 2005-09-21
US6317023B1 (en) 2001-11-13
DE60032438T2 (de) 2007-10-04

Similar Documents

Publication Publication Date Title
KR100377309B1 (ko) 부동태 부품을 매립하는 개선된 방법
US6860000B2 (en) Method to embed thick film components
KR100553635B1 (ko) 동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용세라믹 커패시터를 형성하는 방법
KR100687689B1 (ko) 내층 패널, 내층 패널의 제작 방법 및 내층 패널을 포함하는 인쇄 배선 기판
KR20010043936A (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
JPH08161930A (ja) 導電ペースト並びにそれを用いた導電体および多層セラミック基板
JP3351043B2 (ja) 多層セラミック基板の製造方法
US7186307B2 (en) Method for manufacturing a ceramic multilayer circuit board
JP2002198654A (ja) 電気素子内蔵配線基板およびその製造方法
US8704105B2 (en) Mixed-metal system conductors for LTCC (low-temperature co-fired ceramic)
JP4024787B2 (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
US6475555B2 (en) Process for screening features on an electronic substrate with a low viscosity paste
JPS6348914B2 (ko)
JPH08134388A (ja) 導電性インキ
JP2001015930A (ja) 多層配線基板およびその製造方法
JP3630459B2 (ja) 多層配線基板用ペースト
JP3441340B2 (ja) 半導体装置の製造方法
JPH08191177A (ja) ビア導電ペーストおよびその製造方法
JPH07176210A (ja) 導電性インキ
JPH10200227A (ja) 低温焼成セラミック基板のビアホール導体の製造方法及びビアホール用導体ペースト
JPH0218591B2 (ko)
JPH08242049A (ja) 多層配線基板用導電性ペースト
JPH0645762A (ja) 多層セラミック基板とその製造方法
JPH0593159A (ja) インキ組成物
JPH066046A (ja) セラミック多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100223

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee