KR20010043936A - 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법 - Google Patents

도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법 Download PDF

Info

Publication number
KR20010043936A
KR20010043936A KR1020007013502A KR20007013502A KR20010043936A KR 20010043936 A KR20010043936 A KR 20010043936A KR 1020007013502 A KR1020007013502 A KR 1020007013502A KR 20007013502 A KR20007013502 A KR 20007013502A KR 20010043936 A KR20010043936 A KR 20010043936A
Authority
KR
South Korea
Prior art keywords
powder
conductor
green sheet
sintering
ceramic multilayer
Prior art date
Application number
KR1020007013502A
Other languages
English (en)
Other versions
KR100462289B1 (ko
Inventor
오치히로시
세가와시게토시
바바야수유끼
수에히로마사토시
오구라신이치
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
수에히로 마사토시
교토 에렉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤, 수에히로 마사토시, 교토 에렉스 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20010043936A publication Critical patent/KR20010043936A/ko
Application granted granted Critical
Publication of KR100462289B1 publication Critical patent/KR100462289B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0272—Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Conductive Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Paints Or Removers (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

비아도체의 제조에 사용되는 도체 페이스트는 특성과 성능면에서 뛰어나고, 낮은 저항값을 갖으며, 간극이나 금이가는 단점이 없고, 세라믹 다층기판 기술로 제조되며, 세라믹 다층기판은 특성과 성능면에서 뛰어나고, 상기한 도체 페이스트를 사용해 제조된다.
그린시트(10)내에 만들어진 비아홀(12)는, 평균입자직경이 3-10㎛인 Ag분말이 도체분말 전체 중량의 95%이상을 차지하는 도체분말과, 유기매질을 포함하고, 유리프리트는 포함하지 않는다. 열수축방지시트를 그린시트 적층판(S)의 양면에 적층하고, 이를 소결하여 세라믹 다층 기판을 제조한다. 그린시트와 도체 페이스트의 작용 사이에 소결시 발생되는 격차가 없다.

Description

도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의 제조방법 {Conductive paste, Ceramic multilayer substrate, and Method for manufacturing ceramic multilayer substrate}
고밀도 배선회로에 대한 제조방법으로 배선회로패턴이 형성된 복수의 세라믹 그린시트를 적층하고 소결하여 세라믹 다층 기판을 획득하는 것이 일반적인 방법이다.
세라믹 다층 기판내 각각의 층에 대한 회로를 대응하는 층의 회로에 연결하기 위해, 미세한 관통구인 비아홀이 각각의 층을 구성하는 그린시트 위에 미리 형성되고, 이 비아홀은 도체 페이스트로 충전되고, 그린시트 적층판과 비아홀에 충전된 도체 페이스트가 동시에 소결된다.
비아홀용 도체 페이스트로서, 은(Ag)이나 팔라듐(Pd)등의 전도분말을 포함하는 페이스트 상태의 성분이 유리 프리트나 접착 수지와 혼합되어 사용된다.
그린시트 적층판을 소결하는 방법으로, 적층판의 수축을 억제하기 위해 적층판 양면에 열수축방지시트를 적층하여 그리시트 적층판을 소결하는 기술이 사용되어왔다. 열수축방지시트는 세라믹 재료를 포함하는 그린시트로 구성되고, 이 세라믹 재료는 그린시트 적층판에 대한 소결온도 범위 내에서 소결이나 열수축을 방지한다. 그린시트 적층판에 적층된 열수축방지시트는 그린시트 적층판의 열수축을 방지할 수 있다. 실시예로서, 알루미나 그린시트가 열수축방지시트로서 유리세라믹 그린시트 적층판에 적층된다. 비아홀에 충전되는 도체 페이스트와 함께 그린시트 적층판이 소결되어 세라믹 다층기판이 제조되면, 비아도체의 내부에 간극이 발생하고, 기판의 비아도체 주변으로 금이 발생하는 문제가 발생한다. 게다가, 비아도체의 전기저항값이 기대값보다 매우 높게 되기도 한다. 또한, 상기 열수축방지시트에 포함된 무기물 재료는 상기 열수축방지시트가 접촉되는 비아도체의 표면에 점착되어, 다른 도체회로를 비아도체의 표면에 접촉시킬 때 접촉의 신뢰성을 크게 저하시킨다.
이런 문제점들은 주로 소결시간상의 격차나, 비아홀을 충전하는 매개 페이스트와 그린시트 적층판 사이의 소결작용에 기인하여 발생한다. 그린시트 적층판과 비아홀의 비아도체간 소결 시간상의 큰 격차는 소결된 기판과 비아도체간의 과도한 변형작용이나 뒤틀림을 야기하고, 결과적으로 상기 간극, 금, 저항값의 증가, 및 접촉 신뢰성 저하를 야기시킨다.
통상적으로, 상기 문제를 해결하기 위해 비아홀을 충전하는 비아도체의 조성을 변형시켜왔다. 그러나, 상기 방법만을 사용해서는 충분한 결과가 획득되지 않았다. 유리프리트가 소결특성을 조절하는데 효과적인 재료이지만, 유리프리트의 조성량을 증가시키더라도 상기 문제점은 개선되지 않는다. 특히, 상기 열수축방지시트를 사용하는 방법에 있어서, 종래의 도체는 그 기능을 충분히 수행할 수 없었다.
본 발명은 고밀도 배선회로기판의 제조에 사용되는 세라믹 다층기판과 세라믹 다층기판의 제조방법, 및 이 배선회로기판용 도체 재료로 사용되는 도체 페이스트에 관한 것이다.
도 1은 본 발명의 실시예에 따른 그린시트 적층판의 단면도이다.
도 1은 그린시트(10), 비아홀(12), 도체 페이스트(30), 열수축방지시트, 및 그린시트 적층판으로 구성된다.
도체 페이스트
평균입자직경이 3-10㎛인 Ag분말이 도체분말 전체 중량의 95%이상을 차지하도록 도체분말이 조성되는 것이 바람직하고, 본 발명에 따른 도체 페이스트내에 유기매질을 포함하지만, 유리프리트는 포함하지 않는다.
세라믹 다층기판용 비아도체로 본 발명에 따른 도체 페이스트를 사용하면, 비아도체와 관련한 비아도체와 기판 사이에 발생하는 간극, 기판상의 금, 및 전기저항값의 증가등을 방지하는 효과를 얻을 수 있다.
도체분말은 소결된 비아도체내에서 전기전도 기능을 수행하는 성분이다. 따라서 도체분말로 사용되는 금속이나 합금 분말은 전기전도도가 뛰어나야한다.
도체분말은 Ag분말을 주 원료로하여 도체분말 전체 중량 중 95%이상을 차지한다.
3-10㎛의 평균입자 직경을 갖는 Ag분말을 사용하는 것이 바람직하다.
소결작용은 입자의 크기에 크게 좌우되고, 간극이나 금은 평균 입자 직경이 너무 작거나 클때 발생된다. 입자직경이 너무 작다면, 소결시에 비아도체가 그린시트보다 일찍 수축되어 비아도체가 그린시트를 잡아 당기게 되고, 이는 기판상에 비아홀 주변으로 금을 발생시킨다. 입자직경이 너무 크다면, 비아도체가 기판보다 늦게 수축되여 비아도체와 기판사이에 간극이 발생된다. 게다가, Ag 분말이 큰 직경을 갖는다면 비아도체의 전기저항값은 증가된다.
게다가, Ag분말 이외의 재료가 Ag 분말의 뛰어난 특성에 악영향을 끼치지 않는 범주내에서 도체 분말내에 첨가될 수 있다. 실시예로서, 팔라듐(Pd)이나 플라티늄(Pt)분말이 사용될 수 있다. Pd와 Pt 분말은 Ag 분말의 소결을 억제하는 효과를 갖는다. Ag 분말 이외의 다른 도체분말의 입자직경 또한 비아도체의 특성에 영향을 미치기 때문에, 비교적 작은 입자직경의 도체분말을 사용하는 것이 바람직하다. 실시예로서 Pd 과 Pt 를 사용할 때, 평균입자 직경이 0.1-1㎛인 Pd 와 Pt 분말이 도체분말 전체 중량의 0.1-5%를 차지하도록 조성할 수 있다. 이는 비아도체의 저항값도 감소시키는 효과를 갖는다.
게다가, 도체분말 이외에 다른 구성성분으로서 무기물 분말과 같은 첨가물이 종래 도체 페이스트에 구성될 수 있다. 원칙적으로, 종래의 도체 페이스트에 사용되는 동일한 첨가제가 본 발명에 따른 도체 페이스트에 포함될 수 있지만, 유리프리트는 첨가되지 않는다.
도체분말로 비아홀을 충전하는 조작이 편리하도록 사용하여 재료를 페이스트 상태로 전환하는 것이 필요하다. 따라서 유기매질이 반듯이 포함되어야 한다. 유기매질에 있어서, 종래 도체 페이스트에서 사용되는 동일한 재료가 사용된다. 예를 들면, 유기매질로서 에틸렌 섬유소와 같은 수지가 사용될 수 있고, 이는 테르핀롤과 같은 용제에 용해된다.
도체 분말과 유기매질간의 조성비로 통상적인 조성비가 사용될 수 있다. 예를 들면, 도체 분말과 유기매질은 일반적으로 80:20 - 95:5 의 비율로 조성된다.
세라믹 다층기판의 제조방법
본 발명에 따른 세라믹 다층기판을 제조하는 방법은 복수의 세라믹 그린시트를 적층하고 소결하여 수행되고,
본 발명에 따른 도체 페이스트로 그린시트상의 비아홀을 충전하는 공정;
도체 페이스트로 충전된 복수의 그린시트를 적층하여 소결용 적층판을 획득하는 공정, 및
소결용, 적층용 그린시트와 도체 페이스를 소결하여 세라믹 다층기판을 획득하는 공정을 포함한다.
표면에 회로배선패턴이 인쇄된 세라믹 그린시트를 적층 및 소결하여 획득된 본발명에 따른 세라믹 다층기판은,
그린시트는 비아도체로 충전된 비아홀을 가지며,
비아홀 속으로 투입되는 비아도체는, 평균입자직경이 3-10㎛인 Ag분말이 도체분말 전체중량의 95%이상을 차지하는 도체분말과 유기매질로 조성되고, 유리프리트는 포함하지 않는 것이 바람직하다.
도 1은 본 발명의 실시예에서 소결과정이 수행된 단계에서 적층판의 구조를 나타낸다.
그린시트(green sheet)(10)는 유리세라믹재료와 같은 반죽을 시트상태로 몰딩하여 만들어진다. 그린시트(10)는 펀칭공정 동안에 소정된 위치에 관통되어 형성되는 비아홀(via hole)(12)를 구비한다. 세라믹 그린시트는 종래 세라믹 다층기판의 제조방법에서 사용된 동일 재료로 구성될 수도 있다. 특히, 알루미나, 유리세라믹등이 세라믹 재료로 사용된다. 비아홀(12)의 형태는 종래 다층기판에서와 동일한 형태가 사용될 수도 있다. 비아홀(12)의 레이-아웃 방식은 회로 설계에 의해 결정된다. 비아홀의 직경은 0.1-0.3mm 정도이다.
그린시트(10)에 필요한 시트들이 적층되어 적층판시트(laminate sheet)(s)를 형성한다. 적층판시트(s)내에 있는, 복수의 그린시트(10)내 비아홀(12)들은 서로 연결된다. 그린시트의 적층된 갯수는 필요한 만큼 설정될 수 있다. 이 갯수는 몇 개에서 몇 다스 정도로 설정될 수 있다.
비아홀(12)의 내부는 도체 페이스트(20)로 충전된다. 본 발명에 따른 도체 페이스트를 충전하는 상기 방법은 종래 회로기판을 제조하는 방법과 동일할 수 있다. 즉, 각각의 그린시트(10)에 대한 각각의 비아홀(12)는 도체 페이스트(20)로 충전되거나, 표면에 개방된 비아홀(12)를 도체 페이스트(20)로 충전하는 작동이 그린시트(10)가 순차적으로 적층되는 동안 반복될 수 있다.
도 1에서는 생략되었지만, 배선회로패턴은 그린시트(10)의 표면에 형성될 수 있다. 배선회로패턴은 도체회로 및 저항과 같은 기능적인 부품까지도 포함할 수 있다. 비아홀(12)용 도체 페이스트(20)와 동일한 배선회로패턴용 도체 페이스트는 스크린 인쇄방식으로 형성된다. 스크린 인쇄는 비아홀(12)을 도체 페이스트(20)로 충전되게 하고, 동시에 표면회로를 형성해준다. 구성 혼합물내의 도체 페이스트가 사용될 수 있는 것과는 별도로, 도체 페이스트가 표면회로를 형성하는데 적합한지가 중요하다. 배선회로패턴은 비아홀을 충전하는 도체 페이스트에 연결된다.
이 그린시트는 스스로 소결될 수 있다. 그러나, 열수축방지시트(thermal- shrinkage-constraining sheet)를 사용한 소결과정의 수행이 바람직하다. 따라서, 알루미나 그린시트를 조성하는 열수축방지시트(30)는 그린시트 적층판(s)의 양면에 설치된다.
그린시트 적층판이 소결될때, 열수축방지시트(30)는 그린시트(10)가 급격히 수축하는 것을 억제하는 시트재료와 같은 기능을 수행하고, 그린시트 적층판(s)의 수축온도 범위내에서 그린시트(10)의 열팽창계수 보다 낮은 값을 갖는 재료로 구성된다. 예를들면, 유리세라믹으로 구성된 그린시트가 비교적 낮은 온도에서 소결된다면, 유리세라믹의 소결온도 범위내에서는 거의 팽창하지 않는 알루니마 세라믹이 그린시트로 사용될 수 있다. 보호막(도시안됨)은 열수축방지시트(30)의 외측이나 그린시트 적층판(s)의 양면에 설치될 수 있다. 이 보호막은 그린시트 적층판(s)이 적층과정에서 압착과정으로 이동하거나 그린시트적층판(s)을 임시 보관할 때, 비교적 약한 그린시트를 보호하기 위해 사용된다. 피피에스(PPS)나 피이티(PET) 같은 수지가 보호막으로서 사용된다. 보호막은 적층판에 부착되어 예비 압착과정에서 압착과정으로 가는 동안 보호기능을 수행한다.
그린시트 적층판(s)으로 구성된 적층판과 열수축방지시트(30)를 가열노로 공급하여 약 1000℃에서 가열하고 소결한다. 종래 세라믹 다층기판에 사용되는 동일한 소결과정이 그린시트와 도체 페이스트에 대해 적용된다. 소결온도와 시간은 그린시트 또는 필요로 하는 특성에 의해 결정된다.
그린시트(10)와 도체 페이스트(20)는 소결시 동반되는 열수축을 받게된다. 열수축방지시트가 그린시트 적층판 양면에 적층되면, 이 양면에 부착된 열수축방지시트가 소결공정 동안에 그린시트의 열 수축을 억제할 수 있다.
소결공정이 완료됐을 때, 그린시트 적층판(s)이 소결되고, 변형된 결과물로서 세라미 다층기판이 획득된다. 그 후 열수축방지시트(30)를 세라믹 다층기판으로부터 제거한다.
소결공정이 완료된 후 획득된 세라믹 다층기판은 필요에 따라 부착공정(post process)을 한다. 예를들면, 세라믹 다층 기판의 표면에 배선회로 패턴이 형성되고, 전자소자가 세라믹 다층기판에 부착되며, 세라믹 다층 기판이 다른 전자소자와 결합된다.
본 발명의 효과는 실사용에 있어서 이하에 나타내는 실시예와 비교예를 통해 설명한다.
도체 페이스트
이하 표 1의 성분으로 조성된 도체 페이스트가 제조되고, 품질 특성이 평가되었다.
실시예에 따라, 테르핀롤에 용해된 중량 5-25 정도의 에틸렌 섬유소를 소정의 평균입자직경을 갖는 Ag분말, 또는 Ag과 Pd분말로 형성된 도체 페이스트의 중량 100에 첨가하고, 도체 페이스트를 획득하기 위해 결과물의 중량 5-25 정도를 3개의 롤을 갖는 장치를 사용해 충분히 혼합하고 반죽한다.
표 1에 나타낸 "유리 첨가량"은 유리 프리트(frit)(평균입자직경:1.5-2.0㎛, 유리 변이 온도:670℃, 결정화 온도:980℃)의 첨가량을 나타낸다.
그린시트
리드 보로실리케이트(lead borosilicate) 글래스와 알루미나를 주원료로 구성된 유리 세라믹 그린시트가 사용된다. 그린시트상의 비아홀은 직경 0.2mm로 처리된다.
그린시트상의 비아홀은 상기 도체 페이스트로 충전된다. 내부층 회로에 사용되는 반도체 페이스트는 Ag분말을 주 원료로 조성되고, 내부층 회로패턴을 획득하기 위해 스크린 인쇄를 사용하여 그린시트의 표면에 인쇄한다.
복수의 그린시트들을 동일한 공정을 통해 적층하여 시트 적층판을 획득한다.
알루미나 그린시트로 구성된 열수축방지시트를 그린시트 적층판의 양면에 적층한다. 알루미나 그린시트의 소결온도는 1300-1500℃ 정도이고, 이는 유리 세라믹 글니시트의 소결온도보다 충분히 높다.
그린시트 적층판과 열수축방지시트를 80-100℃ , 100-200kg/cm2의 압력으로 하나의 적층판으로 결합한다.
이 적층판을 400-700℃로 가열하여 비왁스화하고, 그 후 10-15분 동안 900℃로 소결한다.
열수축방지시트는 결과물인 세라믹 다층 기판이 수평방향으로 수축하는 것을 억제한다. 결과물인 세라믹 다층 기판을 분석한 결과를 표 1에 나타낸다.
표 1의 항목중 "비아홀의 전기 저항값" 은 각각의 비아도체에 대한 전기 저항값이다. "간극,금" 항목은 비아도체와 비아홀 혹은 비아도체와 배선회로 사이에 생성된 간극이거나 층상에서 관찰된 금의 유무를 나타낸다. "점착된 분말"은 열수축방지시트에 사용되는 재료인 알루미나 분말이 세라믹 다층 기판 표면상의 비아도체 표면에 점착되는지의 유무를 나타낸다.
표 1
상기에 나타낸 바와 같이, 본 발명에 따른 실시예에 있어서, 낮은 저항값을 갖고, 간극이나 금이 없으며, 점착된 알루미나 분말이 없는 뛰어난 특성의 비아도체를 갖는 세라믹 다층 기판이 획득될 수 있다는 것이 밝혀졌다.
제 6실시예와 제 3실시예를 비교하면, 소량의 Pd 분말을 혼합할때의 유용성이 증명되는데, 이는 소량의 Pd 분말을 Ag 분말에 첨가하여 조성할 때, 비아홀의 전기저항 값이 감소하기 때문이다.
즉, 제 1비교예와 제 3비교예에 있어서, 미세한 입자 직경을 갖는 Ag 분말은 간극이나 금이 발생시킨다. 제 2비교예에 있어서, 큰 입자 직경을 갖는 Ag 분말도 간극이나 금이 발생시키고, 알루미나 분말을 점착시킨다. 비교예 3-5 에 있어서, 유리 프리트를 첨가하면, 전기저항값이 증가하고 알루미나 분말이 간극이나 금을 발생시킨다.
소결공정후 비아도체에서 전기전도기능을 수행하는 도체 분말은 전기전도도가 뛰어난 금속이나 합금 분말을 사용해야 한다. 상기한 바와 같이, 본 발명에 따른 도체분말은 전체중량의 95% 이상을 차지하는 Ag 분말을 주원료로 구성된다. 게다가, 그 평균 입자 직경이 3-10㎛ 라는 것이 중요하다. 소결작용은 입자의 크기에 크게 좌우되고, 간극이나 금은 평균 입자 직경이 너무 작거나 클 때 발생된다. 입자직경이 너무 작다면, 비아도체가 그린시트 보다 일찍 수축되어 비아도체가 그린시트를 잡아 당기게 되고, 이는 기판상에 비아홀 주변으로 간극을 발생시킨다. 입자직경이 너무 크다면, 비아도체가 기판보다 늦게 수축되어 비아도체와 기판사이에 금이 발생된다. 게다가, 큰 직경의 Ag 분말은 비아도체의 전기저항값을 증가시킨다.
Ag 분말의 뛰어난 특성에 악영향을 끼치지 않는 범주내에서 다른 재료가 도체 분말내에 첨가될 수 있다. 실시예에 따라, Pd 또는 Pt 분말이 사용될 수 있다. Pd 와 Pt 분말은 Ag 분말의 소결을 억제하고, 비아도체의 전기저항값을 감소시키는 효과가 있다. Ag 분말외의 다른 도체분말의 입자직경 또한 비아도체의 특성에 영향을 미치기 때문에, 비교적 작은 입자 직경을 갖는 도체분말이 사용되는 것이 바람직하다. 실시예에 따라서, Pd 와 Pt 분말은 0.1-1㎛의 평균입자 직경을 갖는 것이 바람직하다. 너무 작은 입자직경은 Ag 분말의 소결을 불충분하게 하고, 너무 큰 입자직경은 Ag 분말의 소결을 과도하게 한다.
게다가, 도체 분말 이외에 유리나 무기물 분말 같은 첨가물이 종래 도체 페이스트에 포함될 수 있지만, 본 발명에 따른 도체 페이스트에서는 유리프리트를 포함하지 않는다.
또한, 도체분말을 비아홀에 충전하는 조작이 편리하도록 유기매질을 사용하여 재료를 페이스트 상태로 전환하는 것이 필요하다. 유기매질에 있어서, 종래 도체 페이스트에서 사용되는 동일한 재료가 사용된다. 예를 들면, 유기매질로서 에틸렌 섬유소와 같은 수지가 사용될 수 있고, 이는 테르핀롤과 같은 용제에 용해된다.
도체 분말과 유기매질간의 조성비로 통상적인 조성비가 사용될 수 있다. 예를 들면, 도체 분말과 유기매질은 일반적으로 80:20 - 95:5의 비율로 조성될 수 있다.
전술한 바와 같이, 본 발명에 따른 도체 페이스트와 세라믹 다층 기판의 제조 방법에 있어서, 도체 분말은 유리프리트를 포함하지 않고, 소정된 입자 직경을 갖는 Ag 분말을 주 원료로 구성되고, 이는 도체 페이스트와 그린시트의 소결작용 사이의 큰 격차를 유발하지 않는다. 그 결과, 소결된 세라믹 다층 기판은 비아도체와 기판 사이에 간극이 발생하거나 기판내에 금이 가는 것을 방지하고, 전기저항값과 같은 전기적 특성에 있어서 뛰어난 성질을 갖는다.
특히, 그린시트 적층판을 소결할 때, 열수축방지시트를 사용하여 그린시트 적층판이 열에 의해 수축하는 것을 억제해주고, 그린시트와 도체 페이스트를 함께 소결함으로서, 세라믹 다층 기판에 뛰어난 특성을 갖는 비아도체를 획득할 수 있다.

Claims (8)

  1. 평균입자직경이 3-10㎛인 Ag 분말이 도체분말 전체 중량의 95%이상을 차지하는 도체분말과, 유기매질을 포함하고, 유리프리트는 포함하지 않는 것을 특징으로 하는 도체 페이스트.
  2. 제 1항에 있어서, 상기 도체 분말은 평균입자직경이 0.1-1㎛인 Pd 분말 및/또는 Pt 분말을 도체분말 전체 중량의 0.1-5% 포함하는 것을 특징으로 하는 도체 페이스트.
  3. 복수의 세라믹 다층기판을 적층하고 소결하여 세라믹 다층 기판을 제조하는방법으로서,
    제 1항 또는 제 2항에 기재된 도체 페이스트로 그린시트의 비아홀을 충전하는 공정;
    상기 도체 페이스트로 충전된 복수의 그린시트를 적층하여 소결용 적층판을 획득하는 공정, 및
    상기 소결용 적층판과 상기 도체 페이스트를 소결하여 세라믹 다층 기판을 획득하는 공정을 포함하는 것을 특징으로 하는 세라믹 다층기판의 제조방법.
  4. 제 3항에 있어서,
    소결전의 상기 소결용 적층판의 양면에 열수축방지시트를 설치하여 소결용 적층판을 획득하는 공정과,
    상기 소결용 적층판을 소결한후에 상기 열수축방지시트를 제거하는 공정을 더 포함하는 것을 특징으로 하는 세라믹 다층기판의 제조방법.
  5. 제 3항 또는 제 4항에 있어서, 상기 제조방법으로 제조된 세라믹 다층기판의 표면에 배선패턴을 형성하는 공정을 더 포함하는 것을 특징으로 하는 세라믹 다층기판의 제조방법.
  6. 표면에 회로배선패턴이 인쇄된 복수의 그린시트를 적층 및 소결하여 획득되는 세라믹 다층 기판으로서,
    상기 세라믹 그린시트는 비아도체로 충전된 비아홀을 가지며,
    상기 비아홀에 충전되는 비아도체는 평균입자직경이 3-10㎛인 Ag 분말이 도체분말 전체 중량의 95%이상을 차지하는 도체분말을 포함하고, 유리프리트는 포함하지 않는 것을 특징으로 하는 세라믹 다층기판.
  7. 제 6항에 있어서, 상기 세라믹 그린시트는 그 표면에 인쇄된 회로배선패턴를 갖는 것을 특징으로 하는 세라믹 다층 기판.
  8. 제 6항 또는 제 7항에 있어서, 상기 비아도체의 도체분말은 평균입자직경이 0.1-1㎛인 Pd 분말 및/또는 Pt 분말을 도체분말 전체 중량의 0.1-5% 포함하는 것을 특징으로 하는 세라믹 다층 기판.
KR10-2000-7013502A 1999-03-30 2000-03-28 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법 KR100462289B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP08918999A JP3571957B2 (ja) 1999-03-30 1999-03-30 導体ペーストおよびセラミック多層基板の製造方法
JP99-89189 1999-03-30

Publications (2)

Publication Number Publication Date
KR20010043936A true KR20010043936A (ko) 2001-05-25
KR100462289B1 KR100462289B1 (ko) 2004-12-17

Family

ID=13963786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7013502A KR100462289B1 (ko) 1999-03-30 2000-03-28 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법

Country Status (7)

Country Link
EP (1) EP1083578A4 (ko)
JP (1) JP3571957B2 (ko)
KR (1) KR100462289B1 (ko)
CN (1) CN1167080C (ko)
ID (1) ID27086A (ko)
TW (1) TW573301B (ko)
WO (1) WO2000060613A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762824B1 (ko) * 2006-11-29 2007-10-04 전자부품연구원 도전성 페이스트 및 다층 세라믹 기판

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008215A (ja) * 2001-06-18 2003-01-10 Sumitomo Metal Electronics Devices Inc セラミック多層基板の製造方法
JP3807257B2 (ja) * 2001-06-25 2006-08-09 松下電器産業株式会社 セラミック部品の製造方法
GB0307547D0 (en) * 2003-04-01 2003-05-07 Du Pont Conductor composition V
US6987316B2 (en) * 2004-01-14 2006-01-17 International Business Machines Corporation Multilayer ceramic substrate with single via anchored pad and method of forming
JP2006002228A (ja) * 2004-06-18 2006-01-05 Dowa Mining Co Ltd 球状銀粉およびその製造方法
WO2006076609A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
TW200640596A (en) 2005-01-14 2006-12-01 Cabot Corp Production of metal nanoparticles
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
JP4650794B2 (ja) * 2005-07-01 2011-03-16 昭栄化学工業株式会社 積層電子部品用導体ペーストおよびそれを用いた積層電子部品
WO2007083811A1 (ja) 2006-01-23 2007-07-26 Hitachi Metals, Ltd. 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
CN101466205B (zh) 2007-12-19 2010-06-16 富葵精密组件(深圳)有限公司 电路板的制作方法
CN101877945B (zh) * 2009-04-30 2012-06-20 鸿富锦精密工业（深圳）有限公司 去除过孔残段的方法及利用该方法设计的印刷电路板
CN101883473B (zh) * 2009-05-08 2012-03-21 赫克斯科技股份有限公司 双面电导通复合板的制造方法
CN102142297B (zh) * 2010-11-04 2012-08-08 湖南博伟新材料有限公司 电接触保护脂的制备方法
CN102248823A (zh) * 2011-05-13 2011-11-23 昆山鼎鑫电子有限公司 一种铝板大尺寸印刷工艺
JP6486369B2 (ja) * 2013-09-05 2019-03-20 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 金属焼結フィルム組成物
CN103874345B (zh) * 2014-03-04 2016-09-28 成都博芯联科科技有限公司 一种利用陶瓷基片制作多层微波电路的方法
WO2016167355A1 (ja) * 2015-04-17 2016-10-20 株式会社村田製作所 セラミック配線基板およびセラミック配線基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59130004A (ja) * 1983-01-18 1984-07-26 三井東圧化学株式会社 銀ペ−スト
JPS59146103A (ja) * 1983-02-09 1984-08-21 昭和電工株式会社 ドツテイングペ−スト
JPH01138792A (ja) * 1987-11-25 1989-05-31 Narumi China Corp セラミック多層回路基板
JP2618019B2 (ja) * 1988-09-22 1997-06-11 住友金属鉱山株式会社 メッキ下地用導電性塗料およびそれを用いるメッキ方法
JPH02123611A (ja) * 1988-11-01 1990-05-11 Alps Electric Co Ltd 導電ペースト用金属粉
JP2958492B2 (ja) * 1990-03-30 1999-10-06 京セラ株式会社 多層配線回路基板の製造方法
JP3223199B2 (ja) * 1991-10-25 2001-10-29 ティーディーケイ株式会社 多層セラミック部品の製造方法および多層セラミック部品
JP2998379B2 (ja) * 1991-12-28 2000-01-11 株式会社村田製作所 導電ペースト組成物
JPH06302968A (ja) * 1993-04-19 1994-10-28 Nippon Cement Co Ltd セラミックス多層配線基板
JPH08115612A (ja) * 1994-10-13 1996-05-07 Murata Mfg Co Ltd 導電ペースト
JPH08186345A (ja) * 1994-12-28 1996-07-16 Sumitomo Metal Mining Co Ltd セラミックグリーンシートのスルーホール充填用ペースト
JPH0992983A (ja) * 1995-07-17 1997-04-04 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板の製造方法
JP3336204B2 (ja) * 1996-08-29 2002-10-21 京セラ株式会社 回路基板
JPH10172345A (ja) * 1996-12-04 1998-06-26 Murata Mfg Co Ltd 導電ペースト及びそれを用いたセラミック基板の製造方法
JP3550281B2 (ja) * 1997-09-25 2004-08-04 京セラ株式会社 配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762824B1 (ko) * 2006-11-29 2007-10-04 전자부품연구원 도전성 페이스트 및 다층 세라믹 기판

Also Published As

Publication number Publication date
ID27086A (id) 2001-02-22
KR100462289B1 (ko) 2004-12-17
CN1297567A (zh) 2001-05-30
EP1083578A4 (en) 2007-01-10
EP1083578A1 (en) 2001-03-14
TW573301B (en) 2004-01-21
WO2000060613A1 (en) 2000-10-12
JP2000285731A (ja) 2000-10-13
JP3571957B2 (ja) 2004-09-29
CN1167080C (zh) 2004-09-15

Similar Documents

Publication Publication Date Title
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
GB1565421A (en) Manufacture of electrical devices
JPS63358A (ja) 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法
JPS599992A (ja) 多層配線基板の製造方法
US20080268637A1 (en) Electrically conductive composition for via-holes
WO2007032167A1 (ja) セラミック多層基板およびその製造方法
US7018494B2 (en) Method of producing a composite sheet and method of producing a laminate by using the composite sheet
CN101663924B (zh) 用于通路孔的导电组合物
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
JPH06100377A (ja) 多層セラミック基板の製造方法
US7186307B2 (en) Method for manufacturing a ceramic multilayer circuit board
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JPH11312417A (ja) 多層セラミック基板形成用導電性ペ―スト
JP2002043757A (ja) 多層基板及びその製造方法
JP2001291959A (ja) 多層セラミック基板の製造方法および銅系導電性ペースト
JPH06224556A (ja) 低温焼成多層基板
US20030019563A1 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JPH03272197A (ja) 多層ガラスセラミック回路基板の製造方法
JP4071908B2 (ja) 多層配線基板およびその製造方法
JP3222296B2 (ja) 導電性インキ
JP2004031699A (ja) セラミック回路基板及びその製造方法
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP2004241432A (ja) 多層セラミック基板およびその製造方法
JP2002290037A (ja) 回路基板の製造方法
JP2004296544A (ja) セラミック配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee