JPS599992A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JPS599992A
JPS599992A JP57117765A JP11776582A JPS599992A JP S599992 A JPS599992 A JP S599992A JP 57117765 A JP57117765 A JP 57117765A JP 11776582 A JP11776582 A JP 11776582A JP S599992 A JPS599992 A JP S599992A
Authority
JP
Japan
Prior art keywords
weight
conductor
wiring board
wiring
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57117765A
Other languages
English (en)
Other versions
JPH0361359B2 (ja
Inventor
戸崎　博己
平吉 種井
野呂　孝信
昭 池上
杉下　信行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57117765A priority Critical patent/JPS599992A/ja
Priority to US06/511,482 priority patent/US4547625A/en
Publication of JPS599992A publication Critical patent/JPS599992A/ja
Publication of JPH0361359B2 publication Critical patent/JPH0361359B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/102—Glass compositions containing silica with 40% to 90% silica, by weight containing lead
    • C03C3/108—Glass compositions containing silica with 40% to 90% silica, by weight containing lead containing boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、多数の大規模集積回路（ＬＳＩ）を搭載する
ための配線基板の製造方法、特に低防電率のガラスセラ
ミックスを絶縁材料とする多層配線基板の製造に関する
。
従来、ＬＳＩを搭載する配線基板は、アルミナを主材と
するグリーンシート（未焼結基板）上にタングステン等
の高融点金属の導体を厚膜技術により印刷形成し、この
導体を印刷したグリーンシートを貼り合わせて積層し、
これを１５００℃の高温非酸化性雰囲気内で焼結して製
造されていた。
一方、近年、特に情報処理装置においては、演算処理の
高速化が望まれているが、従来のアルミナ系の多層配線
基板は、アルミナの比較的高い比誘雷率、一般に９程度
と、タングステン導体による微細配線の高い配線抵抗、
一般に１Ω／ａ程度のために、多層に構成された配線内
を伝播する信号の遅延時間が大きく、一段と高まった演
算処理の高速化に応じることが困雛であった。このため
、電気抵抗のイバい金属による配線と誘電率の低い絶縁
材料を絹み合わせた多層配線基板が要求されている。
この要求に応えるため、特開昭５１−１２７１１２号に
おいて、絶縁基板の材料としてアルミナの代りにガラス
を用い、これに低抵抗の金属、例えば、金、銀、銅等を
用いた配線を行なうことが提案されている。また、特開
昭５４−１１１５１７号及び特開昭５１−１２８８５６
号においては、特にα−コージェライトあるいはβ−ス
ポジュメンを主成分とする結晶化可能なガラス組成物を
絶縁基板の材料として用いることが提案されている。
しかしながら、これらのガラス質絶縁拐料を用いた絶縁
基板は、その比誘電率が５以上であり、より高速演算処
理を可能とするためには、なおその比誘１゛率をさらに
小さくしなければならないという欠点があった。
本発明の目的は、上記従来技術の欠点を除き、絶縁基板
の比誘電率を極めて小さくすることができ、該絶、縁基
板上に形成される配線導体の抵抗値くするようにした多
層配線基板の製造方法な拵供するにある。
この目的を達成するために、本発明は、ホウケイ酸ガラ
スに石英ガラスを温合して絶縁基板を形成し、該絶縁基
板上に低抵抗の導体金属でもって配線導体を形成するよ
うにした点を特徴とする。
一般に、石英ガラス自体は、その機械的な特性から、た
とえば、ホウケイ酸ガラスのような他のガラスに１ｔべ
て非常にもろく、従来、回路基板の絶縁材料として用い
られていなかった。しがし、石英ガラスの比誘電率は非
常に小さく、４程度である。
そこで、本発明者等は、従来の絶縁材料ではもはや銹電
達の低減化が限界であることから、石英ガラスが非常に
優れた誘電特性を有していることに着目し、各種ガラス
組成物と石英ガラスとの混合物について絶縁基板として
の性能試験を行なった結果、ホウケイ酸ガラスと石英ガ
ラスとの適度な混合比による混合物を用いることにより
、機械的特Ｊ１１ユに優れ、極めて小さい比誘電率の絶
縁基板をイ↓）ることかできた。
かかる絶縁基板は５５〜７５ル耐゛係のＳｉｎｇ、１３
２５重％・係のＢ１１０３．５〜１３３’−＠％のＡｌ
２Ｏ３，１〜５重撞％のＰｂＯ，ＭｇＯ，Ｂａ０，１〜
２重量係の１１ε０゜Ｋ、０の組成をもつホウケイ酸ガ
ラスの粉末と、石英ガラスの粉末の混合物の合削知の１
０〜７０重ｉ％を石英ガラスの粉末としたカラス混合物
をグリーンシートにした後焼結したものである。上記ホ
ウケイ酸ガラスの組成例の具体例と、それらの軟化温度
、比誘電率を次表に示す。
上表のように組成したホウケイ酸ガラスと石英ガラスと
の混合物で形成された絶縁基板では、非晶質のポウケイ
酸ガラスのみの場合に、熱処理において生じていたガラ
スの溶融過度の流動による配線などの崩れが生じること
がなく、また、ホウケイ酸ガラス自体の比誘電率よりも
小さい、５以下の比誘電率が得られた。
次に、絶縁基板上に形成する配線用導体やスルーホール
に充填する導電体の材料は、金、銀、銅等の低抵抗金属
単独か、あるいは前述した絶縁基板を構成するホウケイ
酸ガラスを、前記低抵抗金属とガラスの合計量に対して
最大１０重量係含んだ混合物により構成される。これは
、絶縁基板として焼結する前のグリーンシート自体が非
晶質のホウケイ酸ガラスを含んでおり、焼結時にホウケ
イ酸ガラスがバインダガラスとして配線導体中に浸み込
んで、配線導体と絶縁基板との結合性を向上できるので
、一般には、配線導体の材料である金属中にあらかじめ
バインダガラスを含有させる必要はないが、１０重量幅
までのホウケイ酸ガラスを金属中に′Ａλ・らかじめ含
イＡさせておくことによって、配線導体と絶縁基鈑との
結合性をさらに向上させることができるためである。こ
こで、配線導体用の金属にあらかじめ含有させてお（ホ
ウケイ酸ガラスの量を１０１景％までとしたのは、こね
より多聞のガラスを含まぜると焼結後の配線導体の配線
抵抗が著しく増大し、配線導体の相料として金、鋏、銅
等の低抵抗金属を用いた効果がなくなるためである。
以下、本発明の実施例を図面について説明する。
第１図は本発明による多層配線基板の製造方法によって
祠られ、たグリーンシートの一具体例を示す断面図であ
って、１はグリーンシート、２はスルーホール、３は位
置決め用基準孔、４は充填導体、５は配線導体である。
第２図は第１図のクリーンシートを積層し焼結して得ら
れた多層配線基板の一具体例を示す断面図であって、６
は絶縁基板、７はＬＳＩ搭載用バット部、８は入出力ピ
ン接続用バット部であり、第１図に対応する部分には同
一符号をつけている。
第１図において、導通孔２及び位置決め用の規準孔３を
有しスクリーン印刷法等によって導通孔内充填導体４及
び配線導体５を設けたグリーンシート１を複数枚積みル
゛ねて焼結するものである。
焼結されて得た多層配線基板は、第２図に示すように、
複数枚のグリーンシートが一体となった絶縁基板６と、
該絶縁基板６内に多層に構成された配線導体５及び導通
孔内充填導体４と、絶縁基板６の上面及び下面に構成さ
れた配線導体５、ＬＳＩ搭載用部子バット部７、入出力
ピン接続用バット部８により構成される。
実施例１ ■Ｓｈｏ、　６１　Ｎ、８％、Ｂｚｏｇ　２２重量％、
ＡｌＩＯ３５篤量係、ｐｂｏ５　ｇ量係、Ｍｇ０３重量
％、Ｂａ０　４ｌｉ％、Ｎａ２Ｏ１重′＃、係、Ｋ、０
１　重量％から成る、平均粒径２．５μｍ、比誘電率４
．５、軟化温度７４３℃の前記表の資料遅３として示し
たホウケイ酸ガラス粉末１００ｇと、平均粒径２．０μ
ｍの石英ガラス粉末１００ｇとをボールミルで混合し、
粘結剤としてポリビニルブチラール樹脂２０ｇ、可塑剤
としてブチルフタリルベンジルグリコレート３ａ！、揮
発化溶剤１００Ｍを加えてボールミルで２４時間混練後
、減圧下で脱泡処理してガラススリップを調製した。
■前述のようにして調製したガラススリップをドクター
ブレード法によりポリエステルフィルム上に、０．１５
ｍ１Ｍ厚の連続した乾燥シートとして形成し、ポリエス
テルフィルムシートからはがして切）ｌｉ　シ、１０ｃ
ｍＸ１０ｃ＋ａのガラスセラミックのグリーンシート１
を作成し、このグリーンシート１に回路上必要なスルー
ホール２と印刷及び積層のための位置決め用基準孔３を
形成した。
■金粉末１００ｇにエチルセルローズを溶解したα−デ
ルビネオール溶液２０ゴ及υ・３０ｍ１を加えてロール
ミルで混細し、ペースト粘度５０万Ｃｐｓと２０万ｃｐ
ｓの２種類の導体ペーストを調製した。
■粘度５（）万ｃｐｓの高粘度ペーストをグリーンシー
）１のスルホール２内に充填して充填導体４を形成し、
粘度２０万ｃｐｓの低粘度ペーストをグリーンシート上
に印刷して所定のパターンを有する配線導体５、ＬＳＩ
搭載搭載用端子パッド及７入出力ピン接続用パッド部８
の必要なものを形成した。
■所定の回路パターンを形成したグリーンシート１を位
置決め用基準孔３を基準として順次重ね合わせ、圧力４
０に９／Ｃｄ、温度１２０”Ｃ（７）条件で１０分間加
圧して積層し、位置決め用基準孔３等のグリーンシート
の余白部を切断除去して必要な回路基板部を残した積層
体を形成した。
■前述の積層体を毎時２００℃で４００　’Ｃまで昇温
し、これを１時間保持してグリーンシート１内の粘結剤
等の有機物質を除去した後、さらに、毎時２００℃で８
５０℃まで昇温し、これを１時間保持して焼結し複数枚
のグリーンシート１を絶縁基板６として一体化させた多
層配線基板を形成した。
前述した製造工程において、工程■〜■により第１図に
示したグリーンシート１が形成され、工程■〜■の全工
程終了後、第２図に示した多層配基板が形成される。
このようにして形成した多層配線基板における配線導体
５の抵抗は、配線導体５の配線幅を７５μｍとしたとき
、０．４Ω／ｃＴｎ、絶縁基板６の比誘電率は、４．３
といずれも極めて小さなものとすることができた。
実施例２ ■Ｓｉｎｇ　５５重量％、Ｂ、ＯＨ２５重量％、Ａ１．
０ｓ５ｉｉｉ−ｉ％、Ｂ２Ｌ０５重量％、Ｍｇ０５重量
％、ＰｂＯ１重量％、Ｎａｎｏ　２重量％、Ｋ２Ｏ２重
量係から成る平均粒径２．３μｍ、比誘電率５．１、軟
化温度６８５°Ｃの前記表の資料Ｎ１として示したホウ
ケイ酸ガラス粉末６０ｇと、平均粒径２．０μｍの石英
ガラス粉末１４０ｇとを用いて、実施例１により説明し
たと同様な工程により、０．１５ｍ＋＋＋厚のグリーン
シート１を形成した。
■銀粉末９０ｇに前述のグリーンシート形式に用いたと
同一組成のホウケイ酸ガラスＬｏｇを加え、櫓機バイン
ダと溶剤を加えて導体ペーストを調整した。この導体ペ
ーストを用〜・、前述の実施形成し、スルーホール２内
に充填導体４を形成した後、グリーンシートの積層を行
ない、４００℃で１時間の有機物質除去、８００℃で３
０分間の焼結を行なって多層配線基板を形成した。
このようにして形成した多層配線基板における配線導体
５の抵抗は、配線導体５の配線幅を７５μｍとしたとき
Ｏ，り０／ｃｒｎ％絶縁基板６の比誘電率は４．３であ
った。
実施例３ ■ｓ１ｏ、　７５　ｆｉ量係、Ｊｏ、　１３重量％、Ａ
ｌ記Ｏｓ５重量係、ＰｂＯ１重量％、Ｍｇ０３重量％、
Ｂａ０１重量％、Ｎａ、ＢＯ１重量％、Ｋ、０１重量％
から成る平均粒径２．７μｍ、比誘電率４．３、軟化温
度８０５°Ｃの前記表の資料洩６として示したホウケイ
酸ガラス粉末１８０ｇと、平均粒径２．０μｍの石英ガ
ラス粉末２０ｇとを用いて、実施例１により説明したと
同様な工程により、０．１５１１厚のグリーンシート１
を形成した。
■銅粉末を用い、実施例１の場合と同様に導体ペースト
を調製し、このペーストを用い、実施例１の場合と同様
に配線パターン５及び充填導体４を形成した後、グリー
ンシートの積層を行なった。
■積層されたグリーンシートを６００°Ｃの７に素−水
蒸気−窒素の混合気体中で１時加熱し、有機物質を除去
した後、９００℃の窒素中で１時間焼結し、多層配線基
板を形成する。
このようにして形成した多層配線基板における配線導体
５の抵抗は、配線導体５の配線１陥を７５μｍとｌ−だ
とき帆４Ω／函であり、絶縁基板６の比誘電率は４．２
であった。
以上説明したように、本発明によれに丁、絶縁基板の比
誘電率を極めて小さくすることカーでき、自己線導体の
抵抗値も充分に小さくすること力ｔて゛きるから、信号
伝播遅延時間が極めて短縮された多層配線基板をイロる
ことができ、前記従来技乎財の欠点を除いて優れた機能
の多層配線基板の製造方法を折供することができる。
【図面の簡単な説明】
第１図は本発明による多層配線基板の製造ブチ法によっ
て得られたグリーンシートの一具体例を示す断面図、第
２図は第１図のグリーンシートを積層し焼結して得られ
た多層配線基板の一具体例を示す断面図である。 １・・・・・・グリーンシー１−１２・・・・・・スル
ーホール、３・・・・・・位置決め用基準孔、４・・・
・・・導通孔内充填導体、５・・・・・・配線導体、６
・・・・・・絶縁基板、７・・・・・・ＬＳＩ搭載用端
子バット部、８・・・・・・入出力ピン接続用バット部

Claims (1)

  1. 【特許請求の範囲】 配線導体が形成されたグリーンシートを複数枚積層し焼
    結してなる多層配線基板の製造方法において、５５−７
    ５重量係のＳｉｎｇ、１３−２５重量係のＢ１ＩＯ３，
    ５〜１３重量係のＡ１１０８、夫々１〜５１Ｌ−ｘ％の
    ＰｂＯ、ＭｇＯ、ＢａＯ、夫々１〜２重量゛係のＮａｎ
    ｏ　、　ＫｇＯからなるホウケイ酸ガラス粉末と石英ガ
    ラス粉末とを混合し全重量に対して１０〜７０重１係の
    該石英ガラスを含んだグリーンシートを調製する工程と
    、該グリーンシートに低抵抗の導電材料からなる導体を
    形成する工程と、該導体が形成されたグリーンシートを
    多層に積層し焼結する工程とからなることを特徴とする
    多層配線基板の製造方法。 （２、特許請求の範囲第（１１項において、前記導体配
    線基板の製造方法
JP57117765A 1982-07-08 1982-07-08 多層配線基板の製造方法 Granted JPS599992A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57117765A JPS599992A (ja) 1982-07-08 1982-07-08 多層配線基板の製造方法
US06/511,482 US4547625A (en) 1982-07-08 1983-07-07 Glass multilayer wiring board and method for its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57117765A JPS599992A (ja) 1982-07-08 1982-07-08 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS599992A true JPS599992A (ja) 1984-01-19
JPH0361359B2 JPH0361359B2 (ja) 1991-09-19

Family

ID=14719764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57117765A Granted JPS599992A (ja) 1982-07-08 1982-07-08 多層配線基板の製造方法

Country Status (2)

Country Link
US (1) US4547625A (ja)
JP (1) JPS599992A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
JPS61163696A (ja) * 1985-01-11 1986-07-24 日本特殊陶業株式会社 多層回路基板
JPS61270897A (ja) * 1985-05-25 1986-12-01 株式会社住友金属セラミックス 多層回路基板
JPS6247198A (ja) * 1985-08-27 1987-02-28 松下電工株式会社 多層配線基板
JPS62173797A (ja) * 1986-01-27 1987-07-30 松下電器産業株式会社 セラミック多層配線基板
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
JPS6364399A (ja) * 1986-09-04 1988-03-22 松下電器産業株式会社 セラミツク多層基板
JPS63215559A (ja) * 1987-02-27 1988-09-08 日本碍子株式会社 セラミツク基板
JPS6435990A (en) * 1987-07-30 1989-02-07 Nec Corp Multilayered ceramic wiring board
US4820524A (en) * 1987-02-20 1989-04-11 Mcneilab, Inc. Gelatin coated caplets and process for making same
US5458709A (en) * 1991-04-12 1995-10-17 Fujitsu Limited Process for manufacturing multi-layer glass ceramic substrate

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
JPS60235744A (ja) * 1984-05-04 1985-11-22 Asahi Glass Co Ltd セラミック基板用組成物
FR2566386A1 (fr) * 1984-06-22 1985-12-27 Labo Electronique Physique Melange de depart pour une composition isolante comprenant un verre au plomb, encre serigraphiable comportant un tel melange et utilisation de cette encre pour la protection de microcircuits hybrides sur substrat ceramique
US4593006A (en) * 1985-04-11 1986-06-03 Asahi Glass Company, Ltd. Composition for multilayer printed wiring board
US4627160A (en) * 1985-08-02 1986-12-09 International Business Machines Corporation Method for removal of carbonaceous residues from ceramic structures having internal metallurgy
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
US4746557A (en) * 1985-12-09 1988-05-24 Murata Manufacturing Co., Ltd. LC composite component
JPS62226839A (ja) * 1986-03-27 1987-10-05 Nippon Sheet Glass Co Ltd 低誘電率ガラス繊維
US4778549A (en) * 1987-04-13 1988-10-18 Corning Glass Works Catalysts for accelerating burnout or organic materials
US4788046A (en) * 1987-08-13 1988-11-29 Ceramics Process Systems Corporation Method for producing materials for co-sintering
US5120579A (en) * 1988-07-19 1992-06-09 Ferro Corporation Dielectric compositions
US5070047A (en) * 1988-07-19 1991-12-03 Ferro Corporation Dielectric compositions
US5188886A (en) * 1988-10-14 1993-02-23 Raychem Corporation Metal oxide dielectric dense bodies, precursor powders therefor, and methods for preparing same
US5258335A (en) * 1988-10-14 1993-11-02 Ferro Corporation Low dielectric, low temperature fired glass ceramics
US5164342A (en) * 1988-10-14 1992-11-17 Ferro Corporation Low dielectric, low temperature fired glass ceramics
US5066620A (en) * 1989-01-31 1991-11-19 Asahi Glass Company Ltd. Conductive paste compositions and ceramic substrates
US4985376A (en) * 1989-01-31 1991-01-15 Asahi Glass Company, Ltd. Conductive paste compositions and ceramic substrates
US5071794A (en) * 1989-08-04 1991-12-10 Ferro Corporation Porous dielectric compositions
US5245136A (en) * 1989-10-06 1993-09-14 International Business Machines Corporation Hermetic package for an electronic device
US5024975A (en) * 1989-10-19 1991-06-18 E. I. Du Pont De Nemours And Co., Inc. Crystallizable, low dielectric constant, low dielectric loss composition
US5071793A (en) * 1990-08-23 1991-12-10 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package
US5079194A (en) * 1990-10-11 1992-01-07 Aluminum Company Of America Crystal growth inhibitor for glassy low dielectric inorganic composition
US5118643A (en) * 1990-10-25 1992-06-02 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package containing titanium silicate glass
US5283104A (en) * 1991-03-20 1994-02-01 International Business Machines Corporation Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
JPH0723252B2 (ja) * 1991-07-31 1995-03-15 日本電気株式会社 低温焼結性低誘電率無機組成物
US5242867A (en) * 1992-03-04 1993-09-07 Industrial Technology Research Institute Composition for making multilayer ceramic substrates and dielectric materials with low firing temperature
US5728470A (en) * 1994-05-13 1998-03-17 Nec Corporation Multi-layer wiring substrate, and process for producing the same
US5985473A (en) * 1997-11-17 1999-11-16 Cooper Automotive Products, Inc. Low-temperature barium/lead-free glaze for alumina ceramics
JP4650794B2 (ja) * 2005-07-01 2011-03-16 昭栄化学工業株式会社 積層電子部品用導体ペーストおよびそれを用いた積層電子部品
JP2016219683A (ja) * 2015-05-25 2016-12-22 ソニー株式会社 配線基板、および製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808042A (en) * 1970-06-05 1974-04-30 Owens Illinois Inc Multilayer dielectric
US3998667A (en) * 1974-12-20 1976-12-21 Owens-Illinois, Inc. Barium aluminoborosilicate glass-ceramics for semiconductor doping
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
JPS576257A (en) * 1980-06-10 1982-01-13 Matsushita Electric Ind Co Ltd Water heater by solar heat
US4378481A (en) * 1981-03-02 1983-03-29 United Technologies Corporation Backers having glass particulates for electron beam hole drilling
JPS57184296A (en) * 1981-05-09 1982-11-12 Hitachi Ltd Ceramic circuit board
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
JPS5860666A (ja) * 1981-10-06 1983-04-11 旭硝子株式会社 緻密質の溶融石英ガラス焼結体の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249550B2 (ja) * 1984-05-31 1990-10-30 Fujitsu Ltd
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
JPS61163696A (ja) * 1985-01-11 1986-07-24 日本特殊陶業株式会社 多層回路基板
JPH0416039B2 (ja) * 1985-01-11 1992-03-19 Ngk Spark Plug Co
JPS61270897A (ja) * 1985-05-25 1986-12-01 株式会社住友金属セラミックス 多層回路基板
JPS6247198A (ja) * 1985-08-27 1987-02-28 松下電工株式会社 多層配線基板
JPH0250638B2 (ja) * 1985-08-27 1990-11-02 Matsushita Electric Works Ltd
JPS62173797A (ja) * 1986-01-27 1987-07-30 松下電器産業株式会社 セラミック多層配線基板
JPH0447476B2 (ja) * 1986-01-27 1992-08-04 Matsushita Electric Ind Co Ltd
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
JPH0543316B2 (ja) * 1986-06-06 1993-07-01 Hitachi Ltd
JPS6364399A (ja) * 1986-09-04 1988-03-22 松下電器産業株式会社 セラミツク多層基板
US4820524A (en) * 1987-02-20 1989-04-11 Mcneilab, Inc. Gelatin coated caplets and process for making same
JPS63215559A (ja) * 1987-02-27 1988-09-08 日本碍子株式会社 セラミツク基板
JPH0424307B2 (ja) * 1987-02-27 1992-04-24 Ngk Insulators Ltd
JPS6435990A (en) * 1987-07-30 1989-02-07 Nec Corp Multilayered ceramic wiring board
US5458709A (en) * 1991-04-12 1995-10-17 Fujitsu Limited Process for manufacturing multi-layer glass ceramic substrate

Also Published As

Publication number Publication date
US4547625A (en) 1985-10-15
JPH0361359B2 (ja) 1991-09-19

Similar Documents

Publication Publication Date Title
JPS599992A (ja) 多層配線基板の製造方法
JPS6232695A (ja) セラミツクス回路基板
JPH04243962A (ja) 多層セラミックパッケージ用低誘電性無機組成物、及びその調製方法
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
JPS6014494A (ja) セラミツク多層配線基板およびその製造方法
JPH0649594B2 (ja) 結晶化可能な低誘電率低誘電体損組成物
CA2050095A1 (en) Dielectric composition containing cordierite and glass
KR100744855B1 (ko) 높은 열적 사이클 전도체 시스템
JPH025315B2 (ja)
JPS59178752A (ja) 多層配線基板
JP2004256346A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP2004256347A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP3222296B2 (ja) 導電性インキ
JPH0828558B2 (ja) セラミツク基板及びその製造方法
JP2001015930A (ja) 多層配線基板およびその製造方法
JP3047985B2 (ja) 多層セラミック配線基板の製造方法
JPS61278195A (ja) 多層回路基板及びその製造方法
JPS6112091A (ja) 多層回路基板及びその製造方法
JPH0250638B2 (ja)
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JPH06279097A (ja) ガラスセラミック焼結体の製造方法及びガラスセラミック焼結体
JPH0467359B2 (ja)
JPS60137884A (ja) セラミツク多層配線回路基板の製造法
JPS6164189A (ja) セラミツク多層配線基板の製造方法
JPH1065336A (ja) 低温焼成ガラスセラミックス多層配線基板とその製造方法