JPS6232695A - セラミツクス回路基板 - Google Patents

セラミツクス回路基板

Info

Publication number
JPS6232695A
JPS6232695A JP60171080A JP17108085A JPS6232695A JP S6232695 A JPS6232695 A JP S6232695A JP 60171080 A JP60171080 A JP 60171080A JP 17108085 A JP17108085 A JP 17108085A JP S6232695 A JPS6232695 A JP S6232695A
Authority
JP
Japan
Prior art keywords
circuit board
glass
dielectric constant
ceramic
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60171080A
Other languages
English (en)
Other versions
JPH0634452B2 (ja
Inventor
浩一 篠原
信之 牛房
永山　更成
荻原　覚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60171080A priority Critical patent/JPH0634452B2/ja
Priority to US06/888,410 priority patent/US4672152A/en
Priority to DE8686305895T priority patent/DE3683557D1/de
Priority to EP86305895A priority patent/EP0211619B1/en
Publication of JPS6232695A publication Critical patent/JPS6232695A/ja
Publication of JPH0634452B2 publication Critical patent/JPH0634452B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0018—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and monovalent metal oxide as main constituents
    • C03C10/0027—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and monovalent metal oxide as main constituents containing SiO2, Al2O3, Li2O as main constituents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Glass Compositions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、セラミックス多層配線基板に係り、特に電気
信号の入出力のためのピンを取り付けたり半導体部品を
取り付けて機能モジュールを構成するのに好適なセラミ
ックス回路基板に関する。
Ｃ発明の背景〕 近年、ＬＳＩ等の集積回路は、電気信号の遅延時間を小
さくするために、多層セラミック回路基板が用いられる
ようになってきている。
従来より一般に多層セラミック回路基板の絶縁材料とし
ては、アルミナが使用されているが、アルミナを主成分
とする焼結体を絶縁材料に使った基板の最大の問題点は
、信号伝播速度の遅延が大きいということであり、その
原因としては、アルミナの比誘電率が約ｔｏ（１ＭＨｚ
）と大きいためである。またアルミナを焼結させるため
の焼結温度は、１６００℃と高く多層回路板を作製する
時に配線導体としては、Ｗ、Ｍｏなどの高融点金属を使
用しなければならないがＷ、Ｍ’ｏなとは比較的電気抵
抗率の高い金属であり、配線の高密度化、信号伝播速度
の高速化などに対して必ずしも満足できる導体材料では
ない。
そこで、さらに信号伝播速度を速め、高性能の基板とす
るために誘電率の小さい絶縁体を使い。
Ｗ、Ｍｏより電気抵抗率のホさいＡｕ、Ａｇ。
Ｃｕなどの金属材料を配線導体として使用できる基板が
研究開発されている。
その−例が特開昭５９−４１７０Ｏｒセラミック多層配
線回路板」である、これによれば、シリカ及び１０５０
℃以下の軟化点をもつガラスからなる材料を使用すれば
、比誘電率が４〜６で、　１０００℃以下で焼成できる
基板用絶縁材料が得られることがわかや・ しかし、このような利点があるにもかかわらず。
この低誘電率ガラス組成物は、アルミナはど機械的強度
がなく多層回路板材料として適用した場合基板への入出
力用ビン付工程で発生する熱応力が原因となりクランク
及び表面メタライズのはがれ等が発生し、高倍調性でか
つ高品質の多層回路板が歩留りよく得られない問題があ
る。
〔発明の目的〕
本発明の目的は、高強度の回路基板を提供するにある。
また、第２の目的として低誘電率で、高強度の回路基板
を提供するにある。
〔発明の概要〕
本発明は、セラミック絶縁材料と導体とが交互に積層さ
れてなるセラミックス多層回路基板において、前期絶縁
材料が、少なくともＬｉとＳｉを含む結晶化ガラスと、
フイラ粉末としてＳ　ｉ　０２１βユークリプタイト、
Ａｌ２２Ｏｓの１種以上とからなる複合材料を絶縁材料
として用いたセラミックス回路基板に関する。
現在開発が進んでいるコンピュータの回路基板としては
、信号伝播速度を速めるために低誘電率の材料を使用し
た回路基板の開発が望まれている。
さらに、回路基板としては、ピン付などをする時の熱応
力に耐えられる強度をもった高信頼性の回路基板である
必要がある。
また、配線抵抗を下げるためには、Ａ　ｕ　ｒ　Ａ　ｇ
　＋Ｃｕなどの電気抵抗率の小さい材料を使用するのが
有効であるが、そのためにはこれらの配線導体材料の融
点以下で焼結できる基板材料が要求されている。
低誘電率の基板材料として、特開昭５９−１１７００「
セラミック多層配線回路板」に記載されているようにシ
リカをガラスで結合した材料が考えられているが、この
材料は第１表に示すように機械的強度が小さい。
この強度が小さい理由としては、フィシを結合している
ガラスの強度が小さいためである。多層回路板材料とす
るためには、強度を高める必要がある。
強度の高い材料として非晶質であるガラスに熱処理を加
えて結晶を析出させた結晶化ガラスがある。そして、結
晶化ガラスは、Ａｕ、Ａｇ、Ｃ：ｕなどの融点以下で焼
結可能である。
そこで、５ｉＯｚなどの低誘電率、耐熱性のフィシが結
晶化を起こす前にガラスの状態で結合し、さらに熱処理
を加えて結晶化させることによって低誘電率のフィシと
結晶化ガラスとからなる強度が高く、低誘電率の基板材
料ができると考えた。
第１表に、本発明の実施例に用いられるガラスと従来（
特開昭５９−１１７００）　　ガラスの特性の比較例を
示す。
本発明においてＬｉとＳｉを含む結晶化ガラスを選ぶ理
由は、この系の結晶化ガラスが比較的誘電率が低く、Ａ
　ｕ　ＨＡ　ｇ　Ｔ　Ｃｕなどの融点以下で焼結可能な
ためである。
また、フィシ粉末の添加量は、重量で５０％以下とした
のは、これ以上フィシを添加すると焼結体の曲げ強さが
１５０ＭＰａ以下となってピン付時などに発生する応力
に耐えられなくなり、基板材料として適さなくなるため
である。
更に、フィシの結合材としての結晶化ガラスに含まれる
Ｌｉの含有量が、ＬｉｘＯに換算して重量で５〜２０％
としたのは、５％より少ないと１０００℃以下で焼結で
きなくなり、２０％より多くなると基板材料としての電
気的特性が悪くなるので好ましくない。
また、結晶化ガラスに含まれるＳｉの含有量は、低誘電
率化及び１０００℃以下で焼結可能とするために５ｉＯ
ｉに換算して重量で６０〜９０％が好ましい。
本発明で使用している結晶化ガラスとは、焼成を行う前
は非晶質のガラスであるが、熱処理をすると非晶質のガ
ラス状態から結晶が析出する。そして、主にＬｉとＳｉ
からなるガラスからは、Ｌｉｚｏ・２ＳｉＯｚ　、５ｉ
Ｏｚ　ｐ　Ｌｉ２Ｏ・５ｉＯｚなどの結晶が析出する。
また■、ｉとＳｉの他に八Ωなどを含む場合には、５ｉ
Ｏ２ｔＬｉｚＣ１２ＳｉＯｚ　、ＬｉｚＣＩＳｉ０２の
他にＬｉｘＯ・Ａｆｌ２Ｏｓ・ｎ５ｉｏｚ　　（ｎ＝５
〜８）などが析出する。
回路基板の製造方法には、まずグリーンボディ゛　（生
の成形体）を製造する必要がある。それには、ドクター
ブレード法、スリップキャスティング法。
プレスによる金型成形法等がある。
ドクターブレード法は１Ｍ料粉に溶剤及び熱可塑性の樹
脂等を添加し、かくはんしたスラリーを脱気した後、グ
リーンシート作製機によりグリーンシートを作製する方
法である。
スリップキャスティング法は、原料粉に水９分散剤及び
熱可塑性の樹脂等を添加しかくはんしたスラリーを例え
ば石こう型内へ流し込んで製造する方法である。
プレスによる金型成形法は１Ｍ料粉に溶剤及び熱可塑性
等の樹脂を添加し、らいかい機等で混合かくはんした原
料粉をあるい等で造粒したのち、金型内に入れて荷重を
加えて製造する方法である。
以上の製造方法等により作製したグリーンボディを積層
、脱気を焼成すると強度が高く、低誘電率の回路基板が
得られる。
〔発明の実施例〕
以下、本発明の実施例について説明する。なお文中に部
とあるものは重量部を、％とあるのは重量％を示す。
本発明に使用可能なフィラーの結合材としてのガラス組
成は、酸化物に換算してＬｉｚ０５〜２０％、５ｉＯｚ
６０〜９０％の他にＬｉ２Ｏ以外のアルカリ金属酸化物
１〜５％、ＡＱ２０δ１〜１０％、アルカリ土類酸化物
１〜１０％、Ｂ２ＯｓＯ〜３０％を少なくとも１種以上
含むものを基本組成とし、総量１００％となるように選
んだ組成である。
〔実施例１〕 セラミック回路基板の製造方法は、まずグリーンシート
を作るためのスラリーを作る。
スラリーの製造方法は、Ｌｉ２Ｏ１２，３％。
Ｋ２０２．４％、ＡＱ２Ｏａ　　３．９％、５ｉＯｚ７
９．３％、ＣａＦｚ２．０％の組成である平均粒径１μ
ｍのガラス粉と平均粒径１μｍの５ｉＯｚを所定の混合
比で配合し、この粉末に１重合度４０００のポリビニル
ブチラール５．９部、　トリクロルエチレン１２４部、
テトラクロルエチレン３２部、ｎ−ブチルアルコール４
４部を加えボールミルで２０時時間式混合しスラリーを
作る０次に真空脱気処理により適当な粘度に調節する。
なお本実施例で使用した５ｉｎｓを結合するために用い
たガラスは、初めは、非晶質の状態であるが、熱処理を
すると結晶が析出する。析出する結晶は、Ｘ線回折法に
より調べた結果主にＬｉｚｏ・２ＳｉＯｚ、５ｉｆｔで
あり、その他としてＬｉｘＯ・５ｉｎｓ、Ｋ１５ｉＯｚ
、ＫＡＱＳｉＯｚが認められる。また、ガラスのみで焼
結した場合の特性は、比誘電率５．８、曲げ強さ２１０
ＭＰａで一般の非晶質であるガラスの曲げ強さ４０〜６
０ＭＰａに比較して非常に高強度の材料が得られる。
次にこのスラリーをドクターブレードを用いてシリコン
コートしたポリエステルフィルム支持体上に０．２ｍｍ
厚さに塗布し、その後乾燥し、回路板材料のグリーンシ
ートを作製する。
次にそのグリーンシートを５０ｎｏ角に切断し。
３０層積層したのち、熱間プレスにより圧着した。
圧着条件ハ、温度１２０℃、圧力は３部ｋｇｆ／ｍ”で
ある。
圧着後、脱脂のため１００”Ｃ／ｈ以下の昇温速度で昇
温し、５００℃Ｘ３ｈの加熱脱脂を行ない。
２００℃／ｈの昇温速度で昇温しで９３０〜９８０℃で
焼成を行った。雰囲気は大気中である。
第１図は一ＳｉＯｚとガラスとの混合比を変えた時に、
５ｉｎｓの重量％と焼結体の曲げ強さ及び比誘電率の関
係を示したものである。比誘電率はＩ　Ｍ　Ｈｚで測定
したものである。
焼結体を構成している結晶をＸ線回折法を用いて分析し
た結果、大部分がＬｉｚｏ・２　Ｓ　ｉ　０２とＳ　ｉ
　Ｏｘの結晶であり、その他としてＬｉ２Ｏ・Ｓ　ｉ　
０１２１　Ｋ２Ｓ　ｉ　Ｏｓｓ　ＫＡ　Ｑ　Ｓ　ｉＯ番
が認められた。
また、」二記で作製したグリーンシートの中で、ガラス
粉末と５ｉＯｚの混合比３：２のグリーンシートにパン
チで直径１００μｍの穴をあけ、金ペーストを埋め込み
、さらに金ペーストで導体配線をし、積層、圧着をして
積層板を作製する。その後、樹脂抜きのため１００’Ｃ
／ｈ以下の昇温速度で昇温し、５００℃Ｘ　３　ｈの脱
脂を行った後、２００℃／ｈの昇温速度で昇温し、９６
０’Ｃで焼成を行った。雰囲気は大気中である。
メタライズしたＡｕ配線のまわりには、クラック及びは
がれ等は認められなかった。
さらに焼成品にピン付及びチップ装着をした。
焼成品のピン付した部分の周辺には、クラック等は認め
られなかった。また、本実施例品の絶縁材料の比誘電率
は、５．１　であり、アルミナ基板に比べ、２５％はど
信号伝播速度が向上した。
第２図に作製したセラミック多層回路板の断面の概要図
を示す。
〔実施例２〕 実施例１で使用したＬｉ２０１２．３％、に２０２．４
％、　ＡＱ２Ｏａ　３，９％＋　Ｓ　ｘ　Ｏ２７９−３
％。
ＣａＦｚ２．０％の組成のガラス粉とフィラ粉末を所定
の混合比で配合し、実施例１と同様にしてグリーンシー
トを作製し、積層して焼成した焼結体の特性を第２表に
示す。フィラとしては、ＡＱ２Ｏｇ、βユークリプタイ
トを用いた。比誘導電率の測定周波数はＩ　Ｍ　ＨＺで
ある。
また、ガラス粉末とフィラ粉末からなるグリーンシート
に実施例１と同様に金ペーストで導体配線をし、積層、
圧着をして各材料の焼成温度で焼成を行った。雰囲気は
大気中である。メタライズしたＡｕ配線の回りには、ク
ラック及びはがれ等は認められなかった。
さらに焼成品にピン付及びチップ装着をしたが焼成品の
ビン付部分の周辺に、クラック等は認められなかった。
〔実施例３〕 第３表、第４表に示したガラスとフィラ粉末を所定の混
合比で配合し、実施例１と同様にグリーンシートを作製
する。次にこのシートを実施例１と同様にして積層して
焼成した焼結体の特性を第３表、第４表に示す。また、
グリーンシートに実施例１と同様にして金ペーストで導
体配線をして焼成を行った。雰囲気は大気中である。メ
タライズしたＡｕ配線のまわりには、クラック及びはが
れ等は認められなかった。さらに焼成品にピン付及びチ
ップ装着をした。焼成品のピン付した部分の周辺には、
クラック等は認められなかった。
〔実施例４〕 実施例１及び３で使用した組成のガラス粉末と５ｉＯｚ
粉末を３：２の混合比で配合し、溶剤及びＮ２中でも飛
散性の良いメタアクリル酸系の樹脂を添加し、実施例１
と同様にしてグリーンシートを作製した。このグリーン
シートにＣｕペーストを印刷し、積層体を作り、Ｎｚ雰
囲気中で焼成して、Ｃｕ導体配線が形成された多層回路
基板を作製した。
〔実施例５〕 実施域１〜４で作製したグリーンシートを１０〜２０層
積層し、圧着する。その積層体の上に、Ａｕ、Ａｇ、Ｃ
ｕの導体ペースト及び抵抗ペースト、ガラスを印刷して
、　１０００℃以下の温度で同時焼成した。さらにＩＣ
チップ等を装着することにより、民生用のハイブリッド
ＩＣを作成した。第３図は、ハイブリッドＩＣに適用し
た場合の概略図である。
〔実施例６〕 実施例１〜４で作製したセラミックス回路基板をＣｕ、
ポリイミドを用いて多層回路を形成し、Ｓｉチップ装着
後、ピン付を行う。このようにしてＳｉチップとの高精
度の接続を図ったモジュールの概略図を第４図に示す。
ピンは銀ろうによりろう付され、ＳｉチップはＰｂ−８
ｎはんだにより接着される。基板材料の機械的強度が大
きいためピンのろう付け、Ｓｉチップのはんだ付けなど
が可能となった６〔発明の効果〕 本発明によれば、Ｌｉ、Ｓｉを含む結晶化ガラスとフィ
ラ粉末からなる複合材料により比誘１を率が６以下で強
度が高く、Ａｕ、Ａｇ、Ｃｕなどの金属の融点以下で焼
結可能な絶縁材料を使用したセラミック多層回路基板が
得られる。
【図面の簡単な説明】
第１図は、結晶化ガラスと低誘電率の５ｉＯｚからなる
複合材料のＳ　ｉ　Ｏｚの混合比と焼結体の曲げ強さ及
び比誘電率との関係を示す曲線図、第２図、第３図およ
び第４図は本発明セラミックス多層回路基板の断面概要
図である。 １・・・導体配線、２・・・セラミック、３・・・Ｓｉ
チップ、４・・・はんだ、５・・・電気信号入出力用ピ
ン、６・・・抵抗ＦＥＡ線、７・・・導体ワイヤー、８
・・・ポリイミド、９・・・Ｃｕ配線、１０・・・ポリ
イミド多層板、１１・・・セラミックス多層板。

Claims (1)

  1. 【特許請求の範囲】 １、セラミツク絶縁材料と導体とが交互に積層されてな
    るセラミックス回路基板において、少なくともＬｉとＳ
    ｉを含む結晶化ガラスと、ＳｉＯ＿２、βユークリプタ
    イト、Ａｌ＿２Ｏ＿３の少なくとも１種とからなるフイ
    ラ粉末との複合材料を絶縁材料としたセラミックス回路
    基板。 ２、特許請求の範囲第１項においてフイラ粉末が重量で
    ５０％以下であるセラミックス回路基板。 ３、特許請求の範囲第１項において結晶化ガラスに含ま
    れるＬｉの含有量がＬｉ＿２Ｏに換算して重量で５〜２
    ０％であるセラミックス回路基板。
JP60171080A 1985-08-05 1985-08-05 セラミツクス回路基板 Expired - Lifetime JPH0634452B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60171080A JPH0634452B2 (ja) 1985-08-05 1985-08-05 セラミツクス回路基板
US06/888,410 US4672152A (en) 1985-08-05 1986-07-23 Multilayer ceramic circuit board
DE8686305895T DE3683557D1 (de) 1985-08-05 1986-07-31 Keramische mehrschichtschaltungsplatte.
EP86305895A EP0211619B1 (en) 1985-08-05 1986-07-31 A multilayer ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60171080A JPH0634452B2 (ja) 1985-08-05 1985-08-05 セラミツクス回路基板

Publications (2)

Publication Number Publication Date
JPS6232695A true JPS6232695A (ja) 1987-02-12
JPH0634452B2 JPH0634452B2 (ja) 1994-05-02

Family

ID=15916638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60171080A Expired - Lifetime JPH0634452B2 (ja) 1985-08-05 1985-08-05 セラミツクス回路基板

Country Status (4)

Country Link
US (1) US4672152A (ja)
EP (1) EP0211619B1 (ja)
JP (1) JPH0634452B2 (ja)
DE (1) DE3683557D1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022699A (ja) * 1987-12-22 1990-01-08 Thomson Csf 高密度ハイブリッド集積回路
USRE34887E (en) * 1986-06-06 1995-03-28 Hitachi, Ltd. Ceramic multilayer circuit board and semiconductor module
JPH09142879A (ja) * 1995-11-29 1997-06-03 Kyocera Corp ガラスセラミック焼結体の製造方法および配線基板の製造方法
JP2010228969A (ja) * 2009-03-27 2010-10-14 Ohara Inc ガラス
JP2015505786A (ja) * 2011-10-14 2015-02-26 イフォクレール ヴィヴァデント アクチェンゲゼルシャフトＩｖｏｃｌａｒ Ｖｉｖａｄｅｎｔ ＡＧ 一価の金属酸化物を含むケイ酸リチウムガラスセラミックおよびガラス

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
US4753694A (en) * 1986-05-02 1988-06-28 International Business Machines Corporation Process for forming multilayered ceramic substrate having solid metal conductors
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPS6318697A (ja) * 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板
JPS63181399A (ja) * 1987-01-22 1988-07-26 日本特殊陶業株式会社 高熱伝導性厚膜多層配線基板
EP0284820A3 (en) * 1987-03-04 1989-03-08 Canon Kabushiki Kaisha Electrically connecting member, and electric circuit member and electric circuit device with the connecting member
US4799983A (en) * 1987-07-20 1989-01-24 International Business Machines Corporation Multilayer ceramic substrate and process for forming therefor
US4931144A (en) * 1987-07-31 1990-06-05 Texas Instruments Incorporated Self-aligned nonnested sloped via
US4898767A (en) * 1987-10-07 1990-02-06 Corning Incorporated Copper-exuding boroaluminosilicate glasses
US5147484A (en) * 1987-10-19 1992-09-15 International Business Machines Corporation Method for producing multi-layer ceramic substrates with oxidation resistant metalization
JPH0650792B2 (ja) * 1987-10-19 1994-06-29 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 耐酸化金属導体を含むセラミック構造体及びその製造方法
JPH079382Y2 (ja) * 1987-12-28 1995-03-06 日本特殊陶業株式会社 セラミック基板
US5117069A (en) * 1988-03-28 1992-05-26 Prime Computer, Inc. Circuit board fabrication
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
JP2610487B2 (ja) * 1988-06-10 1997-05-14 株式会社日立製作所 セラミック積層回路基板
AU3977789A (en) * 1988-07-19 1990-02-19 Ferro Corporation Thick film dielectric compositions
US5070047A (en) * 1988-07-19 1991-12-03 Ferro Corporation Dielectric compositions
US5120579A (en) * 1988-07-19 1992-06-09 Ferro Corporation Dielectric compositions
US5258335A (en) * 1988-10-14 1993-11-02 Ferro Corporation Low dielectric, low temperature fired glass ceramics
US5164342A (en) * 1988-10-14 1992-11-17 Ferro Corporation Low dielectric, low temperature fired glass ceramics
US4899118A (en) * 1988-12-27 1990-02-06 Hughes Aircraft Company Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits
DE69033198T2 (de) * 1989-01-09 1999-11-04 Mitsubishi Electric Corp Mikrowellenschaltungselemente enthaltende integrierte Schaltungsanordnung
US5136271A (en) * 1989-01-09 1992-08-04 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit mountings
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
US5260119A (en) * 1990-08-23 1993-11-09 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package
US5071793A (en) * 1990-08-23 1991-12-10 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package
US5206190A (en) * 1990-09-04 1993-04-27 Aluminum Company Of America Dielectric composition containing cordierite and glass
US5079194A (en) * 1990-10-11 1992-01-07 Aluminum Company Of America Crystal growth inhibitor for glassy low dielectric inorganic composition
US5118643A (en) * 1990-10-25 1992-06-02 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package containing titanium silicate glass
US5135556A (en) * 1991-04-08 1992-08-04 Grumman Aerospace Corporation Method for making fused high density multi-layer integrated circuit module
US5328751A (en) * 1991-07-12 1994-07-12 Kabushiki Kaisha Toshiba Ceramic circuit board with a curved lead terminal
US5141899A (en) * 1991-08-26 1992-08-25 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package containing titanium silicate glass and crystal inhibitor
US5219799A (en) * 1991-10-07 1993-06-15 Corning Incorporated Lithium disilicate-containing glass-ceramics some of which are self-glazing
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5177034A (en) * 1991-11-04 1993-01-05 Aluminum Company Of America Gallium crystal growth inhibitor for glassy low dielectric inorganic composition
US5316985A (en) * 1991-12-09 1994-05-31 Aluminum Company Of America Suppression of crystal growth in low dielectric inorganic composition using ultrafine alumina
US5226959A (en) * 1992-03-16 1993-07-13 Aluminum Company Of America Gallium-containing glassy low dielectric ceramic compositions
US5312784A (en) * 1992-08-07 1994-05-17 Aluminum Company Of America Devitrification inhibitor in low dielectric borosilicate glass
US5270268A (en) * 1992-09-23 1993-12-14 Aluminum Company Of America Aluminum borate devitrification inhibitor in low dielectric borosilicate glass
US5391522A (en) * 1993-05-19 1995-02-21 Kabushiki Kaisya Ohara Glass-ceramic for magnetic disks and method for manufacturing the same
JP3210503B2 (ja) * 1993-09-30 2001-09-17 株式会社東芝 マルチチップモジュールおよびその製造方法
US5546012A (en) * 1994-04-15 1996-08-13 International Business Machines Corporation Probe card assembly having a ceramic probe card
US5507981A (en) * 1994-05-31 1996-04-16 Tel Ventures, Inc. Method for molding dental restorations
WO1996024559A1 (fr) * 1995-02-10 1996-08-15 Asahi Glass Company Ltd. Verre resistant aux rayures
US5856235A (en) * 1995-04-12 1999-01-05 Northrop Grumman Corporation Process of vacuum annealing a thin film metallization on high purity alumina
TW396350B (en) * 1996-12-04 2000-07-01 Nat Science Council Dielectric composition, slurry for use in the tape casting process, porcess for producing a ceramic product and process for preparing multilayer ceramic package
US5872071A (en) * 1997-10-07 1999-02-16 National Science Council Low-fire dielectric composition and its use in laminated microwave dielectric ceramic elements
US6802894B2 (en) 1998-12-11 2004-10-12 Jeneric/Pentron Incorporated Lithium disilicate glass-ceramics
US6517623B1 (en) 1998-12-11 2003-02-11 Jeneric/Pentron, Inc. Lithium disilicate glass ceramics
US20050127544A1 (en) * 1998-06-12 2005-06-16 Dmitri Brodkin High-strength dental restorations
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6081026A (en) * 1998-11-13 2000-06-27 Fujitsu Limited High density signal interposer with power and ground wrap
WO2000034196A2 (en) 1998-12-11 2000-06-15 Jeneric/Pentron Incorporated Pressable lithium disilicate glass ceramics
US6159883A (en) * 1999-01-07 2000-12-12 Advanced Ceramic X Corp. Ceramic dielectric compositions
US6174829B1 (en) 1999-01-07 2001-01-16 Advanced Ceramic X Corp. Ceramic dielectric compositions
US6430058B1 (en) * 1999-12-02 2002-08-06 Intel Corporation Integrated circuit package
US6413849B1 (en) 1999-12-28 2002-07-02 Intel Corporation Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor
JP3407716B2 (ja) * 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
JP3818030B2 (ja) * 2000-07-21 2006-09-06 株式会社村田製作所 多層基板の製造方法
US20040113127A1 (en) * 2002-12-17 2004-06-17 Min Gary Yonggang Resistor compositions having a substantially neutral temperature coefficient of resistance and methods and compositions relating thereto
JP4342353B2 (ja) * 2004-03-17 2009-10-14 三洋電機株式会社 回路装置およびその製造方法
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
WO2007148556A1 (ja) * 2006-06-23 2007-12-27 Murata Manufacturing Co., Ltd. 積層型セラミック電子部品
KR100840924B1 (ko) * 2007-03-30 2008-06-24 삼성전기주식회사 유크립타이트 세라믹 필러 및 이를 포함하는 절연 복합재
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9445496B2 (en) * 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
CN106486638B (zh) * 2016-10-14 2020-07-10 东莞塔菲尔新能源科技有限公司 一种电池绝缘环及其制备方法及使用该绝缘环的动力电池
CN108455979B (zh) * 2018-04-18 2020-06-30 常熟理工学院 一种超低介电常数微波介质陶瓷材料及其制备方法
CN113196418A (zh) * 2018-12-20 2021-07-30 株式会社村田制作所 层叠体、电子部件和层叠体的制造方法
JP6927251B2 (ja) * 2019-07-08 2021-08-25 Tdk株式会社 ガラスセラミックス焼結体および配線基板
CN110828425A (zh) * 2019-10-17 2020-02-21 合肥圣达电子科技实业有限公司 一种用于抗辐照的封装结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59130005A (ja) * 1983-01-18 1984-07-26 旭硝子株式会社 厚膜回路絶縁層用組成物
JPS6030196A (ja) * 1983-07-28 1985-02-15 富士通株式会社 多層回路基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3841950A (en) * 1971-05-25 1974-10-15 Owens Illinois Inc Glasses and glass-ceramics and products made therefrom
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
US4192688A (en) * 1972-07-07 1980-03-11 Owens-Illinois, Inc. Product and process for forming same
DE2451121A1 (de) * 1973-10-31 1975-05-07 Gen Electric Verfahren zum herstellen von glaskeramiken
JPS5843355B2 (ja) * 1976-12-20 1983-09-26 日本特殊陶業株式会社 セラミツクと低膨張性金属部材の封止構造体
US4192665A (en) * 1977-09-07 1980-03-11 Corning Glass Works Rapidly crystallized beta-spodumene glass-ceramic materials
US4413061A (en) * 1978-02-06 1983-11-01 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
JPS599992A (ja) * 1982-07-08 1984-01-19 株式会社日立製作所 多層配線基板の製造方法
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
JPS60136294A (ja) * 1983-12-23 1985-07-19 株式会社日立製作所 セラミック多層配線回路板
JPS60260465A (ja) * 1984-06-01 1985-12-23 鳴海製陶株式会社 低温焼成セラミツクス
EP0193782A3 (en) * 1985-03-04 1987-11-25 Olin Corporation Multi-layer and pin grid arrays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59130005A (ja) * 1983-01-18 1984-07-26 旭硝子株式会社 厚膜回路絶縁層用組成物
JPS6030196A (ja) * 1983-07-28 1985-02-15 富士通株式会社 多層回路基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE34887E (en) * 1986-06-06 1995-03-28 Hitachi, Ltd. Ceramic multilayer circuit board and semiconductor module
JPH022699A (ja) * 1987-12-22 1990-01-08 Thomson Csf 高密度ハイブリッド集積回路
JPH09142879A (ja) * 1995-11-29 1997-06-03 Kyocera Corp ガラスセラミック焼結体の製造方法および配線基板の製造方法
JP2010228969A (ja) * 2009-03-27 2010-10-14 Ohara Inc ガラス
JP2015505786A (ja) * 2011-10-14 2015-02-26 イフォクレール ヴィヴァデント アクチェンゲゼルシャフトＩｖｏｃｌａｒ Ｖｉｖａｄｅｎｔ ＡＧ 一価の金属酸化物を含むケイ酸リチウムガラスセラミックおよびガラス

Also Published As

Publication number Publication date
EP0211619B1 (en) 1992-01-22
DE3683557D1 (de) 1992-03-05
EP0211619A2 (en) 1987-02-25
US4672152A (en) 1987-06-09
EP0211619A3 (en) 1988-08-31
JPH0634452B2 (ja) 1994-05-02

Similar Documents

Publication Publication Date Title
JPS6232695A (ja) セラミツクス回路基板
US4861646A (en) Co-fired metal-ceramic package
EP0131242B1 (en) Multi-layer ceramic substrate and method for the production thereof
US4821142A (en) Ceramic multilayer circuit board and semiconductor module
US5958807A (en) Low dielectric loss glass ceramic compositions
JPS599992A (ja) 多層配線基板の製造方法
JPS6028296A (ja) セラミツク多層配線回路板
US5206190A (en) Dielectric composition containing cordierite and glass
JP3121990B2 (ja) ガラス−セラミック基板
JPH0811696B2 (ja) 多層ガラスセラミック基板とその製造方法
EP0470839A2 (en) Ceramic substrate having wiring incorporating silver
JP2718152B2 (ja) セラミック回路基板の製造方法
JPH0812953B2 (ja) ガラスセラミックス多層回路基板焼結体
JP3377898B2 (ja) 低温焼成磁器組成物
JP3441924B2 (ja) 配線基板およびその実装構造
JP3441941B2 (ja) 配線基板およびその実装構造
JPH01248589A (ja) セラミツク基板及びその製造方法
JP2669033B2 (ja) セラミック回路基板の製造方法
JP3363297B2 (ja) 低温焼成磁器組成物
JPH06279097A (ja) ガラスセラミック焼結体の製造方法及びガラスセラミック焼結体
JP3793558B2 (ja) 高周波用磁器
JP2996548B2 (ja) 放熱性複合基板
JPS61278194A (ja) セラミツク絶縁基板
JP2001043730A (ja) 導体組成物およびこれを用いた配線基板
JPH0758833B2 (ja) 多層セラミック配線基板及びその製造方法