JPS6030196A - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法

Info

Publication number
JPS6030196A
JPS6030196A JP13826783A JP13826783A JPS6030196A JP S6030196 A JPS6030196 A JP S6030196A JP 13826783 A JP13826783 A JP 13826783A JP 13826783 A JP13826783 A JP 13826783A JP S6030196 A JPS6030196 A JP S6030196A
Authority
JP
Japan
Prior art keywords
circuit board
weight
multilayer circuit
insulating layer
binder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13826783A
Other languages
English (en)
Other versions
JPH029473B2 (ja
Inventor
亀原 伸男
和明 栗原
丹羽 紘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13826783A priority Critical patent/JPS6030196A/ja
Publication of JPS6030196A publication Critical patent/JPS6030196A/ja
Publication of JPH029473B2 publication Critical patent/JPH029473B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 +al 発明の技術分野 本発明は、多層回路基板の製造方法に係り、特に、高温
で酸化され易い金属を導体月料とし、セラミックを絶縁
体とした多層回路基板の製造方法に関す。
(bl 技術の背景 半導体装置およびその他の回路装置・部品を搭載する基
板はプリント配線基板が主流であるが、搭載密度が高く
なるに従い、プリント配線基板の耐熱性や放熱性が問題
になって、その点で優れているセラミック回路基板が使
用されるようになってきた。
然も、プリント配線基板の場合と同様に、セラミック回
路基板の場合も導体層の多層化がめられ実用化の域に入
っている。然し、それは、絶縁層がアルミナ系セラミッ
クで導体層には焼成温度に耐えるW、Moを導体材料と
して使用したものが多く、価格が高くなる問題を抱えて
いる。
このため、前記焼成温度より低い温度で焼成出来、導体
材料に価格の安い金属を使用する多層セラミック回路基
板が検討されている。
(C) 従来技術と問題点 安価な導体材料としてCu、八1、Ni等を用いた従来
の多層セラミック回路基板においては、アルミナ系セラ
ミックの場合より道かに低い温度で焼成可能な5iO2
−B2as−Alx Os系のガラスセラミックが絶縁
層材料として主に使用されている。
然し、この多層セラミック回路基板は、その焼成工程に
おいて、5i02 BiO2−^lスス03ガラスセラ
ミックが流動し易くなって導体層パターンを変形させる
場合があり、また、該パターンを形成する導体材料は酸
化され易いための酸化も加わって、該パターンの導体抵
抗に変動が生ずる欠点がある。
また、この絶縁層材料は、表面層のメタライズにおいて
良い結果をf4るためには、その処理作業の条件が厳し
く、安定な作業をさせることを困難にしている欠点があ
る。
(dl 発明の目的 本発明の目的は上記従来の欠点に鑑み、導体材料に酸化
され易いが安価であるCu、八1、Ni等を用い、焼成
工程において導体層パターンの導体抵抗に変動が生じな
いで、且つ、表面層のメタライズを安定に施すことが出
来る、セラミックを絶縁体とした多層回路基板の製造方
法を提供するにある。
(8) 発明の構成 上記目的は、バインダーを含む5i02−1.120−
KzO系結晶化ガラス粉末で絶縁層を形成する工程と、
高温で酸化され易い金属を用いた導体ペーストで該絶縁
層表面に導体層を形成する工程と、少なくとも該絶縁層
と該導体層を含んで多層構成された積層体を水蒸気を含
む窒素雰囲気中で焼成する工程とを含むことを特徴とす
る多層回路基板の製造方法によって達成される。
本発明によれば、前記5iOz−LizO−に20系結
晶化ガラス粉末は、その組成が、5iOz:80〜90
重量%、LizO:10〜20重量%、K2O:0.5
〜5重量%、AlzOs : 0.5〜5重量%、Ag
 : 0.001〜0.1重量%、PbO: 0.1〜
IM量%であって、そのバインダーをアクリルにして該
結晶化ガラス粉末に対する重量社を7〜14%にするこ
とが好ましく、また、前記高温で酸化され易い金属を用
いた導体ペーストは、その中に含まれるバインダーがア
クリルであることが好ましい。
それは、絶縁層を前記組成のSiO−Li O−K O
系結晶化ガラスで形成することによって、800〜90
0℃の焼成温度で該絶縁層が結晶化し、機械的強度(1
500kg/cnT以上)も熱的安定性も得られ、導体
ペーストで形成された導体層パターンを変形させること
が無く、且つ、焼成工程においてその雰囲気を水蒸気を
含む窒素にして、酸化され易いCu、Al5Ni等の酸
化を抑えているので、該パターンの導体抵抗の変動を防
ぐことができるからである。
また、バインダーになるアクリルは熱分解型であって焼
成時の雰囲気が前記雰囲気であっても容易に熱分解して
問題無く飛散するからである。基板の回路構成により、
他の導体ペーストが併用されそのバインダーがアクリル
でない場合もあるが、該バインダーの量は微少でありそ
の影響は問題になるものではない。
更に、絶縁層に対する表面層のメタライズにおいても、
該絶縁層が結晶化しているのでその処理は容易である。
なお、絶縁層の形成方法には、該絶縁層材料をベースし
にして印刷で積層しながら形成する方法とグリーンシー
トに形成する方法とがあるが、何れの場合も原理的に本
発明を適用することが出来る。
(f) 発明の実施例 以下本発明の一実施例を説明する。
本実施例は絶縁層を印刷で形成する場合の一例である。
最初に、表1に示す組成のガラス粉末をボールミリング
でミリングして、初期の平均粒子径が約20μmであっ
たものを3〜4μmに粉砕し均一に混合させた。こうし
て作られたLi 0−5iO−K Oガラス粉末に、表
2に示す割合でバインダーであるアクリルと希釈剤であ
るテルピネオールとメチルエチルケトンを加えて混練し
絶縁体ペーストを製造した。
バインダーになる材料としてポリビニールブチラール、
ポリビニールアルコール、アクリル等が考えられるが、
窒素雰囲気中で飛散し易い熱分解型であるアクリルを採
用した。また希釈剤の中のメチルエチルケトンは前記混
練中に飛散して前記絶縁体ペースト完成時には殆ど残っ
ていない。
1 ガース、J (−−−) SiO2: 81.0 Li20 : 12.0 KxO: 3.5 八kOi : 3.0 八g : 0.02 2 ペースト、J−(−比) SiO2−Li20−KzOガラス粉末: 100アク
リル :工0 テルピネオール :52 メチルエチルケトン :200 次ぎに、酸化され易い金属としてCuを導体材料にしバ
インダーとしてアクリルを使用して、上記と同様の方法
で導体ペーストを製造した。
続いて、セラミック基板の表面に前記導体ペーストで回
路パターンをシルク印刷法で印刷して乾燥し、その上の
全面に絶縁体ペーストを印刷し乾燥することを繰り返し
て、導体層を多層化し、これを、水蒸気を含む窒素雰囲
気で900℃10分間焼成 しノこ。
かく製造した多層回路基板を調べたところ、絶縁層は結
晶化していて、各導体層のパターンには変形が見られず
、その酸化も発生していなかった。
更に、表面層のメタライズも安定に施すことが出来て、
従来のような不安はなかった。
以上の実施例は、絶縁層を印刷で形成する場合の一例で
あるが、絶縁層をグリーンシートに形成する方法であっ
ても、導体層のパターンを変形させず、且つ、酸化させ
ない原理は同様であって、本発明の製造方法はそのまま
適用できる。
(gl 発明の効果 以上に説明したように、本発明による構成によれば、導
体材料に酸化され易いが安価であるCu、AI、 Ni
等を用い、焼成工程において導体層パターンの導体抵抗
に変動が生しないで、且つ、表面層のメタライズを安定
に施すことが出来る多層回路基板の製造方法が得られ、
セラミックを絶縁体とする安定した多層回路基板を安価
に提供することを可能にさせる効果がある。

Claims (1)

  1. 【特許請求の範囲】 fl) バインダーを含むSiOニーLizO−kO系
    粘結晶化ガラス粉末絶縁層を形成する工程と、高温で酸
    化され易い金属を用いた導体ペーストで該絶縁層表面に
    導体層を形成する工程と、少なくとも該絶縁層と該導体
    層を含んで多層構成された積層体を水蒸気を含む窒素雰
    囲気中で焼成する工程とを含むことを特徴とする多層回
    路基板の製造方法。 (2)前記5iOz−LixO−KzO系結晶化ガラス
    粉末は、その組成が、5iOz : 80〜90重量%
    、LixO: 10〜20重量%、KzO: 0.5〜
    5重量%、Al2O2: 0゜5〜5 重量%、 八g
     : 0.001 〜0.1 重量%、pbo :0.
    1〜1重量%であることを特徴とする特許請求の範囲第
    (1)項記載の多層回路基板の製造方法。 (3)前記バインダーは、アクリルであって、その前記
    結晶化ガラス粉末に対する重量比は7〜14%であるこ
    とを特徴とする特許請求の範囲第(1)項記載の多層回
    路基板の製造方法。 (4)前記高温で酸化され易い金属を用いた導体ペース
    トにおいて、その中に含まれるバインダーはアクリルで
    あることを特徴とする特許請求の範囲第(11項記載の
    多層回路基板の製造方法。
JP13826783A 1983-07-28 1983-07-28 多層回路基板の製造方法 Granted JPS6030196A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13826783A JPS6030196A (ja) 1983-07-28 1983-07-28 多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13826783A JPS6030196A (ja) 1983-07-28 1983-07-28 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS6030196A true JPS6030196A (ja) 1985-02-15
JPH029473B2 JPH029473B2 (ja) 1990-03-02

Family

ID=15217930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13826783A Granted JPS6030196A (ja) 1983-07-28 1983-07-28 多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6030196A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232695A (ja) * 1985-08-05 1987-02-12 株式会社日立製作所 セラミツクス回路基板
JPS6340397A (ja) * 1986-08-05 1988-02-20 富士通株式会社 ガラスセラミツク多層回路基板
JPH08116177A (ja) * 1994-10-13 1996-05-07 Nec Corp 多層配線基板とその製造方法、及びそれに用いるシリカ焼結体の製造方法
JP2020111797A (ja) * 2019-01-11 2020-07-27 Jx金属株式会社 セラミックと導体の複合体の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190385A (ja) * 1992-01-13 1993-07-30 Hitachi Zosen Corp 導体膜積層部材の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422572A (en) * 1977-07-21 1979-02-20 Omron Tateisi Electronics Co Electromagnet
JPS55128899A (en) * 1979-03-23 1980-10-06 Ibm Method of fabricating glass ceramic structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5422572A (en) * 1977-07-21 1979-02-20 Omron Tateisi Electronics Co Electromagnet
JPS55128899A (en) * 1979-03-23 1980-10-06 Ibm Method of fabricating glass ceramic structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6232695A (ja) * 1985-08-05 1987-02-12 株式会社日立製作所 セラミツクス回路基板
JPS6340397A (ja) * 1986-08-05 1988-02-20 富士通株式会社 ガラスセラミツク多層回路基板
JPH0426798B2 (ja) * 1986-08-05 1992-05-08 Fujitsu Ltd
JPH08116177A (ja) * 1994-10-13 1996-05-07 Nec Corp 多層配線基板とその製造方法、及びそれに用いるシリカ焼結体の製造方法
JP2020111797A (ja) * 2019-01-11 2020-07-27 Jx金属株式会社 セラミックと導体の複合体の製造方法

Also Published As

Publication number Publication date
JPH029473B2 (ja) 1990-03-02

Similar Documents

Publication Publication Date Title
US4313026A (en) Multilayer circuit boards
EP0163155B1 (en) Low temperature fired ceramics
US4504339A (en) Method for producing multilayered glass-ceramic structure with copper-based conductors therein
JPH0361359B2 (ja)
JPS6244879B2 (ja)
JPS63107095A (ja) 多層セラミツク回路基板
JPH0574166B2 (ja)
JPS6030196A (ja) 多層回路基板の製造方法
JPH11514627A (ja) 多層共焼成セラミック組成物およびセラミックオンメタル回路基板
JPS60103075A (ja) セラミツク基板用組成物
JPH1051088A (ja) セラミック配線基板およびその製造方法
JPH035075B2 (ja)
JP3064047B2 (ja) 多層セラミック回路基板
JP2872273B2 (ja) セラミツク基板材料
JPH02277279A (ja) 同時焼成セラミック回路基板
JPS62232901A (ja) 抵抗体組成物
JP3222296B2 (ja) 導電性インキ
JP2615970B2 (ja) 内部に導体、抵抗体を配線したA▲l▼N多層基板の製造方法
JPS61242950A (ja) セラミツク基板用組成物
JPH0588557B2 (ja)
JPH0734504B2 (ja) 厚膜セラミック多層基板の製造方法
JP2733613B2 (ja) 導電性ペーストおよび回路基板
JP3093602B2 (ja) セラミック回路基板の製造方法
JPH0484494A (ja) 多層回路基板
JPH07101565B2 (ja) 内層用銅ペ−スト組成物