JPS6244879B2 - - Google Patents

Info

Publication number
JPS6244879B2
JPS6244879B2 JP57119811A JP11981182A JPS6244879B2 JP S6244879 B2 JPS6244879 B2 JP S6244879B2 JP 57119811 A JP57119811 A JP 57119811A JP 11981182 A JP11981182 A JP 11981182A JP S6244879 B2 JPS6244879 B2 JP S6244879B2
Authority
JP
Japan
Prior art keywords
glass
multilayer wiring
circuit board
conductor
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57119811A
Other languages
English (en)
Other versions
JPS5911700A (ja
Inventor
Satoru Ogiwara
Nobuyuki Ushifusa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57119811A priority Critical patent/JPS5911700A/ja
Priority to DE3324933A priority patent/DE3324933C2/de
Publication of JPS5911700A publication Critical patent/JPS5911700A/ja
Priority to US06/862,169 priority patent/US4764233A/en
Publication of JPS6244879B2 publication Critical patent/JPS6244879B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Description

【発明の詳細な説明】 本発明は低誘電率をもつセラミツク基板と低い
抵抗率をもつ導体とから構成されたセラミツク多
層配線回路板に係り、特にLSI搭載用セラミツク
基板に関する。
電子回路の高密度化に伴い、セラミツク基板に
半導体素子を搭載した多層配線回路板も、多用さ
れるようになつた。従来、そのセラミツク基板と
しては、熱伝導率、機械的強度、電気絶縁性など
から、アルミナ磁器が用いられている。
アルミナ磁器は、９程度という大きな比誘電率
をもち、約1500〜1650℃という高温で焼成するこ
とにより製造される。
ところで、セラミツク基板の比誘電率は電子回
路の信号伝達速度に影響し、両者の関係は式 ｔd＝√r・ｌ／ｃ （ここでｔdは電気信号の伝送遅れ、εrは比誘電
率、ｌは信号の伝送距離、ｃは光の速度をそれぞ
れ示す） で表わされることが知られている。それ故、比誘
電率が大きいということは、信号の伝達がそれだ
け遅れることであり、アルミナ磁器基板にとつて
一つの弱点である。また、アルミナ磁器が高い焼
成温度を要することは、基板の焼成と同時に導体
回路をも焼成し形成する工程上の都合から、適用
できる導体材料を高融点をもつタングステンやモ
リブデンなどに限定することになる。しかるに、
タングステンおよびモリブデンは焼結しがたく、
かつ5.2〜5.5μΩ・cm（室温）という大きな抵抗
率をもつ材料である。配線回路板において、回路
が高密度に形成される場合には、配線幅が狭めら
れるから、回路の線抵抗は大きくなり、そのこと
は電圧降下を増し、信号の伝送速度を遅くする。
従つて、これらの高抵抗率材料を導体に使用する
ことは、好ましくない。
このように、従来、多層配線回路板の基板とし
て使われているアルミナ磁器は、回路信号の高速
伝送という点において、不利であつた。
本発明は、前述した従来の基板の欠点を改良し
て、小さい比誘電率をもち、比較的低い温度で焼
成できるセラミツク基板を提供し、併せて、低抵
抗率材料を導体に用いることによつて、信号伝送
の高速化に有利な多層配線回路板を提供すること
を目的としている。その特徴は、セラミツク絶縁
材料と金、銅または銀を含む導体パターンとが交
互に積層されてなる多層配線回路板において、セ
ラミツク絶縁材料層が、シリカと上記導体パター
ンを形成する金属材料の融点よりも低い軟化点を
もつガラスとから成ることにある。
無機材料の中で比誘電率の最も小さい材料はシ
リカ（比誘電率3.8）である。シリカは、それだ
けでは1400℃以上で焼成しなければ焼結しない。
一方、導電性のすぐれた導体材料として公知の金
（体積抵抗率2.2μΩ・cm）銀（体積抵抗率1.6μ
Ω・cm）、銅（体積抵抗率1.7μΩ・cm）は、それ
ぞれ961℃、1083℃で融解する。配線回路板とし
て、これらの導体を使うためには、これらの融点
より低温で焼結できるセラミツク材料を選定しな
ければならない。さもないと、該セラミツク材料
を焼成する際に、印刷法によりすでに形成されて
ある回路パターンの導体が融解し、断線または短
絡をおこす恐れがある。それ故、シリカの比誘電
率を活かし、かつ、低温焼結を可能にする方法が
要求される。
本発明においては、シリカに低軟化点のガラス
を配合して、ガラスにより焼結させる途がとられ
た。ここで使用されるガラスは、化学的に安定で
あつて、前記導体材料の融点より低い温度で軟化
するガラスであれば良い。例えば硼ケイ酸素ガラ
ス、リン酸アルミニウム系ガラスなどがある。酸
化鉛を含む低軟化点ガラスも使用できる。ガラス
の選択に際して、比誘電率の大きさに留意すべき
ことは言うまでもない。
シリカの原料としては、石英、石英ガラス、ト
リジマイト、クリストバライトが用いられる。
原料は一般には325メツシユ以下の粒度で用い
られる。粒子が細いほどセラミツク基板の表面の
粗度は小さくなる。
シリカとガラスとの混合比率は、シリカ対ガラ
スが５対95乃至95対５（重量％）である。
次に、本発明の最終目的であるセラミツク多層
配線回路板を作成する工程の一例を示す。
まず、シリカ粉末とガラス粉末を所定の混合割
合で秤取され、結合剤、可塑剤及び溶剤とを混合
されてスラリが作成される。結合剤としてはポリ
ビニルブチラール樹脂、ポリメタクリル樹脂など
が、可塑剤としてはフタル酸ジオクチル、溶剤に
はメタノール、トルエンなどが用いられる。スラ
リは樹脂フイルム上にドクターブレード法により
適当な厚さのシート状に展延される。溶剤を乾燥
除去することによりグリーンセラミツクシートが
得られる。グリーンシートはパンチ法などにより
所定の位置に、所定の径の穴があけられ、さら
に、該シート表面に銅のペーストが所定パターン
に従つて印刷される。穴の内部にもペーストが印
刷法により詰められ、グリーンシートを貫いて導
体パターンの間を接続するスルーホールになる。
導体パターンとスルーホールが形成されたグリー
ンシートは多層の積層された後、焼成される。銅
導体が印刷されたグリーンシートの焼成には窒素
に水素を混合したフオーミングガスの雰囲気が採
用され、該ガス中には結合剤および可塑剤などの
酸化源として水分が加えられる。焼成温度は、使
用されたガラスの組成、原料の粒度によつて変え
られるが、1050℃以下であることが望ましい。そ
れが1050℃をこえると銅の溶解がおこり断線、短
絡をおこす。焼成は温度によるが、約数分間から
１時間程度保持すれば完了する。トンネル型の炉
を用い焼成する場合には、炉の入口から炉の出口
まで24時間かけることもある。このような工程を
通して、銅を導体にした回路が形成されたセラミ
ツク多層配線回路板が製造される。銀導体が印刷
されたグリーンシートの焼成にはフオーミングガ
ス以外に、窒素ガス及び空気も用いることができ
る。これは銀が酸化されないためである。その焼
成温度は950℃以下が好ましい。高温度で焼成す
ると、銀の溶解がおこり、印刷パターンの断線、
短絡をおこす。焼成工程を通して、銀導体が形成
されたセラミツク多層配線回路板が製造される。
次に、本発明を実施例によつて説明する。
なお、以下の各例中に部とあるのは重量部を、
％とあるのは重量％を意味する。
実施例 １ SiO220〜30％、Al2O315〜20％、MgO5〜10
％、B2O330〜50％、Bi2O35〜15％の組成で各々
酸化物を混合し、白金ルツボに入れ、1400℃で溶
解する。これを室温まで急冷して、均質なガラス
を作成する。ガラスは850〜950℃の低軟化点をも
つ。このガラスを325メツシユ以下に粉砕して原
料とする。
石英ガラスを粒度325メツシユ以下に粉砕し、
石英ガラス５〜95部（５〜95部の範囲内で、中間
がある。）に対して、上記で作成したガラスを95
〜５部（95〜５部の範囲内で、中間がある。）を
秤量する。両者をボールミルに入れ、24時間混合
する。さらに、メタクリル樹脂5.9部、フタル酸
ジオクチル2.4部、トリクロールエチレン23.0
部、パークロルエチレン9.0部及びブチルアルコ
ール6.0部を入れ、再びボールミルで３時間混合
する。これにより混合物はスラリーになる。該ス
ラリーからドクターブレードを用いてマイラーフ
イルム上に連続的に厚さ0.2mmのシートをつく
る。そのシートを最高温度100℃で加熱し、溶剤
類を拡散させ、グリーンシートにする。グリーン
シートを所定の形状（70×70mm）に切断する。パ
ンチ法により所定の位置にスルーホールをあけ、
銅の導体ペーストをスクリーン印刷して、パター
ンを形成する。導体ペーストを層間の接続用にス
ルーホール内にも施こす。銅の導体パターンが形
成された６枚のグリーンシートをガイド孔を用い
て積重ね、120℃で７Kg／cm2の圧力で接着する。
積層したグリーンシートを炉詰めして、焼成す
る。焼成雰囲気には水素を３〜７％含む窒素を用
い、該ガス中にわずかな水蒸気を導入して有機結
合剤の熱分解を促進させる。最高温度950℃で少
なくとも30分間保持した後冷却する。
以上の工程により、導体層数６層の多層配線回
路板を得た。この回路板の導体には銅が用いられ
ているので、導体の抵抗率は2.5μΩ・cmであ
り、また石英ガラスと低軟化点ガラスとからなる
セラミツク材料の比誘電率は石英ガラス：低融点
ガラス＝５：95の材料で5.2、30：70の材料で
4.6、50：50の材料で4.5、95：５の材料で4.2であ
る。
実施例 ２ 実施例１の石英ガラスのかわりに石英を用い、
石英粉５〜95部に対して、実施例１のガラス95〜
５部を秤量し、ボールミルに入れ、24時間混合す
る。さらに、メタクリル樹脂5.9部、フタル酸ジ
ブチル2.4部、トリクロルエチレン23.0部、パー
クロルエチレン9.0部、ブチルアルコール6.0部に
入れ、再びボールミルで３時間混合する。これに
より混合物はスラリーになる。スラリーからドク
ターブレード法により厚さ0.2mmのグリーンシー
トをつくる。グリーンシートは所定の形状（70×
70mm）に切断する。パンチ法により所定の位置に
スルーホールをあける。穴のあけられたグリーン
シートにスクリーン印刷法により、まず、層間の
接続用に穴の中に銅の導体ペーストを埋め、次い
で、所定の配線パターンを形成した。銅の導体ペ
ーストが所定のパターン印刷された10枚のグリー
ンシートをガイド孔を用いて、所定の順序に重ね
合わせる。120℃、７Kg／cm2の圧力で接着し、10
枚のグリーンシートが重ねられた積層板を作成し
た。
積層されたグリーンシートを炉詰めして、焼成
する。焼成雰囲気は水素を３〜７％含むフオーミ
ングガスとし、該ガス中にわずかな水蒸気を導入
し、有機結合剤の熱分解を促進させた。焼成温度
は最高950℃とし、950℃迄の昇温時間を８時間、
950℃で１時間保持し、その後、８時間かけて室
温まで冷却し、焼成を終えた。
以上の工程により、導体層数10層の多層配線回
路板を得た。この多層板は、線幅70μｍの導体に
おける抵抗0.4Ω／cm、セラミツク材料の比誘電
率4.6〜5.2であり、信号の伝達速度の早いもので
あつた。
実施例 ３ SiO220〜30％、Al2O315〜20％、MgO5〜10
％、B2O340〜60％からなる軟化点730℃のガラス
を作成する。このガラスに石英ガラスを５〜95％
混合し、実施例１または２と同様に多層配線回路
板を作成した。セラミツク材料の比誘電率4.4〜
5.5の多層配線回路板が得られた。
本発明によれば多層配線回路板の導体に抵抗の
小さい金、銀または銅が使用できる。このため導
体の線幅を小さくしても、導体のライン抵抗を小
さくおさえることができ、高密度の多層配線回路
板を得ることができる。
【図面の簡単な説明】
図は実施例１で作成した多層配線回路板の断面
模式図である。 １……セラミツクス、２……スルーホール導体
部、３……導体。

Claims (1)

  1. 【特許請求の範囲】 １ セラミツク絶縁材料層と回路導体層とが交互
    に積層されて成るセラミツク多層配線回路板にお
    いて、前記絶縁材料層がシリカと、前記回路導体
    層を構成する金属材料の融点よりも低い軟化点の
    ガラスとから成り、シリカ対ガラスが重量比で５
    対95乃至95対５、誘電率が4.2〜5.2であり、前記
    ガラスはアルカリ元素を含まないことを特徴とす
    るセラミツク多層配線回路板。 ２ 特許請求の範囲第１項において、回路導体層
    を構成する金属材料が金、銀または銅を含む材料
    であることを特徴とするセラミツク多層配線回路
    板。
JP57119811A 1982-07-12 1982-07-12 セラミツク多層配線回路板 Granted JPS5911700A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57119811A JPS5911700A (ja) 1982-07-12 1982-07-12 セラミツク多層配線回路板
DE3324933A DE3324933C2 (de) 1982-07-12 1983-07-11 Keramische Mehrschicht-Leiterplatte
US06/862,169 US4764233A (en) 1982-07-12 1986-05-12 Process for producing a ceramic multi-layer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57119811A JPS5911700A (ja) 1982-07-12 1982-07-12 セラミツク多層配線回路板

Publications (2)

Publication Number Publication Date
JPS5911700A JPS5911700A (ja) 1984-01-21
JPS6244879B2 true JPS6244879B2 (ja) 1987-09-22

Family

ID=14770815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57119811A Granted JPS5911700A (ja) 1982-07-12 1982-07-12 セラミツク多層配線回路板

Country Status (3)

Country Link
US (1) US4764233A (ja)
JP (1) JPS5911700A (ja)
DE (1) DE3324933C2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6040526B2 (ja) * 1978-01-06 1985-09-11 東レ株式会社 糸処理装置
JPS54138649A (en) * 1978-04-20 1979-10-27 Asahi Chemical Ind Production of spun like processed yarn
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
JPS61159793A (ja) * 1984-12-31 1986-07-19 株式会社　アサヒ化学研究所 基板に導電回路を形成する方法
JPS61270897A (ja) * 1985-05-25 1986-12-01 株式会社住友金属セラミックス 多層回路基板
JPS61278195A (ja) * 1985-06-03 1986-12-09 株式会社日立製作所 多層回路基板及びその製造方法
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
US5258335A (en) * 1988-10-14 1993-11-02 Ferro Corporation Low dielectric, low temperature fired glass ceramics
US5164342A (en) * 1988-10-14 1992-11-17 Ferro Corporation Low dielectric, low temperature fired glass ceramics
US5071793A (en) * 1990-08-23 1991-12-10 Aluminum Company Of America Low dielectric inorganic composition for multilayer ceramic package
US5079194A (en) * 1990-10-11 1992-01-07 Aluminum Company Of America Crystal growth inhibitor for glassy low dielectric inorganic composition
US5256470A (en) * 1990-10-11 1993-10-26 Aluminum Company Of America Crystal growth inhibitor for glassy low dielectric inorganic composition
US5320729A (en) * 1991-07-19 1994-06-14 Hitachi, Ltd. Sputtering target
JPH0723252B2 (ja) * 1991-07-31 1995-03-15 日本電気株式会社 低温焼結性低誘電率無機組成物
KR970008145B1 (ko) * 1991-12-18 1997-05-21 제너럴 일렉트릭 컴페니 세라믹-온 금속-회로 기판 및 그 제조방법
JPH05254923A (ja) * 1992-03-10 1993-10-05 Hitachi Ltd セラミック組成物及びセラミック回路基板
US5264399A (en) * 1992-04-28 1993-11-23 International Business Machines Corporation Ceramic composite body
EP0575813B1 (en) * 1992-06-08 1996-12-27 NEC Corporation Multilayer glass ceramic substrate and process for producing the same
US5498580A (en) * 1993-03-30 1996-03-12 Sumitomo Metal Industries Ltd. Ceramic substrate and a method for producing the same
US5376759A (en) * 1993-06-24 1994-12-27 Northern Telecom Limited Multiple layer printed circuit board
US5744208A (en) * 1994-06-24 1998-04-28 Corning Incorporated Glass-ceramics containing lithium disilicate and tridymite
US5759331A (en) * 1994-07-15 1998-06-02 Paul J. Dostart Method of ensuring conductivity in the manufacturing of a multi-layer ceramic component containing interlayer conductive-filled via holes
US5763059A (en) * 1995-03-31 1998-06-09 Kyocera Corporation Circuit board
US5948200A (en) * 1996-07-26 1999-09-07 Taiyo Yuden Co., Ltd. Method of manufacturing laminated ceramic electronic parts
US6228468B1 (en) * 1996-07-26 2001-05-08 Paul L. Hickman High density ceramic BGA package and method for making same
US6288344B1 (en) * 1999-08-20 2001-09-11 Cardiac Pacemakers, Inc. Integrated EMI shield utilizing a hybrid edge
US6760227B2 (en) * 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2004186665A (ja) * 2002-10-09 2004-07-02 Murata Mfg Co Ltd 多層構造部品およびその製造方法
US7186461B2 (en) * 2004-05-27 2007-03-06 Delaware Capital Formation, Inc. Glass-ceramic materials and electronic packages including same
US7387838B2 (en) * 2004-05-27 2008-06-17 Delaware Capital Formation, Inc. Low loss glass-ceramic materials, method of making same and electronic packages including same
US7687137B2 (en) * 2005-02-28 2010-03-30 Kyocera Corporation Insulating substrate and manufacturing method therefor, and multilayer wiring board and manufacturing method therefor
JP4650794B2 (ja) * 2005-07-01 2011-03-16 昭栄化学工業株式会社 積層電子部品用導体ペーストおよびそれを用いた積層電子部品
CN105244324B (zh) * 2015-11-10 2017-09-29 河北中瓷电子科技有限公司 电子封装用陶瓷绝缘子及其制作方法
US10476142B2 (en) 2016-12-21 2019-11-12 Cts Corporation Radio frequency antenna with granular or powder insulating material and method of making the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50119814A (ja) * 1974-03-08 1975-09-19

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3762936A (en) * 1967-07-31 1973-10-02 Du Pont Manufacture of borosilicate glass powder essentially free of alkali and alkaline earth metals
DE2517743C3 (de) * 1975-04-22 1980-03-06 Jenaer Glaswerk Schott & Gen., 6500 Mainz Passivierender Schutzüberzug für Siliziumhalbleiterbauelemente
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
US4256796A (en) * 1979-11-05 1981-03-17 Rca Corporation Partially devitrified porcelain composition and articles prepared with same
JPS5729185U (ja) * 1980-07-28 1982-02-16
JPS57184296A (en) * 1981-05-09 1982-11-12 Hitachi Ltd Ceramic circuit board
US4415624A (en) * 1981-07-06 1983-11-15 Rca Corporation Air-fireable thick film inks
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
US4391914A (en) * 1982-06-14 1983-07-05 Corning Glass Works Strengthened glass-ceramic article and method
JPS599992A (ja) * 1982-07-08 1984-01-19 株式会社日立製作所 多層配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50119814A (ja) * 1974-03-08 1975-09-19

Also Published As

Publication number Publication date
JPS5911700A (ja) 1984-01-21
DE3324933A1 (de) 1984-01-12
US4764233A (en) 1988-08-16
DE3324933C2 (de) 1985-01-03

Similar Documents

Publication Publication Date Title
JPS6244879B2 (ja)
US4598167A (en) Multilayered ceramic circuit board
JP3267299B2 (ja) セラミック回路基板支持基板用電気フィードスルー
US4861646A (en) Co-fired metal-ceramic package
EP0098067B1 (en) Method for producing multilayered glass-ceramic structure with copper-based conductors therein
JPH0249550B2 (ja)
JPH0361359B2 (ja)
JP3528037B2 (ja) ガラスセラミック基板の製造方法
CA2050095A1 (en) Dielectric composition containing cordierite and glass
JPH0811696B2 (ja) 多層ガラスセラミック基板とその製造方法
US4837408A (en) High density multilayer wiring board and the manufacturing thereof
JPS6248097A (ja) 多層回路基板の製造法
JPH06345530A (ja) 多層ガラスセラミック基板およびその製造方法
JPS59107596A (ja) セラミツク多層配線回路板
JP3678260B2 (ja) ガラスセラミックス組成物
JPH10194828A (ja) 低温焼成セラミックス多層基板とその製造方法
JPH088416B2 (ja) セラミック多層回路基板の製造方法
JP2002193691A (ja) 低誘電率セラミック焼結体及びその製造方法、並びにそれを用いた配線基板
JPH0549624B2 (ja)
JP3537698B2 (ja) 配線基板およびその製造方法
JPH02141458A (ja) 低温焼成セラミック多層基板およびその製造方法
JPH068189B2 (ja) 酸化物誘電体材料
JPS63209150A (ja) 低誘電率絶縁体基板
JPH06120633A (ja) セラミック配線基板
JP2005216998A (ja) セラミック回路基板及びその製造方法