JPH02141458A - 低温焼成セラミック多層基板およびその製造方法 - Google Patents

低温焼成セラミック多層基板およびその製造方法

Info

Publication number
JPH02141458A
JPH02141458A JP63294590A JP29459088A JPH02141458A JP H02141458 A JPH02141458 A JP H02141458A JP 63294590 A JP63294590 A JP 63294590A JP 29459088 A JP29459088 A JP 29459088A JP H02141458 A JPH02141458 A JP H02141458A
Authority
JP
Japan
Prior art keywords
low
alumina
mullite
multilayer substrate
inorganic filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63294590A
Other languages
English (en)
Inventor
Masanori Hirano
正典 平野
Kenichi Otsuka
健一 大塚
Takao Hirano
平野 隆男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Co Ltd
Original Assignee
Noritake Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritake Co Ltd filed Critical Noritake Co Ltd
Priority to JP63294590A priority Critical patent/JPH02141458A/ja
Publication of JPH02141458A publication Critical patent/JPH02141458A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体素子を搭載し、かつそれらを相互に配
線した高密度実装に用いられる低温焼成セラミック多層
基板に関し、さらに詳しくは導電材料として銅などの低
融点金属を使用した低温焼成セラミック多層基板および
その製造方法に関するものである。
[従来の技術] 近年、半導体工業、特に実装技術の進歩によって厚膜混
成集積回路基板(以下、厚膜基板という)にも実装密度
の向上がさらに要求されるようになった。特にアナログ
回路とデジタル回路の混在する回路を必要とする制御用
、計測用機器等に用いる厚膜基板においては、産業用、
民間用等を問わず、LSIとアナログ回路を同一基板上
へ実装することが要求されている。また引き回し配線の
増加にもかかわらず実装密度の向上と抵抗体の基板上へ
の形成も合わせて要求されている。通常のクロスオーバ
ー配線を有する単層の厚膜基板では、シルクスクリーン
印刷の解像度の限界等、製作工程上の制限をうけるため
実装密度の向上はもはや限界に達しつつある。
このような事情に鑑み、厚膜基板において特に高い実装
密度を得る方法として多層セラミック基板が提案されて
いる。
多層セラミック基板には大別すると、膜厚印刷積層法と
グリーンシート法があり、さらにグリーンシート法には
積層法と印刷法がある。これらの中でアルミナ基板上に
導体回路印刷と結晶化ガラス等の絶縁層の印刷形成とを
繰り返す厚膜印刷積層法は実用化されてはいるが次のよ
うな問題点を含んでいる。
■ 絶縁層、導体層の各層を印刷毎に焼成し、これを繰
りかえさなければならないため工程数が多く繁雑である
■ 絶縁層中のガラス層のピンホール発生によって導体
間にショートが生じ歩留りが低くなる。
■ 多数回の焼成によって層間に歪が発生する等の層数
を制限する要素が多く、多くても数層程度しか積層でき
ない。
■ 厚紙印刷積層法に用いられている層間の絶縁材料は
、ピンホール発生以外にも絶縁劣化を起こし易い等信頼
性が低く、生産性や得られた基板の寿命についても満足
できるものではない。
一方、未焼成のいわゆるセラミックグリーンシートを積
層圧着し、同時焼成するグリーンシート積層法は上記問
題点の多くを解決するものの、表層に導体、抵抗回路等
の厚膜回路を印刷法(厚膜法)で形成し、焼き付けるこ
とについては未だ実用化に至っていない。この根本的な
原因は、焼成温度が1500〜1600℃と高いアルミ
ナを絶縁材料として用いているために、積層面上の導体
回路形成に際しては、通常、Mo、Mo−Mn5W等の
高融点金属を導体として用いなければならない。
以上のように、従来のセラミック多層基板は、一般にモ
リブデン、タングステンなどの高融点金属あるいは金な
どの貴金属を導体材料としている。
しかし、前者は電気抵抗が高く、また後者は価格が高い
欠点を有するので、これらよりも電気抵抗が低く、かつ
価格が安い金属、例えば銅等を導体材料とすることが望
まれている。
[発明が解決しようとする課題] 導体材料のモリブデン、タングステン、金などは高温度
の焼成に耐えるために、絶縁材料として高融点のアルミ
ナを使用することができる。アルミナは絶縁性、熱伝達
性、安定性および強度が優れているが、誘電率が比較的
高いので、信号伝送の遅延および雑音の発生を伴なう欠
点があり、またシリコンチップを基板に半田接続する場
合は、シリコンと比べて熱膨張係数が比較的高い欠点も
ある。
このような課題の解決策としては、多層セラミック基板
用絶縁材料として、アルミナより融点がはるかに低いガ
ラスセラミックス、結晶化ガラス等を用いることが提案
されており、例えば特公昭59−22399号公報、特
開昭59−1[12LH号公報などに開示されている。
しかしこれら公知の多層セラミック絶縁材料は、絶縁材
料層状体とその層間に形成した導体回路を同時焼成する
際の反応による、基板のそり、曲がりの発生などの点で
十分に満足できるものではなかった。
また、低融点金属例えば、銅を導体材料として使用する
場合、銅は酸化され易いので、非酸化性雰囲気で焼成す
る必要がある。他方、絶縁材料は焼成中にバインダーの
樹脂を完全に飛散し炭素残留物を残さないことが必要で
ある。従来から一般に使用されている、例えばポリビニ
ルブチラールは、1000℃以下の非酸化性雰囲気中で
は完全に飛散しないので、焼成基板が多孔性となり、か
つ炭素残留物が生じて基板の機械的強度および電気的な
抵抗が低下する欠点を生ずる。
本発明は、低融点金属を導体層とする低温焼成セラミッ
ク多層基板およびその製造方法を提供するものであるが
、特に電気抵抗の低い、しかも信頼性に優れ、コスト的
にも有利な銅を導体層とする低温焼成セラミック多層基
板およびその製造方法を提供することを目的とする。
[課題を解決するための手段および作用]本発明者等は
、上記課題を解決するために低温焼成セラミック多層基
板およびその製造方法について鋭意研究を重ねた結果、
ガラス粉末の組成や無機フィラー粉末の種類およびこれ
らの配合割合を特定し、かつバインダーの飛散条件およ
び焼成条件を限定することで、低融点金属、特に銅を主
体とした導体材料を使用した低温焼成セラミック多層基
板が得られることを知見し、本発明を完成するに至った
すなわち、本発明は、 酸化物換算表記で S  i  02    50〜70wt%AI 20
3  5〜20wt% Ca  0      5〜25wt%M g OO〜
 5wt% 82 03    8〜13wt% の組成範囲で、総量が95wt%以上となるガラス組成
物粉末40〜60wt%と、アルミナ、ムライト、フォ
ルステライト、スピネル、アノーサイト、セルジアンお
よびシリカから選ばれる少なくとも1種の無機フィラー
粉末BO〜40wt%との原料混合物の焼成体から成る
セラミック層状体の積層体を構成し、該セラミック層状
体間および/またはセラミック積層体表層上に導体回路
を配設したことを特徴とする低温焼成セラミック多層基
板である。
以下、本発明の低温焼成多層セラミック基板にいて詳細
に説明する。
本発明に係る多層セラミック基板の各層を構成するセラ
ミックス組成は、特定のガラス組成物と特定の無機フィ
ラー組成物を特定の配合比で配合することによって得ら
れるものである。
以下、各原料成分の組成範囲について説明する。
5i02はガラス組成物中50〜70wt%含有するこ
とが必要である。この含有量が50wt%未満ではガラ
ス層の強度や化学的安定性が悪化し、また70wt%を
越えると得られる基板の熱膨張係数(以下、単にαとい
う)を所望の値まで大きくすることができなくなるから
である。
Ag2O3はガラス組成物中5〜15wt%含有するこ
とが必要である。この含有量が、5wt%未満ではセラ
ミック焼結体中のガラス層の抗張力が弱くなり十分な基
板強度が得られず、また15wt%を越えるとガラス組
成原料を溶融してフリット化する際の溶融温度が高くな
り過ぎてフリット製造が困難となるからである。
CaOはガラス組成物中5〜25wt%含有することが
必要である、この含有量が5wt%未満では所望のαお
よび電気絶縁性が得られにくくなり、また25w【%を
越えると、ガラスと無機フィラーとの反応が起き易く、
再結晶化が速くなり過ぎて低温で安定な焼結ができなく
なるからである。
MgOはガラスの溶融速度の向上、耐水性の向上のため
ガラス組成物中0〜5wt%含有させる。
この含有量が5wt%を越えると、得られる基板のαが
低下して好ましくない。
B2O3はガラス組成物中8〜13wt%含有すること
が必要である。この含有量が8wt%未満ではセラミッ
ク焼結体中のガラス層の安定性が悪化し、無機フィラー
(結晶)とガラスの反応による再結晶化が速くなり、従
って基板のそりが出易くなり、また13vL%を超える
と多層基板表層に導体回路を形成した時に、この導体回
路部分の上にガラスかにじみ出る、いわゆる“浮き″が
出て半田濡れ性が悪くなるからである。
本発明においては、上記成分の総量は原料ガラス組成物
中に95wt%以上含有することが必要である。通常ガ
ラス原料中には不純物を含有しており、またガラスの性
状を改善するためにFe2O3、ZnO,MgO,S 
ro、BaO等をガラス組成物中に少量含有させること
もある。しかしこの量が5wt%を超えると得られる基
板のα等に影響を及ぼし、所期の目的が達成できないか
らである。
次に、本発明の低温焼成多層セラミック基板に用いられ
る無機フィラーは、アルミナ、ムライト、フォルステラ
イト、スピネル、アノーサイト、セルジアンおよびシリ
カから選ばれる少なくとも1種を60〜40重二%の範
囲で含有する。また、アルミナおよびムライト、或いは
アルミナおよびムライトとフォルステライト、スピネル
、アノーサイト、セルジアンおよびシリカから選ばれる
少なくとも1種を60〜40重量%の範囲で含有し、好
ましくは無機フィラー中のアルミナおよびムライトの含
有量を70〜80重量%とするのがよい。すなわち、無
機フィラーは基板の機械的強度の向上に有効であり、特
にアルミナおよびムライトはその効果が優れている。ま
た、アルミナおよびムライトは誘電率を減少させたり、
熱膨張係数を調整する働きがある。セラミック基板材料
中の無機フィラー分が、60重量%を越えると焼結しに
くくなり、1000℃以上の高温が必要となり好ましく
ない。また40重量%未満では、熱膨張係数の調整ある
いは誘電率の減少などの添加効果が少なくなるからであ
る。
本発明においては、セラミック原料中上記ガラス組成物
を40〜60vL%含有し、残jl (60〜40wL
%)が無機フィラー組成物からなることを必須とする。
ガラス組成物の含有量が40wt%未満では1000℃
以下の低温で十分な焼成ができなくなり、また6(1w
t%を越えると基板が焼成中に軟化し易くなって焼成品
は変形し、所望の耐火度が得られず、厚膜回路形成工程
において反りが発生し易くなるからである。
また、本発明の低温焼成セラミック多層基板には、導体
回路として低温焼成が可能な金、銀、銀−パラジウム合
金(Ag/Pd)、銅、ニッケルなどを主体とする導体
ペーストが用いられる。特に、本発明では銅を主体とす
る導体用ペーストとして比表面積0.1〜5m2/g、
平均粒径0.5〜5μmの銅粉末と、メタクリル酸エス
テル重合体、アクリル酸エステル−メタクリル酸エステ
ル共重合体、α−メチルスチレン重合体から選ばれる少
なくとも1種を含むバインダーと高沸点溶媒、例えばテ
ルピネオールから成る導体ペーストが特に好ましく使用
される。
次に、本発明の低温焼成セラミック多層基板の製造方法
について説明する。
まずガラス組成原料と無機フィラー組成原料を上述の範
囲内で調合し、溶剤中で湿式微粉砕を行って均一な混合
物とする。溶剤としては、アルコール、トルエン、アセ
トン、メチルエチルケトン、トリクロールエチレンまた
はこれらの混合物などの有機溶剤や水などが所望に応じ
て適宜用いられる。得られたセラミック原料中に、有機
バインダ(−時結合剤)、分散剤、可塑剤等を適宜配合
した後、混合してスラリーとする。
有機バインダーとしては、メタクリル酸エステル重合体
、アクリル酸エステル−メタクリル酸エステル共重合体
、α−メチルスチレン重合体ならびにこれらの混合物を
使用する。これらの樹脂は250〜600℃で熱分解す
る。バインダーとして一般に広く利用されているポリビ
ニルブチラール、酢酸ビニルなどは適さない。すなわち
、低融点金属、特に銅を導体材料として使用する場合に
は、脱バインダーが不充分となってセラミック多層基板
が黒化してしまうからである。また、分散剤としては、
オフダブシルアミン、グリセリルモノオレエート、ソル
ビタンモノオレエートなどが用いられる。可塑剤として
は、ジオクチルフタレ−1・(DOP)やジブチルフタ
レート(DBP)、ポリエチレングリコール、グリセリ
ンなどが好ましく用いられる。
得られたスラリーをドクターブレード法などの公知の方
法によってグリーンシートを形成する。
このグリーンシートをカッターあるいは打抜き型によっ
て所望の形状に加工し、必要に応じてさらに打抜き型等
を用いて所望の位置にスルーホールを設ける。
加工後のグリーンシートに、スクリーン印刷法で、導体
回路用印刷ペーストを用いて回路パターンを印刷する。
導体回路用印刷ペーストとしては前記したように、金、
銀、銀−パラジウム合金などが使用できるが、本発明に
おいては1000℃以下の低温での焼成が可能であり、
特に銅を主体とする導体を使用することができる。
導体回路が印刷されたグリーンシートは、■グリーンシ
ート積層法すなわち導体印刷されたグリーンシートを、
所望の回路厚みになるように積層する。このグリーンシ
ート積層法では、温度を100〜150℃、圧力を50
〜200Kgf/ ciとして熱圧着により所望の層数
にグリーンシートを積層化できる。■印刷積層法すわな
ち導体回路パターンが印刷されたグリーンシート上に絶
縁セラミックペーストを印刷し、乾燥後さらにこの上に
導体ペーストにより導体回路パターンを印刷してグリー
ンシートの表裏に印刷操作を交互にくり返し、所望の回
路厚みになるように積層する。本発明では上記のいずれ
の方法によっても積層が可能である。
次にこのセラミック多層構造体を250〜900℃の温
度範囲において、水蒸気を含む不活性ガス雰囲気中でバ
インダーを分解、飛散させる。水蒸気分圧としては0.
01〜0.85気圧、好ましくは0.05〜0.7気圧
であり、分解時間としては0.5〜20時間が好ましい
。不活性ガスとしてはヘリウムガス、アルゴンガス、窒
素ガスなどが使用されるが、窒素ガスが特に好ましく用
いられる。脱バインダー温度が250℃以下では、バイ
ンダー成分の樹脂が熱分解しない。900℃より高い場
合は銅の酸化が生じる。なお、多層構造体の積層数によ
り脱バインダーの処理時間を適宜コントロールする。
このように脱バインダー処理されたセラミック多層構造
体を、窒素ガスなどの不活性ガス雰囲気中で800〜1
000℃の温度範囲、0.1〜10時間の焼結を行ない
低温焼成セラミック多層基板を得る。
[実施例] 以下、実施例および比較例に基づいて本発明を具体的に
説明する。
実施例1〜35および比較例1〜13 第1表に示す組成のガラス組成粉末と、無機フィラー組
成物粉末を用意した。これらの実施例および比較例を通
じて、ガラス組成はS i 0254wt%、An’ 
20314wt%、Ca O20wt%、M g O2
wt%、B203 9wt%として一定で行なった。
ガラス組成物粉末はボールミルにより予め微粉砕し、比
表面積5.2m/g、平均粒子径2.0μmのものを使
用した。このガラス組成物粉末と無機フィラー組成物粉
末を第1表に示す調合に調合し、エタノール、メチルエ
チルケトン、トルエンからなる混合有機溶剤中で24時
時間式微粉砕を行なって均一な混合物とした。
この混合物に有機バインダーとしてメタクリル酸エステ
ル重合体、可塑剤としてのジオクチルフタレートを加え
、さらに混合してスラリーとした。
得られたスラリーを、ドクターブレード法により100
〜500μmの厚さの均一なグリーンシートを形成した
。このグリーンシートを打抜き型によって、70mm 
X 80mmの長方形に打抜き、さらに0.2龍φの円
形用打抜き型を用いて各層のグリーンシートの所定位置
にスルーホールを設けた。
次に、比表面積1.2TIt/g、平均粒子径2.2μ
mの銅を主成分とし、これにメタクリル酸エステル重合
体をチルビオネールに溶解させたビヒクルを加えて調整
した銅ペーストを用いて所定の位置に導体回路パターン
を印刷した。
この導体回路を印刷形成したグリーンシートを、所定の
回路、厚みになるように重ね合わせ、100〜150℃
の温度、50〜200Kgr/ cmの圧力で熱圧着す
るシート積層法にて5層のグリーンシートを積層化した
得られた5層の積層体を250〜850℃で水蒸気(水
蒸気分圧0.35気圧)を含有する窒素ガス中で6時間
の焼成を行ないバインダーを分解して飛散させた後、8
50〜1000℃にて窒素ガス中で0.5時間焼結させ
、多層セラミック基板を得た。
これらの実施例および比較例における無機フィラーおよ
びガラスの配合割合、焼成温度などを纏めて第1表に示
した。
さらに、これらの実施例および比較例により得られた各
多層基板について、以下に示すような評価試験を行なっ
た。
熱膨張係数の測定 J I S  C−2141−1974に従って、多層
基板の25〜400℃における熱膨張係数を理学電機■
製のP T C−10Aを用いて測定した。
焼結性 J I S  C−2141−1974に従って、多層
基板の吸水率を測定し、焼結性の判断基準として、吸水
率が1%未満のものを“O″  1%以上のものを′X
″とした。
基板の変形 各多層基板の“そり”あるいは“曲り”の有無を目視観
察し、そり、曲りの無いものを“O”とし、それ以外は
“X″とした。
導体面積抵抗の測定 ミルスタンダード(旧L−8TD−262D)試験法3
03の直流抵抗測定法により、導体回路の線幅W1長さ
Jおよび膜厚t (μm)として、デジタル抵抗計にて
実測抵抗値(Ra)を測定した。測定値は、以下の式に
より10μmの膜厚に換算して導体面積抵抗を求めた。
R= (t/10)R,1 、°、R=RXw/J a このようにして得られた各多層基板の銅導体の導体面積
抵抗が、3mΩ/口以下のものを“O”とし、それ以外
は“X”とした。
残留炭素量の測定 多層基板に含有される炭素量を酸素気流中で燃焼させ、
発生するガス量を赤外線吸収法により■堀場製作所製E
 M I A −110を用いて測定し、30ppm以
下のものを“0”、30ppIIlより多いものを“X
”とした。
これらの得られた評価試験の結果を纏めて第1表に示し
た。
実施例36〜55 第2表に示す組成のガラス組成粉末と、無機フィラー組
成物粉末を用意した。これらの実施例中、ガラス組成は
S i 0254wt%、All 20314wt%、
Ca O20wt%、Mg02wt%、B203 9w
L%として一定で行なった。
ガラス組成物粉末はボールミルにより予め微粉砕し、比
表面積5.2Td/g、平均粒子径2.0μmのものを
使用した。このガラス組成物粉末と無機フィラー組成物
粉末を第2表に示す調合に調合し、エタノール、メチル
エチルケトン、トルエンからなる混合有機溶剤中で24
時間湿式微粉砕を行なって均一な混合物とした。
この混合物に有機バインダーとしてメタクリル酸エステ
ル重合体、可塑剤としてのジオクチルフタレートを加え
、さらに混合してスラリーとした。
得られたスラリーを、ドクターブレード法により厚さ5
00μmのグリーンシートを得た。
次に、第2表に示す組成のガラス組成粉末と無機フィラ
ー組成物粉末をグリーンシート形成に使用した第2表に
示される調合割合とまったく同様に調合し、これにメタ
クリル酸エステル重合体をチルビオネールに溶解させた
ビヒクルを加えて絶縁ペーストを調製した。
打抜き型によって70+n+o X 80mmの長方形
に打抜き、さらに0.2+nmφの円形用型で、所定の
位置にスルーホールを設けた厚さ500μmのグリーン
シート上に前記実施例1〜36で用いたものと同じ銅ペ
ーストを用いて所定の位置に導体回路パターンを印刷し
、乾燥後、グリーンシートと同一無機成分組成の上記絶
縁ペーストを重ねて印刷することによってスルーホール
を有する絶縁層を形成した。この絶縁層の上にさらに、
銅ペーストを用いて所定位置に導体回路パターンを形成
し、乾燥後絶縁ペーストをその上に重ねて印刷して絶縁
層を形成した。こうした印刷をグリーンシートの表、裏
に行なって合計5層の絶縁層からなる印刷積層法による
積層体を得た。
得られた5層の積層体を250〜850℃で水蒸気(水
蒸気分圧0.85気圧)を含有する窒素ガス中で6時間
の焼成を行ないバインダーを分解して飛散させた後、8
50〜1000℃にて窒素ガス中で0.5時間焼結させ
、多層セラミック基板を得た。これらの実施例36〜5
5の無機フィラーおよびガラスの配合割合、焼成温度な
どを纏めて第2表に示した。
さらに、これらの実施例で得られた多層基板について、
熱膨張係数、焼結性、基板の変形、導体面積抵抗やよび
残留炭素量についての評価試験を前述の実施例1〜35
と同様にして行ない、得られた結果を第2表に示した。
第1表および第2表に示した結果から明らかなように、
本発明により得られたセラミック多層基板は、シート積
層法および印刷積層法のいずれによっても低温での焼成
が可能で、かつ焼結性が良好であり、焼結後の多層基板
の“そり”や“曲り“がまったくなく、さらには残留炭
素量の極めて少ない良好なセラミック多層基板が得られ
た。
[発明の効果] 以上説明したように、本発明によれば1000℃以下の
低温でグリーンシートの焼成が可能であるため、グリー
ンシート上に形成する導体回路材料として、低融点金属
の使用が可能となり、また、分解飛散が容易なバインダ
ーを使用する本発明の製造法により、特に銅などのコス
トの安い導電性の良好な導体層で回路が形成でき、かつ
炭素残渣の少ない基板が得られる。このように、基板の
信頼性が向上し、信号伝播速度の高速化にも効果があり
、工業的に利用価値が大きい。

Claims (7)

    【特許請求の範囲】
  1. 1.酸化物換算表記で SiO_2 50〜70wt% Al_2O_3 5〜20wt% CaO 5〜25wt% MgO 0〜5wt% B_2O_3 8〜13wt% の組成範囲で、総量が95wt%以上となるガラス組成
    物粉末40〜60wt%と、アルミナ、ムライト、フォ
    ルステライト、スピネル、アノーサイト、セルジアンお
    よびシリカから選ばれる少なくとも1種の無機フィラー
    粉末60〜40wt%との原料混合物の焼成体から成る
    セラミック層状体の積層体を構成し、該セラミック層状
    体間および/またはセラミック積層体表層上に導体回路
    を配設したことを特徴とする低温焼成セラミック多層基
    板。
  2. 2.前記無機フィラー粉末がアルミナおよびムライト、
    あるいはアルミナおよびムライトと、スピネル、フォル
    ステライト、アノーサイト、セルジアン、シリカから選
    ばれる少なくとも1種である請求項1に記載の低温焼成
    セラミック多層基板。
  3. 3.前記導体回路が銅を主体とするものである請求項1
    または2に記載の低温焼成セラミック多層基板。
  4. 4.酸化物換算表記で SiO_2 50〜70wt% Al_2O_3 5〜20wt% CaO 5〜20wt% MgO 0〜5wt% B_2O_3 8〜13wt% の組成範囲で総量が95wt%以上となるガラス組成物
    粉末40〜60wt%とアルミナ、ムライト、フォルス
    テライト、スピネル、アノーサイト、セルジアンおよび
    シリカから選ばれる少なくとも1種の無機フィラー粉末
    60〜40wt%との原料混合組成物に、メタクリル酸
    エステル重合体、アクリル酸エステル−メタクリル酸エ
    ステル共重合体、α−メチルスチレン重合体から選ばれ
    る少なくとも1種を含むバインダーを加えて成形された
    グリーンシート上に導体回路を配設し、シート積層法あ
    るいは印刷積層法によって、セラミック層状体間および
    /またはセラミック層状体表層に導体を配設した多層構
    造体を形成した後、250〜900℃の温度範囲で0.
    01〜0.85気圧の水蒸気分圧の水蒸気を含む不活性
    ガス雰囲気中でバインダーを分解飛散させ、800〜1
    000℃の温度範囲で不活性ガス雰囲気中で焼結を行な
    うことを特徴とする低温焼成セラミック多層基板の製造
    方法。
  5. 5.前記無機フィラー粉末がアルミナおよびムライトあ
    るいはアルミナおよびムライトと、スピネル、フォルス
    テライト、アノーサイト、セルジアン、シリカから選ば
    れる少なくとも1種である請求項4に記載の低温焼成セ
    ラミック多層基板の製造方法。
  6. 6.前記導体回路が銅を主体とするものである請求項4
    または5に記載の低温焼成セラミック多層基板の製造方
    法。
  7. 7.前記導体回路が比表面積0.1〜5m^2/gの銅
    粉末と、メタクリル酸エステル重合体、アクリル酸エス
    テル−メタクリル酸エステル共重合体、α−メチルスチ
    レン重合体から選ばれる少なくとも1種を含むバインダ
    ーと高沸点溶媒から主として成る導電ペーストから形成
    される請求項4から6のいずれか1つに記載の低温焼成
    セラミック多層基板の製造方法。
JP63294590A 1988-11-24 1988-11-24 低温焼成セラミック多層基板およびその製造方法 Pending JPH02141458A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63294590A JPH02141458A (ja) 1988-11-24 1988-11-24 低温焼成セラミック多層基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63294590A JPH02141458A (ja) 1988-11-24 1988-11-24 低温焼成セラミック多層基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH02141458A true JPH02141458A (ja) 1990-05-30

Family

ID=17809745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63294590A Pending JPH02141458A (ja) 1988-11-24 1988-11-24 低温焼成セラミック多層基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH02141458A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0585815A (ja) * 1991-09-30 1993-04-06 Nec Corp 多層ガラスセラミツク基板とその製造方法
WO1994001377A1 (en) 1992-07-07 1994-01-20 Toray Industries, Inc. Ceramic green sheet
JP2006210044A (ja) * 2005-01-26 2006-08-10 Toray Ind Inc 感光性誘電体ペーストおよびそれを用いた電子回路部品の製造方法
JP2006216300A (ja) * 2005-02-02 2006-08-17 Toray Ind Inc 絶縁ペーストおよびそれを用いた電子回路部品の製造方法
DE10141910B4 (de) * 2000-08-28 2008-10-16 Kyocera Corp. Glaskeramiksinterprodukt und Verfahren zu seiner Herstellung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0585815A (ja) * 1991-09-30 1993-04-06 Nec Corp 多層ガラスセラミツク基板とその製造方法
WO1994001377A1 (en) 1992-07-07 1994-01-20 Toray Industries, Inc. Ceramic green sheet
DE10141910B4 (de) * 2000-08-28 2008-10-16 Kyocera Corp. Glaskeramiksinterprodukt und Verfahren zu seiner Herstellung
JP2006210044A (ja) * 2005-01-26 2006-08-10 Toray Ind Inc 感光性誘電体ペーストおよびそれを用いた電子回路部品の製造方法
JP2006216300A (ja) * 2005-02-02 2006-08-17 Toray Ind Inc 絶縁ペーストおよびそれを用いた電子回路部品の製造方法

Similar Documents

Publication Publication Date Title
US4766010A (en) Process for manufacturing dielectric layers formed from ceramic compositions containing inorganic peroxide and electronic devices including said layers
JPS6244879B2 (ja)
JPH03257040A (ja) 結晶化可能な低誘電率低誘電体損組成物
US4837408A (en) High density multilayer wiring board and the manufacturing thereof
JPH1095686A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JPH02141458A (ja) 低温焼成セラミック多層基板およびその製造方法
JPH0475185B2 (ja)
US5011530A (en) Metallizing composition for use with ceramics
JPH0467800B2 (ja)
JP3216260B2 (ja) 低温焼成セラミックス多層基板及びその製造方法
JP3537698B2 (ja) 配線基板およびその製造方法
JPH1192256A (ja) 無機基板用導体、導体用ペースト及びこれを用いた無機多層基板
JPH01201090A (ja) セラミック用メタライズ組成物
JP3222296B2 (ja) 導電性インキ
JPH11157945A (ja) セラミック電子部品の製造方法及びそれに用いるダミー用グリーンシート
JPH0613756A (ja) 導体ペースト組成物
JPS62187159A (ja) 多層基板用低温焼結磁器組成物
JPH0321109B2 (ja)
JPH0572350B2 (ja)
JPH0321108B2 (ja)
JPH0469584B2 (ja)
JPH0469587B2 (ja)
JPS62226855A (ja) 多層基板用低温焼結磁器組成物
JPS61170094A (ja) セラミツク多層配線基板の製造法
JPH0469581B2 (ja)