JPH0467800B2 - - Google Patents

Info

Publication number
JPH0467800B2
JPH0467800B2 JP60116085A JP11608585A JPH0467800B2 JP H0467800 B2 JPH0467800 B2 JP H0467800B2 JP 60116085 A JP60116085 A JP 60116085A JP 11608585 A JP11608585 A JP 11608585A JP H0467800 B2 JPH0467800 B2 JP H0467800B2
Authority
JP
Japan
Prior art keywords
substrate
inorganic filler
glass
multilayer ceramic
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60116085A
Other languages
English (en)
Other versions
JPS61274399A (ja
Inventor
Takao Hirano
Hisatomi Taguchi
Hirokazu Matsunaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Co Ltd
Original Assignee
Noritake Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritake Co Ltd filed Critical Noritake Co Ltd
Priority to JP60116085A priority Critical patent/JPS61274399A/ja
Publication of JPS61274399A publication Critical patent/JPS61274399A/ja
Publication of JPH0467800B2 publication Critical patent/JPH0467800B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
[産業上の利用分野] 本発明は多層セラミツク基板用組成物および多
層基板の製造方法に関し、詳しくは低温焼成が可
能で、焼成時の変形が少なく、多層化が容易で、
従来の厚膜印刷法用ペーストを用いて表層に導体
回路および抵抗体が形成可能で、かつ形成された
それらの特性が、単層セラミツク基板に比し、劣
ることのない低温焼成可能な多層セラミツク基板
用組成物および多層基板の製造方法に関する。 [従来の技術] 近年、半導体工業、特に実装技術の進歩によつ
て厚膜混成集積回路基板(以下、厚膜基板とい
う)にも実装密度の向上がさらに要求されるよう
になつた。特にアナログ回路とデジタル回路の混
在する回路を必要とする、制御用、計測用機器等
に用いる厚膜基板においては、産業用、民需用等
を問わず、LSIとアナログ回路を同一基板上へ実
装することが要求されている。また引き回し配線
の増加にもかかわらず実装密度の向上と抵抗体の
基板上への形成も合わせて要求されている。通常
のクロスオーバー配線を有する単層の厚膜基板で
は、シルクスクリーン印刷の解像度の限界等、製
作工程上の制限を受けるため実装密度の向上はも
はや限界に達しつつある。 このような事情に鑑み、厚膜基板において特に
高い実装密度を得る方法として多層セラミツク基
板が提案されている。 多層セラミツク基板には大別すると、厚膜印刷
積層法とグリーンシート法があり、さらにグリー
ンシート法には積層法と印刷法がある。これらの
中でアルミナ基板上に導体回路印刷と(結晶化ガ
ラス等の)絶縁層の印刷形成とを繰り返す厚膜印
刷積層法は実用化されてはいるが、次のような問
題点を含んでいる。 絶縁層、導体層の各層を印刷毎に焼成し、こ
れを繰り返さなければならないため工程数が多
く繁雑である。 絶縁層中のガラス層のピンホール発生によつ
て導体間にシヨートが生じ歩留りが低くなる。 多数回の焼成によつて層間に歪が発生する等
の層数を制限する要素が多く、多くても数層程
度しか積層できない。 厚膜印刷積層法に用いられている層間の絶縁
材料は、ピンホール発生以外にも絶縁劣化を起
こし易い等信頼性が低く、生産性や得られた基
板の寿命についても満足できるものではない。 一方、未焼成のいわゆるセラミツクグリーンシ
ートを積層圧着し、同時焼成するグリーンシート
積層法は上記問題点の多くを解決するものの、表
層に導体、抵抗回路等の厚膜回路を印刷法(厚膜
法)で形成し、焼きつけることについては未だ実
用化に至つていない。この根本的な原因は、焼成
温度が1500〜1600℃と高いアルミナを絶縁材料と
して用いているために、積層面上の導体回路形成
に際しては、通常、Mo、Mo−Mn、W等の高融
点金属を導体として用いなければならないことお
よび、これら導体金属は焼付に際して酸化され易
いことにある。さらに詳しくはこのような高融点
金属を用いる場合、次のような課題がある。 酸化防止のため、積層焼成時の焼成雰囲気と
して水素ガスを用いた還元雰囲気にすることが
必要であり、製造コストが高くなる。 層間の導体回路抵抗を低下させることができ
ない。 得られた多層基板の表層上にさらに厚膜法
で、導体回路、抵抗体を、通常、500〜950℃の
酸化雰囲気によつて焼きつけるが、このとき
Mo、W等の酸化を防ぐために、これら積層面
内導体回路金属の表面にAu、Pt等の貴金属を
メツキする等特別な処理を要する。このため工
程数、工数とも多くなり、材料コストも高価な
ものとなる。 多層基板の表層上での厚膜回路形成に際し、
還元または中性雰囲気で、Mo、W等の層間導
体(あるいは抵抗体)の酸化を押さえながら焼
成できる導体、抵抗等の回路形成用ペーストも
知られているが、実用的な性能を持つには至つ
ていない。 このような課題の解決策としては、多層セラミ
ツク基板用絶縁材料としてアルミナの代わりに低
温で焼成できるセラミツクス、ガラス・セラミツ
クス、結晶化ガラス等を用いることが提案されて
おり、例えば特公昭59−22399号公報、特開昭59
−162169号公報等に開示されている。 しかしこれら公知の多層セラミツク絶縁材料
は、絶縁材料層状体とその層間に形成した導体回
路を同時焼成する際の反応による、基板のそり、
曲がりの発生、あるいは基板表層に形成された抵
抗体の特性等の点で十分に満足できるものではな
かつた。抵抗体の特性については、例えば半田工
程等のサーマルシヨツクによる抵抗値の変化がア
ルミナを用いた場合に比較して大きかつたり、抵
抗値が制御しにくいという欠点があつた。 [発明が解決しようとする課題] 本発明は上述の課題を解決するためになされた
もので、低温焼成が可能で、焼成時の変形が少な
く、多層化が容易で、従来の厚膜印刷法用ペース
トを用いて導体回路および抵抗体をその特性を単
層の場合に比し劣ることなく酸化雰囲気中で基板
表層に形成し得る多層セラミツク基板用組成物お
よび多層セラミツク基板の製造方法を提供するこ
とを目的とする。 [課題を解決するための手段および作用] 本発明者らは、上記目的を達成するために鋭意
検討した結果、次のような知見を得た。 第1に、現在、最も秀れた厚膜抵抗形成用印刷
ペーストである酸化ルテニウム系抵抗体用印刷ペ
ーストを用い、形成された酸化ルテニウム系抵抗
体の特性を、単層アルミナ基板に比し劣ることな
く基板上に焼きつけるためには、得られる多層セ
ラミツク基板の線熱膨張係数(以下、αという)
を、アルミナの線熱膨張係数約7.2×10-6/℃
(25〜500℃における平均値)に近づけた方が好ま
しいということである。実用的にはαは6.0〜8.0
×10-6/℃(25〜500℃における平均値)の範囲
内であれば満足できる特性の抵抗体を形成でき
る。これは酸化ルテニウム抵抗体の線熱膨張係
数、得られる基板のα、得られる基板の強度、酸
化ルテニウム系抵抗体の応力による抵抗値変化等
を検討する必要がある。 第2に、前述のMo、W等と比較して低融点の
金属Au、Pt、Pd、Ag、Cu、Niおよびこれらの
合金等を導体として用いるためには1000℃以下の
温度で焼成し得るセラミツク絶縁材料を用いる必
要がある。 第3に、基板の原料となるガラス成分を無機フ
イラー成分(結晶)との反応による再結晶化の速
度をコントロールできれば、導体回路材料と絶縁
材料との反応による変形を防ぐことができるとい
うことである。ここで無機フイラーとはガラスに
比し、溶融温度が高く、低温では反応速度の遅い
無機質非金属材料を言う。従つて、この観点から
ガラス成分の組成、無機フイラー成分の組成、こ
れらの配合比等を注意深く選ばなければならな
い。 本発明はこのような知見に基づいて種々の無機
質原料成分の組成および配合比等を研究した結果
なされたものである。 すなわち本発明は、酸化物換算表記に従つたと
き、 (a) SiO2 50〜70wt%、 Al2O3 5〜15wt%、 CaO 5〜20wt%、 MgO 0〜5wt%、 B2O3 8〜13wt%の成分範囲で総量が95wt%
以上となるガラス粉末45〜55wt%、および (b) Cr2O3 40〜100wt%、 Al2O3 0〜30wt% ZrO2 0〜60wt%、 Al6Si2O13 0〜20wt%の成分範囲で総量が
100wt%となる無機フイラー粉末55〜45wt%、 からなることを特徴とする多層セラミツク基板用
組成物である。 本発明に係る多層セラミツク基板用組成物は、
特定のガラス粉末と特定の無機フイラー粉末を特
定の配合比で配合することによつて得られるもの
である。以下、各原料成分の配合範囲について説
明する。 SiO2はガラス粉末中、50〜70wt%含有するこ
とが必要である。この含有量が50wt%未満では
ガラス層の強度や化学的安定性が悪化し、また
70wt%を越えると得られる基板のαを所望の値
まで大きくすることができなくなるからである。 Al2O3はガラス粉末中、5〜15wt%含有するこ
とが必要である。この含有量が、5wt%未満では
セラミツク焼結体中のガラス層の抗張力が弱くな
り十分な基板強度が得られず、また15wt%を越
えるとガラス組成原料を溶融してフリツト化する
際の溶融温度が高くなり過ぎてフリツト製造が困
難となるからである。 CaOはガラス粉末中、5〜20wt%含有するこ
とが必要である。この含有量が5wt%未満では所
望のαおよび電気絶縁性が得られにくくなり、ま
た20wt%を越えると、ガラスと無機フイラーと
の反応が起き易く、再結晶化が速くなり過ぎて低
温で安定な焼結ができなくなるからである。 MgOはガラスの溶融速度の向上、耐水性の向
上のためガラス粉末中、0〜5wt%含有させる。
この含有量が5wt%を越えると、得られる基板の
αが低下し好ましくない。 B2O3はガラス粉末中、8〜13wt%含有するこ
とが必要である。この含有量が8wt%未満ではセ
ラミツク焼結体中のガラス層の安定性が悪化し、
無機フイラー(結晶)とガラスの反応による再結
晶化が速くなり、従つて基板のそりが出易くな
り、また13wt%を越えると多層基板表層に導体
回路を形成した時に、この導体回路部分の上にガ
ラスがにじみ出る、いわゆる“浮き”が出て半田
濡れ性が悪くなるからである。 本発明においては、上記成分の総量は原料ガラ
ス粉末中、95wt%以上含有することが必要であ
る。通常ガラス原料中に不純物が含有されてお
り、またガラスの性状を改善するためにFe2O3
ZnO、MgO、SrO、BaO等をガラス粉末中に少
量含有させることもある。しかしこの量が5wt%
を越えると得られる基板のα等に影響を及ぼし、
所期の目的が達成できないからである。 本発明に用いられる無機フイラー粉末として
は、Cr2O340〜100wt%、Al2O30〜30wt%、
ZrO20〜60wt%、Al6Si2O130〜20wt%の成分範
囲で総量が100wt%である。すなわち、本発明で
用いる無機フイラ−粉末はCr2O3を100wt%含有
するか、あるいはこれを少なくとも40wt%含有
し、さらにAl2O3、ZrO2、Al6Si2O13の一種以上
を上記範囲で添加される。本発明においては、こ
のように無機フイラーとしてCr2O3を主成分とし
た理由は、以下の通りである。すなわち、基板を
焼成する際、ガラス成分の一部と無機フイラー成
分が反応して再結晶化し、焼結したセラミツクス
中のガラス相の組成が変化する。この時、ガラス
相が低融点化し、得られる基板の特性を低下させ
る場合が多い。例えば無機フイラー粉末としてア
ルミナとフオルステライトを配合したものを用い
て得られた基板上に厚膜導体回路を形成すると、
この導体回路部分の上にガラスの“浮き”が出て
半田濡れ性が若干悪くなつてしまう。本発明で
は、Cr2O3を無機フイラー粉末として用いるの
で、Cr2O3とガラス成分とではこのようなガラス
の“浮き”が出ず、半田濡れ性の悪化が起こらな
い。また得られる基板のαも適切な範囲にでき、
さらに焼成時に基板の反りも起こらない。ただ
し、Cr2O3が40wt%未満では得られる基板の反り
が大きくなり、またαも小さくなつて実用に供し
得なくなる。 Al2O3の含有量が無機フイラー粉末中、30wt%
を越えると得られる基板のαが小さくなり過ぎ、
また印刷形成した層間導体回路と多層セラミツク
基板の同時焼成時に際し反りが発生し易くなる。 ZrO2の含有量が無機フイラー粉末中、60wt%
を越えると多層化基板焼成に際し、基板表面にガ
ラスの浮きが発生し、基板焼成中にセツターと融
着し易くなる。 Al2Si2O13の含有量が無機フイラー粉末中、
20wt%を越えると得られる基板のαが小さくな
り過ぎ、層間に印刷形成した導体回路と多層セラ
ミツク基板の同時焼成に際し、基板の反りも発生
し易くなる。 なお、本発明においては、無機フイラー粉末中
にシリカ等の少量の不可避不純物が含まれてもか
まわない。 本発明の組成物は、上記ガラス粉末を45〜
55wt%含有し、残量(55〜45wt%)が無機フイ
ラー粉末からなるものである。ガラス粉末の含有
量が45wt%未満では1000℃以下の低温で十分な
焼成ができなくなり、また55wt%を越えると基
板が焼成中軟化し易くなり焼成品は変形し、所望
の耐火度が得られず、厚膜回路形成工程において
反りが発生し易くなるからである。 以下、本発明の多層セラミツク基板の製造方法
について説明する。 まずガラス粉末原料と無機フイラー粉末原料を
上述の範囲内で調合し、溶剤中で湿式微粉砕を行
なつて均一な組成物とする。溶剤としては、アル
コール、トルエン、アセトン、メチルエチルケト
ン、トリクロールエチレン、これらの混合物等の
有機溶剤や水等が所望に応じて用いられる。 得られた組成物中に、有機バインダー(一時結
合剤)、分散剤、可塑剤等を適宜配合した後、混
合し、スラリーとする。有機バインダーとして
は、ポリビニルブチラール、ポリアクリル系樹脂
等が用いられる。分散剤としてはオクタデシルア
ミン、グリセリルモノオレエート、ソルビタンモ
ノオレエート等が用いられる。さらに可塑剤とし
ては、ジオクチルフタレート(DOP)、ジブチル
フタレート(DBP)、ポリエチレングリコール、
グリセリン等が用いられる。 得られたスラリーをドクターブレード法等の公
知の方法によつてグリーンシートを形成する。こ
のグリーンシートをカツターあるいは打抜き型に
よつて所望の形状に加工し、さらに打抜き型等を
用いて所望の位置にスルーホールを設ける。 加工後のグリーンシートに、スクリーン印刷法
で、Au、Pt、Pd、Ag、Cu、Ni、Ag−Pd(例え
ばAg:Pd=85:15の合金)およびAg−Pt等を
主成分とした導体回路用印刷ペーストを用いて回
路パターンを印刷する。本発明においては、1000
℃以下の低温焼成が可能となるため、このような
比較的低融点の金属を導体として用いることがで
きる。 導体印刷されたグリーンシートを、所望の回
路、厚みになるように積層した後、800℃〜1000
℃の温度で焼成して多層セラミツク基板を完成す
る。なお焼成時において600℃までの昇温速度は、
脱バインダーが十分に行なわれるように選択する
必要がある。 本発明においては、このようにして得られた多
層セラミツク基板上に、従来から用いられている
ルテニウム系抵抗ペーストを用いて公知の方法で
基板の表層に抵抗体を、単層アルミナ基板上に形
成する場合に比し、その特性を低下させることな
く形成することができる。 [実施例] 以下、実施例および比較例に基づいて本発明を
具体的に説明する。 実施例 1 SiO254wt%、Al2O314wt%、CaO20wt%、
MgO2wt%、B2O39wt%のの成分割合のガラスカ
レツトを10μm以下に微粉砕して、ガラス粉末と
した。無機フイラー粉末としては、Cr2O3100wt
%の粉末を用いた。このガラス粉末と無機フイラ
ー粉末をそれぞれ50wt%含有するように調合し、
アルコール、メチルエチルケトン、トルエンから
なる混合有機溶剤中で24時間湿式微粉砕を行なつ
て均一な組成物とした。この組成物に有機バイン
ダーとしてポリビニルブチラール、分散剤として
ソルビタンモノオレエート、および可塑剤として
ジオクチルフタレートを加え、ボールミルで24時
間混合してよく分散したスラリーとした。 得られたスラリーをドクターブレード法により
100〜500μmの厚さの均一なグリーンシートを形
成した。このグリーンシートを打抜き型によつ
て、50mm×70mmの矩形に打抜き、さらに各層のグ
リーンシートの所定位置にスルーホールを設け
た。 得られたグリーンシートに、スクリーン印刷法
で、Ag−Pd合金(Ag:Pd=85:15)を主成分
とした導体ペーストを用いて所定の位置に導体回
路パターンを印刷した。この導体回路を印刷形成
したグリーンシートを、所定の回路、厚みになる
ように重ね合わせ、100〜150℃の温度、50〜200
Kgf/cm2の圧力で熱圧着し積層化した。 その後、所定の寸法、形状になるように打抜き
型を用いて切断し、800〜1000℃で空気中で約20
分間焼成し多層セラミツク基板を得た。この時、
600℃までの昇温速度は、10℃/分とし、400〜
600℃の間空気中で十分に脱バインダーを行なつ
た。 実施例2〜4および比較例1 第1表に示すように、無機フイラー粉末として
Cr2O3およびAl2O3の混合物を添加した以外は、
実施例1と同様にして多層セラミツク基板を作成
した(実施例2〜4)。 さらに、第1表に示すように、無機フイラー粉
末としてAl2O3のみを用いた以外は、実施例1と
同様にして多層セラミツク基板を作成した(比較
例1)。 実施例5〜6および比較例2 第1表に示すように、無機フイラー粉末として
Cr2O3およびZrO2の混合物を添加した以外は、実
施例1と同様にして多層セラミツク基板を作成し
た(実施例5〜6)。 さらに、第1表に示すように、無機フイラー粉
末としてZrO2のみを用いた以外は、実施例1と
同様にして多層セラミツク基板を作成した(比較
例2)。 実施例7〜9および比較例3 第1表に示すように、無機フイラー粉末として
Cr2O3およびAl6Si2O13(ムライト)の混合物を添
加した以外は、実施例1と同様にして多層セラミ
ツク基板を作成した(実施例5〜6)。 さらに、第1表に示すように、無機フイラー粉
末としてAl6Si2O13のみを用いた以外は、実施例
1と同様にして多層セラミツク基板を作成した
(比較例3)。 比較例 4〜6 第1表に示すように、無機フイラー粉末として
Cr2O3およびフオルステライトの混合物、あるい
はCr2O3およびフオルステライトの混合物、ある
いはCr2O3、ZrO2およびフオルステライトの混合
物を添加した以外は、実施例1と同様にして多層
セラミツク基板を作成した。 比較例 7 アルミナ含有量が96wt%以上の従来のアルミ
ナ基板を作成した。 実験例 1 実施例1〜9および比較例1〜7においてグリ
ーンシート焼成後(多層基板表層に導体回路およ
び抵抗体を厚膜形成する前)に、得られた基板の
そりあるいは曲りの有無を観察した。そり、曲り
のないものを“○”とし、それ以外を“×”と
し、その結果を第2表に示す。 実験例 2 実施例1〜9および比較例1〜7において得ら
れた多層セラミツク基板上に、Ag−Pd系の市販
印刷ペーストおよびシート抵抗が約1kΩ/□と
10Ω/□の市販の酸化ルテニウム系抵抗印刷ペー
ストを用いて厚膜導体回路および抵抗体を印刷形
成し、焼成した後、その上にホウケイ酸鉛ガラス
からなる保護ガラス層を印刷形成し、これを焼成
した。各ペーストの焼成は、それぞれのペースト
に適した焼成条件に設定されたコンベア式の厚膜
用焼成炉を用いて、各印刷毎に行なつた。 得られた抵抗体形成基板の各々について、約
230℃の半田槽で約5秒間半田デイツプを行ない、
その前後の抵抗値の変化率を測定した。その後、
25〜125℃での抵抗値温度係数(TCR)を測定
し、材料の良否を判定した。 抵抗体の良否の判定基準は半田デイツプ前後の
変化率が1KΩ/□のシート抵抗では0.5%以下、
10Ω/□のシート抵抗では、1.0%以下で、かつ
TCRが±200ppm/℃以内のものを“○”とし、
それ以外を“×”とした。その結果を第2表に示
す。
【表】
【表】 示す。
第2表から明らかなように、ガラス粉末および
無機フイラー粉末の成分が、本発明で規定する範
囲内にある実施例1〜9においては、それぞれア
ルミナの線熱膨張係数に近いものが得られ基板の
そり、曲がりは認められなかつた。また形成され
た抵抗体の特性も実用上十分に満足できるもので
あつた。 これに対し、無機フイラー粉末としてアルミナ
のみを用いた比較例1では、αが5.6×10-6/℃
とアルミナ基板のそれより小さくなりすぎてしま
い、基板の反りが大きく実用に供し得ないものが
得られた。また形成された抵抗体の特性も不十分
なものであつた。 無機フイラー粉末としてジルコニアのみを用い
た比較例2では、αが6.3×10-6℃とアルミナの
それに近かつたものの、ジルコニアとガラスの反
応が少ないため表面にガラスが浮きグリーンシー
トがセツターと反応して融着してしまつた。 無機フイラーとしてムライトのみを用いた比較
例3では、αが4.3×10-6/℃と非常に小さく、
また、反りが大きく実用に供し得ないものが得ら
れた。 無機フイラー粉末中にフオルステライトを添加
した比較例4〜6においては、基板の変形が著し
く全く実用に供し得ないことが判つた。 なお、参考のために、比較例7において従来の
96wt%Al2O3組成のアルミナ基板の上に形成した
厚膜抵抗体の特性を示した。 以上のように、本発明により得られた多層セラ
ミツク基板は、焼成時の変形も少なく、表層に形
成した酸化ルテニウム系の厚膜抵抗のTCRも良
好で、サーマルシヨツクによる抵抗値の変化も小
さく、実用的に優れた特性を示すことが判る。な
お、本発明により得られる多層セラミツク基板は
無機フイラー粉末として酸化クロムを加えたこと
により不透明な緑色を呈する。従つて、レーザを
用いて加工する際には、レーザの吸収率が高くな
り、加工速度を向上すると共にレーザエネルギー
を節約できる。 [発明の効果] 以上説明したように、本発明によれば、1000℃
以下の低温でグリーンシートの焼成が可能である
為、グリーンシート上に形成する導体回路材料と
して、Au、Pt、Pd、Ag、Cu、Niまたはこれら
の合金が使用可能となり、酸化雰囲気による厚膜
回路の焼付形成にも耐えることができる。また焼
成後の基板にαを6.0〜8.0×10-6の範囲にコント
ロールすることが容易となり、従来の市販の酸化
ルテニウム系抵抗体用印刷ペーストを用いて
TCRおよび抵抗値の安定性に優れた抵抗体を基
板表層に形成することができる。 さらに、多層セラミツク基板を製造する際およ
び抵抗体等を形成する際の焼成工程は酸化雰囲気
中で行なえるため、N2,H2等の中性または還元
雰囲気を必要とせず、製造コストを下げる事がで
きる。従つて、焼成変形のない優れた多層セラミ
ツク基板を安価に供給することが可能となり、工
業的に利用価値が大きい。

Claims (1)

  1. 【特許請求の範囲】 1 酸化物換算表記に従つたとき、 (a) SiO2 50〜70wt%、 Al2O3 5〜15wt%、 CaO 5〜20wt%、 MgO 0〜5wt%、 B2O3 8〜13wt%の成分範囲で総量が95wt%
    以上となるガラス粉末45〜55wt%、および (b) Cr2O3 40〜100wt%、 Al2O3 0〜30wt% ZrO2 0〜60wt%、 Al6Si2O13 0〜20wt%の成分範囲で総量が
    100wt%となる無機フイラー粉末55〜45wt%、 からなることを特徴とする多層セラミツク基板用
    組成物。 2 酸化物換算表記に従つたとき、 (a) SiO2 50〜70wt%、 Al2O3 5〜15wt%、 CaO 5〜20wt%、 MgO 0〜5wt%、 B2O3 8〜13wt%の成分範囲で総量が95wt%
    以上となるガラス粉末45〜55wt%、および (b) Cr2O3 40〜100wt%、 Al2O3 0〜30wt% ZrO2 0〜60wt%、 Al6Si2O13 0〜20wt%の成分範囲で総量が
    100wt%となる無機フイラー粉末55〜45wt%、 からなる組成物により形成されたセラミツクグリ
    ーンシートに、厚膜導体回路パターンを印刷した
    後、該シートを積層し、次いで800〜1000℃で同
    時焼成することを特徴とする多層セラミツク基板
    の製造方法。
JP60116085A 1985-05-29 1985-05-29 多層セラミック基板用組成物および多層セラミック基板の製造方法 Granted JPS61274399A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60116085A JPS61274399A (ja) 1985-05-29 1985-05-29 多層セラミック基板用組成物および多層セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60116085A JPS61274399A (ja) 1985-05-29 1985-05-29 多層セラミック基板用組成物および多層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JPS61274399A JPS61274399A (ja) 1986-12-04
JPH0467800B2 true JPH0467800B2 (ja) 1992-10-29

Family

ID=14678337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60116085A Granted JPS61274399A (ja) 1985-05-29 1985-05-29 多層セラミック基板用組成物および多層セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JPS61274399A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331197A (ja) * 1986-07-25 1988-02-09 富士通株式会社 多層回路基板の製造方法
JPS63283192A (ja) * 1987-05-15 1988-11-21 Tanaka Massey Kk 多層配線板
JPS63283193A (ja) * 1987-05-15 1988-11-21 Tanaka Massey Kk 多層配線板
JPH01251688A (ja) * 1988-03-31 1989-10-06 Ngk Insulators Ltd 配線基板
JP2520323B2 (ja) * 1990-08-10 1996-07-31 太陽誘電株式会社 低温焼成セラミック基板およびその製造方法
WO1994001377A1 (en) * 1992-07-07 1994-01-20 Toray Industries, Inc. Ceramic green sheet

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54154079A (en) * 1978-05-25 1979-12-04 Fujitsu Ltd Method of producing multiilayer circuit board
JPS59130005A (ja) * 1983-01-18 1984-07-26 旭硝子株式会社 厚膜回路絶縁層用組成物
JPS59162169A (ja) * 1983-03-04 1984-09-13 株式会社日立製作所 セラミック多層配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54154079A (en) * 1978-05-25 1979-12-04 Fujitsu Ltd Method of producing multiilayer circuit board
JPS59130005A (ja) * 1983-01-18 1984-07-26 旭硝子株式会社 厚膜回路絶縁層用組成物
JPS59162169A (ja) * 1983-03-04 1984-09-13 株式会社日立製作所 セラミック多層配線板

Also Published As

Publication number Publication date
JPS61274399A (ja) 1986-12-04

Similar Documents

Publication Publication Date Title
US4766010A (en) Process for manufacturing dielectric layers formed from ceramic compositions containing inorganic peroxide and electronic devices including said layers
US4551357A (en) Process of manufacturing ceramic circuit board
JPH0467800B2 (ja)
JPS608229B2 (ja) 多層セラミック基板
JPH0475185B2 (ja)
JPH02141458A (ja) 低温焼成セラミック多層基板およびその製造方法
JPH04329691A (ja) 導体ぺーストおよび配線基板
JPH0650703B2 (ja) ペースト組成物および積層セラミックコンデンサの製造方法
JPH0572350B2 (ja)
JPH01112605A (ja) 導体ペースト組成物
JP3567774B2 (ja) 抵抗材料、これを用いた抵抗ペーストおよび抵抗体、ならびにセラミック多層基板
JPH0469584B2 (ja)
JPH0213478B2 (ja)
JPH0321108B2 (ja)
JPS6077187A (ja) セラミツク電子部品及びその製造法
JPH0428127B2 (ja)
JPH0428121B2 (ja)
JPH0428126B2 (ja)
JPH0428122B2 (ja)
JPH0469587B2 (ja)
JPH0213479B2 (ja)
JPH0429203B2 (ja)
JPH11307307A (ja) 抵抗材料、これを用いた抵抗ペ―ストおよび抵抗体、ならびにセラミック多層基板
JPH0997703A (ja) 低温焼成基板に内蔵される抵抗ペースト
JP2006093569A (ja) ガラスセラミック配線基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees