JPH0475185B2 - - Google Patents

Info

Publication number
JPH0475185B2
JPH0475185B2 JP60116084A JP11608485A JPH0475185B2 JP H0475185 B2 JPH0475185 B2 JP H0475185B2 JP 60116084 A JP60116084 A JP 60116084A JP 11608485 A JP11608485 A JP 11608485A JP H0475185 B2 JPH0475185 B2 JP H0475185B2
Authority
JP
Japan
Prior art keywords
substrate
composition
temperature
ceramic
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60116084A
Other languages
English (en)
Other versions
JPS61275161A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP60116084A priority Critical patent/JPS61275161A/ja
Publication of JPS61275161A publication Critical patent/JPS61275161A/ja
Publication of JPH0475185B2 publication Critical patent/JPH0475185B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明は多層セラミツク基板に関し、詳しくは
低温焼成が可能で、焼成時の変形が少なく、多層
化が容易で、従来の厚膜印刷法用ペーストを用い
て表層に導体回路および抵抗体が形成可能で、且
つ形成されたそれらの特性が単層セラミツク基板
に比し、劣ることのない低温焼成多層セラミツク
基板に関する。 〔従来の技術〕 近年、半導体工業、特に実装技術の進歩によつ
て厚膜混成集積回路基板(以下、厚膜基板とい
う)にも実装密度の向上がさらに要求されるよう
になつた。特にアナログ回路とデジタル回路の混
在する回路を必要とする、制御用、計測用機器等
に用いる厚膜基板においては、産業用、民需用等
を問わず、LSIとアナログ回路を同一基板上へ実
装することが要求されている。また引き回し配線
の増加にもかかわらず実装密度の向上と抵抗体の
基板上への形成も合わせて要求されている。通常
のクロスオーバー配線を有する単層の厚膜基板で
は、シルクスクリーン印刷の解像度の限界等、製
作工程上の制限をうけるため実装密度の向上はも
はや限界に達しつつある。 このような事情に鑑み、厚膜基板において特に
高い実装密度を得る方法として多層セラミツク基
板が提案されている。 多層セラミツク基板には大別すると、厚膜印刷
積層法とグリーンシート法があり、さらにグリー
ンシート法には積層法と印刷法がある。これらの
中でアルミナ基板上に導体回路印刷と(結晶化ガ
ラス等の)絶縁層の印刷形成とを繰り返す厚膜印
刷積層法は実用化されてはいるが次のような問題
点を含んでいる。 絶縁層、導体層の各層を印刷毎に焼成し、こ
れを繰り返えさなければならないため工程数が
多く繁雑である。 絶縁層中のガラス層のピンホール発生によつ
て導体間にシヨートが生じ歩留りが低くなる。 多数回の焼成によつて層間に歪が発生する等
の層数を制限する要素が多く、多くても数層程
度しか積層できない。 厚膜印刷積層法に用いられている層間の絶縁
材料は、ピンホール発生以外にも絶縁劣化を起
こし易い等信頼性が低く、生産性や得られた基
板の寿命についても満足できるものではない。 一方、未焼成のいわゆるセラミツクグリーンシ
ートを積層圧着し、同時焼成するグリーンシート
積層法は上記問題点の多くを解決するものの、表
層に導体、抵抗回路等の厚膜回路を印刷法(厚膜
法)で形成し、焼きつけることについては未だ実
用化に至つていない。この根本的な原因は、焼成
温度が1500〜1600℃と高いアルミナを絶縁材料と
して用いているために、積層面上の導体回路形成
に際しては、通常、Mo、Mo−Mn、W等の高融
点金属を導体として用いなければならないことお
よびこれら導体金属は焼付に際して酸化され易い
ことにある。さらに詳しくはこのような高融点金
属を用いる場合、次のような問題点がある。 酸化防止のため、積層焼成時の焼成雰囲気と
して水素ガスを用いた還元雰囲気にすることが
必要であり、製造コストが高くなる。 層間の導体回路抵抗を低下させることができ
ない。 得られた多層基板の表層上にさらに厚膜法
で、導体回路、抵抗体を通常、500〜950℃の酸
化雰囲気によつて焼きつけるが、このとき
Mo、W等の酸化を防ぐために、これら積層面
内導体回路金属の表面にAu、Pt等の貴金属を
メツキする等特別な処理を要する。このため工
程数、工数とも多くなり、材料コストも高価な
ものとなる。 多層基板の表層上での厚膜回路形成に際し、
還元または中性雰囲気で、Mo、W等の層間導
体(あるいは抵抗体)の酸化を押さえながら焼
成できる導体、抵抗等の回路形成用ペーストも
知られているが、実用的な性能を持つには至つ
ていない。 〔発明が解決しようとする問題点〕 このような問題点を解決策としては、多層セラ
ミツク基板用絶縁材料としてアルミナの代わりに
低温で焼成できるセラミツクス、ガラス・セラミ
ツクス、結晶化ガラス等を用いることが提案され
ており、例えば特公昭59−22399号公報、特開昭
59−162169号公報等に開示されている。 しかしこれら公知の多層セラミツク絶縁材料
は、絶縁材料層状体とその層間に形成した導体回
路を同時焼成する際の反応による、基板のそり、
曲がりの発生、あるいは基板表層に形成された抵
抗体の特性等の点で十分に満足できるものではな
かつた。抵抗体の特性については、例えば半田工
程等のサーマルシヨツクによる抵抗値の変化がア
ルミナを用いた場合に比較して大きかつたり、抵
抗値が制御しにくいという欠点があつた。 本発明は上述の問題点を解決するためになされ
たもので、低温焼成が可能で、焼成時の変形が少
なく、多層化が容易で、従来の厚膜印刷法用ペー
ストを用いて導体回路および抵抗体をその特性を
単層の場合に比し劣ることなく酸化雰囲気中で基
板表層に形成し得る多層セラミツク基板を提供す
ることを目的とする。 〔問題点を解決するための手段および作用〕 本発明者らは、上記目的を達成するために鋭意
検討した結果次のような知見を得た。 第1に、現在最も秀れた厚膜抵抗形成用印刷ペ
ーストである酸化ルテニウム系抵抗体用印刷ペー
ストを用い、形成された酸化ルテニウム系抵抗体
の特性を、単層アルミナ基板に比し劣ることなく
基板上に焼きつけるためには、得られる多層セラ
ミツク基板の線熱膨脹係数(以下、αという)
を、アルミナの線熱膨脹係数約7.2×10-6/℃
(25〜500℃における平均値)に近づけた方が好ま
しいということである。実用的にはαは6.0〜8.0
×10-6/℃(25×500℃における平均値)の範囲
内であれば満足できる特性の抵抗体を形成でき
る。これは酸化ルテニウム抵抗体の線熱膨脹係
数、得られる基板のα、得られる基板の強度、酸
化ルテニウム系抵抗体の応力による抵抗値変化等
を考慮、検討した結果、本発明の構成要件が得ら
れたものである。 第2に、前述のMo、W等と比較して低融点の
金属Au、Pt、Pd、Ag、Cu、Ni、およびこれら
の合金等を導体として用いるためには1000℃以下
の温度で焼成し得るセラミツク絶縁材料を用いる
必要があり、そのようなセラミツク材料の原料組
成を検討した結果本発明の構成要件が得られた。 第3に、基板の原料となるガラス成分と無機フ
イラー成分(結晶)との反応による再結晶化の速
度をコントロールできれば、導体回路材料と絶縁
材料との反応による変形を防ぐことができるとい
うことである。ここで無機フイラーとはガラスに
比し、溶融温度が高く、低温では反応速度の遅い
無機質非金属材料を言う。従つて、この観点から
ガラス組成、無機フイラー組成、これらの配合比
等を注意深く選ばなければならない。 本発明はこのような知見に基づいて種々の無機
質原料成分の配合および配合量等を研究した結果
なされたものである。 すなわち本発明は、酸化物換算表記に従つたと
き、 (a) PbO3〜43wt%、B2O35〜12wt%、SiO230〜
55wt%、CaO5〜20wt%、Al2O37〜15wt%、
R2O(但し、RはNa、KおよびLiから選ばれる
一種以上)0.1〜1.0wt%の組成範囲で総量が
95wt%以上となるガラス組成物45〜55wt%、
および (b) Al2O315〜70wt%、残量がフオルステライト
からなる無機フイラー組成物55〜45wt% からなる原料組成物を800℃〜1000℃で焼成して
得られるセラミツク層状体を積層構成し、導体回
路を該積層セラミツク層状体間および/またはセ
ラミツク積層体表層上に形成したことを特徴とす
る低温焼成多層セラミツク基板である。 本発明に係る多層セラミツク基板のセラミツク
層を構成するセラミツクス組成は、特定のガラス
組成物と特定の無機フイラー組成物を特定の配合
比で配合することによつて得られるものである。
以下、各原料成分の組成範囲について説明する。 PbOはガラス組成物中3〜43wt%含有するこ
とが必要である。この含有量が3wt%未満では得
られる基板のそりが出易くなり、また43wt%を
越えると焼成中にフイラーの一部までガラス化し
セツターと融着を起こしてしまうからである。 B2O3はガラス組成物中5〜12wt%含有するこ
とが必要である。この含有量が5wt%未満ではセ
ラミツク焼結体中のガラス層の安定性が悪化し無
機フイラー(結晶)とガラスの反応による再結晶
化が速くなり、従つて基板のそりが出易くなり、
また12wt%を越えると多層基板表層に導体回路
を形成した時に、この導体回路部分の上にガラス
がにじみ出る、いわゆる“浮き”が出て半田濡れ
性が悪くなるからである。 SiO2はガラス組成物中30〜55wt%含有するこ
とが必要である。この含有量が30wt%未満では
ガラス層の強度や化学的安定性が悪化し、また
55wt%を越えると得られる基板のαを所望の値
まで大きくすることができなくなるからである。 CaOはガラス組成物中5〜20wt%含有するこ
とが必要である。この含有量が5wt%未満では所
望のαおよび電気絶縁性が得られにくくなり、ま
た20wt%を越えるとガラスと無機フイラーとの
反応が起き易く、再結晶化が速くなり過ぎて低温
で安定な焼結ができなくなるからである。 Al2O3はガラス組成物中7〜15wt%含有するこ
とが必要である。この含有量が、7wt%未満では
セラミツク焼結体中のガラス層の抗張力が弱くな
り十分な基板強度が得られず、また15wt%を越
えるとガラス組成原料を溶融してフリツト化する
際の溶融温度が高くなり過ぎてフリツト製造が困
難となる。 K2O、Na2O、Li2Oから選ばれる一種以上の総
量はガラス組成物中0.1〜1.0wt%含有することが
必要である。この含有量が0.1%未満ではガラス
の安定性が悪くなり、かつガラスフリツトが製造
し難くなり、また1%を越えると所望の電気絶縁
性を確保し難くなるからである。 本発明においては、上記成分の総量は原料ガラ
ス組成物中95wt%以上含有することが必要であ
る。通常ガラス原料物中に不純物が含有されてお
り、またガラスの性状を改善するためにFe2O3
ZnO、MgO、SrO、BaO等がガラス組成物中に
少量含有させることもある。しかしこの量が5wt
%を越えると得られる基板のα等に影響を及ぼ
し、所期の目的が達成できないからである。 本発明の無機フイラー組成物はAl2O3とフオル
ステライトから構成されることを必須とする。本
発明においては、このように無機フイラーとして
アルミナとフオルステライトの組合わせを選択し
かつ両者の配合比を特定したところに特徴を有
し、このような組合わせによつて所望のαを容易
に得ることができる。 本発明の無機フイラー組成物はAl2O3を15〜
70wt%含有し、残量がフオルステライトからな
ることが必要である。Al2O3の含有量が15wt%未
満では得られる基板のαが必要以上に大きくなる
傾向にあり基板のそりも出易くなり、また70wt
%を越えると得られる基板のαが小さくなり過ぎ
るからである。 本発明においては、セラミツク原料中上記ガラ
ス組成物を45〜55wt%含有し、残量(55〜45wt
%)が無機フイラー組成物からなることを必須と
する。ガラス組成物の含有量が45wt%未満では
低温で十分な焼結が行なわれなくなり、また
55wt%を越えると基板が焼成中軟化し易くなり
焼成品は変形し、所望の耐火度が得られず厚膜回
路形成工程において反りが発生し易くなるからで
ある。 なお、無機フイラー組成物中に少量のシリカ等
の不可避不純物が含まれてもかまわない。 以下、本発明の多層セラミツク基板の製造方法
について説明する。 まずガラス組成原料と無機フイラー組成原料を
上述の範囲内で調合し、溶剤中で湿式微粉砕を行
なつて均一な混合物とする。溶剤としては、アル
コール、トルエン、アセトン、メチルエチルケト
ン、トリクロールエチレン、これらの混合物等の
有機溶剤や水等が所望に応じて用いられる。 得られたセラミツク原料中に、有機バインダー
(一時結合剤)、分散剤、可塑剤等を適宜配合した
後、混合し、スラリーとする。有機バインダーと
しては、ポリビニルブチラール、ポリアクリル系
樹脂等が用いられる。分散剤としてはオクタデシ
ルアミン、グリセリルモノオレエート、ソルビタ
ンモノオレエート等が用いられる。さらに可塑剤
としては、ジオクチルフタレート(DOP)、ジブ
チルフタレート、グリセリン等が用いられる。 得られたスラリーをドクターブレード法等の公
知の方法によつてグリーンシートを形成する。こ
のグリーンシートをカツターあるいは打抜き型に
よつて所望の形状に加工し、さらに打抜き型等を
用いて所望の位置にスルーホールを設ける。 加工後のグリーンシートに、スクリーン印刷法
で、Au、Pt、Pd、Ag、Cu、Ni、Ag−Pd(例え
ばAg:Pd=85:15の合金)、Ag−Pt等を主成分
とした導体回路用印刷ペーストを用いて回路パタ
ーンを印刷する。本発明においては、1000℃以下
の低温焼成が可能となるため、このような比較的
低融点の金属を導体として用いることができる。 導体印刷されたグリーンシートを、所望の回
路、厚みになるように積層した後、800〜1000℃
の温度で焼成して多層セラミツク基板を完成す
る。なお焼成時において600℃までの昇温速度は、
脱バインダーが十分に行なわれるように選択する
必要がある。 本発明においては、このようにして得られた多
層セラミツク基板上に、従来から用いられている
ルテニウム系抵抗ペーストを用いて公知の方法で
基板の表層に抵抗体を、単層アルミナ基板上に形
成する場合に比し、その特性を低下させることな
く形成することができる。 以下、実施例および比較例に基づいて本発明を
具体的に説明する。 実施例1〜10および比較例1〜6 第1表に示す組成のガラス組成物粉末と無機フ
イラー組成物粉末を用意した。ガラス組成物粉末
はボールミルによりあらかじめ微粉砕しておい
た。このガラス組成物粉末と無機フイラー組成物
粉末を第1表に示す割合に調合し、エタノール、
メチルエチルケトン、トルエンからなる混合有機
溶剤中で24時間湿式微粉砕を行なつて均一な混合
物とした。この混合物に有機バインダーとしてポ
リビニルブチラール、分散剤としてソルビタンモ
ノオレエート、および可塑剤としてジオクチルフ
タレートを加え、さらに混合してスラリーとし
た。 得られたスラリーをドクターブレード法により
100〜500μmの厚さの均一なグリーンシートを形
成した。このグリーンシートを打抜き型によつ
て、70mm×80mmの長方形に打抜き、さらに0.2mm
φの円形用打抜き型を用いて各層のグリーンシー
トの所定位置にスルーホールを設けた。 得られたグリーンシートに、スクリーン印刷法
で、Ag−Pd合金(Ag:Pd=85:15)を主成分
とした導体回路用印刷ペーストを用いて導体回路
パターンを印刷し、さらにスルーホールを導体回
路用印刷ペーストで埋めるように印刷した。この
導体回路が印刷されたグリーンシートを、所定の
回路、厚みになるように重ね合わせ、100〜150℃
の温度、50〜200Kgf/cm2の圧力で熱圧着し積層
化した。 その後、所定の寸法、形状になるように打抜き
型を用いて切断し、第2表に示す温度で空気中で
約20分間焼成し多層セラミツク基板を得た。この
時、600℃までの昇温速度は、10℃/分とした。 実験例 1 実施例1〜10および比較例1〜6においてグリ
ーンシート焼成後(多層基板表層に導体回路およ
び抵抗体を厚膜形成する前)に、得られた基板の
そりあるいは曲りの有無を観察した。そり、曲り
のないものを“〇”とし、それ以外を“×”と
し、その結果を第2表に示す。 実験例 2 実施例1〜10および比較例1〜6で得られた多
層セラミツク基板上にAg−Pd系の市販の導体回
路用印刷ペーストおよびシート抵抗が約1kΩ/
□の市販の酸化ルテニウム系の抵抗体用印刷ペー
ストを用いて厚膜導体および抵抗体を形成し、そ
の上に保護ガラス層を形成し、これを500〜900℃
の酸化雰囲気中で焼成した。このようにして得ら
れた抵抗体形成後の多層セラミツク基板それぞれ
について、約230℃の半田槽で約5秒間半田デイ
ツプを行ない、その前後の抵抗値の変化率を測定
した。また25〜125℃での抵抗値温度係数
(TCR)を測定し、材料の良否の判定をした。 抵抗体の良否の判定基準は半田デイツプ前後の
抵抗値変化率が0.5%以下で、かつ、TCRが±
200ppm/℃以内のものを“〇”とし、それ以外
を“×”とした。その結果を第2表に示す。
【表】
〔発明の効果〕
以上説明したように本発明によれば、1000℃以
下の低温でグリーンシートの焼成が可能である
為、グリーンシート上に形成する導体回路材料と
して、Au、Pt、Pd、Ag、Cu、Ni、またはこれ
らの合金が使用可能となり、酸化雰囲気による厚
膜回路の焼付形成にも耐えることができる。また
焼成後の基板のαを6.0〜8.0×10-6/℃の範囲に
コントロールすることが容易となり、従来の市販
の酸化ルテニウム系抵抗体用印刷ペーストを用い
てTCRおよび抵抗値の安定性に秀れた抵抗体を
基板表層に形成することができる。 さらに本発明の多層セラミツク基板を製造する
際および抵抗体等を形成する際の焼成工程は酸化
雰囲気中で行なえるため、N2、H2等の中性また
は還元雰囲気を必要とせず、製造コストを下げる
ことができる。従つて、焼成変形のない優れた多
層セラミツク基板を安価に供給することが可能と
なり、工業的に利用価値が大きい。

Claims (1)

  1. 【特許請求の範囲】 1 酸化物換算表記に従つたとき、 (a) PbO3〜43wt%、B2O35〜12wt%、SiO230〜
    55wt%、CaO5〜20wt%、Al2O37〜15wt%、
    R2O(但し、RはNa、KおよびLiから選ばれる
    一種以上)0.1〜1.0wt%の組成範囲で総量が
    95wt%以上となるガラス組成物45〜55wt%、
    および (b) Al2O315〜70wt%、残量がフオルステライト
    からなる無機フイラー組成物55〜45wt% からなる原料組成物を800℃〜1000℃で焼成して
    得られるセラミツク層状体を積層構成し、導体回
    路を該積層セラミツク層状体間および/またはセ
    ラミツク積層体表層上に形成したことを特徴とす
    る低温焼成多層セラミツク基板。 2 厚膜導体回路を印刷形成したセラミツクグリ
    ーンシートをグリーン状態で積層した後、800〜
    1000℃の低温で同時焼成することを特徴とする特
    許請求の範囲第1項記載の低温焼成多層セラミツ
    ク基板。
JP60116084A 1985-05-29 1985-05-29 低温焼成多層セラミツク基板 Granted JPS61275161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60116084A JPS61275161A (ja) 1985-05-29 1985-05-29 低温焼成多層セラミツク基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60116084A JPS61275161A (ja) 1985-05-29 1985-05-29 低温焼成多層セラミツク基板

Publications (2)

Publication Number Publication Date
JPS61275161A JPS61275161A (ja) 1986-12-05
JPH0475185B2 true JPH0475185B2 (ja) 1992-11-30

Family

ID=14678314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60116084A Granted JPS61275161A (ja) 1985-05-29 1985-05-29 低温焼成多層セラミツク基板

Country Status (1)

Country Link
JP (1) JPS61275161A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247196A (ja) * 1985-08-26 1987-02-28 松下電器産業株式会社 セラミツク多層基板
JPS6247195A (ja) * 1985-08-26 1987-02-28 松下電器産業株式会社 セラミツク多層基板
JPS6247198A (ja) * 1985-08-27 1987-02-28 松下電工株式会社 多層配線基板
JP3030558B2 (ja) * 1987-11-28 2000-04-10 ティーディーケイ株式会社 誘電体磁器材料
JP2744657B2 (ja) * 1989-11-14 1998-04-28 株式会社日本触媒 セラミック成形体およびその製造方法
CN101979359B (zh) * 2010-09-20 2013-02-13 景德镇陶瓷学院 一种超低温烧结瓷砖及其制备方法

Also Published As

Publication number Publication date
JPS61275161A (ja) 1986-12-05

Similar Documents

Publication Publication Date Title
US4766010A (en) Process for manufacturing dielectric layers formed from ceramic compositions containing inorganic peroxide and electronic devices including said layers
JPH0361359B2 (ja)
JPH0523519B2 (ja)
US4837408A (en) High density multilayer wiring board and the manufacturing thereof
JPS608229B2 (ja) 多層セラミック基板
JPH0475185B2 (ja)
JPH0467800B2 (ja)
JPH02141458A (ja) 低温焼成セラミック多層基板およびその製造方法
US5261950A (en) Composition for metalizing ceramics
JPH0650703B2 (ja) ペースト組成物および積層セラミックコンデンサの製造方法
JPH0572350B2 (ja)
JPH01201090A (ja) セラミック用メタライズ組成物
JP3222296B2 (ja) 導電性インキ
JPH01112605A (ja) 導体ペースト組成物
JP6455633B2 (ja) 多層セラミック基板及び電子装置
JP3197147B2 (ja) 多層セラミック基板の製造方法
JPH03116608A (ja) 導体ペーストおよび導体
JPH0521931A (ja) ガラスセラミツク基板の製造方法
JPH0213478B2 (ja)
JPH0321108B2 (ja)
JPH0213479B2 (ja)
JPH02122698A (ja) 回路基板用ペーストおよび該ペーストを用いた多層セラミック回路基板の製造方法
JPH01106497A (ja) 多層セラミック回路基板の製造方法
JPH06313137A (ja) 導電性インキ
JPH0469584B2 (ja)