JPS61275161A - 低温焼成多層セラミツク基板 - Google Patents

低温焼成多層セラミツク基板

Info

Publication number
JPS61275161A
JPS61275161A JP60116084A JP11608485A JPS61275161A JP S61275161 A JPS61275161 A JP S61275161A JP 60116084 A JP60116084 A JP 60116084A JP 11608485 A JP11608485 A JP 11608485A JP S61275161 A JPS61275161 A JP S61275161A
Authority
JP
Japan
Prior art keywords
substrate
multilayer ceramic
firing
ceramic substrate
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60116084A
Other languages
English (en)
Other versions
JPH0475185B2 (ja
Inventor
久富 田口
平野 隆男
松永 博和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritake Co Ltd
Original Assignee
Noritake Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritake Co Ltd filed Critical Noritake Co Ltd
Priority to JP60116084A priority Critical patent/JPS61275161A/ja
Publication of JPS61275161A publication Critical patent/JPS61275161A/ja
Publication of JPH0475185B2 publication Critical patent/JPH0475185B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は多層セラミック基板に関し、詳しくは低温焼成
が可能で、焼成時の変形が少なく、多層化が容易で、従
来の厚膜印刷法用ペーストを用いて表層に導体回路およ
び抵抗体が形成可能で、且つ形成されたそれらの特性が
単層セラミック基板に比し、劣ることのない低温焼成多
層セラミック基板に関する。
[従来の技術] 近年、半導体工業、特に実装技術の進歩によって厚膜混
成集積回路基板(以下、厚膜基板という)にも実装密度
の向上がさらに要求されるようになった。特にアナログ
回路とデジタル回路の混在する回路を必要とする、制御
用、計測用Ia器等に用いる厚膜基板においては、産業
用、民需用等を問わず、LSIとアナログ回路を同一基
板上へ実装することが要求されている。また引き回し配
線の増加にもかかわらず実装密度の向上と抵抗体の基板
上への形成も合わせて要求されている。通常のクロスオ
ーバー配線を有する単層の厚膜基板では、シルクスクリ
ーン印刷の解像度の限界等、製作工程上の制限をうける
ため実装密度の向上はもはや限界に達しつつある。
このような事情に鑑み、厚膜基板において特に高い実装
密度を得る方法として多層セラミック基板が提案されて
いる。
多層セラミック基板には大別すると、厚膜印刷積層法と
グリーンシート法があり、さらにグリーンシート法には
積層法と印刷法がある。これらの中でアルミナ基板上に
導体回路印刷と(結晶化ガラス等の)絶縁層の印刷形成
とを繰り返す厚膜印刷積層法は実用化されてはいるが次
のような問題点を含んでいる。
■ 絶縁層、導体層の各層を印刷毎に焼成し、これを繰
り返えさなければならないため工程数が多く繁雑である
■ 絶縁層中のガラス層のピンホール発生によって導体
間にショートが生じ歩留りが低くなる。
■ 多数回の焼成によって層間に歪が発生する等の層数
を制限する要素が多く、多くても数層程度しか積層でき
ない。
■ 厚膜印刷積層法に用いられている眉間の絶縁材料は
、ピンホール発生以外にも絶縁劣化を起こし易い等信頼
性が低く、生産性や得られた基板の寿命についても満足
できるものではない。
一方、未焼成のいわゆるセラミックグリーンシートを積
層圧着し、同時焼成するグリーンシート積層法は上記問
題点の多くを解決するものの、表層に導体、抵抗回路等
の厚膜回路を印刷法(厚膜法)で形成し、焼きつけるこ
とについては未だ実用化に至っていない。この根本的な
原因は、焼成温度が1500〜1600℃と高いアルミ
ナを絶縁材料として用いているために、積層面上の導体
回路形成に際しては、通常、MO1MO−1vln 、
 W等の高融点金属を導体として用いなければならない
ことおよび、これら導体金属は焼付に際して酸化され易
いことにある。さらに詳しくはこのような高融点金属を
用いる場合、次のような問題点がある。
■ 酸化防止のため、積層焼成時の焼成雰囲気として水
素ガスを用いた還元雰囲気にすることが必要であり、製
造コストが高くなる。
■ 層間の導体回路抵抗を低下させることができない。
■ 得られた多層基板の表層上にさらに厚膜法で、導体
回路、抵抗体を通常、500〜950℃の酸化雰囲気に
よって焼きつけるが、このときMOlW等の酸化を防ぐ
ために、これら積層面内導体回路金属の表面にAu 、
pt等の貴金属をメッキする等特別な処理を要する。こ
のため工程数、工数とも多くなり、材料コストも高価な
ものとなる。
■ 多層基板の表層上での厚膜回路形成に際し、還元ま
たは中性雰囲気で、Mo 、W等の層間導体(あるいは
抵抗体)の酸化を押さえながら焼成できる導体、抵抗等
の回路形成用ペーストも知られているが、実用的な性能
を持つには至っていない。
[発明の解決しようとする問題点1 このような問題点の解決策としては、多層セラミック基
板用絶縁材料としてアルミナの代わりに低温で焼成でき
るセラミックス、ガラス・セラミックス、結晶化ガラス
等を用いることが提案されており、例えば特公昭59−
22399号公報、特開昭59−162169号公報等
に開示されている。
しかしこれら公知の多層セラミック絶縁材料は、絶縁材
料層状体とその層間に形成した導体回路を同時焼成する
際の反応による、基板のそり、曲がりの発生、あるいは
基板表層に形成された抵抗体の特性等の点で十分に満足
できるものではなかった。抵抗体の特性については、例
えば半田工程等のサーマルショックによる抵抗値の変化
がアルミナを用いた場合に比較して大きかつたり、抵抗
値が制御しにくいという欠点があった。
本発明は上述の問題点を解決するためになされたもので
、低温焼成が可能で、焼成時の変形が少なく、多層化が
容易で、従来の厚膜印刷法用ペーストを用いて導体回路
および抵抗体をその特性を単層の場合に比し劣ることな
く酸化雰囲気中で基板表層に形成し得る多層セラミック
基板を提供することを目的とする。
[問題点を解決するための手段および作用]本発明者ら
は、上記目的を達成するために鋭意検討した結果状のよ
うな知見を得た。
第1に、現在量も秀れた厚膜抵抗形成用印刷ペーストで
ある酸化ルテニウム系抵抗体用印刷ペーストを用い、形
成された酸化ルテニウム系抵抗体の特性を、単層アルミ
ナ基板に比し劣ることなく基板上に焼きつけるためには
、得られる多層セラミック基板の線熱膨張係数(以下、
αという)を、アルミナの線熱膨張係数的7.2x 1
G’/ ”C(25〜500℃における平均値)に近づ
けた方が好ましいということである。実用的にはαは6
.0〜8.0×10−6/’C(25〜500℃におけ
る平均値)の範囲内であれば満足できる特性の抵抗体を
形成できる。
これは酸化ルテニウム抵抗体の線熱膨張係数、得られる
基板のα、得られる基板の強度、酸化ルテニウム系抵抗
体の応力による抵抗値変化等を考慮、検汁した結果、本
発明の構成要件が得られたものである。
第2に、前述のMo 、W等と比較して低融点の金属A
u 、 Pt 、 Pd % 12 、 Cu 、 N
i 、およびこれらの合金等を導体として用いるために
は1000℃以下の温度で焼成し得るセラミック絶縁材
料を用いる必要があり、そのようなセラミック材料の原
料組成を検討した結果本発明の構成要件が得られた。
第3に、基板の原料となるガラス成分と無機フィラー成
分(結晶)との反応による再結晶化の速度をコントロー
ルできれば、導体回路材料と絶縁材料との反応による変
形を防ぐことができるということである。ここで無機フ
ィラーとはガラスに比し、溶融温度が高く、低温では反
応速度の遅い無機質非金属材料を言う。従って、この観
点からガラス組成、無機フィラー組成、これらの配合比
等を注意深く選ばなければならない。
本発明はこのような知見に基づいて種々の無機質原料成
分の配合および配合量等を研究した結果なされたもので
ある。
すなわち本発明は、酸化物換算表記に従ったとき、 (a  ) Pb O3〜43wt%、8203  s
〜12wt%、S t O230〜55Wj%、Ca、
 05〜20wt%、A4203 7〜15wt%、R
z O(但し、RはNa、におよびliから選ばれる一
種以上)0.1〜1,0wt%の組成範囲で総量が95
wt%以上となるガラス組成物45〜55wt%、およ
び (b )Al2Og 15〜70wt%、残量が7オル
ステライトからなる無機フィラー組成物55〜45wt
% からなる原料組成物を800〜1000℃で焼成して得
られるセラミック層状体を積層構成し、導体回路を該積
層セラミック層状体間および/またはセラミック積層体
表層上に形成したことを特徴とする低温焼成多層セラミ
ック基板である。
本発明に係る多層セラミック基板のセラミック層を構成
するセラミックス組成は、特定のガラス組成物と特定の
無機フィラー組成物を特定の配合比で配合することによ
って得られるものである。
以下、各原料成分の組成範囲について説明する。
PbOはガラス組成物中3〜43wt%含有することが
必要である。この含有量が3wt%未満では得られる基
板のそりが出易くなり、また43wt%を越えると焼成
中にフィラーの一部までガラス化しセッターと融着を起
こしてしまうからである。
B2O3はガラス組成物中5〜12wt%含有すること
が必要である。この含有量がSwt%未満ではセラミッ
ク焼結体中のガラス層の安定性が悪化し無機フィラー(
結晶)とガラスの反応による再結晶化が速くなり、従っ
て基板のそりが出易くなり、また12wt%を越えると
多層基板表層に導体回路を形成した時に、この導体回路
部分の上にガラスかにじみ出る、いわゆる“浮き°が出
て半田濡れ性が悪くなるからである。
Sf 02はガラス組成物中30〜55wt%含有する
ことが必要である。この含有量が30111t%未満で
はガラス層の強度や化学的安定性が悪化し、また55w
t%を越えると得られる基板のαを所望の値まで大きく
することができなくなるからである。
CaOはガラス組成物中5〜20wt%含有することが
必要である。この含有量が5wt%未満では所望のαお
よび電気絶縁性が得られに(くなり、またzowt%を
越えるとガラスと無機フィラーとの反応が起き易く、再
結晶化が速くなり過ぎて低温で安定な焼結ができなくな
るからである。
Al2O2はガラス組成物中7〜15wt%含有するこ
とが必要である。この含有量が、7wt%未満ではセラ
ミック焼結体中のガラス層の抗張力が弱くなり十分な基
板強度が得られず、また15wt%を越えるとガラス組
成原料を溶融してフリット化する際の溶融温度が高くな
り過ぎrWJット製造が困難となる。
K2O、Na2O、Lt z Oから選ばれる一種以上
の総量はガラス組成物中0.1〜1,0wt%含有する
ことが必要である。この含有量が0.1%未満ではガラ
スの安定性が悪くなり、かつガラスフリットが製造し難
くなり、また1%を越えると所望の電気絶縁性を確保し
難くなるからである。
通常ガラス原料物中に不純物が含有されており、またガ
ラスの性状を改善するためにFe2O3、ZnO1M(
J O,Sr 01BaO等がガラス組成物中に少量含
有させることもある。しかしこの量がSwt%を越える
と得られる基板のα等に影響を及ぼし、所期の目的が達
成できないからである。
本発明の無機フィラー組成物はAl2O3と7オルステ
ライトから構成されることを必須とする。
本発明においては、このように無機フィラーとしてアル
ミナとフォルステライトの組合わせを選択しかつ両者の
配合比を特定したところに特徴を有し、このような組合
わせによって所望のαを容易に得ることができる。
本発明の無機フィラー組成物はAJ2O3を15〜70
wt%含有し、残量が7オルステライトからなることが
必要である。Al2O3の含有量が15wt%未満では
得られる基板のαが必要以上に大きくなる傾向にあり基
板のそりも出易くなり、また70wt%を越えると得ら
れる基板のαが小さくなり過ぎるからである。
本発明においては、セラミック原料中上記ガラス組成物
を45〜55wt%含有し、残1(55〜45wt%)
が無機フィラー組成物からなることを必須とする。
ガラス組成物の含有量が45wt%未満では低温で十分
な焼結が行なわれなくなり、また55wt%を越えると
基板が焼成中軟化し易くなり焼成品は変形し、所望の耐
火度が得られず厚膜回路形成工程において反りが発生し
易くなるからである。
なお、無機フィラー組成物中に少量のシリカ等の不可避
不純物が含まれてもかまわない。
以下、本発明の多層セラミック基板の製造方法について
説明する。
まずガラス組成原料と無機フィラー組成原料を上述の範
囲内で調合し、溶剤中で湿式微粉砕を行なって均一な混
合物とする。溶剤としては、アルコール、トルエン、ア
セトン、メチルエチルケトン、トリクロールエチレン、
これらの混合物等の有機溶剤や水等が所望に応じて用い
られる。
得られたセラミック原料中に、有機バインダー(一時結
合剤)、分散剤、可塑剤等を適宜配合した後、混合し、
スラリーとする。有機バインダーとしては、ポリビニル
ブチラール、ポリアクリル系樹脂等が用いられる。分散
剤としてはオクタデシルアミン、グリセリルモノオレエ
ート、ソルビタンモノオレエート等が用いられる。さら
に可塑剤としては、ジオクチルフタレート(DOP)、
ジブチルフタレート(DBP) 、ポリエチレングリコ
ール、グリセリ′ン等が用いられる。
得られたスラリーをドクターブレード法等の公知の方法
によってグリーンシートを形成する。このグリーンシー
トをカッターあるいは打抜き型によって所望の形状に加
工し、さらに打抜き型等を用いて所望の位置にスルーホ
ールを設ける。
加工後のグリーンシートに、スクリーン印刷法で、Au
 、 Pt 、 Pd 、 Aa 、Cu 、 Ni 
、 Ag−Pd(例えばAQ : Pd =85: 1
5の合金)、A!It−Pt等を主成分とした導体回路
用印刷ペーストを用いて回路パターンを印刷する。本発
明においては、1000℃以下の低温焼成が可能となる
た−め、このような比較的低融点の金属を導体として用
いることができる。
導体印刷されたグリーンシートを、所望の回路、厚みに
なるように積層した後、800〜1000℃の温度で焼
成して多層セラミック基板を完成する。なお焼成時にお
いて600℃までの昇温速度は、脱バインダーが十分に
行なわれるように選択する必要がある。
本発明においては、このようにして得られた多層セラミ
ック基板上に、従来から用いられているルテニウム系抵
抗ペーストを用いて公知の方法で基板の表層に抵抗体を
、単層アルミナ基板上に形成する場合に比し、その特性
を低下させることなく形成することができる。
以下、実施例および比較例に基づいて本発明を具体的に
説明する。
[実施例1〜10および比較例1〜6]第1表に示す組
成のガラス組成物粉末と無機フィラー組成物粉末を用意
した。ガラス組成物粉末はボールミルによりあらかじめ
微粉砕しておいた。
このガラス組成物粉末と無機フィラー組成物粉末を第1
表に示す割合に調合し、エタノール、メチ1ルエチルケ
トン、トルエンからなる混合有機溶剤中で24時時間式
微粉砕を行なって均一な混合物とした。この混合物に有
機バインダーとしてポリビニルブチラール、分散剤とし
てソルビタンモノオレエート、および可塑剤としてジオ
クチルフタレートを加え、ざらに混合してスラリーとし
た。
得られたスラリーをドクターブレード法により100〜
500μmの厚さの均一なグリーンシートを形成した。
このグリーンシートを打抜き型によって、7011X 
80111の長方形に打抜き、21”3に: o、21
1φの円形用打抜き型を用いて各層のグリーンシートの
所定位置にスルーホールを設けた。
得られたグリーンシートに、スクリーン印刷法で、Ag
−Pd合金(AU : Pd −85: 15)を主成
分とした導体回路用印刷ペーストを用いて導体回路パタ
ーンを印刷し、さらにスルーホールを導体回路用印刷ペ
ーストで埋めるように印刷した。
この導体回路が印刷されたグリーンシートを、所定の回
路、厚みになるように重ね合わせ、100〜150℃の
温度、50〜200ka Vcdの圧力で熱圧着し積層
化した。
その俊、所定の寸法、形状になるように打抜き型を用い
て切断し、第2表に示す温度で空気中で約20分間焼成
し多層セラミック基板を得た。この時、600℃までの
昇温速度は、10℃/分とした。
[実験例1] 実施例1〜10および比較例1〜6においてグリーンシ
ート焼成後(多層基板表層に導体回路および抵抗体を厚
膜形成する前)に、得られた基板のそりあるいは曲りの
有無を観察した。そり、曲りのないものを″O″とし、
それ以外をX″とし、その結果を第2表に示す。
[実験例2] 実施例1〜10および比較例1〜6で得られた多層セラ
ミック基板上に、Ag−Pd系の市販の導体回路用印刷
ペーストおよびシート抵抗が約1にΩ/口の市販の酸化
ルテニウム系の抵抗体用印刷ペーストを用いて厚膜導体
および抵抗体を形成し、その上に保護ガラス層を形成し
、これを500〜900℃の酸化雰囲気中で焼成した。
このようにして得られた抵抗体形成後の多層セラミック
基板それぞれについて、約230℃の半田槽で約5秒間
半田デイツプを行ない、その前後の抵抗値の変化率を測
定した。また25〜125℃での抵抗値温度係数(TC
P>を測定し、材料の良否の判定をした。
抵抗体の良否の判定基準は半田デイツプ前後の抵抗値変
化率が0.5%以下で、かつ、TCRが±20091)
l /’C以内のものをO″とし、それ以外をII ×
11とした。その結果を第2表に示す。
第2表から明らかなように、本発明の範囲内で配合した
セラミック組成物を用いた実施例1〜10では、焼成時
の変形も少なく、表層に形成した酸化ルテニウム系の厚
膜抵抗体についてもそのTCRが良好で判田ディプの際
のサーマルショックによる抵抗値の変化も小さく実用的
に優れた特性を示すことが判る。
これに対し、無機フィラー組成物中にアルミナを多量に
添加した比較例1およびアルミナのみを用いた比較例2
では基板の変形は小さかったものの、抵抗体の特性が不
十分であった。ガラス組成物中の生成分中、PbOを全
く添加しなかった比較例3では形成された抵抗体の特性
は良好であったが、基板の変形が大きかった。ガラス組
成物の各成分を本発明のI!囲外とした比較例4では焼
成中にグリーンシートがセッターに融着してしまい全く
実用に供し得ないことが判った。ガラス組成物中の主成
分中、PbOを添加せずにフォルステライトのみを無機
フィラーとして用いた比較例5では抵抗体の特性は良好
であったが基板の変形が大きかった。さらに、ガラス組
成物中の主成分中Pboを添加せずアルミナのみを無機
フィラーとして用いた比較例6では抵抗体の特性も悪く
基板の変形も大きかった。
以上の結果から、本発明の範囲外の組成では基板の変形
が小さくかつ酸化ルテニウム系抵抗ペーストを用いた場
合に良好な特性を得られないことが判った。
[発明の効果] 以上説明したように本発明によれば、1000℃以下の
低温でグリーンシートの焼成が可能である為、グリーン
シート上に形成する導体回路材料として、Au 、 P
t 、 Pd s Ao 、Cu 、 Ni 、または
これらの合金が使用可能となり、酸化雰囲気による厚膜
回路の焼付形成にも耐えることができる。また焼成後の
基板のαを6.0〜8.0×10/℃の範囲にコントロ
ールすることが容易となり、従来の市販の酸化ルテニウ
ム系抵抗体用印刷ペーストを用いてTCPおよび抵抗値
の安定性に秀れた抵抗体を基板表層に形成することがで
きる。
ざらに本発明の多層セラミック基板を製造する際および
抵抗体等を形成する際の焼成工程は酸化雰囲気中で行な
えるため、N2 、N2等の中性または還元雰囲気を必
要とせず、製造コストを下げることができる。従って、
焼成変形のない優れた多層セラミック基板を安価に供給
することが可能となり、工業的に利用価値が大きい。

Claims (2)

    【特許請求の範囲】
  1. (1)酸化物換算表記に従つたとき、 (a)PbO3〜43wt%、B_2O_35〜12w
    t%、SiO_230〜55wt%、CaO5〜20w
    t%、Al_2O_37〜15wt%、R_2O(但し
    、RはNa、KおよびLiから選ばれる一種以 上)0.1〜1.0wt%の組成範囲で総量が95wt
    %以上となるガラス組成物45〜55wt%、および (b)Al_2O_315〜70wt%、残量がフォル
    ステライトからなる無機フィラー組成物55〜45wt
    % からなる原料組成物を800℃〜1000℃で焼成して
    得られるセラミック層状体を積層構成し、導体回路を該
    積層セラミック層状体間および/またはセラミック積層
    体表層上に形成したことを特徴とする低温焼成多層セラ
    ミック基板。
  2. (2)厚膜導体回路を印刷形成したセラミックグリーン
    シートをグリーン状態で積層した後、800〜1000
    ℃の低温で同時焼成することを特徴とする特許請求の範
    囲第1項記載の低湿焼成多層セラミック基板。
JP60116084A 1985-05-29 1985-05-29 低温焼成多層セラミツク基板 Granted JPS61275161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60116084A JPS61275161A (ja) 1985-05-29 1985-05-29 低温焼成多層セラミツク基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60116084A JPS61275161A (ja) 1985-05-29 1985-05-29 低温焼成多層セラミツク基板

Publications (2)

Publication Number Publication Date
JPS61275161A true JPS61275161A (ja) 1986-12-05
JPH0475185B2 JPH0475185B2 (ja) 1992-11-30

Family

ID=14678314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60116084A Granted JPS61275161A (ja) 1985-05-29 1985-05-29 低温焼成多層セラミツク基板

Country Status (1)

Country Link
JP (1) JPS61275161A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247196A (ja) * 1985-08-26 1987-02-28 松下電器産業株式会社 セラミツク多層基板
JPS6247195A (ja) * 1985-08-26 1987-02-28 松下電器産業株式会社 セラミツク多層基板
JPS6247198A (ja) * 1985-08-27 1987-02-28 松下電工株式会社 多層配線基板
JPH01236515A (ja) * 1987-11-28 1989-09-21 Tdk Corp 誘電体磁器材料
JPH03159949A (ja) * 1989-11-14 1991-07-09 Nippon Shokubai Kagaku Kogyo Co Ltd セラミック成形体およびその製造方法
CN101979359A (zh) * 2010-09-20 2011-02-23 景德镇陶瓷学院 一种超低温烧结瓷砖及其制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247196A (ja) * 1985-08-26 1987-02-28 松下電器産業株式会社 セラミツク多層基板
JPS6247195A (ja) * 1985-08-26 1987-02-28 松下電器産業株式会社 セラミツク多層基板
JPH0369196B2 (ja) * 1985-08-26 1991-10-31 Matsushita Electric Ind Co Ltd
JPH0369197B2 (ja) * 1985-08-26 1991-10-31 Matsushita Electric Ind Co Ltd
JPS6247198A (ja) * 1985-08-27 1987-02-28 松下電工株式会社 多層配線基板
JPH0250638B2 (ja) * 1985-08-27 1990-11-02 Matsushita Electric Works Ltd
JPH01236515A (ja) * 1987-11-28 1989-09-21 Tdk Corp 誘電体磁器材料
JPH03159949A (ja) * 1989-11-14 1991-07-09 Nippon Shokubai Kagaku Kogyo Co Ltd セラミック成形体およびその製造方法
CN101979359A (zh) * 2010-09-20 2011-02-23 景德镇陶瓷学院 一种超低温烧结瓷砖及其制备方法

Also Published As

Publication number Publication date
JPH0475185B2 (ja) 1992-11-30

Similar Documents

Publication Publication Date Title
US4837408A (en) High density multilayer wiring board and the manufacturing thereof
JPS61275161A (ja) 低温焼成多層セラミツク基板
JPS61274399A (ja) 多層セラミック基板用組成物および多層セラミック基板の製造方法
JPH02141458A (ja) 低温焼成セラミック多層基板およびその製造方法
JPS6325271A (ja) 低温焼成多層セラミツク基板
JP3222296B2 (ja) 導電性インキ
JPH01112605A (ja) 導体ペースト組成物
JPH0469584B2 (ja)
JPS63215548A (ja) 電気抵抗体及びその製造方法
JPH0321109B2 (ja)
JPH0321108B2 (ja)
JPS61170094A (ja) セラミツク多層配線基板の製造法
JPH0469587B2 (ja)
JPH0428127B2 (ja)
JPS63215547A (ja) 電気抵抗体及びその製造方法
JPH0321110B2 (ja)
JPS63213302A (ja) 電気抵抗体及びその製造方法
JPS63215552A (ja) 電気抵抗体及びその製造方法
JPH0428126B2 (ja)
JPH0469590B2 (ja)
JPH0428122B2 (ja)
JPS61171198A (ja) セラミツク多層配線基板の製造法
JPH0428128B2 (ja)
JPH0428123B2 (ja)
JPH0469586B2 (ja)