JPH0523519B2 - - Google Patents
Info
- Publication number
- JPH0523519B2 JPH0523519B2 JP62012873A JP1287387A JPH0523519B2 JP H0523519 B2 JPH0523519 B2 JP H0523519B2 JP 62012873 A JP62012873 A JP 62012873A JP 1287387 A JP1287387 A JP 1287387A JP H0523519 B2 JPH0523519 B2 JP H0523519B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- substrate
- multilayer
- temperature
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 52
- 239000000919 ceramic Substances 0.000 claims description 25
- 239000000203 mixture Substances 0.000 claims description 21
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 16
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 16
- 238000000034 method Methods 0.000 description 26
- 239000000463 material Substances 0.000 description 24
- 238000010304 firing Methods 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 19
- 238000007639 printing Methods 0.000 description 11
- 238000005452 bending Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 238000005245 sintering Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- 238000009966 trimming Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000003475 lamination Methods 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- DOIRQSBPFJWKBE-UHFFFAOYSA-N dibutyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCCCC DOIRQSBPFJWKBE-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 1
- 239000000263 2,3-dihydroxypropyl (Z)-octadec-9-enoate Substances 0.000 description 1
- RZRNAYUHWVFMIP-GDCKJWNLSA-N 3-oleoyl-sn-glycerol Chemical compound CCCCCCCC\C=C/CCCCCCCC(=O)OC[C@H](O)CO RZRNAYUHWVFMIP-GDCKJWNLSA-N 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 150000004649 carbonic acid derivatives Chemical class 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004455 differential thermal analysis Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000004679 hydroxides Chemical class 0.000 description 1
- 229910052500 inorganic mineral Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011707 mineral Substances 0.000 description 1
- RZRNAYUHWVFMIP-UHFFFAOYSA-N monoelaidin Natural products CCCCCCCCC=CCCCCCCCC(=O)OCC(O)CO RZRNAYUHWVFMIP-UHFFFAOYSA-N 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 238000007372 rollout process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
- C03C14/004—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of particles or flakes
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C3/00—Glass compositions
- C03C3/04—Glass compositions containing silica
- C03C3/062—Glass compositions containing silica with less than 40% silica by weight
- C03C3/07—Glass compositions containing silica with less than 40% silica by weight containing lead
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
- C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
- C04B35/10—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminium oxide
- C04B35/111—Fine ceramics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C2214/00—Nature of the non-vitreous component
- C03C2214/04—Particles; Flakes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31815—Of bituminous or tarry residue
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geochemistry & Mineralogy (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Structural Engineering (AREA)
- Dispersion Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
産業上の利用分野
本発明は、セラミツク多層基板、特に低温焼成
可能なセラミツク多層基板に関するものである。 従来の技術 近年、電子回路には、厚膜印刷法により簡便に
回路形成できる熱放散性の優れたセラミツク基板
を使用した電子回路が使用されている。そして、
より小型高性能化を実現する為に多層電子回路基
板が使用され始めている。 多層回路基板を製造する方法は一般的には次に
述べる(a)，(b)，(c)の三種類がある。 (a) セラミツク焼結体上での印刷多層法 (b) グリーンシート上での印刷多層法 (c) グリーンシート積層多層法 (a)のセラミツク焼結体上での印刷多層法による
多層基板の製造方法を説明すると、第２図にその
プロセスを示すように、まず基板となるセラミツ
ク焼結体上に第１導体層を印刷・乾燥・焼成し、
次に第１絶縁層を印刷・乾燥・焼成し、その上に
第２絶縁層を印刷・乾燥し、第２導体層を印刷・
乾燥し、第２絶縁層ごと一括焼成する。この際、
第１及び第２絶縁層はヴイアホールと呼ばれる微
小孔が形成されるように印刷し、その微小孔中に
第２導体層に用いられる材料が充填されるように
第２導体層を印刷することにより第１導体層と第
２導体層とが接続される。次に第２導体層上に第
３絶縁層を印刷・乾燥・焼成し、第２絶縁層以降
と同手順で層数を重ねていく。 (b)のグリーンシート上での印刷多層法による多
層基板の製造方法は、第３図にそのプロセスを示
すように、まず焼成後基板となるセラミツクのグ
リーンシート上に第１導体層を印刷・乾燥し、次
にその上に第１絶縁層を印刷・乾燥し、引き続き
第２導体層、第２絶縁層の印刷・乾燥を行ない、
以降同手順で層数を繰り返し、グリーンシートと
導体層と絶縁層とを一括焼成する。 (c)のグリーンシート積層多層法による多層基板
の製造方法は、第１図にそのプロセスを示すよう
に、まず複数枚のセラミツクのグリーンシートそ
れぞれに異なるパターンの微小孔を形成し（ステ
ツプ１〜３）、それぞれ異なるパターンの導体層
を印刷・乾燥する（ステツプ４〜９）。次に導体
パターンの異なるグリーンシート同士を所望枚数
積層し（ステツプ10）、適度な圧力と適度な温度
のもとで圧着し（ステツプ11）、所望の外形寸法
に切断してから焼成する（ステツプ12，13）。各
導体層間の導通はグリーンシートの微小孔に充填
された導体により行なわれる。 (b)，(c)の製造方法においては共に基板焼成の後
に最上層の厚膜形成を行なう（ｃではステツプ
14）。 (a)，(b)，(c)三種類の製造方法を比較すると、(a)
な比較的簡単な技術で多層化が可能であるが、実
質的な層数限界は４〜６層であり、それ以上の層
数は表面の凹凸が激しくなり実用に耐えない。(b)
はグリーンシートと印刷した絶縁層と導体層とを
一度に焼成することによりプロセスの合理化を行
なうことができる。しかし(b)も(a)同様に、層数を
増すと表面の凹凸が大きくなるのでやはり限界層
数は４〜６層である。(c)は理論的に層数は無限に
可能であり、現実的にも30〜40層程度の多層基板
が報告されている。しかし、その製造にはきわめ
て高度な技術を要し、プロセス的課題も多い。 以上の(a)，(b)，(c)三種類の製造方法のうち、本
発明は(c)のグリーンシート積層多層法に関するも
のである。第３図を参照してこのグリーンシート
積層多層法についてより詳細に従来技術を述べ
る。 （従来技術の第一例）第一例は高温焼成型の多
層基板製造法であつて、まず、アルミナパウダー
と有機物の混合体を所定の厚みに成形したグリー
ンシート複数枚に対し、ヴイアホールとなる微小
孔をそれぞれに異なるパターンで形成し、それぞ
れ異なるパターンの導体層を印刷・乾燥する。導
体材料には主にＷ，Moが使用される。ヴイアホ
ールへの導体材料の充填は導体の印刷工程と同時
に行なうか、もしくは印刷工程前にヴイアホール
単独に導体材料を充填する。導体の乾燥後に各々
異なる導体パターンを形成したグリーンシートを
所定枚数積層し、適度な温度下で加圧一体化す
る。次に、所望の外形寸法に切断し、約1600℃の
還元性雰囲気で焼成し、多層基板となる。焼成さ
れた基板は充分洗浄され、以降最上層の厚膜形成
工程（ステツプ14）へと進む。 （従来技術の第二例）第二例は低温焼成型の多
層基板の製造法であつて、特公昭59−22399号公
報に開示されるように、セラミツク層にB2O3−
SiO2−PbO−Al2O3系材料を用いる。まず、B2
O3−SiO2−PbO−Al2O3系材料と有機物の混合体
を所定の厚みに成形したグリーンシート複数枚に
対し、ヴイアホールとなる微小孔をそれぞれに異
なるパターンで形成し、それぞれ異なるパターン
の導体層を印刷・乾燥する。導体材料にはAg，
Au，Pd，Pt等の単体あるいはこれらの合金が使
用される。ヴイアホールへの導体材料の充填は導
体の印刷工程と同時に行なうか、もしくは印刷工
程の前にヴイアホール単独に導体材料を充填す
る。導体の乾燥後に各々異なる導体パターンを形
成したグリーンシートを所定枚数積層し、適度な
温度下で加圧一体化する。次に、所望の外形寸法
に切断し、700℃〜1400℃の空気中で焼成し多層
基板となる。焼成された基板は充分洗浄され、以
降最上層の厚膜形成工程へと進む。 （従来技術の第三例）第三例は第二例と同様に
低温焼成型の多層基板の製造法であつて、特開昭
60−235744号公報または本発明者らが出願した特
願昭60−186919号に開示されるように、基板組成
物にB2O3−SiO2−（Al2O3，ZrO2）系材料を用い
る。その製造プロセスは従来技術の第二例と同一
であるため説明は省略する。 （従来技術の第四例）第四例も本発明者らが出
願したものであるが、第二例、第三例と同様に低
温焼成型の多層基板の製造法であつて、特開昭61
−186918号公報に開示されるように、絶縁組成物
にSiO2−PbO−（Al2O3，ZrO2，TiO2）系材料を
用いる。 （従来技術の第五例）第五例も本発明者らが出
願したものであるが、第二、三、四例と同様に低
温焼成型の多層基板の製造法であつて（特願昭61
−200911号）絶縁組成物にB2O3−SiO2−（Al2
O3，ZrO2，TiO2）系材料を用いる。 発明が解決しようとする問題点 しかしながら上記のような従来技術の第一例で
は、焼成温度が高く還元性雰囲気を使用するため
設備費用が高く、取扱いも不便であつた。また、
グリーンシート材料にアルミナを使用しており、
焼成温度が高いため、導体材料にはＷ，Mo等の
高融点金属しか使用できず、結果として導体の抵
抗値（Ｗ，Moは７〜15mΩ／□）が高くなると
いう問題点を有していた。 また、従来技術の第二例及び第三例と第四例で
は、上記第一例の問題点は解決できるが、耐熱性
がなく表面厚膜材料を印刷・乾燥後に850℃程度
で焼成した時に大きな反りが発生するという問題
点があり、基板を内部導体と一括焼成した時に基
板材料中に内部導体成分が拡散して層間・層内の
絶縁抵抗値が小さくなるという問題点があつた。 第五例は、さらに改良を加えて第二例、第三
例、第四例の問題点である内部導体の拡散と上部
厚膜焼成時の耐熱性という問題点を解決したもの
であり、多層基板としてのトータル的性能は飛躍
的に向上している。しかし、第一例から第四例も
同様であるが第五例は、基板焼成後に最上層の厚
膜形成を行ない抵抗値調整の為に厚膜抵抗体をレ
ーザでトリミングする際にマイクロクラツクが発
生するのでレーザトリミングができない。また部
品を実装して半田付けする際上部厚膜導体の半田
濡れ性及び半田付け強度が低いという問題点があ
つた。従つて第一例から第五例に示された多層基
板においては、抵抗値精度の高い上部厚膜抵抗体
の形成及び電子部品の半田付けによる実装が、実
用上不可能であり、多層基板の使用は上部厚膜抵
抗体が不必要な回路、抵抗値精度の低い回路、半
田付け以外の部品接合方法を採用できる回路基板
などに限定されていた。また、半田付けがどうし
ても必要な場合はめつき処理にて厚膜上に金属め
つき膜を形成して対応していた。 本発明は上記問題点に鑑み、導体材料にAg，
Au，Pd，Pt等の単体あるいはこれらの合金であ
る抵抗値の低い低融点金属を使用し、焼成温度は
低く空気中焼成を可能にして設備費用を低減し、
取り扱いも容易にすることを目的とし、かつ耐熱
性を向上させ、基板材料中への内部導体成分の拡
散を抑止し、レーザトリミング時のマイクロクラ
ツクの発生を防き、上部厚膜導体の半田付け性を
向上させて、汎用的に使用可能なセラミツク多層
基板を提供するものである。 問題点を解決するための手段 上記問題点を解決するために本発明のセラミツ
ク多層基板は、酸化物に換算して、 Al2O3，ZrO2のうち少なくとも１種 32〜58重量％ （以下単に％で表す） SiO2 13〜30％ PbO 15〜39％ BaO，CaO，ZnOのうち少なくとも１種 0.5〜12％ の組成の無機組成物により複数の導体層を絶縁す
る絶縁層を形成するものである。 また、本発明のセラミツク多層基板は、より好
ましくは酸化物に換算して、 Al2O3，ZrO2のうち少なくとも１種 39〜51％ SiO2 19〜25％ PbO 22〜32％ BaO，CaO，ZnOのうち少なくとも１種 ２〜８％ の組成からなる此機組成物により絶縁層を形成す
るとより一層好適である。 作 用 本発明のセラミツク多層基板は、約870℃〜950
℃の低温で焼結可能な無機組成物により絶縁層が
形成されており、しかも電子回路形成用のセラミ
ツク基板としての特性を充分発揮する。 本発明では、導体材料として低融点金属である
Ag，Au，Pd，Pt等の単体あるいはこれらの合
金の使用が可能であり、これら金属は空気中でも
酸化しにくいため還元性の焼成雰囲気は不必要で
あり、Au，Agは抵抗値（１〜3mΩ／□）がＷ，
Moのそれ（７〜15mΩ／□）よりも低い。従つ
て、空気中低温焼成により設備費も小さく済み、
取扱いも簡便になる。 さらに、本発明のセラミツク多層基板は耐熱性
に優れているため、表面厚膜材料を850℃程度の
温度で焼成しても反りが発生せず、また、基板を
内部導体と一括焼成した時に内部導体成分が基板
材料中に拡散しないので、層間・層内の絶縁抵抗
値が優れている。 そして、上部に厚膜抵抗体を形成してレーザト
リミングをしてもマイクロクラツクが発生せず、
上部導体の半田付け性が良好な為部品の半田付け
実装がめつき処理不要で可能となつた。 本発明の組成物における限定理由は次の通りで
ある。 SiO2は基板を構成する基本的なガラス組成物
であつてガラス形成の主材料である。SiO2が13
％未満では焼結温度が高くなり、Ag，Au，Pt，
Pdの低融点金属を内部導体として使用できなく
なり、焼成収縮率のばらつきが大きくなる。また
SiO2が30％を超えると曲げ強さが小さくなり過
ぎ、さらに焼成収縮率のばらつきが大きくなり、
基板としての実用性に耐えない。また、SiO2が
13％未満あるいは、30％を超えると他の組成元素
との結晶化バランスがくずれ、焼結温度、焼成収
縮率、曲げ強さ等の特性はほぼ満足し得るが耐熱
性と内部導体成分の拡散に問題が生じる。すなわ
ち、SiO2が多すぎ、また足りなくなると結晶化
バランスがくずれ基板中の非晶質部分が多くな
り、再焼成時の軟化、組成成分の移動が大きくな
る。つまり、表面厚膜材料850℃程度で焼成（基
板としては再焼成を受ける）すると基板の軟化に
より大きく反り等の変形を生じる。基板を全面支
持ではなく両端支持して焼成した時にもつともそ
の影響が顕著である。また、組成成分の移動が大
きくなると、内部導体成分が基板側に、そして基
板の組成物成分が内部導体側に拡散し、結果とし
て層内、層間の絶縁抵抗値が劣化する。さらに
は、結晶化バランスがくずれて組成成分が移動す
る事で、上部厚膜導体中に基板のガラス成分が拡
散して半田濡れ性と半田付け強度を低下させる。 SiO2はより望ましくは、19〜25％がよい。 PbOもまた基板構成の基本的なガラス組成物で
あり、PbOが15％未満では吸水性を帯び曲げ強さ
も低い。曲げ強さが低いと、レーザートリミング
時の熱ストレスに耐えきれずにマイクロクラツク
を発生させる。またPbOが39％を超えると焼結時
にセラミツクの変形が著しくなる。また、PbOが
15％未満あるいは39％を超えるとSiO2と同様に
結晶化バランスがくずれ、同じ様な現象と問題を
生じる。より望ましくは、PbOは22％〜32％であ
る。 BaＯ，CaO，ZnOは結晶化を起こさせる主要
構成物であつて基板の焼結性向上及び熱膨脹係数
の制御、さらには誘電正接を良好にする目的で添
加される。BaＯ，CaO，ZnOのうち少なくとも
１種が0.5％未満では焼結性が不充分であり、12
％を超えると誘電正接が大きくなり好ましくな
い。熱膨脹係数は基板の用途により種々制御され
るが、通常の厚膜混成集積回路として用いる場
合、特に厚膜導体ペースト及び厚膜抵抗ペースト
により回路形成を行なう場合はアルミナの熱膨脹
係数（6.0〜6.5）×10-6／℃に一致させるのが好ま
しく、またICのシリコンチツプを直接基板に実
装する場合はシリコンの熱膨脹係数４×10-6／℃
に一致させるのが好ましい。熱膨脹係数だけで基
板の良否判断は難しいが、両者の値と比較して大
きく離れた値を持つ基板は実用に耐えない。 また、BaＯ，CaO，ZnOのうち少なくとも１
種が0.5％未満、あるいは12％を超えると結晶化
バランスをくずし、レーザトリミング時にマイク
ロクラツクを発生する他、SiO2により結晶化バ
ランスがくずれた時の現象が同様に生じ問題があ
る。また、より望ましくは、BaＯ，CaO，ZnO
のうち少なくとも１種が２〜８％である。 Al2O3，ZrO2は結晶化の核として、また基板の
フイラーとして使われ、主に曲げ強さの向上と焼
成収縮率のばらつきの抑制のために添加される。 Al2O3，ZrO2のうち少なくとも１種が32％未満
では曲げ強さが小さ過ぎ焼成収縮率のばらつきも
大きく実用に耐えない。またAl2O3，ZrO2のうち
少なくとも１種が58％を超えると焼結温度が高く
なりかつ焼成が不充分で吸水性を帯び、また曲げ
強さも小さくなり、トリミング時にマイクロクラ
ツクが発生する。より望ましくは、Al2O3，ZrO2
のうち少なくとも１種が39〜51％である。 実施例 以下本発明のセラミツク層基板の製造実施例に
ついて説明する。 まずガラスの調整に当つては、後掲の第１表に
示した組成になるようにガラス組成物の各原料を
秤量してバツチを調整し、このバツチを1400〜
1500℃で１〜３時間加熱して溶融し、例えばロー
ルアウト法等によりガラス板を成形する。次いで
このガラス板をアルミナボールなどで平均粒径
0.5〜5μmの粉末とし、同粒径程度のフイラーを
加えることにより本発明の無機組成物が製造され
る。なお、この際用いられる原料粉末は明確化の
ため酸化物に換算表記したが、鉱物、酸化物、炭
酸塩、水酸化物などの形でも通常の方法により使
用されるのは勿論である。 次に、このようにして得られた無機組成物を使
用したグリーンシート積層多層法によるセラミツ
ク多層基板の製造方法の一例を述べる。 まず上記組成物100重量部に対して、ポリビニ
ルブチラール10重量部、ジブチルフタレート６重
量部、グリセリルモノオレエート0.4重量部、１，
１，１−トリクロルエタン20重量部、イソプロピ
ルアルコール39重量部を加え、24時間ボールミル
混合を行ないスラリをつくつた。このスラリでポ
リエステルフイルム上にドクターブレード法によ
り厚み0.1mmのグリーンシートを製造し、充分な
エージングを行ない、ヴイアホールとなる微小孔
を機械的な加工により形成した。次いで、このヴ
イアホールにメタルマスクを用いた印刷法により
導体材料を充填した。使用した導体材料は95％の
Agと５％のPdによりなる合金であつた。 次に、同じ導体材料により導体層をグリーンシ
ートに印刷・乾燥した。ヴイアホールパターン、
導体印刷パターンが各々異なるグリーンシート複
数枚を、80℃の温度下で200Kg／cm2の圧力で密着
させ加圧一体化した。次に外形切断の後に最大温
度870〜1340℃、最大温度保持時間60分で焼成し
た。焼成された多層基板は、純水で超音波洗浄
後、基板両面に厚膜回路（抵抗体と上部導体）を
形成し、電子回路としての機能が発揮される基板
として完成した。 上記製造法により得た基板としての特性を第２
表に示す。特性は、上記の電子回路としての機能
が発揮される基板について曲げ強さ、吸水率、誘
電正接を測定した。また、同表の焼結温度はそれ
ぞれの組成物についてあらかじめ示差熱分析より
おおよその焼結温度を推定しておき、吸水率0.0
％であり、なおかつ曲げ強さが最大になる焼結温
度を選択した。反り変形の有無については、基板
焼結後、外観形状を目視で観察して、基板表面の
凹凸及び反りうねり、また大きな変形があるもの
に関して実用に耐えないとした。 また、耐熱性については、支持スパン100mmで
焼結後の基板を両端支持し、ピーク温度保持時間
15分で基板の反りが0.3mm／100mm以上の反りが発
生した温度をその基板の耐熱限界温度とした。
820℃以上の耐熱限界温度があれば実用上問題な
いが、より望ましくは850℃以上の特性が欲しい。
820℃未満は不合格である。また、内部導体成分
（本実験では内部導体としてAg−Pdを使用した
ので、Ag成分の拡散に特に着目した）の拡散に
ついては、基板断面の特性Ｘ線像より拡散深さを
観察・測定し、実用上10μm未満であれば問題が
なく、より望ましくは3μm程度未満の拡散深さで
あつて欲しい。10μmを超える拡散は不合格とし
た。 抵抗体をレーザトリミングした時のマイクロク
ラツクの発生は、電子顕微鏡により表面及び破面
を観察した。 半田付け性のうち、半田濡れ性においては、〓４
mm×t2.85mmの共晶半田の円板を上部導体上に載
せ、230℃でリフローさせた時の半田拡がり径を
もつて評価し、拡がり径〓6.7mm以下を不合格とし
た。半田付け強度は、上部厚膜導体に〓0.6mmのSn
めつきワイヤーを共晶半田で半田付けし、厚膜導
体上で直角に曲げ引張る方法（いわゆるピーリン
グ法）時の厚膜剥離強度を測定し、0.5Kg／mm2以
上を合格とした。
可能なセラミツク多層基板に関するものである。 従来の技術 近年、電子回路には、厚膜印刷法により簡便に
回路形成できる熱放散性の優れたセラミツク基板
を使用した電子回路が使用されている。そして、
より小型高性能化を実現する為に多層電子回路基
板が使用され始めている。 多層回路基板を製造する方法は一般的には次に
述べる(a)，(b)，(c)の三種類がある。 (a) セラミツク焼結体上での印刷多層法 (b) グリーンシート上での印刷多層法 (c) グリーンシート積層多層法 (a)のセラミツク焼結体上での印刷多層法による
多層基板の製造方法を説明すると、第２図にその
プロセスを示すように、まず基板となるセラミツ
ク焼結体上に第１導体層を印刷・乾燥・焼成し、
次に第１絶縁層を印刷・乾燥・焼成し、その上に
第２絶縁層を印刷・乾燥し、第２導体層を印刷・
乾燥し、第２絶縁層ごと一括焼成する。この際、
第１及び第２絶縁層はヴイアホールと呼ばれる微
小孔が形成されるように印刷し、その微小孔中に
第２導体層に用いられる材料が充填されるように
第２導体層を印刷することにより第１導体層と第
２導体層とが接続される。次に第２導体層上に第
３絶縁層を印刷・乾燥・焼成し、第２絶縁層以降
と同手順で層数を重ねていく。 (b)のグリーンシート上での印刷多層法による多
層基板の製造方法は、第３図にそのプロセスを示
すように、まず焼成後基板となるセラミツクのグ
リーンシート上に第１導体層を印刷・乾燥し、次
にその上に第１絶縁層を印刷・乾燥し、引き続き
第２導体層、第２絶縁層の印刷・乾燥を行ない、
以降同手順で層数を繰り返し、グリーンシートと
導体層と絶縁層とを一括焼成する。 (c)のグリーンシート積層多層法による多層基板
の製造方法は、第１図にそのプロセスを示すよう
に、まず複数枚のセラミツクのグリーンシートそ
れぞれに異なるパターンの微小孔を形成し（ステ
ツプ１〜３）、それぞれ異なるパターンの導体層
を印刷・乾燥する（ステツプ４〜９）。次に導体
パターンの異なるグリーンシート同士を所望枚数
積層し（ステツプ10）、適度な圧力と適度な温度
のもとで圧着し（ステツプ11）、所望の外形寸法
に切断してから焼成する（ステツプ12，13）。各
導体層間の導通はグリーンシートの微小孔に充填
された導体により行なわれる。 (b)，(c)の製造方法においては共に基板焼成の後
に最上層の厚膜形成を行なう（ｃではステツプ
14）。 (a)，(b)，(c)三種類の製造方法を比較すると、(a)
な比較的簡単な技術で多層化が可能であるが、実
質的な層数限界は４〜６層であり、それ以上の層
数は表面の凹凸が激しくなり実用に耐えない。(b)
はグリーンシートと印刷した絶縁層と導体層とを
一度に焼成することによりプロセスの合理化を行
なうことができる。しかし(b)も(a)同様に、層数を
増すと表面の凹凸が大きくなるのでやはり限界層
数は４〜６層である。(c)は理論的に層数は無限に
可能であり、現実的にも30〜40層程度の多層基板
が報告されている。しかし、その製造にはきわめ
て高度な技術を要し、プロセス的課題も多い。 以上の(a)，(b)，(c)三種類の製造方法のうち、本
発明は(c)のグリーンシート積層多層法に関するも
のである。第３図を参照してこのグリーンシート
積層多層法についてより詳細に従来技術を述べ
る。 （従来技術の第一例）第一例は高温焼成型の多
層基板製造法であつて、まず、アルミナパウダー
と有機物の混合体を所定の厚みに成形したグリー
ンシート複数枚に対し、ヴイアホールとなる微小
孔をそれぞれに異なるパターンで形成し、それぞ
れ異なるパターンの導体層を印刷・乾燥する。導
体材料には主にＷ，Moが使用される。ヴイアホ
ールへの導体材料の充填は導体の印刷工程と同時
に行なうか、もしくは印刷工程前にヴイアホール
単独に導体材料を充填する。導体の乾燥後に各々
異なる導体パターンを形成したグリーンシートを
所定枚数積層し、適度な温度下で加圧一体化す
る。次に、所望の外形寸法に切断し、約1600℃の
還元性雰囲気で焼成し、多層基板となる。焼成さ
れた基板は充分洗浄され、以降最上層の厚膜形成
工程（ステツプ14）へと進む。 （従来技術の第二例）第二例は低温焼成型の多
層基板の製造法であつて、特公昭59−22399号公
報に開示されるように、セラミツク層にB2O3−
SiO2−PbO−Al2O3系材料を用いる。まず、B2
O3−SiO2−PbO−Al2O3系材料と有機物の混合体
を所定の厚みに成形したグリーンシート複数枚に
対し、ヴイアホールとなる微小孔をそれぞれに異
なるパターンで形成し、それぞれ異なるパターン
の導体層を印刷・乾燥する。導体材料にはAg，
Au，Pd，Pt等の単体あるいはこれらの合金が使
用される。ヴイアホールへの導体材料の充填は導
体の印刷工程と同時に行なうか、もしくは印刷工
程の前にヴイアホール単独に導体材料を充填す
る。導体の乾燥後に各々異なる導体パターンを形
成したグリーンシートを所定枚数積層し、適度な
温度下で加圧一体化する。次に、所望の外形寸法
に切断し、700℃〜1400℃の空気中で焼成し多層
基板となる。焼成された基板は充分洗浄され、以
降最上層の厚膜形成工程へと進む。 （従来技術の第三例）第三例は第二例と同様に
低温焼成型の多層基板の製造法であつて、特開昭
60−235744号公報または本発明者らが出願した特
願昭60−186919号に開示されるように、基板組成
物にB2O3−SiO2−（Al2O3，ZrO2）系材料を用い
る。その製造プロセスは従来技術の第二例と同一
であるため説明は省略する。 （従来技術の第四例）第四例も本発明者らが出
願したものであるが、第二例、第三例と同様に低
温焼成型の多層基板の製造法であつて、特開昭61
−186918号公報に開示されるように、絶縁組成物
にSiO2−PbO−（Al2O3，ZrO2，TiO2）系材料を
用いる。 （従来技術の第五例）第五例も本発明者らが出
願したものであるが、第二、三、四例と同様に低
温焼成型の多層基板の製造法であつて（特願昭61
−200911号）絶縁組成物にB2O3−SiO2−（Al2
O3，ZrO2，TiO2）系材料を用いる。 発明が解決しようとする問題点 しかしながら上記のような従来技術の第一例で
は、焼成温度が高く還元性雰囲気を使用するため
設備費用が高く、取扱いも不便であつた。また、
グリーンシート材料にアルミナを使用しており、
焼成温度が高いため、導体材料にはＷ，Mo等の
高融点金属しか使用できず、結果として導体の抵
抗値（Ｗ，Moは７〜15mΩ／□）が高くなると
いう問題点を有していた。 また、従来技術の第二例及び第三例と第四例で
は、上記第一例の問題点は解決できるが、耐熱性
がなく表面厚膜材料を印刷・乾燥後に850℃程度
で焼成した時に大きな反りが発生するという問題
点があり、基板を内部導体と一括焼成した時に基
板材料中に内部導体成分が拡散して層間・層内の
絶縁抵抗値が小さくなるという問題点があつた。 第五例は、さらに改良を加えて第二例、第三
例、第四例の問題点である内部導体の拡散と上部
厚膜焼成時の耐熱性という問題点を解決したもの
であり、多層基板としてのトータル的性能は飛躍
的に向上している。しかし、第一例から第四例も
同様であるが第五例は、基板焼成後に最上層の厚
膜形成を行ない抵抗値調整の為に厚膜抵抗体をレ
ーザでトリミングする際にマイクロクラツクが発
生するのでレーザトリミングができない。また部
品を実装して半田付けする際上部厚膜導体の半田
濡れ性及び半田付け強度が低いという問題点があ
つた。従つて第一例から第五例に示された多層基
板においては、抵抗値精度の高い上部厚膜抵抗体
の形成及び電子部品の半田付けによる実装が、実
用上不可能であり、多層基板の使用は上部厚膜抵
抗体が不必要な回路、抵抗値精度の低い回路、半
田付け以外の部品接合方法を採用できる回路基板
などに限定されていた。また、半田付けがどうし
ても必要な場合はめつき処理にて厚膜上に金属め
つき膜を形成して対応していた。 本発明は上記問題点に鑑み、導体材料にAg，
Au，Pd，Pt等の単体あるいはこれらの合金であ
る抵抗値の低い低融点金属を使用し、焼成温度は
低く空気中焼成を可能にして設備費用を低減し、
取り扱いも容易にすることを目的とし、かつ耐熱
性を向上させ、基板材料中への内部導体成分の拡
散を抑止し、レーザトリミング時のマイクロクラ
ツクの発生を防き、上部厚膜導体の半田付け性を
向上させて、汎用的に使用可能なセラミツク多層
基板を提供するものである。 問題点を解決するための手段 上記問題点を解決するために本発明のセラミツ
ク多層基板は、酸化物に換算して、 Al2O3，ZrO2のうち少なくとも１種 32〜58重量％ （以下単に％で表す） SiO2 13〜30％ PbO 15〜39％ BaO，CaO，ZnOのうち少なくとも１種 0.5〜12％ の組成の無機組成物により複数の導体層を絶縁す
る絶縁層を形成するものである。 また、本発明のセラミツク多層基板は、より好
ましくは酸化物に換算して、 Al2O3，ZrO2のうち少なくとも１種 39〜51％ SiO2 19〜25％ PbO 22〜32％ BaO，CaO，ZnOのうち少なくとも１種 ２〜８％ の組成からなる此機組成物により絶縁層を形成す
るとより一層好適である。 作 用 本発明のセラミツク多層基板は、約870℃〜950
℃の低温で焼結可能な無機組成物により絶縁層が
形成されており、しかも電子回路形成用のセラミ
ツク基板としての特性を充分発揮する。 本発明では、導体材料として低融点金属である
Ag，Au，Pd，Pt等の単体あるいはこれらの合
金の使用が可能であり、これら金属は空気中でも
酸化しにくいため還元性の焼成雰囲気は不必要で
あり、Au，Agは抵抗値（１〜3mΩ／□）がＷ，
Moのそれ（７〜15mΩ／□）よりも低い。従つ
て、空気中低温焼成により設備費も小さく済み、
取扱いも簡便になる。 さらに、本発明のセラミツク多層基板は耐熱性
に優れているため、表面厚膜材料を850℃程度の
温度で焼成しても反りが発生せず、また、基板を
内部導体と一括焼成した時に内部導体成分が基板
材料中に拡散しないので、層間・層内の絶縁抵抗
値が優れている。 そして、上部に厚膜抵抗体を形成してレーザト
リミングをしてもマイクロクラツクが発生せず、
上部導体の半田付け性が良好な為部品の半田付け
実装がめつき処理不要で可能となつた。 本発明の組成物における限定理由は次の通りで
ある。 SiO2は基板を構成する基本的なガラス組成物
であつてガラス形成の主材料である。SiO2が13
％未満では焼結温度が高くなり、Ag，Au，Pt，
Pdの低融点金属を内部導体として使用できなく
なり、焼成収縮率のばらつきが大きくなる。また
SiO2が30％を超えると曲げ強さが小さくなり過
ぎ、さらに焼成収縮率のばらつきが大きくなり、
基板としての実用性に耐えない。また、SiO2が
13％未満あるいは、30％を超えると他の組成元素
との結晶化バランスがくずれ、焼結温度、焼成収
縮率、曲げ強さ等の特性はほぼ満足し得るが耐熱
性と内部導体成分の拡散に問題が生じる。すなわ
ち、SiO2が多すぎ、また足りなくなると結晶化
バランスがくずれ基板中の非晶質部分が多くな
り、再焼成時の軟化、組成成分の移動が大きくな
る。つまり、表面厚膜材料850℃程度で焼成（基
板としては再焼成を受ける）すると基板の軟化に
より大きく反り等の変形を生じる。基板を全面支
持ではなく両端支持して焼成した時にもつともそ
の影響が顕著である。また、組成成分の移動が大
きくなると、内部導体成分が基板側に、そして基
板の組成物成分が内部導体側に拡散し、結果とし
て層内、層間の絶縁抵抗値が劣化する。さらに
は、結晶化バランスがくずれて組成成分が移動す
る事で、上部厚膜導体中に基板のガラス成分が拡
散して半田濡れ性と半田付け強度を低下させる。 SiO2はより望ましくは、19〜25％がよい。 PbOもまた基板構成の基本的なガラス組成物で
あり、PbOが15％未満では吸水性を帯び曲げ強さ
も低い。曲げ強さが低いと、レーザートリミング
時の熱ストレスに耐えきれずにマイクロクラツク
を発生させる。またPbOが39％を超えると焼結時
にセラミツクの変形が著しくなる。また、PbOが
15％未満あるいは39％を超えるとSiO2と同様に
結晶化バランスがくずれ、同じ様な現象と問題を
生じる。より望ましくは、PbOは22％〜32％であ
る。 BaＯ，CaO，ZnOは結晶化を起こさせる主要
構成物であつて基板の焼結性向上及び熱膨脹係数
の制御、さらには誘電正接を良好にする目的で添
加される。BaＯ，CaO，ZnOのうち少なくとも
１種が0.5％未満では焼結性が不充分であり、12
％を超えると誘電正接が大きくなり好ましくな
い。熱膨脹係数は基板の用途により種々制御され
るが、通常の厚膜混成集積回路として用いる場
合、特に厚膜導体ペースト及び厚膜抵抗ペースト
により回路形成を行なう場合はアルミナの熱膨脹
係数（6.0〜6.5）×10-6／℃に一致させるのが好ま
しく、またICのシリコンチツプを直接基板に実
装する場合はシリコンの熱膨脹係数４×10-6／℃
に一致させるのが好ましい。熱膨脹係数だけで基
板の良否判断は難しいが、両者の値と比較して大
きく離れた値を持つ基板は実用に耐えない。 また、BaＯ，CaO，ZnOのうち少なくとも１
種が0.5％未満、あるいは12％を超えると結晶化
バランスをくずし、レーザトリミング時にマイク
ロクラツクを発生する他、SiO2により結晶化バ
ランスがくずれた時の現象が同様に生じ問題があ
る。また、より望ましくは、BaＯ，CaO，ZnO
のうち少なくとも１種が２〜８％である。 Al2O3，ZrO2は結晶化の核として、また基板の
フイラーとして使われ、主に曲げ強さの向上と焼
成収縮率のばらつきの抑制のために添加される。 Al2O3，ZrO2のうち少なくとも１種が32％未満
では曲げ強さが小さ過ぎ焼成収縮率のばらつきも
大きく実用に耐えない。またAl2O3，ZrO2のうち
少なくとも１種が58％を超えると焼結温度が高く
なりかつ焼成が不充分で吸水性を帯び、また曲げ
強さも小さくなり、トリミング時にマイクロクラ
ツクが発生する。より望ましくは、Al2O3，ZrO2
のうち少なくとも１種が39〜51％である。 実施例 以下本発明のセラミツク層基板の製造実施例に
ついて説明する。 まずガラスの調整に当つては、後掲の第１表に
示した組成になるようにガラス組成物の各原料を
秤量してバツチを調整し、このバツチを1400〜
1500℃で１〜３時間加熱して溶融し、例えばロー
ルアウト法等によりガラス板を成形する。次いで
このガラス板をアルミナボールなどで平均粒径
0.5〜5μmの粉末とし、同粒径程度のフイラーを
加えることにより本発明の無機組成物が製造され
る。なお、この際用いられる原料粉末は明確化の
ため酸化物に換算表記したが、鉱物、酸化物、炭
酸塩、水酸化物などの形でも通常の方法により使
用されるのは勿論である。 次に、このようにして得られた無機組成物を使
用したグリーンシート積層多層法によるセラミツ
ク多層基板の製造方法の一例を述べる。 まず上記組成物100重量部に対して、ポリビニ
ルブチラール10重量部、ジブチルフタレート６重
量部、グリセリルモノオレエート0.4重量部、１，
１，１−トリクロルエタン20重量部、イソプロピ
ルアルコール39重量部を加え、24時間ボールミル
混合を行ないスラリをつくつた。このスラリでポ
リエステルフイルム上にドクターブレード法によ
り厚み0.1mmのグリーンシートを製造し、充分な
エージングを行ない、ヴイアホールとなる微小孔
を機械的な加工により形成した。次いで、このヴ
イアホールにメタルマスクを用いた印刷法により
導体材料を充填した。使用した導体材料は95％の
Agと５％のPdによりなる合金であつた。 次に、同じ導体材料により導体層をグリーンシ
ートに印刷・乾燥した。ヴイアホールパターン、
導体印刷パターンが各々異なるグリーンシート複
数枚を、80℃の温度下で200Kg／cm2の圧力で密着
させ加圧一体化した。次に外形切断の後に最大温
度870〜1340℃、最大温度保持時間60分で焼成し
た。焼成された多層基板は、純水で超音波洗浄
後、基板両面に厚膜回路（抵抗体と上部導体）を
形成し、電子回路としての機能が発揮される基板
として完成した。 上記製造法により得た基板としての特性を第２
表に示す。特性は、上記の電子回路としての機能
が発揮される基板について曲げ強さ、吸水率、誘
電正接を測定した。また、同表の焼結温度はそれ
ぞれの組成物についてあらかじめ示差熱分析より
おおよその焼結温度を推定しておき、吸水率0.0
％であり、なおかつ曲げ強さが最大になる焼結温
度を選択した。反り変形の有無については、基板
焼結後、外観形状を目視で観察して、基板表面の
凹凸及び反りうねり、また大きな変形があるもの
に関して実用に耐えないとした。 また、耐熱性については、支持スパン100mmで
焼結後の基板を両端支持し、ピーク温度保持時間
15分で基板の反りが0.3mm／100mm以上の反りが発
生した温度をその基板の耐熱限界温度とした。
820℃以上の耐熱限界温度があれば実用上問題な
いが、より望ましくは850℃以上の特性が欲しい。
820℃未満は不合格である。また、内部導体成分
（本実験では内部導体としてAg−Pdを使用した
ので、Ag成分の拡散に特に着目した）の拡散に
ついては、基板断面の特性Ｘ線像より拡散深さを
観察・測定し、実用上10μm未満であれば問題が
なく、より望ましくは3μm程度未満の拡散深さで
あつて欲しい。10μmを超える拡散は不合格とし
た。 抵抗体をレーザトリミングした時のマイクロク
ラツクの発生は、電子顕微鏡により表面及び破面
を観察した。 半田付け性のうち、半田濡れ性においては、〓４
mm×t2.85mmの共晶半田の円板を上部導体上に載
せ、230℃でリフローさせた時の半田拡がり径を
もつて評価し、拡がり径〓6.7mm以下を不合格とし
た。半田付け強度は、上部厚膜導体に〓0.6mmのSn
めつきワイヤーを共晶半田で半田付けし、厚膜導
体上で直角に曲げ引張る方法（いわゆるピーリン
グ法）時の厚膜剥離強度を測定し、0.5Kg／mm2以
上を合格とした。
【表】
【表】
【表】
＋ 多層基板として適さない特性
参考として第３表に従来技術の第一例で使用さ
れる絶縁体である96％Al2O3の特性を示す。
参考として第３表に従来技術の第一例で使用さ
れる絶縁体である96％Al2O3の特性を示す。
【表】
以上に述べたように、本発明の組成物により形
成されるセラミツク多層基板は870〜980℃と低温
で焼成でき、しかも電子回路形成用のセラミツク
基板としての特性を充分発揮しており、その特性
は従来の材料である、96％Al2O3，B2O3−SiO2
−PbO−Al2O3系材料、B2O2（Al2O3，ZrO2）系
材料により形成されるセラミツク多層基板に比較
し、より優れている。 発明の効果 本発明によれば、セラミツク多層基板を形成す
るための焼成温度が低く、導体材料に抵抗値の低
い低融点金属材料を用いることができ、しかも空
気中での焼成が可能であるので、設備費用を低減
し、得られる多層基板の導体の抵抗値を低くする
ことができる。また、内部導体成分の絶縁層中へ
の拡散を抑制できるので、絶縁層の絶縁抵抗が低
下することがなく、かつ耐熱性に優れるので、基
板の反り等の不都合もない。さらに、上部厚膜抵
抗体をレーザトリミングしてもマイクロクラツク
の発生がなく高い精度に抵抗値を調整でき、上部
導体の半田付け性にも優れている為、各種の電子
部品を半田付け実装する事が出来、汎用的な電子
回路基板として自由自在に使用できる優れたセラ
ミツク多層基板が得られる。
成されるセラミツク多層基板は870〜980℃と低温
で焼成でき、しかも電子回路形成用のセラミツク
基板としての特性を充分発揮しており、その特性
は従来の材料である、96％Al2O3，B2O3−SiO2
−PbO−Al2O3系材料、B2O2（Al2O3，ZrO2）系
材料により形成されるセラミツク多層基板に比較
し、より優れている。 発明の効果 本発明によれば、セラミツク多層基板を形成す
るための焼成温度が低く、導体材料に抵抗値の低
い低融点金属材料を用いることができ、しかも空
気中での焼成が可能であるので、設備費用を低減
し、得られる多層基板の導体の抵抗値を低くする
ことができる。また、内部導体成分の絶縁層中へ
の拡散を抑制できるので、絶縁層の絶縁抵抗が低
下することがなく、かつ耐熱性に優れるので、基
板の反り等の不都合もない。さらに、上部厚膜抵
抗体をレーザトリミングしてもマイクロクラツク
の発生がなく高い精度に抵抗値を調整でき、上部
導体の半田付け性にも優れている為、各種の電子
部品を半田付け実装する事が出来、汎用的な電子
回路基板として自由自在に使用できる優れたセラ
ミツク多層基板が得られる。
第１図は本発明が適用されるセラミツク多層基
板の製造工程の例を示す図、第２図及び第３図は
従来のセラミツク多層基板の製造工程の他の例を
示す図である。
板の製造工程の例を示す図、第２図及び第３図は
従来のセラミツク多層基板の製造工程の他の例を
示す図である。
Claims (1)
- 【特許請求の範囲】 １ 複数の導体層を絶縁する絶縁層が、酸化物に
換算して、 Al2O3，ZrO2のうちの少なくとも１種 32〜58重量％ SiO2 13〜30重量％ PbO 15〜39重量％ BaO，CaO，ZnOのうち少なくとも１種 0.5〜12重量％ の組成の無機組成物からなるセラミツク多層基
板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012873A JPS63181400A (ja) | 1987-01-22 | 1987-01-22 | セラミツク多層基板 |
| DE3851548T DE3851548T2 (de) | 1987-01-22 | 1988-01-21 | Keramisches Mehrschichtsubstrat und Verfahren zu seiner Herstellung. |
| EP88100847A EP0276004B1 (en) | 1987-01-22 | 1988-01-21 | Multilayer ceramic substrate and method for making the same |
| US07/513,041 US5043223A (en) | 1987-01-22 | 1990-04-23 | Multilayer ceramic substrate and method for making the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012873A JPS63181400A (ja) | 1987-01-22 | 1987-01-22 | セラミツク多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63181400A JPS63181400A (ja) | 1988-07-26 |
| JPH0523519B2 true JPH0523519B2 (ja) | 1993-04-02 |
Family
ID=11817541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012873A Granted JPS63181400A (ja) | 1987-01-22 | 1987-01-22 | セラミツク多層基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5043223A (ja) |
| EP (1) | EP0276004B1 (ja) |
| JP (1) | JPS63181400A (ja) |
| DE (1) | DE3851548T2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69009692T2 (de) * | 1989-06-16 | 1994-09-22 | Nitto Denko Corp | Verfahren zur herstellung von gebrannten mustern. |
| US5357403A (en) * | 1990-06-29 | 1994-10-18 | General Electric Company | Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns |
| DE9016266U1 (de) * | 1990-11-29 | 1991-03-21 | Siemens Nixdorf Informationssysteme AG, 4790 Paderborn | Mehrlagenleiterplatte in Mikroverdrahtungstechnologie |
| US5403651A (en) * | 1991-10-14 | 1995-04-04 | Fuji Electric Co., Ltd. | Insulating substrate for mounting semiconductor devices |
| EP0565033B1 (en) * | 1992-04-06 | 1995-09-20 | Nec Corporation | Method for fabricating a ceramic multi-layer substrate |
| US5349137A (en) * | 1993-05-17 | 1994-09-20 | W. L. Gore & Associates, Inc. | Sterilizable cable assemblies |
| JP3309492B2 (ja) * | 1993-05-28 | 2002-07-29 | 住友電気工業株式会社 | 半導体装置用基板 |
| WO1995001870A1 (en) * | 1993-07-07 | 1995-01-19 | Arthur D. Little, Inc. | Design and fabrication of synthetic superconductors |
| US5948193A (en) * | 1997-06-30 | 1999-09-07 | International Business Machines Corporation | Process for fabricating a multilayer ceramic substrate from thin greensheet |
| US6178082B1 (en) | 1998-02-26 | 2001-01-23 | International Business Machines Corporation | High temperature, conductive thin film diffusion barrier for ceramic/metal systems |
| US6258191B1 (en) | 1998-09-16 | 2001-07-10 | International Business Machines Corporation | Method and materials for increasing the strength of crystalline ceramic |
| US6174829B1 (en) * | 1999-01-07 | 2001-01-16 | Advanced Ceramic X Corp. | Ceramic dielectric compositions |
| DE19957517C1 (de) * | 1999-11-30 | 2001-01-11 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Herstellung von Durchbrüchen in grünen Keramikfolien |
| DE10007414B4 (de) * | 2000-02-18 | 2006-07-06 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat |
| US6800815B1 (en) * | 2001-01-16 | 2004-10-05 | National Semiconductor Corporation | Materials and structure for a high reliability bga connection between LTCC and PB boards |
| US6743534B2 (en) | 2001-10-01 | 2004-06-01 | Heraeus Incorporated | Self-constrained low temperature glass-ceramic unfired tape for microelectronics and methods for making and using the same |
| US6583019B2 (en) * | 2001-11-19 | 2003-06-24 | Gennum Corporation | Perimeter anchored thick film pad |
| TW200428684A (en) * | 2003-03-24 | 2004-12-16 | Tdk Corp | Manufacturing method and manufacturing system of ceramic device |
| US7404680B2 (en) * | 2004-05-31 | 2008-07-29 | Ngk Spark Plug Co., Ltd. | Optical module, optical module substrate and optical coupling structure |
| KR101046134B1 (ko) * | 2007-12-27 | 2011-07-01 | 삼성전기주식회사 | 세라믹 기판 및 그 제조방법과 이를 이용한 전기장치 |
| DE102009038674B4 (de) * | 2009-08-24 | 2012-02-09 | Epcos Ag | Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels |
| US20110269615A1 (en) | 2010-04-28 | 2011-11-03 | The Catholic University Of America | Compositions and methods for converting hazardous waste glass into non-hazardous products |
| EP3406113B1 (en) * | 2016-01-20 | 2020-09-09 | Jaquet Technology Group AG | Manufacturing method for a sensing element and sensor device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1408256A (en) * | 1974-02-08 | 1975-10-01 | Du Pont | Dielectric compositions and glass frits for use as components thereof |
| JPS57184296A (en) * | 1981-05-09 | 1982-11-12 | Hitachi Ltd | Ceramic circuit board |
| US4634634A (en) * | 1981-10-19 | 1987-01-06 | Ngk Spark Plug Co., Ltd. | Glaze ceramic base |
| JPS60221358A (ja) * | 1984-04-13 | 1985-11-06 | 日本碍子株式会社 | 電気絶縁体用セラミック組成物 |
| JPS60235744A (ja) * | 1984-05-04 | 1985-11-22 | Asahi Glass Co Ltd | セラミック基板用組成物 |
| US4533435A (en) * | 1984-06-07 | 1985-08-06 | Microban Products Company | Antimicrobial paper |
| US4689270A (en) * | 1984-07-20 | 1987-08-25 | W. C. Heraeus Gmbh | Composite substrate for printed circuits and printed circuit-substrate combination |
| US4767672A (en) * | 1984-09-17 | 1988-08-30 | Kyocera Corporation | Process for preparation of glazed ceramic substrate and glazing composition used therefor |
| JPS61142759A (ja) * | 1984-12-14 | 1986-06-30 | Ngk Spark Plug Co Ltd | Ｉｃパツケ−ジ用基板 |
| JPS61205658A (ja) * | 1985-03-08 | 1986-09-11 | 旭硝子株式会社 | 回路基板用組成物 |
| US4654095A (en) * | 1985-03-25 | 1987-03-31 | E. I. Du Pont De Nemours And Company | Dielectric composition |
| DE3525972A1 (de) * | 1985-07-20 | 1987-01-29 | Standard Elektrik Lorenz Ag | Emaillierungen mit heterogenem gefuege |
| US4759965A (en) * | 1985-08-06 | 1988-07-26 | Canon Kabushiki Kaisha | Ceramic, preparation thereof and electronic circuit substrate by use thereof |
| JPS6247195A (ja) * | 1985-08-26 | 1987-02-28 | 松下電器産業株式会社 | セラミツク多層基板 |
| US4732794A (en) * | 1986-10-02 | 1988-03-22 | Mobay Corporation | Porcelain enamel composition and substrates coated therewith |
-
1987
- 1987-01-22 JP JP62012873A patent/JPS63181400A/ja active Granted
-
1988
- 1988-01-21 EP EP88100847A patent/EP0276004B1/en not_active Expired - Lifetime
- 1988-01-21 DE DE3851548T patent/DE3851548T2/de not_active Expired - Fee Related
-
1990
- 1990-04-23 US US07/513,041 patent/US5043223A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0276004A3 (en) | 1991-06-12 |
| JPS63181400A (ja) | 1988-07-26 |
| DE3851548T2 (de) | 1995-02-09 |
| DE3851548D1 (de) | 1994-10-27 |
| EP0276004A2 (en) | 1988-07-27 |
| US5043223A (en) | 1991-08-27 |
| EP0276004B1 (en) | 1994-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0523519B2 (ja) | ||
| US7804677B2 (en) | Electronic component and method for producing the same | |
| JPH0361359B2 (ja) | ||
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| JPH0343786B2 (ja) | ||
| US5665459A (en) | Low-temperature fired ceramic circuit substrate and thick-film paste for use in fabrication thereof | |
| JP4059148B2 (ja) | 導電性ペーストおよびセラミック多層基板 | |
| JP4549028B2 (ja) | ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板 | |
| JP3929989B2 (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。 | |
| JPS61275161A (ja) | 低温焼成多層セラミツク基板 | |
| JPH0426799B2 (ja) | ||
| JPH0513100B2 (ja) | ||
| JPH0369196B2 (ja) | ||
| JPH0369197B2 (ja) | ||
| JPH01138793A (ja) | セラミック多層回路基板 | |
| JP3210587B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH0250638B2 (ja) | ||
| JPS61266349A (ja) | 誘電体組成物 | |
| JPH08242049A (ja) | 多層配線基板用導電性ペースト | |
| JPS61264603A (ja) | 誘電体組成物 | |
| JPH0552078B2 (ja) | ||
| JPH07109941B2 (ja) | セラミック多層基板の製造方法 | |
| JP2001093327A (ja) | Ｃｕ系導体組成物、ガラスセラミック配線基板並びにその製法 | |
| JPH0797703B2 (ja) | セラミツク多層基板 | |
| JP2006093569A (ja) | ガラスセラミック配線基板 |