JP3929989B2 - 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。 - Google Patents

導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。 Download PDF

Info

Publication number
JP3929989B2
JP3929989B2 JP2004095373A JP2004095373A JP3929989B2 JP 3929989 B2 JP3929989 B2 JP 3929989B2 JP 2004095373 A JP2004095373 A JP 2004095373A JP 2004095373 A JP2004095373 A JP 2004095373A JP 3929989 B2 JP3929989 B2 JP 3929989B2
Authority
JP
Japan
Prior art keywords
conductive paste
conductor
circuit board
multilayer circuit
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004095373A
Other languages
English (en)
Other versions
JP2005285957A (ja
Inventor
博 越智
晋一 小倉
仁人 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto Elex Co Ltd
Original Assignee
Kyoto Elex Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto Elex Co Ltd filed Critical Kyoto Elex Co Ltd
Priority to JP2004095373A priority Critical patent/JP3929989B2/ja
Publication of JP2005285957A publication Critical patent/JP2005285957A/ja
Application granted granted Critical
Publication of JP3929989B2 publication Critical patent/JP3929989B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は高密度配線回路基板の製造に用いられるセラミック多層回路基板の導体材料として使用される導電性ペーストその導電性ペーストを用いたセラミック多層回路基板に関する。
高密度配線回路基板としてセラミック多層回路基板が幅広く用いられている。そのセラミック多層回路基板は一般にセラミックグリーンシート積層法によって、例えば、次のような手順で製造されている。
まず、複数枚のセラミックスグリーンシートに層間接続用にビアホールをパンチング、レーザー加工などで形成した後、それぞれのグリーンシートのビアホールに導電性ペーストを穴埋め印刷にて充填してビア導体を形成し、その後配線パターンをスクリーン印刷する。さらに、その複数枚のセラミックグリーンシートを積層・圧着し、焼成してセラミック多層回路基板が製造される。
現在用いられるセラミック多層回路基板は、アルミナ等の1300℃以上で焼成される高温焼成セラミック多層回路基板と、約1000℃以下で焼成される低温焼成セラミック多層回路基板に大別される。
導体材料として、高温焼成セラミック多層回路基板用としては、Mo、W等が用いられているが、還元雰囲気または不活性雰囲気で焼成しなければならず、導通抵抗も比較的高い。
一方、低温焼成セラミック多層回路基板用としては、電気抵抗値の低いAg、Ag−Pt、Ag−Pdなどが利用できるので、電気特性に優れており、空気中で焼成できるという利点がある。
しかし、Ag系の導体と、低温焼成セラミックは、両者の熱収縮挙動が大きく異なる。Agが400℃付近から収縮するのに対し、低温焼成セラミックは、ガラスを主成分としており、ガラスが溶解する700℃付近から収縮が始まるという挙動をしめす。
そのため、セラミックと導体を同時焼成すると、400〜700℃の範囲の温度領域では収縮率の差が大きくなりやすい。両者の収縮率の差が大きくなると、導体とセラミック基板との接合部に大きな応力が発生して焼成基板が反ったり、導体のセラミック基板に対する接着強度が低下したり、表層の導体が剥がれたりするなどの不具合が発生する。
この問題を解決するため、従来のセラミックと導体の同時焼成用Ag系導電性ペーストでは、耐熱性を向上するために比較的大粒系(3〜5μm)のAg粒子を用いるガラスフリットや、Al23、MgO、CaO、SiO2 などの無機酸化物を添加することで、導 体の熱収縮挙動を低温焼成セラミック材料の熱収縮挙動になるべくあわせて基板の反りや導体の剥がれを防止していた。(例えば、特許文献1と2)
特開平11−353939号公報 特開2000−298651号公報
しかしながら、大粒径のAg粒子を使用した場合、スクリーン印刷性が悪く、導体中にガラスフリットや無機酸化物を過剰に添加した場合には電気抵抗値の上昇や半田濡れ性の低下につながり、基板性能を低下させることとなっていた。
本発明は従来の技術の有するこのような問題点に鑑みてなされたものであって、その目的は、セラミックグリーンシートと同時焼成ができ、かつ導体抵抗値が低くて接着強度が高く、半田濡れ性が良好である導電性ペーストを提供することにある。
本発明にかかる導電性ペーストは、平均粒径が0.3〜3.0μmの範囲にあるAg粒子であって且つその表面にSnO2 を被覆したAg粒子に対して、Pt粉末0.1〜0.5重量%と、MoO3粉末0.3〜3.0重量%と、Na2O・ZnO・B23系ガラス0.1〜1.0重量%とを添加して、合計で100重量%とした組成のものを有機ビヒクル中に分散させたことを特徴としている。
平均粒径が0.3〜3μmのAg粒子の表面にSnO2 を被覆することによって、耐熱 温度が高くなり、導体とセラミックの熱収縮挙動の差を小さくすることができる。そのためには、平均粒径が0.3〜3μmのAg粒子の表面に0.1重量%以上SnO2 を被覆することが好ましい。しかし、SnO2 を3.0重量%超被覆すると、電気抵抗値の上昇 や半田濡れ性の低下につながるので好ましくない。なお、Ag粒子の平均粒径が0.3μm未満であると、SnO2 を3.0重量%超被覆してもセラミック焼成時にAg導体の焼 きちぢれを抑えることができないため、断線するという不都合があり、Ag粒子の平均粒径が3.0μmを超えると、スクリーン印刷性が悪くなる(ファインライン印刷ができない)という不都合があるので好ましくない。
導体の収縮量とセラミックの収縮量との差を低減するためには、MoO3 粉末を0.3 重量%以上添加することが好ましいが、3.0重量%超添加すると電気抵抗値の上昇や基板の反りが発生するので好ましくない。
耐半田喰われ性を向上させるために、Pt粉末を0.1重量%以上添加するのが好ましいが、0.5重量%超添加しても、その効果は飽和する一方、製造コストを上昇させるので好ましくない。
Na2O・ZnO・B23 系ガラスを0.1重量%以上添加することによりセラミック 基板との接着強度を向上することができるが、1.0重量%超添加すると半田濡れ性を悪くするので好ましくない。
導電性ペーストにおける導体粉末と有機ビヒクルとの割合は、一般的な配合割合が採用できる。例えば、重量比で、導体粉末:有機ビヒクル=70:30〜90:10を採用することができる。
本発明に係る導電性ペーストは、平均粒径が0.3〜3.0μmの範囲にあるAg粒子であって且つその表面にSnO2 を適量被覆したAg粒子に対して、Pt粉末0.1〜0.5重量%と、MoO3粉末0.3〜3.0重量%と、Na2O・ZnO・B23系ガラス0.1〜1.0重量%とを添加して合計で100重量%とした組成のものを有機ビヒクル中に分散させたものからなるので、セラミックグリーンシートと同時焼成ができ、かつ導体抵抗値が低くて接着強度が高く、半田濡れ性が良好である導電性ペーストを提供することができる。その結果、本発明の導電性ペーストを使用して製造されたセラミック多層回路基板は高密度配線が可能で基板に反りやクラックが発生することもなく、導体抵抗値も低く、電気的特性が優れている。
次ぎに、低温焼成セラミック多層回路基板を製造する方法の一例を工程順に説明する。
(1)低温焼成セラミックグリーンシートの成形
低温焼成セラミックのグリーンシートを、ドクターブレード法等でテープ成形する。この際、低温焼成セラミックとしては、例えば、CaO−SiO2−Al23−B23 系ガ ラス50〜65重量%とアルミナ35〜50重量%との混合物を用いることができる。この他、例えば、PbO−SiO2−B23 系ガラスとアルミナの混合物、MgO−Al23−SiO2−B23 系ガラス、コージェライト系結晶化ガラス等の低温焼成セラミック材料を用いることもできる。
(2)グリーンシートの切断とビアホールの形成
次ぎに、テープ成形した低温焼成セラミックグリーンシートを所定の寸法に切断した後、所定の位置にビアホールをパンチング加工する。
(3)ビアホールへの導電性ペーストの充填と配線パターンの印刷
次ぎに、ビアホールへの導電性ペースの穴埋め印刷による充填と配線パターンの印刷を下記の組成のAg系導電性ペーストを用いて行う。
この印刷で使用するAg系導電性ペーストの導体としては、平均粒径が0.3〜3.0μmの範囲にあるAg粒子であって且つその表面に適量のSnO2 を被覆したAg粒子に 対して、Pt粉末0.1〜0.5重量%と、MoO3粉末0.3〜3.0重量%と、Na2O・ZnO・B23系ガラス0.1〜1.0重量%とを添加して、合計で100重量%とした組成のものを使用する。
本発明のAg系導電性ペーストは、上記導体粉末85重量部に対して、例えば、エチルセルロースをターピネオールで溶解した有機ビヒクルを14.5〜15.0重量部添加したものを、3本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得ることができる。
配線パターン印刷用の導電性ペーストとビアホール充填用の導電性ペーストは必ずしも同じものを用いる必要はなく、SnO2 を被覆しない比較的大粒径(例えば、5μm)の Ag粒子を使用してビアホール充填用の導電性ペーストを作製することもできる。また、内層配線は耐半田性を必要としないため、Ptのない導電性ペーストを用いることができる。
(4)積層と圧着
配線パターンの印刷終了後、各層のグリーンシートを積層圧着し一体化する。
(5)焼成
上記積層物を、焼成ピーク温度800〜950℃(好ましくは、900℃前後)とし、ピーク温度で20分間保持の条件で焼成し、低温焼成セラミック多層回路基板を得ることができる。
図1は、上記のようなプロセスを経て得た低温焼成セラミック多層回路基板の一例の断面図であり、1は配線パターン、2は導電性ペーストを充填したビアホールを示す。
なお、焼成工程でグリーンシート積層物の両面にアルミナグリーンシートを積層・圧着し、加圧しながら800〜950℃で焼成し、焼成後に両面のアルミナグリーンシートを除去して低温焼成セラミック多層回路基板を製造することもできる。このようにすることで、導体とセラミックの熱収縮挙動の差に基づく基板の反りや導体の剥がれを抑制することができる。
導電性ペーストとして下記の表1に示す平均粒径を有するAg粒子の表面に、SnO2
を表1に示す範囲で被覆し、さらに、Pt粉末とMoO3粉末とNa2O・ZnO・B23系ガラスを表1に示す範囲で添加して、合計で100重量%とした導体85重量部に対して、エチルセルロースをターピネオールで溶解した有機ビヒクルを15.0重量部添加して混練・分散したものを使用し、セラミックグリーンシートとして、CaO−Al23−SiO2−B23 系ガラス60重量%とアルミナ40重量%を混合したものを使用した。
そして、シート厚み300μmの上記セラミックグリーンシートに対して、前記導電性ペーストを用いてスクリーン印刷により配線パターンを形成し、ベルト式焼成炉にて、ピーク温度890℃、ピーク温度保持時間20分の大気雰囲気条件にて焼成した。得られたセラミック基板の導体シート抵抗と、導体の接着強度と、半田濡れ性と、基板の反りを評価した結果を表1に示す。
表1に示す各特性の評価は次ぎに説明するようにして行った。
(導体のシート抵抗)
一般的な2端子法に基づいて各基板の配線パターンを形成する導体の抵抗値(Ω)を測定し、シート抵抗は次式より算出した。次式によるシート抵抗値が4.0以下であることが好ましい。
シート抵抗(mΩ/□/10μm) =((測定抵抗値(Ω)×導体幅(mm))/導体長さ(mm))×(導体厚み(μm)/10μm)×1000
(導体の接着強度)
各基板の配線パターンを形成する導体に直径0.6mmのスズメッキ軟銅線をSn/Pb(60/40(重量比))の半田を用いて接着し、その軟銅線を引張試験機のチャックで把持して引っ張ったときの強度を測定し、接着強度は次式より算出した。次式による接着強度が40以上であることが好ましい。
接着強度(N/2.0mm□)=引張り強さ(N)/2.0mm□
(半田濡れ性)
各基板の配線パターンを形成する導体にロジンフラックスを塗布した後、その基板を230±5℃の半田(Sn/Pb=60/40(重量比))に3秒間浸漬し、半田で塗れている導体部分の面積比率で半田濡れ性を評価し、導体表面の90%以上が濡れたものは半田濡れ性良好として表1に「○」で示し、導体表面の80%未満しか濡れなかったものは半田濡れ性不良として表1に「×」で示す。
(基板の反り)
焼成後の基板の外観を目視観察し、全く反りが見られなかったものを「○」として表1に示し、少しでも反りが見られたものを「×」として表1に示す。
Figure 0003929989
表1に示すように、本発明の実施例1〜5のものは、セラミックグリーンシートと同時焼成しても、基板の反りがなく、かつ導体シート抵抗値が低く、導体の接着強度が高くて、半田濡れ性が良好である。
一方、比較例1は小粒径のAg粒子を使用したために、SnO2 の被覆量を多くしても、Agの焼き縮れを抑えることができず、特性の評価が全くできなかった。
比較例2は、SnO2 の被覆量が3.0重量%を超えているため、半田濡れ性が悪い。
比較例3は、MoO3 添加量が3.0重量%を超えているため、基板に反りが発生し、半田濡れ性が悪い。
比較例4は、ガラスフリットを添加しなかったため、接着強度がほとんどなく、測定不能であった。
比較例5は、Ag粒子に3.5μmの平均粒径のものを使用したため、基板に反りが発生した。
低温焼成セラミック多層回路基板の一例の断面図である。
符号の説明
1…配線パターン
2…ビアホール(導電性ペーストを充填)

Claims (3)

  1. 平均粒径が0.3〜3.0μmの範囲にあるAg粒子であって且つその表面にSnO2 を被覆したAg粒子に対して、Pt粉末0.1〜0.5重量%と、MoO3粉末0.3〜3.0重量%と、Na2O・ZnO・B23系ガラス0.1〜1.0重量%とを添加して 合計で100重量%とした組成のものを有機ビヒクル中に分散させた導電性ペースト。
  2. Ag粒子の表面に被覆したSnO2 の被覆量が、合計100重量%中の0.1〜3.0 重量%の範囲である請求項1記載の導電性ペースト。
  3. 請求項1または2のいずれかに記載の導電性ペーストを用いて導体を形成してなるセラミック多層回路基板。
JP2004095373A 2004-03-29 2004-03-29 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。 Expired - Fee Related JP3929989B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004095373A JP3929989B2 (ja) 2004-03-29 2004-03-29 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004095373A JP3929989B2 (ja) 2004-03-29 2004-03-29 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。

Publications (2)

Publication Number Publication Date
JP2005285957A JP2005285957A (ja) 2005-10-13
JP3929989B2 true JP3929989B2 (ja) 2007-06-13

Family

ID=35184036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004095373A Expired - Fee Related JP3929989B2 (ja) 2004-03-29 2004-03-29 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。

Country Status (1)

Country Link
JP (1) JP3929989B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4279869B2 (ja) * 2006-12-26 2009-06-17 Tdk株式会社 多層セラミックス基板
EP2242154B1 (en) 2008-02-05 2017-12-06 Murata Manufacturing Co. Ltd. Esd protection device
JP5814204B2 (ja) * 2012-09-10 2015-11-17 京都エレックス株式会社 Led用セラミックパッケージ用ペースト
JP5975824B2 (ja) * 2012-09-28 2016-08-23 三井金属鉱業株式会社 導電性組成物
JP6430886B2 (ja) * 2015-04-27 2018-11-28 京セラ株式会社 回路基板およびこれを備える電子装置

Also Published As

Publication number Publication date
JP2005285957A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
JPH08180731A (ja) 導電性厚膜組成物、厚膜電極、セラミック電子部品、および積層セラミックコンデンサ
JP2001307547A (ja) 導電性組成物およびそれを用いた印刷回路板
JP4819516B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
KR100617436B1 (ko) Ltcc 테이프를 위한 후막 도체 페이스트 조성물
JP3929989B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。
JP4732227B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法
JP2002043757A (ja) 多層基板及びその製造方法
JP2002362987A (ja) 電子部品およびその製造方法
JP4544837B2 (ja) セラミック配線基板用銅ペースト、セラミック配線基板及びセラミック配線基板の製造方法
JP4024787B2 (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
JP2013118119A (ja) 導電ペースト及びそれを用いた低温焼成セラミック多層基板
JPH11284296A (ja) 配線基板
JP4021787B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JPH04329691A (ja) 導体ぺーストおよび配線基板
JP2968316B2 (ja) 積層型セラミックコンデンサ
JPH01201090A (ja) セラミック用メタライズ組成物
KR102543291B1 (ko) 도체 형성용 조성물, 도체와 그 제조 방법, 및, 칩 저항기
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
JP2000049431A (ja) セラミック回路基板
JP4099097B2 (ja) ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP2004288915A (ja) ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP2001023438A (ja) 導電性ペーストおよびセラミック電子部品
JP3862119B2 (ja) 抵抗ペースト
JP3934910B2 (ja) 回路基板
JP2002015620A (ja) 導体組成物およびこれを用いた配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070307

R150 Certificate of patent or registration of utility model

Ref document number: 3929989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees