JP2004288915A - ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 - Google Patents
ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 Download PDFInfo
- Publication number
- JP2004288915A JP2004288915A JP2003079937A JP2003079937A JP2004288915A JP 2004288915 A JP2004288915 A JP 2004288915A JP 2003079937 A JP2003079937 A JP 2003079937A JP 2003079937 A JP2003079937 A JP 2003079937A JP 2004288915 A JP2004288915 A JP 2004288915A
- Authority
- JP
- Japan
- Prior art keywords
- powder
- conductive paste
- ceramic
- filling
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 86
- 238000011049 filling Methods 0.000 title claims abstract description 22
- 239000000843 powder Substances 0.000 claims abstract description 84
- 229910052809 inorganic oxide Inorganic materials 0.000 claims abstract description 28
- 238000010304 firing Methods 0.000 claims description 24
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 17
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000005245 sintering Methods 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 description 45
- 239000000758 substrate Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000001856 Ethyl cellulose Substances 0.000 description 3
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 3
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 229920001249 ethyl cellulose Polymers 0.000 description 3
- 235000019325 ethyl cellulose Nutrition 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229940116411 terpineol Drugs 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000004898 kneading Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 239000000156 glass melt Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000010298 pulverizing process Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Powder Metallurgy (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Conductive Materials (AREA)
Abstract
【課題】セラミックグリーンシートと同時に焼成しても、セラミックとビアホール充填導体との間において空隙や突き出しが発生せず、しかも、電気抵抗値の低いビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板を提供すること。
【解決手段】Ａｇ粉末と、無機酸化物を被覆したＡｇ粉末と、これらＡｇ粉末の合計重量に対してＰｄ粉末またはＰｔ粉末を０．１〜３．０重量％含んでいる。
【選択図】図４
【解決手段】Ａｇ粉末と、無機酸化物を被覆したＡｇ粉末と、これらＡｇ粉末の合計重量に対してＰｄ粉末またはＰｔ粉末を０．１〜３．０重量％含んでいる。
【選択図】図４
Description
【０００１】
【発明の属する技術分野】
本発明は、高密度配線回路基板の製造に用いられるセラミック多層回路基板のビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板に関し、特に、低温焼成に適したセラミック多層回路基板用のビアホール充填用導体材料の改良技術に関するものである。
【０００２】
【従来の技術】
高密度配線回路基板としてセラミック多層回路基板が幅広く用いられている。そのセラミック多層回路基板は一般にセラミックグリーンシートを積層する方法によって次のような手順で製造される。
【０００３】
まず、図１に示す所定寸法の複数枚のセラミックグリーンシート１に、図２に示すように、層間接続用にビアホール２をパンチングまたはレーザー加工などで形成した後、図３に示すように、各セラミックグリーンシート１のビアホール２に導電性ペースト３を充填してビア導体を形成し、次いで、図４に示すように、導電性ペーストによる配線パターン４をスクリーン印刷等により形成する。その後、図５に示すように、導電部分を有する複数枚のセラミックグリーンシート１を積層・圧着し、所定の温度で焼成することによりセラミック多層回路基板が製造される。
【０００４】
現在用いられるセラミック多層回路基板は、アルミナ等の１３００℃以上で焼成される高温焼成セラミック多層回路基板と、約１０００℃以下で焼成される低温焼成セラミック多層回路基板に大別される。
【０００５】
高温焼成セラミック多層回路基板の導体材料としては、Ｍｏ、Ｗ等が用いられるが、これらの酸化物は電気抵抗が高いために、酸化を避けるために還元雰囲気で焼成しなければならないという煩わしさがある上に、焼成後の導体の抵抗値が比較的高いという欠点がある。
【０００６】
これに対して、低温焼成セラミック多層回路基板は、電気抵抗値の低いＡｇ、Ａｇ−Ｐｔ、Ａｇ−Ｐｄなどが利用できるので、電気特性に優れており、空気中で焼成できるという利点がある。
【０００７】
しかし、Ａｇ系の導体と低温焼成用セラミックでは、両者の熱収縮挙動が大きく異なる。Ａｇが４００℃付近から熱収縮するのに対し、低温焼成用セラミックはガラスを主成分としており、ガラスが溶解する７００℃付近から熱収縮が始まるという挙動を示す。
【０００８】
そのため、低温焼成用セラミックとＡｇ系導体を同時に焼成すると、４００〜７００℃の範囲の温度領域では収縮率の差が大きくなりやすい。両者の収縮率の差が大きくなると、図５のセラミックグリーンシート１、１の接合部に大きな応力が発生して焼成基板が反ったり、接合強度が低下したり、場合によっては、表層の導体が剥がれるという不具合が発生する。
【０００９】
ビアホール２に充填した導体についても同様に、セラミックとの収縮率の差が大きいとき、例えば、セラミックよりビアホール充填導体の方が早く熱収縮を始める場合には、セラミックとビアホールに充填した導体との間に空隙が発生しやすく、ビアホール充填導体の熱収縮が抑えられることでビアホール充填導体よりセラミックの方が早く熱収縮を始める場合には、ビアホールに充填した導体の一部がセラミック側に突き出すという不具合が発生することがある。その結果、ビアホールに充填した導体と配線パターンとの間に断線が起こることがある。
【００１０】
この問題を解決するため、従来から用いられているビアホール充填用導電性ペーストでは、ガラスフリット、Ａｌ２Ｏ３、ＭｇＯ、ＣａＯ、ＳｉＯ２ などの無機酸化物を導体に添加することで、導体の熱収縮挙動を低温焼成用セラミック材料の熱収縮挙動に極力あわせて、上記したような空隙の発生や突き出しによる断線などの不具合を解消することが提案されている。
【００１１】
また、セラミック成形体と同時に焼成する時において、セラミック成形体の収縮終了温度より高い収縮開始温度を有する導電性ペーストとして、ＡｇをＡｌ２ Ｏ３、ＺｒＯ２、ＴｉＯ２、ＢａＯまたはＣａＯで被覆した導電成分を有機ビヒクルに分散したものが提案されている。（例えば、特許文献１参照）。
【００１２】
【特許文献１】特開平１１−３５３９３９号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、導体中にガラスフリットや無機酸化物を添加した場合、電気抵抗値の上昇につながり、基板の電気特性を低下させることになる。
【００１４】
また、特許文献１に記載された導電性ペーストは、Ａｇを高融点の金属酸化物で被覆したものであり、本発明の対象とする低温焼成セラミック多層回路基板の導体材料としては不向きである。
【００１５】
本発明は従来の技術の有するこのような問題点に鑑みてなされたものであって、その目的は、セラミックグリーンシートと同時に焼成しても、セラミックとビアホール充填導体との間において、上記した空隙や突き出しが発生せず、しかも、電気抵抗値の低いビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明にかかるビアホール充填用導電性ペーストは、Ａｇ粉末と、無機酸化物を被覆したＡｇ粉末と、これらＡｇ粉末の合計重量に対してＰｄ粉末またはＰｔ粉末を０．１〜３．０重量％含んでいる。無機酸化物を被覆したＡｇ粉末と、熱収縮開始温度の高い適正量のＰｄ粉末またはＰｔ粉末を含むことにより、ビアホール充填導体とセラミックとの収縮率の差を小さくしてセラミックとビアホール充填導体との間において空隙や突き出しが発生せず、しかも電気抵抗値の上昇量を抑えることができる。
【００１７】
【発明の実施の形態】
すなわち、本発明のビアホール充填用導電性ペーストは、Ａｇ粉末と、無機酸化物を被覆したＡｇ粉末と、これらＡｇ粉末の合計重量に対してＰｄ粉末またはＰｔ粉末を０．１〜３．０重量％含むことを特徴としている。
【００１８】
無機酸化物を被覆したＡｇ粉末を含むことにより、セラミックとの収縮率の差を小さくすることができるが、無機酸化物は電気抵抗を上昇させる物質でもあるから、導体成分である高融点のＰｄ粉末またはＰｔ粉末を含むことが好ましい。しかしながら、Ａｇ粉末の合計重量に対するＰｄ粉末またはＰｔ粉末の添加量が０．１重量％未満では、熱収縮開始温度を高めることができず、セラミックの収縮率との大きな差を埋めることができないので、セラミックよりも早く熱収縮を始めるビアホール充填導体とセラミック基板との間に空隙が発生する。一方、Ａｇ粉末の合計重量に対するＰｄ粉末またはＰｔ粉末の添加量が３．０重量％を超えると、ビアホール充填導体の熱収縮開始温度が高められ、ビアホール充填導体よりもセラミック基板の方が早く熱収縮を始める結果、ビアホール充填導体の一部がセラミック基板側に突き出ることがある。そこで、Ａｇ粉末の合計重量に対してＰｄ粉末またはＰｔ粉末を０．１〜３．０重量％含むことにより、ビアホール充填導体とセラミック基板の熱収縮時に空隙や突き出しが発生しないようにすることができる。
【００１９】
焼成時のセラミックの収縮率との差を小さくするためには、Ａｇ粉末を被覆する無機酸化物の種類が重要である。かかる無機酸化物としては、ＳｎＯ２ またはＳｉＯ２ のうち少なくとも一種類を含むものが好ましい。というのは、ＳｎＯ２ はＡｇとの親和力が強くてＡｇと強固に接合するのでＡｇはＳｎＯ２ で確実に被覆され、一方、ＳｉＯ２ はセラミックの主成分でもあるから、ＳｎＯ２ またはＳｉＯ２ のいずれの無機酸化物でＡｇ粉末を被覆した場合においてもセラミックとＡｇ粉末との熱収縮挙動が類似したものになることが期待できるからである。
【００２０】
Ａｇ粉末に無機酸化物であるＳｎＯ２ またはＳｉＯ２ を被覆する方法としては、例えば、適切な有機溶媒中で適切な触媒を用いて、Ａｇ粉とＳｎまたはＳｉ含有有機化合物と水を反応（加水分解と縮合によるゾル・ゲル反応）させて、ＳｉＯ２系ゲルコーティング膜またはＳｎＯ２系ゲルコーティング膜をＡｇ粉末の表面に形成させ、乾燥させるという方法（以下、本明細書において、「ゾル・ゲル法」という）を採用することができる。乾燥後ケーキ状に凝集していれば、これを粉砕機で粉砕することにより、ＳｎＯ２ またはＳｉＯ２ を被覆したＡｇ粉末を得ることができるが、この方法以外の他の被覆法を採用することも、もちろんできる。
【００２１】
Ａｇ粉末に対する無機酸化物の被覆量が少なすぎると、セラミックとの収縮率の差を低減する効果が小さく、一方、Ａｇ粉末に対する無機酸化物の被覆量が多すぎると、電気抵抗値の上昇を招くことになる。そこで、無機酸化物の被覆量は、Ａｇ粉末の合計重量に対して、０．１〜０．７重量％の範囲であるのが好ましい。
【００２２】
有機ビヒクルとしては、特に限定されるものではないが、エチルセルロースをターピネオール等で溶解したものを好適に用いることができる。
【００２３】
また、導電性ペースト中における導体（Ａｇ粉末と無機酸化物被覆Ａｇ粉末とＰｄ粉末もしくはＰｔ粉末）と有機ビヒクルの配合割合は、導体７０〜９０重量部に対して、有機ビヒクル１０〜３０重量部であって、合計で１００重量部であるのが好ましい。導体が７０重量部未満（有機ビヒクルが３０重量部超）では、ペースト膜の乾燥性が悪くなるともに、導体不足により導通不足が起こるという欠点がある。一方、導体が９０重量部超（有機ビヒクルが１０重量部未満）では、ペースト状態にするのが困難であるという欠点がある。
【００２４】
セラミックとの収縮率の差を小さくし、しかも電気抵抗の増加を抑制するためには、Ａｇ粉末と無機酸化物被覆Ａｇ粉末の合計１００重量部に対して、無機酸化物を被覆したＡｇ粉末が２０〜８０重量部であるのが好ましい。Ａｇ粉末が２０重量部未満（無機酸化物被覆Ａｇ粉末が８０重量部超）では電気抵抗が増加し、Ａｇ粉末が８０重量部超（無機酸化物被覆Ａｇ粉末が２０重量部未満）ではセラミックとの収縮率の差を小さくすることができない。
【００２５】
複数のセラミック焼結層と前記セラミック焼結層の内部および／または表面に形成される導電部分を有するセラミック多層回路基板において、以上のように構成される導電性ペーストを焼結したものがビアホールに充填する導電成分であれば、ビアホール周辺に空隙や突き出しが発生せず、電気抵抗値の低いセラミック多層回路基板を提供することができる。
【００２６】
本発明の低温焼成セラミック多層回路基板は以下のような方法で製造することができる。
（１）セラミックグリーンシートの成形
まず、低温焼成用セラミックグリーンシートを、ドクターブレード法等でテープ成形する。
【００２７】
低温焼成用セラミックとしては、例えば、ＣａＯ−ＳｉＯ２−Ａｌ２Ｏ３−Ｂ２Ｏ３ 系ガラス５０〜７０重量％とアルミナ３０〜５０重量％との混合物（合計１００重量％）を用いることができる。この他、ＰｂＯ−ＳｉＯ２−Ｂ２Ｏ３ 系ガラスとアルミナの混合物、ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３ 系ガラス、コーディエライト系結晶化ガラス等の低温焼成セラミック材料を用いることもできる。
（２）グリーンシートの切断とビアホールの形成
この後、テープ成形したセラミックグリーンシート１を、図１に示すように所定の寸法に切断し、図２に示すように、セラミックグリーンシート１の所定の位置にビアホール２をパンチング加工する。
（３）ビアホールへの導電性ペーストの充填と導電性ペーストによる配線パターンの形成
Ａｇ粉末と、所定量の無機酸化物（ＳｎＯ２またはＳｉＯ２のうち少なくとも１種類を含むもの）を被覆したＡｇ粉末と、本発明の範囲内の適正量のＰｄ粉末またはＰｔ粉末とを含む導体粉末（例えば、８５重量部）に対してエチルセルロースをターピネオールで溶解した有機ビヒクル（例えば、１５重量部）を添加し、３本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得ることができる。
【００２８】
この導電性ペースト３を図３に示すようにビアホールへ充填し、且つこの導電性ペーストを用いて図４に示すような配線パターン４を、例えば、スクリーン印刷により形成する。
【００２９】
なお、配線パターン用導電性ペーストとビアホール充填用導電性ペーストは同じ組成でも、異なる組成でもよい。配線パターン形成用導電性ペースト中のＡｇ粉末は微細な配線パターンを形成するためには、ビアホール充填用導電性ペースト中のＡｇ粉末より小径であるのが好ましい。
（４）グリーンシートの積層圧着
上記のような導電性ペーストの印刷終了後、図５に示すように、複数のグリーンシート１を積層圧着し一体化する。
（５）焼成
この後、焼成ピーク温度を８００〜９５０℃（好ましくは９００℃前後）とし、ピーク温度で１０〜３０分間保持の条件で焼成し、低温焼成セラミック多層回路基板を得ることができる。
【００３０】
図６は、以上のセラミック多層回路基板の製造工程のフローを概略的に示す図である。
【００３１】
なお、焼成工程において低温焼成用グリーンシート積層体の両面にアルミナグリーンシートを圧着し、加圧しながら、８００〜９５０℃で焼成し、焼成後に低温焼成用グリーンシート積層体の両面のアルミナグリーンシートを除去する方法を採用することもできる。この方法によれば、焼結温度が高いアルミナグリーンシートは８００〜９５０℃程度の温度では熱収縮しないので、低温焼成用グリーンシート積層体を上下両面で拘束するアルミナグリーンシートが熱収縮抑制シートとして作用し、低温焼成用グリーンシート積層体を構成する各グリーンシートの水平面内の熱収縮を抑えることができるという効果がある。
【００３２】
【実施例】
以下に本発明の好ましい実施例を説明するが、本発明は下記実施例に限定されるものではなく、本発明の技術的範囲を逸脱しない範囲において適宜変更と修正が可能である。
【００３３】
下記表１及び表２に示すように、無機酸化物を被覆しないＡｇ粉末と、ゾル・ゲル法でＳｉＯ２ もしくはＳｎＯ２ を被覆したＡｇ粉末と、Ｐｄ粉末もしくはＰｔ粉末とを含有する導電性粉末８５重量部、またはその導電性粉末に対してガラス転移点６６０℃、軟化点８５０℃のＣａＯ−ＢａＯ−ＳｉＯ２ 系ガラスフリットを添加した導電性粉末８５重量部に対して、有機ビヒクル（エチルセルロースをターピネオールで溶解したもの）を１５重量部添加して、３本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得た。
【００３４】
セラミックグリーンシートとして、ＣａＯ−ＳｉＯ２−Ａｌ２Ｏ３−Ｂ２Ｏ３ 系ガラス７０重量％とアルミナ３０重量％を混合してなる、厚さ２００μｍのものを使用した。
【００３５】
そのグリーンシートに、図２に示すように、直径０．２ｍｍのビアホール２を形成し、図３に示すように、そのビアホール２内に表１、表２記載の各組成の導電性ペースト３を充填し、次に同導電性ペーストを用いてスクリーン印刷により図４に示すような配線パターン４を形成し、さらに、図５に示すように、導電部分を有するそのセラミックグリーンシート１を４枚積層し、ベルト式焼成炉にて、ピーク温度８９０℃、ピーク温度での保持時間２０分の条件で焼成した。得られたセラミック多層回路基板の各特性を評価した結果を表１及び表２に示す。表１は、Ａｇ粉末に被覆する無機酸化物がＳｉＯ２ でＰｄ粉末を添加する場合、表２は、Ａｇ粉末に被覆する無機酸化物がＳｎＯ２ でＰｔ粉末を添加する場合を示す。また、表１と表２に示すビア導体抵抗は、「グリーンシートを４枚積層した状態で抵抗値を測定し、その抵抗値を４で除した数値」を示し、一般に、ビア導体抵抗は、２．０ｍΩ／ビア以下のものが実用的に好ましいとされている。表１と表２に示すビアの状態は、「焼成後のセラミック多層回路基板の外観を目視観察した結果」であり、空隙発生とは、ビアホールとセラミック基板との間に空隙が存在することが目視で認められたことを示し、突き出しとはビアホール側からセラミック基板に向けてビアホール充填導体の一部が突き出ている状態が認められたことを示す。
【００３６】
【表１】
【００３７】
【表２】
【００３８】
表１および表２に明らかなように、本発明の実施例１〜８に係るものは、セラミックグリーンシートと同時に焼成してもビアホール充填導体周辺に空隙や突き出しが発生せず、かつビア導体抵抗値が低い。
【００３９】
一方、比較例１と４にはＳｉＯ２ で被覆したＡｇ粉末が添加されておらず、比較例２にはＰｄ粉末が添加されておらず、比較例７にはＰｔ粉末が添加されていないので、セラミック基板よりもビアホール充填導体の方が早く熱収縮してしまうために、ビアホールとセラミック基板との間に空隙が認められた。
【００４０】
また、比較例３には多量のＰｄ粉末が添加されており、比較例６にはＡｇ粉末がなく、しかもＡｇ粉末を被覆するＳｎＯ２ の量が多いので、ビアホール充填導体の熱収縮開始温度が高められ、ビアホール充填導体よりもセラミック基板の方が早く熱収縮を始める結果、ビアホール充填導体の一部がセラミック基板に向けて突き出ている状態が認められた。
【００４１】
また、比較例５のものには、上記した空隙や突き出しは認められなかったが、ガラスフリットの添加量が多すぎるので、ビア導体抵抗値が極めて高く、実用に適さない。
【００４２】
【発明の効果】
本発明は上記のとおり構成されているので、次の効果を奏する。
【００４３】
セラミックグリーンシートと同時に焼成しても、セラミックとビアホール充填導体との間において、空隙や突き出しが発生せず、しかも、電気抵抗値の低いビアホール充填用導電性ペーストを提供することができる。このような導電性ペーストを使用して製造されたセラミック多層回路基板は、導体の接続信頼性が高く、且つ導体抵抗値が低くて電気特性が優れている。
【図面の簡単な説明】
【図１】セラミック多層回路基板の製造工程の一部（切断された成形グリーンシート）を示す断面図である。
【図２】セラミック多層回路基板の製造工程の一部（ビアホールの形成）を示す断面図である。
【図３】セラミック多層回路基板の製造工程の一部（ビアホールへの導電性ペーストの充填）を示す断面図である。
【図４】セラミック多層回路基板の製造工程の一部（配線パターンの形成）を示す断面図である。
【図５】セラミック多層回路基板の製造工程の一部（グリーンシートの積層圧着）を示す断面図である。
【図６】本発明のセラミック多層回路基板の製造工程のフローを概略的に示す図である。
【符号の説明】
１…セラミックグリーンシート
２…ビアホール
３…導電性ペースト
４…配線パターン
【発明の属する技術分野】
本発明は、高密度配線回路基板の製造に用いられるセラミック多層回路基板のビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板に関し、特に、低温焼成に適したセラミック多層回路基板用のビアホール充填用導体材料の改良技術に関するものである。
【０００２】
【従来の技術】
高密度配線回路基板としてセラミック多層回路基板が幅広く用いられている。そのセラミック多層回路基板は一般にセラミックグリーンシートを積層する方法によって次のような手順で製造される。
【０００３】
まず、図１に示す所定寸法の複数枚のセラミックグリーンシート１に、図２に示すように、層間接続用にビアホール２をパンチングまたはレーザー加工などで形成した後、図３に示すように、各セラミックグリーンシート１のビアホール２に導電性ペースト３を充填してビア導体を形成し、次いで、図４に示すように、導電性ペーストによる配線パターン４をスクリーン印刷等により形成する。その後、図５に示すように、導電部分を有する複数枚のセラミックグリーンシート１を積層・圧着し、所定の温度で焼成することによりセラミック多層回路基板が製造される。
【０００４】
現在用いられるセラミック多層回路基板は、アルミナ等の１３００℃以上で焼成される高温焼成セラミック多層回路基板と、約１０００℃以下で焼成される低温焼成セラミック多層回路基板に大別される。
【０００５】
高温焼成セラミック多層回路基板の導体材料としては、Ｍｏ、Ｗ等が用いられるが、これらの酸化物は電気抵抗が高いために、酸化を避けるために還元雰囲気で焼成しなければならないという煩わしさがある上に、焼成後の導体の抵抗値が比較的高いという欠点がある。
【０００６】
これに対して、低温焼成セラミック多層回路基板は、電気抵抗値の低いＡｇ、Ａｇ−Ｐｔ、Ａｇ−Ｐｄなどが利用できるので、電気特性に優れており、空気中で焼成できるという利点がある。
【０００７】
しかし、Ａｇ系の導体と低温焼成用セラミックでは、両者の熱収縮挙動が大きく異なる。Ａｇが４００℃付近から熱収縮するのに対し、低温焼成用セラミックはガラスを主成分としており、ガラスが溶解する７００℃付近から熱収縮が始まるという挙動を示す。
【０００８】
そのため、低温焼成用セラミックとＡｇ系導体を同時に焼成すると、４００〜７００℃の範囲の温度領域では収縮率の差が大きくなりやすい。両者の収縮率の差が大きくなると、図５のセラミックグリーンシート１、１の接合部に大きな応力が発生して焼成基板が反ったり、接合強度が低下したり、場合によっては、表層の導体が剥がれるという不具合が発生する。
【０００９】
ビアホール２に充填した導体についても同様に、セラミックとの収縮率の差が大きいとき、例えば、セラミックよりビアホール充填導体の方が早く熱収縮を始める場合には、セラミックとビアホールに充填した導体との間に空隙が発生しやすく、ビアホール充填導体の熱収縮が抑えられることでビアホール充填導体よりセラミックの方が早く熱収縮を始める場合には、ビアホールに充填した導体の一部がセラミック側に突き出すという不具合が発生することがある。その結果、ビアホールに充填した導体と配線パターンとの間に断線が起こることがある。
【００１０】
この問題を解決するため、従来から用いられているビアホール充填用導電性ペーストでは、ガラスフリット、Ａｌ２Ｏ３、ＭｇＯ、ＣａＯ、ＳｉＯ２ などの無機酸化物を導体に添加することで、導体の熱収縮挙動を低温焼成用セラミック材料の熱収縮挙動に極力あわせて、上記したような空隙の発生や突き出しによる断線などの不具合を解消することが提案されている。
【００１１】
また、セラミック成形体と同時に焼成する時において、セラミック成形体の収縮終了温度より高い収縮開始温度を有する導電性ペーストとして、ＡｇをＡｌ２ Ｏ３、ＺｒＯ２、ＴｉＯ２、ＢａＯまたはＣａＯで被覆した導電成分を有機ビヒクルに分散したものが提案されている。（例えば、特許文献１参照）。
【００１２】
【特許文献１】特開平１１−３５３９３９号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、導体中にガラスフリットや無機酸化物を添加した場合、電気抵抗値の上昇につながり、基板の電気特性を低下させることになる。
【００１４】
また、特許文献１に記載された導電性ペーストは、Ａｇを高融点の金属酸化物で被覆したものであり、本発明の対象とする低温焼成セラミック多層回路基板の導体材料としては不向きである。
【００１５】
本発明は従来の技術の有するこのような問題点に鑑みてなされたものであって、その目的は、セラミックグリーンシートと同時に焼成しても、セラミックとビアホール充填導体との間において、上記した空隙や突き出しが発生せず、しかも、電気抵抗値の低いビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明にかかるビアホール充填用導電性ペーストは、Ａｇ粉末と、無機酸化物を被覆したＡｇ粉末と、これらＡｇ粉末の合計重量に対してＰｄ粉末またはＰｔ粉末を０．１〜３．０重量％含んでいる。無機酸化物を被覆したＡｇ粉末と、熱収縮開始温度の高い適正量のＰｄ粉末またはＰｔ粉末を含むことにより、ビアホール充填導体とセラミックとの収縮率の差を小さくしてセラミックとビアホール充填導体との間において空隙や突き出しが発生せず、しかも電気抵抗値の上昇量を抑えることができる。
【００１７】
【発明の実施の形態】
すなわち、本発明のビアホール充填用導電性ペーストは、Ａｇ粉末と、無機酸化物を被覆したＡｇ粉末と、これらＡｇ粉末の合計重量に対してＰｄ粉末またはＰｔ粉末を０．１〜３．０重量％含むことを特徴としている。
【００１８】
無機酸化物を被覆したＡｇ粉末を含むことにより、セラミックとの収縮率の差を小さくすることができるが、無機酸化物は電気抵抗を上昇させる物質でもあるから、導体成分である高融点のＰｄ粉末またはＰｔ粉末を含むことが好ましい。しかしながら、Ａｇ粉末の合計重量に対するＰｄ粉末またはＰｔ粉末の添加量が０．１重量％未満では、熱収縮開始温度を高めることができず、セラミックの収縮率との大きな差を埋めることができないので、セラミックよりも早く熱収縮を始めるビアホール充填導体とセラミック基板との間に空隙が発生する。一方、Ａｇ粉末の合計重量に対するＰｄ粉末またはＰｔ粉末の添加量が３．０重量％を超えると、ビアホール充填導体の熱収縮開始温度が高められ、ビアホール充填導体よりもセラミック基板の方が早く熱収縮を始める結果、ビアホール充填導体の一部がセラミック基板側に突き出ることがある。そこで、Ａｇ粉末の合計重量に対してＰｄ粉末またはＰｔ粉末を０．１〜３．０重量％含むことにより、ビアホール充填導体とセラミック基板の熱収縮時に空隙や突き出しが発生しないようにすることができる。
【００１９】
焼成時のセラミックの収縮率との差を小さくするためには、Ａｇ粉末を被覆する無機酸化物の種類が重要である。かかる無機酸化物としては、ＳｎＯ２ またはＳｉＯ２ のうち少なくとも一種類を含むものが好ましい。というのは、ＳｎＯ２ はＡｇとの親和力が強くてＡｇと強固に接合するのでＡｇはＳｎＯ２ で確実に被覆され、一方、ＳｉＯ２ はセラミックの主成分でもあるから、ＳｎＯ２ またはＳｉＯ２ のいずれの無機酸化物でＡｇ粉末を被覆した場合においてもセラミックとＡｇ粉末との熱収縮挙動が類似したものになることが期待できるからである。
【００２０】
Ａｇ粉末に無機酸化物であるＳｎＯ２ またはＳｉＯ２ を被覆する方法としては、例えば、適切な有機溶媒中で適切な触媒を用いて、Ａｇ粉とＳｎまたはＳｉ含有有機化合物と水を反応（加水分解と縮合によるゾル・ゲル反応）させて、ＳｉＯ２系ゲルコーティング膜またはＳｎＯ２系ゲルコーティング膜をＡｇ粉末の表面に形成させ、乾燥させるという方法（以下、本明細書において、「ゾル・ゲル法」という）を採用することができる。乾燥後ケーキ状に凝集していれば、これを粉砕機で粉砕することにより、ＳｎＯ２ またはＳｉＯ２ を被覆したＡｇ粉末を得ることができるが、この方法以外の他の被覆法を採用することも、もちろんできる。
【００２１】
Ａｇ粉末に対する無機酸化物の被覆量が少なすぎると、セラミックとの収縮率の差を低減する効果が小さく、一方、Ａｇ粉末に対する無機酸化物の被覆量が多すぎると、電気抵抗値の上昇を招くことになる。そこで、無機酸化物の被覆量は、Ａｇ粉末の合計重量に対して、０．１〜０．７重量％の範囲であるのが好ましい。
【００２２】
有機ビヒクルとしては、特に限定されるものではないが、エチルセルロースをターピネオール等で溶解したものを好適に用いることができる。
【００２３】
また、導電性ペースト中における導体（Ａｇ粉末と無機酸化物被覆Ａｇ粉末とＰｄ粉末もしくはＰｔ粉末）と有機ビヒクルの配合割合は、導体７０〜９０重量部に対して、有機ビヒクル１０〜３０重量部であって、合計で１００重量部であるのが好ましい。導体が７０重量部未満（有機ビヒクルが３０重量部超）では、ペースト膜の乾燥性が悪くなるともに、導体不足により導通不足が起こるという欠点がある。一方、導体が９０重量部超（有機ビヒクルが１０重量部未満）では、ペースト状態にするのが困難であるという欠点がある。
【００２４】
セラミックとの収縮率の差を小さくし、しかも電気抵抗の増加を抑制するためには、Ａｇ粉末と無機酸化物被覆Ａｇ粉末の合計１００重量部に対して、無機酸化物を被覆したＡｇ粉末が２０〜８０重量部であるのが好ましい。Ａｇ粉末が２０重量部未満（無機酸化物被覆Ａｇ粉末が８０重量部超）では電気抵抗が増加し、Ａｇ粉末が８０重量部超（無機酸化物被覆Ａｇ粉末が２０重量部未満）ではセラミックとの収縮率の差を小さくすることができない。
【００２５】
複数のセラミック焼結層と前記セラミック焼結層の内部および／または表面に形成される導電部分を有するセラミック多層回路基板において、以上のように構成される導電性ペーストを焼結したものがビアホールに充填する導電成分であれば、ビアホール周辺に空隙や突き出しが発生せず、電気抵抗値の低いセラミック多層回路基板を提供することができる。
【００２６】
本発明の低温焼成セラミック多層回路基板は以下のような方法で製造することができる。
（１）セラミックグリーンシートの成形
まず、低温焼成用セラミックグリーンシートを、ドクターブレード法等でテープ成形する。
【００２７】
低温焼成用セラミックとしては、例えば、ＣａＯ−ＳｉＯ２−Ａｌ２Ｏ３−Ｂ２Ｏ３ 系ガラス５０〜７０重量％とアルミナ３０〜５０重量％との混合物（合計１００重量％）を用いることができる。この他、ＰｂＯ−ＳｉＯ２−Ｂ２Ｏ３ 系ガラスとアルミナの混合物、ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３ 系ガラス、コーディエライト系結晶化ガラス等の低温焼成セラミック材料を用いることもできる。
（２）グリーンシートの切断とビアホールの形成
この後、テープ成形したセラミックグリーンシート１を、図１に示すように所定の寸法に切断し、図２に示すように、セラミックグリーンシート１の所定の位置にビアホール２をパンチング加工する。
（３）ビアホールへの導電性ペーストの充填と導電性ペーストによる配線パターンの形成
Ａｇ粉末と、所定量の無機酸化物（ＳｎＯ２またはＳｉＯ２のうち少なくとも１種類を含むもの）を被覆したＡｇ粉末と、本発明の範囲内の適正量のＰｄ粉末またはＰｔ粉末とを含む導体粉末（例えば、８５重量部）に対してエチルセルロースをターピネオールで溶解した有機ビヒクル（例えば、１５重量部）を添加し、３本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得ることができる。
【００２８】
この導電性ペースト３を図３に示すようにビアホールへ充填し、且つこの導電性ペーストを用いて図４に示すような配線パターン４を、例えば、スクリーン印刷により形成する。
【００２９】
なお、配線パターン用導電性ペーストとビアホール充填用導電性ペーストは同じ組成でも、異なる組成でもよい。配線パターン形成用導電性ペースト中のＡｇ粉末は微細な配線パターンを形成するためには、ビアホール充填用導電性ペースト中のＡｇ粉末より小径であるのが好ましい。
（４）グリーンシートの積層圧着
上記のような導電性ペーストの印刷終了後、図５に示すように、複数のグリーンシート１を積層圧着し一体化する。
（５）焼成
この後、焼成ピーク温度を８００〜９５０℃（好ましくは９００℃前後）とし、ピーク温度で１０〜３０分間保持の条件で焼成し、低温焼成セラミック多層回路基板を得ることができる。
【００３０】
図６は、以上のセラミック多層回路基板の製造工程のフローを概略的に示す図である。
【００３１】
なお、焼成工程において低温焼成用グリーンシート積層体の両面にアルミナグリーンシートを圧着し、加圧しながら、８００〜９５０℃で焼成し、焼成後に低温焼成用グリーンシート積層体の両面のアルミナグリーンシートを除去する方法を採用することもできる。この方法によれば、焼結温度が高いアルミナグリーンシートは８００〜９５０℃程度の温度では熱収縮しないので、低温焼成用グリーンシート積層体を上下両面で拘束するアルミナグリーンシートが熱収縮抑制シートとして作用し、低温焼成用グリーンシート積層体を構成する各グリーンシートの水平面内の熱収縮を抑えることができるという効果がある。
【００３２】
【実施例】
以下に本発明の好ましい実施例を説明するが、本発明は下記実施例に限定されるものではなく、本発明の技術的範囲を逸脱しない範囲において適宜変更と修正が可能である。
【００３３】
下記表１及び表２に示すように、無機酸化物を被覆しないＡｇ粉末と、ゾル・ゲル法でＳｉＯ２ もしくはＳｎＯ２ を被覆したＡｇ粉末と、Ｐｄ粉末もしくはＰｔ粉末とを含有する導電性粉末８５重量部、またはその導電性粉末に対してガラス転移点６６０℃、軟化点８５０℃のＣａＯ−ＢａＯ−ＳｉＯ２ 系ガラスフリットを添加した導電性粉末８５重量部に対して、有機ビヒクル（エチルセルロースをターピネオールで溶解したもの）を１５重量部添加して、３本ロール装置を用いて十分に混練・分散することにより導電性ペーストを得た。
【００３４】
セラミックグリーンシートとして、ＣａＯ−ＳｉＯ２−Ａｌ２Ｏ３−Ｂ２Ｏ３ 系ガラス７０重量％とアルミナ３０重量％を混合してなる、厚さ２００μｍのものを使用した。
【００３５】
そのグリーンシートに、図２に示すように、直径０．２ｍｍのビアホール２を形成し、図３に示すように、そのビアホール２内に表１、表２記載の各組成の導電性ペースト３を充填し、次に同導電性ペーストを用いてスクリーン印刷により図４に示すような配線パターン４を形成し、さらに、図５に示すように、導電部分を有するそのセラミックグリーンシート１を４枚積層し、ベルト式焼成炉にて、ピーク温度８９０℃、ピーク温度での保持時間２０分の条件で焼成した。得られたセラミック多層回路基板の各特性を評価した結果を表１及び表２に示す。表１は、Ａｇ粉末に被覆する無機酸化物がＳｉＯ２ でＰｄ粉末を添加する場合、表２は、Ａｇ粉末に被覆する無機酸化物がＳｎＯ２ でＰｔ粉末を添加する場合を示す。また、表１と表２に示すビア導体抵抗は、「グリーンシートを４枚積層した状態で抵抗値を測定し、その抵抗値を４で除した数値」を示し、一般に、ビア導体抵抗は、２．０ｍΩ／ビア以下のものが実用的に好ましいとされている。表１と表２に示すビアの状態は、「焼成後のセラミック多層回路基板の外観を目視観察した結果」であり、空隙発生とは、ビアホールとセラミック基板との間に空隙が存在することが目視で認められたことを示し、突き出しとはビアホール側からセラミック基板に向けてビアホール充填導体の一部が突き出ている状態が認められたことを示す。
【００３６】
【表１】
【表２】
表１および表２に明らかなように、本発明の実施例１〜８に係るものは、セラミックグリーンシートと同時に焼成してもビアホール充填導体周辺に空隙や突き出しが発生せず、かつビア導体抵抗値が低い。
【００３９】
一方、比較例１と４にはＳｉＯ２ で被覆したＡｇ粉末が添加されておらず、比較例２にはＰｄ粉末が添加されておらず、比較例７にはＰｔ粉末が添加されていないので、セラミック基板よりもビアホール充填導体の方が早く熱収縮してしまうために、ビアホールとセラミック基板との間に空隙が認められた。
【００４０】
また、比較例３には多量のＰｄ粉末が添加されており、比較例６にはＡｇ粉末がなく、しかもＡｇ粉末を被覆するＳｎＯ２ の量が多いので、ビアホール充填導体の熱収縮開始温度が高められ、ビアホール充填導体よりもセラミック基板の方が早く熱収縮を始める結果、ビアホール充填導体の一部がセラミック基板に向けて突き出ている状態が認められた。
【００４１】
また、比較例５のものには、上記した空隙や突き出しは認められなかったが、ガラスフリットの添加量が多すぎるので、ビア導体抵抗値が極めて高く、実用に適さない。
【００４２】
【発明の効果】
本発明は上記のとおり構成されているので、次の効果を奏する。
【００４３】
セラミックグリーンシートと同時に焼成しても、セラミックとビアホール充填導体との間において、空隙や突き出しが発生せず、しかも、電気抵抗値の低いビアホール充填用導電性ペーストを提供することができる。このような導電性ペーストを使用して製造されたセラミック多層回路基板は、導体の接続信頼性が高く、且つ導体抵抗値が低くて電気特性が優れている。
【図面の簡単な説明】
【図１】セラミック多層回路基板の製造工程の一部（切断された成形グリーンシート）を示す断面図である。
【図２】セラミック多層回路基板の製造工程の一部（ビアホールの形成）を示す断面図である。
【図３】セラミック多層回路基板の製造工程の一部（ビアホールへの導電性ペーストの充填）を示す断面図である。
【図４】セラミック多層回路基板の製造工程の一部（配線パターンの形成）を示す断面図である。
【図５】セラミック多層回路基板の製造工程の一部（グリーンシートの積層圧着）を示す断面図である。
【図６】本発明のセラミック多層回路基板の製造工程のフローを概略的に示す図である。
【符号の説明】
１…セラミックグリーンシート
２…ビアホール
３…導電性ペースト
４…配線パターン
Claims (5)
- セラミック多層回路基板のビアホールに充填するための導電性ペーストであって、Ａｇ粉末と、無機酸化物を被覆したＡｇ粉末と、これらＡｇ粉末の合計重量に対してＰｄ粉末またはＰｔ粉末を０．１〜３．０重量％含むことを特徴とするビアホール充填用導電性ペースト。
- Ａｇ粉末を被覆する無機酸化物が、ＳｎＯ２またはＳｉＯ２のうち少なくとも一種類を含む請求項１記載のビアホール充填用導電性ペースト。
- Ａｇ粉末を被覆する無機酸化物の被覆量がＡｇ粉末の合計重量に対して、０．１〜０．７重量％の範囲である請求項１または２記載のビアホール充填用導電性ペースト。
- Ａｇ粉末の合計量１００重量部に対して、無機酸化物を被覆したＡｇ粉末が２０〜８０重量部である請求項１、２または３記載のビアホール充填用導電性ペースト。
- 複数のセラミック焼結層と前記セラミック焼結層の内部および／または表面に形成される導電部分を有するセラミック多層回路基板であって、層間を接続する導電部分であるビアホールに充填する導電成分は、請求項１ないし４のいずれかに記載の導電性ペーストを焼成して形成されたものであることを特徴とするセラミック多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003079937A JP2004288915A (ja) | 2003-03-24 | 2003-03-24 | ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003079937A JP2004288915A (ja) | 2003-03-24 | 2003-03-24 | ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004288915A true JP2004288915A (ja) | 2004-10-14 |
Family
ID=33293928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003079937A Pending JP2004288915A (ja) | 2003-03-24 | 2003-03-24 | ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004288915A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237438A (ja) * | 2005-02-28 | 2006-09-07 | Toko Inc | 積層型ビーズ及びその製造方法 |
| KR100762824B1 (ko) | 2006-11-29 | 2007-10-04 | 전자부품연구원 | 도전성 페이스트 및 다층 세라믹 기판 |
| JP2007294731A (ja) * | 2006-04-26 | 2007-11-08 | Kyoto Elex Kk | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法 |
| US8053682B2 (en) | 2008-08-28 | 2011-11-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic substrate |
-
2003
- 2003-03-24 JP JP2003079937A patent/JP2004288915A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237438A (ja) * | 2005-02-28 | 2006-09-07 | Toko Inc | 積層型ビーズ及びその製造方法 |
| JP4694860B2 (ja) * | 2005-02-28 | 2011-06-08 | 東光株式会社 | 積層型ビーズの製造方法 |
| JP2007294731A (ja) * | 2006-04-26 | 2007-11-08 | Kyoto Elex Kk | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法 |
| JP4732227B2 (ja) * | 2006-04-26 | 2011-07-27 | 京都エレックス株式会社 | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法 |
| KR100762824B1 (ko) | 2006-11-29 | 2007-10-04 | 전자부품연구원 | 도전성 페이스트 및 다층 세라믹 기판 |
| US8053682B2 (en) | 2008-08-28 | 2011-11-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5077418B2 (ja) | 多層セラミック基板の製造方法 | |
| US7722732B2 (en) | Thick film paste via fill composition for use in LTCC applications | |
| JP3571957B2 (ja) | 導体ペーストおよびセラミック多層基板の製造方法 | |
| JP2006225252A (ja) | 擬似対称に構成された低温共焼成セラミック構造体の強制焼結法 | |
| JP4107437B2 (ja) | 多層セラミックス基板及びその製造方法 | |
| JP4732227B2 (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法 | |
| JP2004047856A (ja) | 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法 | |
| US7749592B2 (en) | Multilayer ceramic substrate | |
| JP2004288915A (ja) | ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 | |
| JP2009206233A (ja) | セラミック基板の製造方法 | |
| TWI388533B (zh) | Manufacturing method of ceramic molded body | |
| JP5034660B2 (ja) | セラミック基板の製造方法、セラミック基板、および電子装置 | |
| JP2004319706A (ja) | 導体ペースト並びに多層基板及びその製造方法 | |
| JP4099097B2 (ja) | ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 | |
| JP4097276B2 (ja) | 多層セラミックス基板及びその製造方法 | |
| JP3929989B2 (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。 | |
| JP4797534B2 (ja) | 多層セラミックス基板 | |
| JP4021787B2 (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 | |
| JP2009231414A (ja) | 多層配線基板およびその製造方法 | |
| JP4820149B2 (ja) | 導電性ペーストの製造方法および配線基板の製造方法 | |
| JP2005277058A (ja) | セラミック電子部品の製造方法および導電ペースト | |
| JPH02277279A (ja) | 同時焼成セラミック回路基板 | |
| JP4462695B2 (ja) | セラミック回路基板の製造方法 | |
| JPH06338686A (ja) | 多層基板の製造方法 | |
| JP2002290037A (ja) | 回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060331 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060425 |