JP5034660B2 - セラミック基板の製造方法、セラミック基板、および電子装置 - Google Patents
セラミック基板の製造方法、セラミック基板、および電子装置 Download PDFInfo
- Publication number
- JP5034660B2 JP5034660B2 JP2007121094A JP2007121094A JP5034660B2 JP 5034660 B2 JP5034660 B2 JP 5034660B2 JP 2007121094 A JP2007121094 A JP 2007121094A JP 2007121094 A JP2007121094 A JP 2007121094A JP 5034660 B2 JP5034660 B2 JP 5034660B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- ceramic substrate
- film
- resistance
- overcoat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
そして、このような抵抗をオーバーコートガラスで被覆した構造を有するセラミック基板の製造方法として、以下に説明するような方法が提案されている(特許文献1参照)
(1)ガラスセラミックグリーンシートの複数枚を積層した積層体の表面または裏面に、導体パターン、抵抗パターンおよびオーバーコートガラスパターンを形成する工程、
(2)積層体の両面に難焼結性無機材料とガラスとを含む拘束グリーンシート(収縮抑制用グリーンシート)を積層する工程、
(3)積層体から有機成分を除去し、次に焼成して拘束シートを保持したガラスセラミックス焼結体を形成する工程、
(4)焼結体から拘束シートを除去する工程
を備えた方法であって、オーバーコートガラスに含まれるガラス成分の軟化温度を、抵抗およびガラスセラミックグリーンシートに含まれるガラス成分の軟化温度よりも高くするようにしたことを特徴としている。
セラミック層が積層された積層構造を有するセラミック基板本体と、前記セラミック基板本体の少なくとも一方主面に配設された抵抗と、前記抵抗を覆うように配設された第1のオーバーコートガラスと、前記第1のオーバーコートガラスを覆うように配設された第2のオーバーコートガラスとを備えたセラミック基板の製造方法であって、
(a)複数のセラミックグリーンシートを積層することにより形成された積層体であって、一方主面には抵抗膜が形成され、
前記抵抗膜を覆うように、焼成工程における収縮開始温度が、前記抵抗膜の収縮開始温度より高い第1のガラス膜が形成され、
前記第1のガラス膜を覆うように、前記第1のガラス膜を構成するガラス材料よりめっき耐性が大きいガラス材料を含み、かつ、焼成工程における収縮開始温度が、前記第1のガラス膜よりも低い第2のガラス膜が形成され、かつ、
少なくとも前記一方主面に前記セラミックグリーンシートを焼成する温度では実質的に焼結しないセラミック材料からなる収縮抑制用グリーンシートが配置された積層体を準備する工程と、
(b)前記積層体を、前記セラミックグリーンシートが焼結し、前記収縮抑制用グリーンシートが実質的に焼結しない温度で焼成する工程と、
(c)焼成工程が終了した後、前記収縮抑制用グリーンシートが実質的に焼結することなく残った収縮抑制層を除去する工程と
を備えていることを特徴としている。
前記(a)の前記積層体を準備する工程が、
前記積層体の表面に導体膜を形成する工程と、
前記(c)の前記収縮抑制層を除去する工程の後に、前記導体膜が焼結することにより形成された導体部の表面にめっき膜を形成する工程と
を備えることを特徴としている。
複数のセラミックグリーンシートを積層した積層体を焼成することにより形成されたセラミック基板本体と、
抵抗膜を焼成することにより、前記セラミック基板本体の一方主面に形成された抵抗と、
前記抵抗膜の収縮開始温度よりも収縮開始温度の高い第1のガラス膜を焼成することにより形成され、前記抵抗を覆うように配設された第1のオーバーコートガラスと、
前記第1のオーバーコートガラスを構成するガラス材料よりめっき耐性が大きいガラス材料を含み、かつ、焼成工程における収縮開始温度が、前記第1のガラス膜よりも低い第2のガラス膜を焼成することにより形成され、前記第1のオーバーコートガラスを覆うように配設された第2のオーバーコートガラスと
を備えたセラミック基板であって、
前記セラミック基板本体と、前記抵抗と、前記第1のオーバーコートガラスと、前記第2のオーバーコートガラスとが、全体を同時焼成することにより形成されたものであること
を特徴としている。
次に、このセラミック基板の製造方法について説明する。
(1)SiO2、Al2O3、B2O3、およびCaOを混合した結晶化ガラス粉末と、アルミナ粉末を等重量比率で混合して混合粉末を得た。
上記の貫通孔に充填する導体ペーストおよび面内導体用の導体ペーストとしては、いずれも、Ag粉末83重量%、プロピレングリコールフェニルエーテル・テキサノール15重量%、エチルセルロース2重量%を混合することにより作製した導体ペーストを用いた。ただし、貫通孔に充填する導体ペーストと面内導体用の導体ペーストを異なる種類のものとすることも可能である。
なお、面内導体は、厚みが20μmとなるようにした。
ただし、上記(4)の工程で用いた導体ペーストと異なる種類の導体ペーストを用いることも可能である。
また、表層用のセラミックグリーンシートについても、貫通孔に充填される導体ペーストと面内導体用の導体ペーストを、異なる種類のものとすることも可能である。
なお、表面導体は、導体ペーストを用いて形成する場合に限られるものではなく、例えば金属箔を用いて形成したり、インクジェット法により導体材料を吹き付けて形成したりすることも可能である。
そして、図3に示すように、積層体を構成する表層用のセラミックグリーンシート110の表面に、抵抗ペーストを塗布して抵抗パターン(抵抗膜)115を形成した。
ターミネート電極形成用の導体ペーストとしては、金属粉末(Ag粉末)85重量%、プロピレングリコールフェニルエーテル・テキサノール13重量部、エチルセルロース2重量部を配合したものを用いた。この導体ペーストは、面内導体や表面導体、ビアホール導体などを形成するための導体ペーストと同じものであってもよく、また、異なるものであってもよい。
さらに、図3に示すように、第1のガラス膜111を覆うように、第1のオーバーコートガラスを構成するガラス材料よりめっき耐性が大きいガラス材料を含む第2のガラスペーストを塗布することにより、第1のガラス膜111上に、第2のオーバーコートガラス12となる第2のガラス膜112を形成した。
なお、第1のオーバーコートガラス11となるガラス膜111の膜厚は、焼成後に形成される第1のオーバーコートガラス11の厚みが5μm以上となるような膜厚とすることが望ましい。
第1のオーバーコートガラス11の厚みが5μm以上であると、オーバーコートガラス11中のポアが少なくなり好ましい。
また、第1のオーバーコートガラスの厚みは、後述の第2のオーバーコートガラスの厚みと合計で20μm以下であることが好ましい。20μm以下であると、焼成後のレーザーによるトリミングを容易に行うことができる。
また、第1のオーバーコートガラスとなるガラス膜に用いられる第1のガラス材料としては、平均粒径(D50)が、0.7〜5.0μmの範囲のものを用いることが望ましい。
また、第2のオーバーコートガラスの厚みは、上述のとおり、第1のオーバーコートガラスの厚みと合計で20μm以下であることが好ましい。20μm以下であると、焼成後のレーザーによるトリミングを容易に行うことができる。
また、第2のオーバーコートガラスとなる第2のガラス材料としては、平均粒径(D50)が、0.7〜5.0μmの範囲のものを用いることが望ましい。
また、第2のオーバーコートガラスとして、第1のオーバーコートガラスと同じ系のガラスを用いる場合、第2のオーバーコートガラスの成膜性およびめっき耐性を高める見地から、特にCaの割合が少ないものを用いることが望ましい。
なお、図4に示すように、第2のオーバーコートガラス12を、第1のオーバーコートガラス11の表面(主面)および側面も含めた全体を覆うように(すなわち、第1のオーバーコートガラス11の主面からターミネート電極24a,24bの表面にまで達するように)形成することにより、めっき耐性をより確実に向上させることができて好ましい。
収縮抑制用グリーンシートに用いることが可能なバインダ(樹脂)としては、ブチラール系樹脂、アクリル系樹脂、その他一般的にセラミックグリーンシートを作製する際に用いられる種々の樹脂を用いることが可能である。
(a)抵抗15の周囲の空孔やクラック認められず、
(b)第2のオーバーコートガラス12の表面は緻密であること
が確認された。
表1に示すような割合で、RuO2、ガラス粉末、添加剤(MnO2、CuO)、およびエチルセルロースを配合して抵抗ペーストを作製した。
なお、添加剤とエチルセルロースの添加割合は、無機粉末(RuO2粉末とガラス粉末の合計量)100重量部に対する割合(重量部)である。
また、抵抗ペーストを構成するガラス粉末の組成を表2に示す。
R1 : 578℃
R2 : 612℃
R3 : 623℃
R4 : 640℃
R5 : 650℃
R6 : 733℃
である。
OG2−A : 580℃、
OG2−B : 540℃
である。
(a)表1の各抵抗ペーストを用いて形成した抵抗を覆うように、表3の第1のガラスペーストを用いて形成した第1のオーバーコートガラスを備えているが、第2のオーバーコートガラスを備えていないセラミック基板。
(b)表1の各抵抗ペーストを用いて形成した抵抗を覆うように、表3の第1のガラスペーストを用いて形成した第1のオーバーコートガラスと、表4および5の第2のガラスペーストを用いて形成した第2のオーバーコートガラスを備えたセラミック基板。
抵抗の厚み :8μm、
第1のオーバーコートガラスの厚み:8μm
第2のオーバーコートガラスの厚み:7μm
(ただし、上記(a)のセラミック基板では、第2のオーバーコートガラスは形成せず。)
一方、第1のガラスペーストとして、収縮開始温度が、抵抗ペーストの収縮開始温度より高いガラスペーストを用いた場合、セラミック基板本体の抵抗の周囲領域に空孔やクラックの発生は認められなかったが、オーバーコートガラスの表面の緻密性が不十分で、めっき液の侵入を確実に阻止することができず、必ずしも十分なめっき耐性を確保できないことが確認された。
これに対し、前記(b)の第1のオーバーコートガラスと、第2のオーバーコートガラスの両方を備えたセラミック基板について、収縮開始温度が抵抗ペーストの収縮開始温度より低いガラスペーストを用いた場合、セラミック基板の抵抗の周囲領域に空孔やクラックが発生した。
一方、第1のガラスペーストとして、収縮開始温度が、抵抗ペーストの収縮開始温度より高いガラスペーストを用いた場合、セラミック基板本体の抵抗の周囲領域に空孔やクラックの発生は認められず、また、オーバーコートガラスの表面は十分に緻密で、めっき液の侵入を確実に阻止することが可能であって十分なめっき耐性を確保できることが確認された。
なお、ガラス膜、電極膜、抵抗膜をペーストの印刷により行う場合、第1および第2のガラスペースト、電極形成用の導体ペースト、抵抗形成用の抵抗ペーストは、セラミックグリーンシート側に印刷するようにしてもよく、また、収縮抑制用グリーンシートあるいは転写用シートに印刷して転写するよう構成してもよい。
したがって、本願発明はセラミック基板や、その製造技術の分野、セラミック基板を用いた電子装置の分野などに広く利用することが可能である。
1a セラミック基板本体の下面
1b セラミック基板本体の上面
11 第1のオーバーコートガラス
12 第2のオーバーコートガラス
15 抵抗
21 面内導体
22 層間接続用のビアホール導体
22a サーマルビアホール導体
23 表面導体
24a,24b ターミネート電極
25a,25b,25c 表面実装部品
100 積層体
102 収縮抑制用グリーンシート
102a 転写用シート
110 セラミックグリーンシート
111 第1のガラス膜
112 第2のガラス膜
115 抵抗パターン(抵抗膜)
124a,124b 電極パターン(電極膜)
Claims (8)
- セラミック層が積層された積層構造を有するセラミック基板本体と、前記セラミック基板本体の少なくとも一方主面に配設された抵抗と、前記抵抗を覆うように配設された第1のオーバーコートガラスと、前記第1のオーバーコートガラスを覆うように配設された第2のオーバーコートガラスとを備えたセラミック基板の製造方法であって、
(a)複数のセラミックグリーンシートを積層することにより形成された積層体であって、一方主面には抵抗膜が形成され、
前記抵抗膜を覆うように、焼成工程における収縮開始温度が、前記抵抗膜の収縮開始温度より高い第1のガラス膜が形成され、
前記第1のガラス膜を覆うように、前記第1のガラス膜を構成するガラス材料よりめっき耐性が大きいガラス材料を含み、かつ、焼成工程における収縮開始温度が、前記第1のガラス膜よりも低い第2のガラス膜が形成され、かつ、
少なくとも前記一方主面に前記セラミックグリーンシートを焼成する温度では実質的に焼結しないセラミック材料からなる収縮抑制用グリーンシートが配置された積層体を準備する工程と、
(b)前記積層体を、前記セラミックグリーンシートが焼結し、前記収縮抑制用グリーンシートが実質的に焼結しない温度で焼成する工程と、
(c)焼成工程が終了した後、前記収縮抑制用グリーンシートが実質的に焼結することなく残った収縮抑制層を除去する工程と
を備えていることを特徴とするセラミック基板の製造方法。 - 前記セラミックグリーンシートがガラス材料を含有し、かつ、前記セラミックグリーンシートに含まれるガラス材料が、前記第1のガラス材料を構成するガラスと同じ系のガラス材料であることを特徴とする、請求項1記載のセラミック基板の製造方法。
- 前記積層体を準備する工程において、前記第2のガラス膜を、前記第1のガラス膜全体を覆うように形成することを特徴とする、請求項1または2記載のセラミック基板の製造方法。
- 前記第1のガラス材料が、ホウケイ酸系ガラスを含むものであり、かつ、前記第2のガラス材料が、SiO2−B2O3−K2Oを含むものであることを特徴とする、請求項1〜3のいずれかに記載のセラミック基板の製造方法。
- 前記積層体が、前記抵抗膜に接続されるターミネート電極用の一対の電極膜を備え、かつ、前記第1のガラス膜が、少なくとも前記抵抗膜および前記抵抗膜と前記一対の電極膜との接続部を覆い、第2のガラス膜が、前記第1のガラス膜の全体を覆うように形成されていることを特徴とする、請求項1〜4のいずれかに記載のセラミック基板の製造方法。
- 前記(a)の前記積層体を準備する工程が、
前記積層体の表面に導体膜を形成する工程と、
前記(c)の前記収縮抑制層を除去する工程の後に、前記導体膜が焼結することにより形成された導体部の表面にめっき膜を形成する工程と
を備えることを特徴とする、請求項1〜5のいずれかに記載のセラミック基板の製造方法。 - 複数のセラミックグリーンシートを積層した積層体を焼成することにより形成されたセラミック基板本体と、
抵抗膜を焼成することにより、前記セラミック基板本体の一方主面に形成された抵抗と、
前記抵抗膜の収縮開始温度よりも収縮開始温度の高い第1のガラス膜を焼成することにより形成され、前記抵抗を覆うように配設された第1のオーバーコートガラスと、
前記第1のオーバーコートガラスを構成するガラス材料よりめっき耐性が大きいガラス材料を含み、かつ、焼成工程における収縮開始温度が、前記第1のガラス膜よりも低い第2のガラス膜を焼成することにより形成され、前記第1のオーバーコートガラスを覆うように配設された第2のオーバーコートガラスと
を備えたセラミック基板であって、
前記セラミック基板本体と、前記抵抗と、前記第1のオーバーコートガラスと、前記第2のオーバーコートガラスとが、全体を同時焼成することにより形成されたものであること
を特徴とするセラミック基板。 - 請求項7記載のセラミック基板と、前記セラミック基板に実装された電子部品とを具備することを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121094A JP5034660B2 (ja) | 2007-05-01 | 2007-05-01 | セラミック基板の製造方法、セラミック基板、および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121094A JP5034660B2 (ja) | 2007-05-01 | 2007-05-01 | セラミック基板の製造方法、セラミック基板、および電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277628A JP2008277628A (ja) | 2008-11-13 |
JP5034660B2 true JP5034660B2 (ja) | 2012-09-26 |
Family
ID=40055219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007121094A Active JP5034660B2 (ja) | 2007-05-01 | 2007-05-01 | セラミック基板の製造方法、セラミック基板、および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5034660B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112010000732T5 (de) | 2009-01-20 | 2012-06-21 | Murata Manufacturing Co., Ltd. | Laminattyp-keramik-elektronikkomponente und verfahren zum fertigen derselben |
JP5397539B2 (ja) * | 2010-03-31 | 2014-01-22 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
JP5582069B2 (ja) * | 2011-03-04 | 2014-09-03 | 株式会社村田製作所 | セラミック多層基板 |
JP2014183273A (ja) * | 2013-03-21 | 2014-09-29 | Mitsubishi Electric Corp | 基板およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0740521B2 (ja) * | 1986-11-07 | 1995-05-01 | 旭硝子株式会社 | 抵抗体保護用ガラス層の形成方法 |
JP2780408B2 (ja) * | 1990-01-18 | 1998-07-30 | 松下電器産業株式会社 | 角板型チップ抵抗器 |
JP3748283B2 (ja) * | 1995-10-30 | 2006-02-22 | 京セラ株式会社 | 積層ガラスセラミック回路基板の製造方法 |
JP2005039164A (ja) * | 2003-06-25 | 2005-02-10 | Kyocera Corp | ガラスセラミック配線基板の製造方法 |
-
2007
- 2007-05-01 JP JP2007121094A patent/JP5034660B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008277628A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5142090B2 (ja) | セラミック積層電子部品およびその製造方法 | |
JPWO2007063692A1 (ja) | セラミック基板、電子装置およびセラミック基板の製造方法 | |
JP3571957B2 (ja) | 導体ペーストおよびセラミック多層基板の製造方法 | |
JP2006165585A (ja) | セラミック多層プリント回路基板 | |
US9648743B2 (en) | Multilayer glass ceramic substrate with embedded resistor | |
JP2011040604A (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP5034660B2 (ja) | セラミック基板の製造方法、セラミック基板、および電子装置 | |
KR100922079B1 (ko) | 다층 세라믹 기판 | |
EP2131637B1 (en) | Method for producing multilayer ceramic substrate and composite sheet | |
JPWO2019059017A1 (ja) | セラミック基板の製造方法、セラミック基板、及び、モジュール | |
JP3467873B2 (ja) | 多層セラミック基板の製造方法 | |
JP2008204980A (ja) | 多層セラミック基板とその製造方法 | |
JP4826253B2 (ja) | セラミック多層基板の製造方法およびセラミック多層基板 | |
JP2004179628A (ja) | 配線基板およびその製造方法 | |
JP2005116938A (ja) | キャビティ付き多層セラミック基板およびその製造方法 | |
JP3981270B2 (ja) | 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法 | |
JP2008078453A (ja) | セラミック電子部品およびその製造方法 | |
JP2008030995A (ja) | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート | |
JP4693284B2 (ja) | 多層配線基板およびその製造方法 | |
JP2009231301A (ja) | 多層セラミック基板およびその製造方法 | |
JP2011171651A (ja) | セラミック電子部品 | |
JP2004119547A (ja) | セラミック配線基板およびその製造方法 | |
JP4820149B2 (ja) | 導電性ペーストの製造方法および配線基板の製造方法 | |
JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 | |
JP2010238742A (ja) | チップ型電子部品の製造方法、チップ型電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5034660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |