JP3748283B2 - 積層ガラスセラミック回路基板の製造方法 - Google Patents

積層ガラスセラミック回路基板の製造方法 Download PDF

Info

Publication number
JP3748283B2
JP3748283B2 JP28208895A JP28208895A JP3748283B2 JP 3748283 B2 JP3748283 B2 JP 3748283B2 JP 28208895 A JP28208895 A JP 28208895A JP 28208895 A JP28208895 A JP 28208895A JP 3748283 B2 JP3748283 B2 JP 3748283B2
Authority
JP
Japan
Prior art keywords
conductor
wiring conductor
film
surface wiring
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28208895A
Other languages
English (en)
Other versions
JPH09130043A (ja
Inventor
聡浩 坂ノ上
弘 末永
洋一 牧野
泉太郎 山元
勉 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP28208895A priority Critical patent/JP3748283B2/ja
Publication of JPH09130043A publication Critical patent/JPH09130043A/ja
Application granted granted Critical
Publication of JP3748283B2 publication Critical patent/JP3748283B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明が属する技術分野】
本発明は、低温焼成(約850〜1050℃)可能な積層ガラスセラミック回路基板に関するものである。
【0002】
【従来の技術】
従来、積層ガラスセラミック回路基板は、複数の絶縁層が積層した積層体基板と、積層体基板を構成する絶縁層の層厚みを貫くビアホール導体と、絶縁層の層間に配置された内部配線導体と、積層体基板の表面に形成された表面配線導体とから構成されている。低温で焼成可能とするために、絶縁層の材料は、結晶化ガラスとアルミナなどの無機物フィラーを主成分(以下、ガラス−セラミックという)としていた。また、内部配線導体材料は、Au、Ag、Cuなどの低抵抗金属材料から構成されていた。これにより、焼成処理が簡単にあるとともに、内部配線に低抵抗金属材料を用いることができるため、高速動作の回路には適したものとなる。
【0003】
具体的には、上述のガラスセラミック材料を用いて既知のグリーンシートを形成し、最上層に位置するグリーンシートに関しては、ビアホール導体となる貫通孔を形成し、該貫通孔に低抵抗金属材料から成る導電性ペーストを充填してビアホール導体となる導体を、また、それ以外のグリーンシートに関しては、上述のようにビアホール導体となる導体を形成するとともに、グリーンシート上に内部配線導体となる導体膜を低抵抗金属材料を主成分とする導電性ペーストの印刷・乾燥により形成する。
【0004】
このようなグリーンシートを積層順序に応じて積層・熱圧着して、所定雰囲気、所定温度プロフアイルで(ピーク温度850〜1050℃)で一体的に焼成処理していた。
【0005】
その後、焼成された積層体基板の表面に、表面露出のビアホール導体と接続するように表面配線導体を低抵抗金属材料を主成分とする導電性ペーストの印刷、焼きつけにより形成していた。
【0006】
ここで、表面配線導体の材料として、Ag系(Ag単体、Ag合金)材料を用いる場合には、Agマイグレーションの防止のために、表面配線導体上に耐湿保護膜を形成する必要がある。
【0007】
また、このような積層回路基板の上部に、厚膜抵抗体膜やその他の配線導体膜を形成する場合に、クロスオーバー膜を形成する必要がある。
【0008】
このような耐湿保護膜やクロスオーバー膜は、通常、ガラスペーストを用いて、所定領域に膜を印刷し、焼きつけ処理によって形成される。
【0009】
また、積層回路基板の表面に、複数の絶縁層分だけ陥没したICチップ収納凹部を形成したりしていた。
【0010】
【発明が解決しようとする課題】
しかしながら、焼成処理された積層体基板上に耐湿保護膜、クロスオーバー膜を形成する場合には、積層体基板の焼成挙動と耐湿保護膜、クロスオーバー膜との焼成挙動との差異によって積層体基板にソリが発生してしまうことがある。
【0011】
また、焼成処理後に、耐湿保護膜、クロスオーバー膜を形成しているので、焼成後に再度、焼きつけ工程が必要となり、また、焼成処理の時の積層体基板の焼成結収縮によって、平面変動が発生してしまうため、耐湿保護膜やクロスオーバー膜を印刷形成する際には、変動率に応じた所定形状の複数種類のスクリーン印刷マスクが必要となり、収縮率に応じて種々選択しなくてはならなかった。
【0012】
また、ICチップ収納凹部を形成した積層回路基板においては、ICチップを収納して、電気的な接続した後に、ICチップ、接続手段を樹脂などの保護膜で被覆するが、この時、保護樹脂膜と収納凹部の壁面とが密着すると、樹脂の硬化時の熱膨張係数と、積層回路基板の熱膨張係数の差のによる応力が、ICチップ収納凹部の壁面にかかり、これより、積層体基板の一部にクラックが発生してしまうという問題点があった。
【0013】
この場合、樹脂保護膜が、ICチップ収納凹部の壁面に接触しないように、樹脂保護膜の端部とICチップ収納凹部の壁面との端面との間に間隙を形成することが考えられる。しかし、このように間隙を形成すると、この間隙から露出するICチップ収納凹部の底面に形成した配線導体(表面配線導体)が、湿気などによって劣化してしまうという問題があった。
【0014】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、積層体基板の表面に露出する表面配線導体(ICチップ収納部の底面などに露出する配線導体)の保護膜を所定位置に安定に、且つ簡単に形成でき、しかも、基板のソリなどが一切起こらない積層ガラスセラミック回路基板の製造方法を提供するものである。
【0015】
【課題を解決するための手段】
本発明は、ガラス成分及び無機物フィラーから成る絶縁層を複数積層するとともに表面の一部に電子部品を収納するための凹部を形成した積層体基板と、該絶縁層の層間に配置した低抵抗金属材料から成る内部配線導体と、該積層体基板の表面に形成した低抵抗金属材料から成る表面配線導体とから構成されて成る積層ガラスセラミック回路基板の製造方法において、前記積層体基板を構成する絶縁層となるガラスセラミックのグリーンシートを複数形成する工程と、前記各グリーンシート上に内部配線導体及び又は表面配線導体となる導体膜を低抵抗金属材料を主成分とする導電性ペーストの印刷・乾燥により形成する工程と、前記凹部の底面に位置する前記表面配線導体となる導体膜の一部に前記凹部の壁面まで達するように、絶縁保護膜をグリーンシートと同一のガラス成分及び無機物フィラーからなる絶縁ペーストの印刷・乾燥により形成する工程と、前記内部配線導体及び表面配線導体となる導体膜を形成した各グリーンシートを積層圧着した後、一体的に焼結処理する工程と、を含むことを特徴とする。
【0016】
【作用】
本発明によれば、絶縁保護膜は、絶縁層となるグリーンシートを構成するガラス成分及び無機物フィラーと同一の固形材料を主成分とする絶縁ペーストを用いており、この絶縁保護膜となる膜は、グリーンシートの表面配線導体となる導体膜上に形成される。
【0017】
このため、絶縁保護膜となる膜を形成した後に、積層処理や焼成処理をしても、積層体基板の平面的な変動が発生しても、絶縁保護膜自身がこの変動に追随するため、絶縁保護膜を表面配線導体膜の所定位置に安定的に形成することができる。
【0018】
また、積層体基板の焼成処理の挙動と、絶縁保護膜となる膜の焼成処理の挙動とが実質的に同じになるため、積層体基板にソリなどが一切発生しない。
【0019】
また、絶縁保護膜となる膜は、積層体基板を構成するグリーンシート(表面配線導体、内部配線導体となる導体膜やビアホール導体となる導体が既に形成されている)の積層によって所定位置に配置されることになり、しかも、焼成が一体的に行われるために、全体の製造方法が非常に簡単となる。
【0020】
また、このような絶縁保護膜によって、表面配線導体の露出部分が、電子部品と半田接合したり、他の配線導体と接続したりする必要部分のみとなり、その他の部分は安定的に被覆されることになるため、表面配線導体の劣化を有効に抑えることができる。
【0021】
特に、積層体基板にICチップ収納凹部を有する場合には、ICチップを保護する樹脂保護膜とICチップ収納凹部の側壁との間を設ける構造においては、積層体基板のクラックを防止し、しかも、劣化することがない表面配線導体を達成することができる。
【0022】
【発明の実施の形態】
以下、本発明の積層ガラスセラミック回路基板を図面に基づいて説明する。 図1は、本発明に係る積層ガラスセラミック回路基板の断面図である。
【0023】
図1において、10は積層ガラスセラミック回路基板であり、積層ガラスセラミック回路基板10は、内部に内部配線導体2、ビアホール導体3が内装された積層体基板1と、その表面に形成された表面配線導体4、絶縁保護膜5とから構成されている。尚、実施例では、積層体基板1の表面には、ICチップ7を収納するICチップ収納凹部6が形成されている。
【0024】
尚、表面配線導体4上には、必要に応じて、各種電子部品8が接合され、さらに、絶縁保護膜5上には、他の配線導体膜や厚膜抵抗体膜等が形成されている。
【0025】
積層体基板1は複数の絶縁層1a〜1gが積層されて形成されている。この絶縁層1a〜1gは、例えば850〜1050℃前後の比較的低い温度で焼成可能にするガラス成分、無機物フィラーから構成されている。無機物フィラーとは、コランダム(αアルミナ)、クリストバライト、石英、ムライト、コージライトなどのセラミック材料が例示できる。また、ガラス成分は、複数の金属酸化物を含む低融点結晶化ガラスからなり、例えば850〜1050℃前後の比較的低い温度で焼成処理することによって、コージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶相を少なくとも1種類を析出するものである。
【0026】
このような、絶縁層1a〜1gの層間には、低抵抗金属材料、例えばAu、Ag、Cuなどの内部配線導体2が内装されており、さらに、各絶縁層1a〜1gには、その絶縁層1a〜1gの厚みを貫く、低抵抗金属材料、例えばAu、Ag、Cuなどのビアホール導体3が形成されている。
【0027】
例えば、絶縁層1a〜1gの厚みは100μm以上であり、内部配線導体2の厚みは8〜15μm程度であり、ビアホール導体3の直径は80〜250μmである。
【0028】
このような積層体基板1の表面には、絶縁層1aから露出するビアホール導体3に接続するように、また、単独にAg系(Ag単体、Ag−PdなどのAg合金)、Cu系(Cu単体、Cu合金)などの表面配線導体4が形成されている。
【0029】
表面配線導体4は、所定回路を達成するための回路配線であり、また、表面配線導体4と接続する電子部品8の接続パッドでもある。
【0030】
この表面配線導体4の一部(接続パッド部分)の表面には、各種電子部品8が半田などを介して接合されている。
【0031】
また、表面配線導体4の特に、回路配線となる部分は、上述のガラス成分、無機物フィラーを主成分とする絶縁保護膜5が被覆されている。この絶縁保護膜5は、隣接しあう表面配線導体4間の絶縁特性を維持したり、また、外部から湿気、衝撃から表面配線導体4を保護するものであり、特に、Ag系の表面配線導体4に関して、Agマイグレーションを防止するために、非常に重要となる。この絶縁保護膜5の厚みは、例えば、10〜50μm程度である。
【0032】
尚、上述の電子部品8としては、チップ状コンデンサ、チップ状抵抗器、トランジスタ、ICなどが例示できる。
【0033】
また、図1では、積層体基板1の表面の一部には、ICチップ7を収納するICチップ収納凹部6が形成されている。ICチップ収納凹部6は、絶縁層1a〜1cの厚み相当分だけの深さを有し、ICチップ7が収納され、かつ配線作業が可能な寸法を有する概略矩形状凹部である。
【0034】
このICチップ収納凹部6の底面61には、例えばICチップ7と接合する表面配線導体63が、ICチップ7の入出力端子(図示せず)と接続手段であるワイヤボンディング細線などを介して接続し、絶縁層1cと絶縁層1eの層間の内部配線導体2から延出した表面配線導体64が夫々形成されている。
【0035】
このようなICチップ収納凹部6において、その内部にICチップ7が表面配線導体63上に配置され、さらに、ICチップ7と表面配線導体64とがワイヤボンディング細線などによって接続され、さらに、ICチップ7及びワイヤボンディング細線などを被覆するエポキシ樹脂やフェノール樹脂、アクリル樹脂などの樹脂保護膜66が充填されている。
【0036】
この樹脂保護膜66の端部は、ICチップ収納凹部6の壁面62と少なくとも間隙dが形成されている。樹脂保護膜66を充填し、硬化する際に、樹脂保護膜66の平面方向に熱膨張による応力が発生するが、この間隙dによって、応力が直接積層体基板1に影響を及ぼさないようにするためである。
【0037】
従って、この間隙dからは、表面配線導体64の一部が露出することになるが、図1に示すように、その間隙部分の表面配線導体64上には、上述の絶縁保護膜5と同一の材料による絶縁保護膜65が形成されている。
【0038】
ここで、本発明の特徴的なことは、積層体基板1の表面、または、IC収納凹部の底面に形成される表面配線導体4、64の一部には、絶縁保護膜5、65が形成されていることであり、この絶縁保護膜5、65が、絶縁層1a〜1gと実質的に同一材料で形成されており、しかも、この絶縁保護膜6、65が積層体基板1(内部配線導体2、ビアホール導体3を含む)、表面配線導体4などを焼成する工程で一括的に処理されることである。
【0039】
この積層ガラスセラミック回路基板10の製造方法を図2に基づいて説明する。
【0040】
まず、図2中のA工程として、ガラス−セラミックのスラリーを形成する。
【0041】
上述のガラス−セラミックのスラリーは、上述したように、ガラス成分、即ち、低融点結晶化ガラスフリット、無機物フィラー、バインダ、溶剤を均質混練して形成される。
【0042】
低融点結晶化ガラスフリットとは、上述したように、850〜1050℃前後の比較的低い温度で焼成処理することによって、コージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶相を少なくとも1種類を析出するガラス組成物からなり、平均粒径は、1.0〜6.0μm、好ましくは1.5〜3.5μmである。特に、アノーサイト、セルジアンを析出するガラスフリットを用いれば、より強度の高い積層体基板を得ることができ、コージェライト、ムライトを析出するガラスフリットを用いれば、熱膨張率が低い積層体基板を得ることができ、積層体基板上にICベアチップなどのシリコンチップを搭載するための積層体基板として有効である。尚、強度の高く、熱膨張率が低い積層体基板を得るため、アノーサイトやコージェライトを同時に析出させるガラス組成物として、例えば、B2 3 、SiO2 、Al2 3 、ZnO、アルカリ土類金属酸化物が有効である。
【0043】
無機物フィラーは、積層体基板の骨材となるものであり、コランダム(αアルミナ)、クリストバライト、石英、ムライト、コージライトなどのセラミックが例示でき、その粒径は1.0〜6.0μm、好ましくは1.5〜4.0μmである。
【0044】
バインダは、固形成分(ガラスフリット、無機物フィラー)との濡れ性があり、熱分解性の良好なものでなくてはならない。同時にスリップの粘性を決めるものである為、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。添加量としては固形成分分に対して25wt%以下が好ましい。
【0045】
溶剤として、有機系溶剤、水系溶剤を用いることができる。尚、水系溶剤の場合、バインダは、水溶性である必要があり、バインダには、親水性の官能基、例えばカルボキシル基が付加されている。その付加量は酸価で表せば2〜300あり、好ましくは5〜100である。
【0046】
上述のバインダ及び溶剤は、後述のB工程のテープ成型、例えばドクターブレード法による熱乾燥工程及び後述のJ工程の積層体基板の焼成工程の脱バインダ過程で完全に熱分解しなくてはならないが、特に、600℃以下、好ましくは500℃以下で分解する材料を選択する。
【0047】
上述の無機物フィラーとガラス成分との構成比率は、無機物フィラーが10wt%〜50wt%、好ましくは20wt%〜35wtであり、ガラス成分が90wt%〜50wt%、好ましくは80wt%〜65wtである。
【0048】
無機物フィラーが10wt%未満(ガラス成分が90wt%を越える)では、絶縁層中にガラス質が増加しすぎて、積層体基板の強度が損なわれ、無機物フィラーが50wt%を越える(ガラス成分が50wt%未満)では、積層体基板1の緻密性が損なわれる。
【0049】
このようなガラス−セラミックのスラリーは、B工程のテープ成型にそのまま用いられたり、また、H工程の絶縁保護膜の膜形成のための絶縁ペーストとして使用される。夫々の使用に応じて、バインダ、溶剤の添加量を所定に設定する必要がある。
【0050】
次に、図2中のB工程として、ガラス−セラミックのスラリーをテープ成型を行う。具体的には公知のドクターブレード法などが用いられる。これにより、所定厚み、例えば100μm以上のテープとなる。
【0051】
次に、図2中のC工程として、テープを所定の大きさに裁断して、グリーンシートとする。尚、本来このグリーンシートの大きさは、複数の積層回路基板が抽出できる大きさで、積層体に分割溝などを形成するが、以下の説明では、1つの積層体回路基板の大きさのシートを前提に説明する。
【0052】
次に、図2中のD工程、F工程とに別れる。D工程は、主に積層基板の内部に積層されるグリーンシートを対象としている。F工程は、積層基板の表面層(図1では絶縁層1a)となるグリーンシートや、ICチップ収納凹部6の底面層(図1では絶縁層1d)となるグリーンシートである。
【0053】
まず、D工程として、グリーンシートに、ビアホール導体導体4となる導体を作成する。具体的には、グリーンシートにパンチング加工や金型のプレス加工によって、グリーンシートの厚みを貫く貫通孔を形成し、この貫通孔にビアホール導体4となる導体を充填する。ここで、導体は、低抵抗金属材料、例えばAu系(単体または合金)、Ag系、Cu系の金属粉末材料と、バインダ、溶剤、必要に応じて低融点ガラスフリットを均質混練して形成された導電性ペーストを印刷し、乾燥して形成する。
【0054】
尚、ICチップ収納部6部分に配置されるグリーンシート(絶縁層1b、1c)に関しては、この収納部6を形成するために、ビアホール導体4となる貫通孔を形成する際に、同時に金型のプレス成型などによって、収納部となる貫通孔を形成しておく。
【0055】
H工程として、グリーンシート上に、内部配線導体2となる導体膜を形成する。具体的には、上述の導電性ペーストを所定スクリーンを用いて印刷し、乾燥して形成する。
【0056】
次に、表面配線導体4、64となる導体膜を形成するグリーンシートについて説明する。
【0057】
F工程として、グリーンシートに、ビアホール導体導体4となる導体を作成する。具体的には、グリーンシートにパンチング加工や金型のプレス加工によって、グリーンシートの厚みを貫く貫通孔を形成し、この貫通孔に上述の導電性ペーストでビアホール導体4となる導体を充填して形成する。
【0058】
尚、ICチップ収納部6部分に配置されるグリーンシート(絶縁層1a)に関しては、この収納部6を形成するために、ビアホール導体4となる貫通孔を形成する際に、同時に金型のプレス成型などによって、収納部となる貫通孔を形成しておく。
【0059】
G工程として、グリーンシート上に、表面配線導体4または、表面配線導体64、内部配線導体2となる導体膜を形成する。
【0060】
具体的には、上述の導電性ペーストを所定スクリーンを用いて印刷し、乾燥して形成する。尚、絶縁層1aとなるグリーンシートにおいては、表面配線導体4となる導体膜のみであり、絶縁層1dとなるグリーンシートにおいては、表面配線導体64、64となる導体膜である。
【0061】
次に、H工程として、表面配線導体4、63、64となる導体膜の一部を被覆する絶縁保護膜5、65となる膜を形成する。具体的には、A工程で説明した絶縁ペーストを用いて、所定位置のみに印刷できるスクリーンを用いて、印刷・乾燥して形成する。所定位置とは、例えば、表面配線導体4の接続パッドなどが露出するように、また、ICチップ収納凹部6の壁面62近傍の表面配線導体64上である。
【0062】
以上の工程で、内部配線導体2となる導体膜のみが形成されたグリーンシート、表面配線導体4となる導体膜のみが形成されたグリーンシート、さらに、内部配線導体2と表面配線導体63、64となる導体膜が形成されたグリーンシートを形成されたことになる。
【0063】
次に図中I工程として、上述の各グリーンシートを積層順序を考慮して、絶縁層1a〜1gとなるグリーンシートを積層し、熱圧着して未焼成状態の積層体基板を形成する。これにより、未焼成積層体基板の内部には、内部配線導体2となる導体膜、ビアホール導体3となる導体が形成され、、未焼成積層体基板の表面に、表面配線導体4となる導体膜、表面配線導体膜4となる導体膜の一部を覆う絶縁保護膜5となる膜、さらに、ICチップ収納凹部6となる凹部が形成され、さらに、ICチップ収納凹部6となる凹部の底面には、表面配線導体63、64となる導体膜、その表面配線導体64となる導体膜上で凹部の壁面の境界部付近に存在する絶縁保護膜65となる膜が形成されていることになる。
【0064】
次に図中J工程として、上述の未焼成状態の積層体基板を、所定焼成雰囲気で所定昇温プロフアイルに基づいて焼成処理を行い、表面配線導体4、63、64、絶縁保護膜5、65を有する積層体基板1を形成する。
【0065】
焼成処理は、脱バインダ過程と焼結過程からなる。脱バインダ過程では、絶縁層1a〜1gとなるグリーンシート、内部配線導体2となる導体膜、ビアホール導体3となる導体、表面配線とうたい4、63、64、絶縁保護膜5、65となる膜に含まれる有機成分を焼失するためのものであり、例えば600℃以下の温度領域で行われる。
【0066】
また、焼結過程では、絶縁層1a〜1gとなるグリーンシート、絶縁保護膜5、65となる膜に含まれる結晶化ガラス成分が所定結晶相の析出反応を行うと同時に、無機物フィラーの粒界に均一に分散される。これにより、強固な積層体基板1が達成される。また、内部配線導体2となる導体膜、ビアホール導体3、表面配線導体4、63、64となる導体においては、例えばAg系粉末を粒成長させて、低抵抗化させるとともに、絶縁層1a〜1eと一体化させるものである。
【0067】
これは、ピーク温度850〜1050℃に達する温度領域で行われる。
【0068】
焼成雰囲気は、大気(酸化性)雰囲気又は中性雰囲気で行われ、例えば、内部配線導体2などにCu系導体を用いる場合には、還元性雰囲気又は中性雰囲気で行われる。
【0069】
次に、図中K工程として、付帯素子の実装処理を行う。例えば、焼成処理された積層体基板の表面上や絶縁保護膜5上に、他の配線導体、厚膜抵抗体膜、厚膜コンデンサ素子を形成したり、表面配線導体4が絶縁保護膜5から露出する接続パッド部分に各種電子部品8を接合したり、さらに、ICチップ収納凹部6内の表面配線導体63上にICチップ7を接合し、ICチップ7と絶縁保護膜65から露出した表面配線導体64とをワイヤボンディング細線などによって接合し、さらに、ICチップ7及びワイヤボンディング細線を、エポキシ樹脂などの保護樹脂66で被覆する。
【0070】
この時、保護樹脂66となる樹脂ペーストの粘度を調整して、収納凹部6内に樹脂を供給し、硬化処理されるにあたって、樹脂の端部が収納凹部6の壁面62に接触しないようにすることが重要であり、しかも、樹脂の端部は、絶縁保護膜65の一部を覆う位置となるようにする。
【0071】
このようにして、図1に示す積層回路基板が達成されることになる。
【0072】
以上のように、本発明によれば、
▲1▼絶縁保護膜5、65となる膜は、絶縁層1a〜1gとなるグリーンシートを構成するガラス成分及び無機物フィラーと同一の固形材料を主成分とする絶縁ペーストを用いられ、複数のグリーンシートとから成る未焼成状態の積層体基板と一体的に焼成処理されるため、両者の焼結挙動が同一となるとため、基板のソリが一切発生することがない安定した積層体基板1が達成されることになる。
【0073】
▲2▼この絶縁保護膜5、65となる膜は、グリーンシートの積層処理前、即ち、グリーンシート上に表面配線導体5、65となる導体膜を形成した直後に形成されるため、グリーンシートを積層・圧着した時に発生するグリーンシートの平面的な寸法の伸びが発生しても、また、焼成処理時、焼成収縮が発生しても、積層体基板と絶縁保護膜5、65とが互いに追従するため、絶縁保護膜5、65となる膜を形成するスクリーン印刷の種類が、上述の変動率に応じた複数のスクリーンを用意する必要がなく、また、表面配線導体4、64との位置関係が安定することになる。
【0074】
▲3▼上述したように、絶縁保護膜5、65は、積層体基板1、内部配線導体2、表面配線導体4などと、一体的に焼結して形成するため、製造方法が簡略化されることになる。
【0075】
▲4▼これらの絶縁保護膜5、65によって、表面配線導体4の露出必要部分、例えば電子部品と半田接合したり、他の配線導体と接続したりする部分を除いて、被覆されることになるため、外部から衝撃や湿気から表面配線導体4を有効に保護することができる。
【0076】
▲5▼積層体基板1にICチップ収納凹部6を有する場合には、収納凹部6に形成された表面配線導体64上にも簡単に絶縁保護膜65を形成することができ、表面配線導体64の保護を確実に行える。
【0077】
▲6▼特に、ICチップ収納凹部に配置した後、樹脂保護膜66の端部とICチップ収納凹部6の壁面62との間隙Dを設けてるように、樹脂保護膜66を形成する構造においては、この間隙部分Dでの表面配線導体64を絶縁保護膜65で覆うことができるため、樹脂保護膜66の硬化に発生する膨張による応力が直接IC収納凹部6に与えられることがないため、積層体基板1にクラックなどが発生することがない。
【0078】
上述の実施例を示す図1では、積層体基板1の表面配線導体4上の絶縁保護膜5上に、電子部品8を搭載されているが、この絶縁保護膜5をクロスオーバ膜として用い、さらに絶縁保護膜5上に厚膜配線導体や厚膜抵抗体膜、厚膜コンデンサ膜などを積層・形成しても構わない。
【0079】
また、積層体基板1の裏面には、絶縁保護膜5が形成されていないが、裏面にも絶縁保護膜5を形成しても構わない。
【0080】
【発明の効果】
以上のように本発明によれば、積層体基板、内部配線導体、表面配線導体、該表面配線導体を覆う絶縁保護膜が一体的に焼成されるため、製造方法が非常に簡略化される。しかも、積層体基板を構成する絶縁層の材料と、絶縁保護膜となる膜の材料が実質的に同一であるため、焼成による挙動が実質的に同一であるため、積層体基板にソリなどが発生することが一切ない。
【0081】
また、絶縁保護膜となる膜がグリーンシートの積層圧着前に所定グリーンシートに形成されるため、その後、積層圧着処理し、また焼成処理して、グリーンシート(基板)の平面的な変動があっても、表面配線導体、絶縁保護膜もこの挙動と一致するため、最終的に絶縁保護膜を表面配線導体の所定位置に安定して被覆・保護することができ、これによって、回路網の安定形成ガ可能であり、特に、絶縁保護膜の形成において、上述の変動を見越した複数のスクリーンを用意する必要がなく、製造工程が簡略化する。
【図面の簡単な説明】
【図1】本発明に係る積層ガラスセラミック回路基板の断面図である。
【図2】本発明の積層ガラスセラミック回路基板の製造方法を説明する工程図である。
【符号の説明】
10・・・・・・積層ガラスセラミック回路基板
1・・・・・・・積層体基板
1a〜1g・・・絶縁層
2・・・・・・・内部配線導体
3・・・・・・・ビアホール導体
4・・・・・・・表面配線導体
5・・・・・・・絶縁保護膜
6・・・・・・・ICチップ収納凹部
7・・・・・・・ICチップ
63、64・・・表面配線導体
65・・・・・・絶縁保護膜
66・・・・・・樹脂保護膜

Claims (1)

  1. ガラス成分及び無機物フィラーから成る絶縁層を複数積層するとともに表面の一部に電子部品を収納するための凹部を形成した積層体基板と、該絶縁層の層間に配置した低抵抗金属材料から成る内部配線導体と、該積層体基板の表面に形成した低抵抗金属材料から成る表面配線導体とから構成されて成る積層ガラスセラミック回路基板の製造方法において、前記積層体基板を構成する絶縁層となるガラスセラミックのグリーンシートを複数形成する工程と、前記各グリーンシート上に内部配線導体及び又は表面配線導体となる導体膜を低抵抗金属材料を主成分とする導電性ペーストの印刷・乾燥により形成する工程と、前記凹部の底面に位置する前記表面配線導体となる導体膜の一部に前記凹部の壁面まで達するように、絶縁保護膜をグリーンシートと同一のガラス成分及び無機物フィラーからなる絶縁ペーストの印刷・乾燥により形成する工程と、前記内部配線導体及び表面配線導体となる導体膜を形成した各グリーンシートを積層圧着した後、一体的に焼結処理する工程と、を含むことを特徴とする積層ガラスセラミック回路基板の製造方法。
JP28208895A 1995-10-30 1995-10-30 積層ガラスセラミック回路基板の製造方法 Expired - Fee Related JP3748283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28208895A JP3748283B2 (ja) 1995-10-30 1995-10-30 積層ガラスセラミック回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28208895A JP3748283B2 (ja) 1995-10-30 1995-10-30 積層ガラスセラミック回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH09130043A JPH09130043A (ja) 1997-05-16
JP3748283B2 true JP3748283B2 (ja) 2006-02-22

Family

ID=17647973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28208895A Expired - Fee Related JP3748283B2 (ja) 1995-10-30 1995-10-30 積層ガラスセラミック回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP3748283B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3104410A4 (en) * 2014-03-10 2017-01-18 Mitsubishi Heavy Industries, Ltd. Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034660B2 (ja) * 2007-05-01 2012-09-26 株式会社村田製作所 セラミック基板の製造方法、セラミック基板、および電子装置
WO2010084813A1 (ja) 2009-01-20 2010-07-29 株式会社村田製作所 積層型セラミック電子部品およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3104410A4 (en) * 2014-03-10 2017-01-18 Mitsubishi Heavy Industries, Ltd. Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
US10651150B2 (en) 2014-03-10 2020-05-12 Mitsubishi Heavy Industries, Ltd. Multichip module including surface mounting part embedded therein

Also Published As

Publication number Publication date
JPH09130043A (ja) 1997-05-16

Similar Documents

Publication Publication Date Title
JPH11504159A (ja) セラミック回路板支持基板用ガラスボンディング層
JPH09153679A (ja) 積層ガラスセラミック回路基板
JP3961033B2 (ja) 積層ガラス−セラミック回路基板
JP2002198660A (ja) 回路基板及びその製造方法
JP3748283B2 (ja) 積層ガラスセラミック回路基板の製造方法
JPH10308584A (ja) セラミック多層基板およびその製造方法
KR100439677B1 (ko) 다층 기판 및 그의 제조방법
JPH10107437A (ja) 回路基板の製造方法
JP2002141646A (ja) 回路基板
JP4540223B2 (ja) 電子部品搭載基板
JPH05235550A (ja) 低誘電率ガラスセラミック多層配線基板およびその製造方法
JP4071908B2 (ja) 多層配線基板およびその製造方法
JP3111865B2 (ja) セラミック基板の製造方法
JPH07326835A (ja) 低温焼成セラミック回路基板
JP4502977B2 (ja) 未焼結積層シート
JP4284371B2 (ja) 積層ガラス−セラミック回路基板
JP3493294B2 (ja) 回路基板
JP3493264B2 (ja) 回路基板
JP3934910B2 (ja) 回路基板
JPH11135899A (ja) セラミック回路基板
JP2002232093A (ja) 回路基板
JP3833672B2 (ja) 積層ガラス−セラミック回路基板の製造方法
JP3850243B2 (ja) ガラスセラミック基板の製造方法
JP3914958B2 (ja) 積層ガラス−セラミック回路基板の製造方法
JP4022105B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees