JP2002198660A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法

Info

Publication number
JP2002198660A
JP2002198660A JP2000396719A JP2000396719A JP2002198660A JP 2002198660 A JP2002198660 A JP 2002198660A JP 2000396719 A JP2000396719 A JP 2000396719A JP 2000396719 A JP2000396719 A JP 2000396719A JP 2002198660 A JP2002198660 A JP 2002198660A
Authority
JP
Japan
Prior art keywords
circuit board
powder
thermal via
conductor
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000396719A
Other languages
English (en)
Inventor
Tsutomu Oda
勉 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000396719A priority Critical patent/JP2002198660A/ja
Publication of JP2002198660A publication Critical patent/JP2002198660A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

(57)【要約】 【課題】多層回路基板への半導体部品の搭載において、
半導体部品からの発熱をサーマルビアホールなどの熱伝
導部材に効率良く伝導させて放熱させることができ、か
つ基板の反りも抑制した回路基板及びその製造方法を提
供する。 【解決手段】絶縁基板1の内部に、該絶縁基板1の厚み
を貫くサーマルビアホール8を複数配置した回路基板1
0である。そして、サーマルビアホール8はAgを主成
分とし、そのペーストは、平均粒径が5μm以上である
Ag粉末と、平均粒径が1μm以下であるAg粉末を含
有するものを用いた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は各種の電子機器・電
子装置等の電子回路モジュール等における回路基板とし
て用いられる回路基板及びその製造方法に関するもので
ある。
【0002】
【従来の技術】近年、各種の電子機器や電子装置等に対
して小型化・薄型化・高機能化等の要求が高まってお
り、それに伴って、それら機器や装置の電子回路モジュ
ールに用いられる回路基板にも、小型化・薄型化・高密
度化ならびに高速信号処理に対応した高機能化が強く要
求されている。
【0003】そのような回路基板には、一般にアルミナ
等のセラミック材料を主成分とする回路基板が用いられ
ており、回路基板のより一層の小型化・高密度化を進め
るために、IC(集積回路)等の半導体部品を基板上に
直接搭載して実装するチップオンボード(COB)技術
を採用した回路基板が多用されるようになってきた。
【0004】一方、アルミナ(Al23)等を主成分と
したセラミック材料は、1400〜1650℃程度の高
温で焼成しなければならないことから、回路基板の内部
に配線パターンを形成するには、高融点金属であるタン
グステン(W)やモリブデン(Mo)を用いなければな
らかった。ところが、これら高融点金属は比抵抗が高い
ために、それらを使用した配線パターンでは高速信号処
理を行う電子回路を構成できないという問題点があっ
た。
【0005】これに対して、ガラスフリットにアルミナ
等の無機フィラーを添加したガラス−セラミック材料か
ら成る、850〜1050℃で焼成可能な低温焼成回路
基板が提案され、実用化されている。この低温焼成回路
基板では、内部配線パターンの形成には金(Au)系・
銀(Ag)系・銅(Cu)系等の低融点で比抵抗の小さ
い金属材料を用いることができ、それにより高速信号処
理を行なう回路基板を実現できることから、民生機器分
野での実用化を図るべく、小型化・高密度化・低コスト
化に向けての開発が進められている。
【0006】そして、回路基板に搭載される半導体部品
の発熱量が、素子の小型化・高密度化・高電力化に伴っ
て増大したため、半導体部品搭載部の直下の回路基板内
部に、その熱を伝導して放熱を促進するための熱伝導を
目的としたビアホール、すなわちサーマルビアホールを
多数設けることにより、半導体部品の熱的破壊や信頼性
劣化の防止が図られてきた。
【0007】従来、基板の表裏両面に貫通するサーマル
ビアホールを用いた回路基板が、実開平3−38653
号、実開平3−96075号、特開昭64−13778
号、特開昭50−155973号公報などに開示されて
いる。
【0008】特に、実開平3−96075号、特開昭5
0−155973号公報では、回路基板の構造が積層体
基板であり、サーマルビアホールは、積層体基板を構成
する各絶縁層に形成されていた。即ち、回路基板の表面
に、半導体部品を実装するとともに、このICチップの
実装領域に、積層回路基板の厚みを貫く複数のサーマル
ビアホールが形成されていた。
【0009】上記ガラス−セラミックスを用いた製品の
サーマルビアホールの材料には、安価で導電性に優れて
いることから、Agが用いられてきた。
【0010】
【発明が解決しようとする課題】ここで、Ag系サーマ
ルビアホールの放熱性向上を図ろうとする場合、従来
は、単位面積当たりのサーマルビアホールの形成密度を
高めてきたが、形成密度の増加に伴う製造コストの増
大、機械的な強度の劣化などの問題点が生じてきて、さ
らなる放熱性向上に限界が生じてきた。
【0011】そこで、サーマルビアホールの熱伝導率を
高めるため、導電性ペーストの焼結性を向上させる方法
が考えられる。一般には、導電性ペースト中のAg粒子
の粒径を小さくすると、Ag系導体の焼結性は向上す
る。しかしこのとき、粒成長が進み、収縮率が大きくな
るため、焼成後のサーマルビア中の粒子内部に空隙が多
く存在することになる。このことから、実際には熱伝導
性は低下してしまう。また、Ag系導体が先行して焼結
反応し、サーマルビアホールに応力が発生して、その後
の基体材料の焼結時の基体の挙動が、既に焼結されたサ
ーマルビアホールの形状に規制されることにより、基板
の反りが大きくなるという問題もあった。
【0012】本発明は、上記問題点に鑑みて本発明者が
鋭意研究を進めた結果完成したものであり、その目的
は、回路基板への半導体部品の搭載において、半導体部
品からの発熱をサーマルビアホールなどの熱伝導部材に
効率良く伝導させて放熱させることができる回路基板及
びその製造方法を提供することにある。
【0013】
【課題を解決するための手段】本発明の請求項1記載の
回路基板は、Agを主成分とするサーマルビアホールの
熱伝導率が150W/m・K以上であることを特徴とす
るものである。
【0014】本発明の請求項2記載の回路基板は、Ag
を主成分とするサーマルビアホールの断面の空隙率が3
0%以下であることを特徴とするものである。
【0015】また、請求項3に記載した回路基板の製造
方法は、絶縁基板となるグリーンシートに貫通孔を複数
形成し、該貫通孔に導体ペーストを充?するとともに、
前記グリーンシートと導体ペーストとを焼成処理して絶
縁基板に複数のサーマルビアホールを設けた回路基板の
製造方法において、前記導体ペーストは、Agを主成分
とし、且つ平均粒径が5μm以上であるAg粉末と、平
均粒径が1μm以下であるAg粉末を含有することを特
徴とするものである。
【0016】
【発明の実施の形態】以下、本発明の回路基板及びその
製造方法について図面を参照しながら詳細に説明する。
【0017】図1は本発明にかかる回路基板10の一実
施形態を示す半導体部品搭載部近傍の断面図である。こ
れらの図において、1は複数の誘電体層1a〜1eが積
層されて成る絶縁基板であり、その表面には半導体部品
5がその一部に搭載される搭載部導体41が、また搭載
部導体41と対向する裏面には裏面導体42が形成され
ている。なお、図1においては、半導体部品5を搭載す
るためのキャビティ7をセラミック層1cの上面に形成
した例を示しているが、このキャビティ7は必ずしも必
要とするものではなく、搭載部導体41を絶縁基板1の
最上層の誘電体層1aの表面に設けて半導体部品5を絶
縁基板1の最表面に搭載するようにしたものであっても
よい。
【0018】絶縁基板1は、ガラス−セラミック材料か
ら成る誘電体層1a〜1eと、誘電体層1a〜1eの各
層間に、所定回路網を達成したり、容量成分を発生する
ための内部配線導体2が配置されている。
【0019】また、誘電体層1a〜1eには、その層の
厚み方向を貫くビアホール導体3、サーマルビアホール
8が形成されている。
【0020】さらに、誘電体層1a〜1eを積層した絶
縁基板1の表面には、表面配線導体4が形成されてい
る。
【0021】誘電体層1a〜1eは、例えば850〜1
050℃前後の比較的低い温度で焼成可能にするガラス
ーセラミック材料からなる。具体的なセラミック材料と
しては、クリストバライト、石英、コランダム(αアル
ミナ)、ムライト、コージェライトなどの絶縁セラミッ
ク材料、BaTiO3、Pb4Fe2Nb212、TiO 2
などの誘電体セラミック材料、Ni−Znフェライト、
Mn−Znフェライト(広義の意味でセラミックとい
う)などの磁性体セラミック材料などが挙げられる。な
お、その平均粒径1.0〜6.0μm、好ましくは1.
5〜4.0μmに粉砕したものを用いる。また、セラミ
ック材料は2種以上混合して用いられてもよい。特に、
コランダムを用いた場合、コスト的に有利となる。
【0022】また具体的には、ガラス成分のフリット
は、焼成処理することによってコージェライト、ムライ
ト、アノーサイト、セルジアン、スピネル、ガーナイ
ト、ウイレマイト、ドロマイト、ペタライトや、その置
換誘導体の結晶や、スピネル構造の結晶相を析出するも
のであればよく、例えば、B23、SiO2、Al
23、ZnO、アルカリ土類酸化物を含むガラスフリッ
トが挙げられる。このようなガラスフリットは、ガラス
化範囲が広く、また屈伏点が600〜800℃付近とな
っている。
【0023】この誘電体層1a〜1eの厚みは、例えば
100〜300μm程度である。
【0024】内部配線導体2、ビアホール導体3、サー
マルビアホール8は、Ag系(Ag単体、Ag−Pd、
Ag−PtなどのAg合金)を主成分とする導体膜(導
体)からなり、内部配線導体2の厚みは8〜15μm程
度である。また、ビアホール導体3、サーマルビアホー
ル8の直径は任意な値とすることができるが、大径化し
て低抵抗化するために、80〜350μmとしている。
【0025】なお、誘電体層1a〜1e内のガラス成分
と概略同一のガラス成分とは、誘電体層1a〜1eに含
有されるガラス成分と全く同じ成分か、組成比率を若干
変更したもの、特性改善のために添加物を加えたもの、
基本特性(熱特性)を大きく変化させない程度で組成を
変更・削除したものであってもよい。
【0026】表面配線導体4は、Ag系(Ag単体、A
g−Pd、Ag−PtなどのAg合金)を主成分とする
導体膜から成り、主に絶縁基板1の表面で所定回路配線
を構成するとともに、半田を介して接合される電子部品
6の接続パッドとなったり、また、厚膜抵抗膜、厚膜コ
ンデンサ素子の端子電極となる。特に、内部配線導体2
との接続において、表面配線導体4は、誘電体層1aか
ら露出するビアホール導体3と接続する。
【0027】ここで、表面配線導体4用のAg系導電性
ペーストは、ロジウム粉末を各金属成分に対して0.0
5〜1.0wt%、酸化マンガンを各金属粉末に対して
1〜3wt%添加している。
【0028】表面配線導体4のロジウムの添加量を0.
05〜1.0wt%とする理由は、導電率を高くし、且
つ絶縁基板1との収縮挙動差を小さくすること、また、
焼結後のAgの粒径を10μm以下に制御し、導体表面
が微細な窪みを形成して、メッキ皮膜の密着性を高くす
ることである。ロジウムが0.05wt%未満の場合、
焼結後のAgの粒径が大きくなり、絶縁基板1との収縮
挙動差が大きくなり、反り、メッキ皮膜の密着不足とな
る。一方、ロジウムの添加量が1wt%を超えると、焼
結不足により、メッキ処を施す際の酸やアルカリ等の処
理液浸透による密着劣化、導電率の低下となる。
【0029】また、表面配線導体4に酸化マンガンを1
〜3wt%添加する理由は、絶縁基板1との界面に十分
な結晶構造を形成して接着強度を向上することであり、
該結晶構造は、メッキ処を施す際の酸やアルカリ等の処
理液に対する耐性が優れているため、接着強度の劣化も
少ない。酸化マンガンの添加量が1wt%未満の場合、
十分な結晶構造を作れなくなり、表面配線導体4と絶縁
基板1の接着強度が低下する。一方、3wt%を超える
と、表面配線導体4の導電率が低下する。
【0030】サーマルビアホール8は、搭載部導体41
の半導体部品5が搭載された一部から半導体部品5の搭
載位置の外周領域にわたり、絶縁基板1を貫通して、搭
載部導体41と裏面導体42とを接続するように、半導
体部品5から発生する熱を裏面導体42に伝導すべく複
数個配設されている。これら複数個のサーマルビアホー
ル8は、搭載される半導体部品5の寸法や発熱量・絶縁
基板1の加工精度などに応じて、最も効率よく放熱に寄
与するように、例えば格子状や千鳥状など、所定の位置
精度を有して配設される。これら複数個のサーマルビア
ホール8により裏面導体42に伝導された熱は、この回
路基板10が実装されるマザーボードや放熱フィン等に
伝えられて放熱される。
【0031】そして、本発明の回路基板10において
は、サーマルビアホール8を形成するために用いる導電
性ペーストは、Agを主成分とし、且つ平均粒径が5μ
m以上であるAg粉末と、平均粒径が1μm以下である
Ag粉末を含んでいる。
【0032】また、サーマルビアホール8はその熱伝導
率が150W/m・K以上である。
【0033】また、サーマルビアホール8の断面の空隙
率が30%以下である。
【0034】そして、半導体部品5の各電極と搭載部導
体層や導体パターン等の回路パターン配線とはAlまた
はAuのワイヤボンディング51などにより電気的に接
続され、さらに必要に応じてモールド樹脂などにより半
導体部品5を樹脂封止して、所望の電子回路モジュール
が得られる。
【0035】さらに、電子部品6は、電子装置やトラン
ジスタなどが例示でき、表面配線導体4に半田を介して
接続されている。
【0036】以上の各実施形態における各構成要素につ
き、回路基板10の製造方法に従って説明する。
【0037】まず、積層体1の誘電体層1a〜1eとな
る大型のグリーンシート、内部配線導体2、ビアホール
導体3、サーマルビアホール8を形成するための例えば
Ag系の導電性ペースト、表面配線導体4を形成するた
めの例えばAu系、Ag系の導電性ペーストを用意す
る。
【0038】グリーンシートは、回路基板10となる複
数の回路基板領域を有しており、ガラス−セラミック材
料から成っている。例えば、セラミック粉末、低融点ガ
ラス成分のフリット、有機バインダ、有機溶剤を均質混
練したスラリーを、ドクターブレード法によって所定厚
みにテープ成型して、所定大きさに切断してシートを作
成する。
【0039】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成する
ために、セラミック材料が10〜60wt%、好ましく
は30〜50wt%であり、ガラス材料が90〜40w
t%、好ましくは70〜50wt%である。
【0040】有機バインダは、固形分(セラミック粉
末、低融点ガラス成分のフリット)との濡れ性も重視す
る必要があり、比較的低温で且つ短時間の焼成工程で焼
失できるように熱分解性に優れたものが好ましく、アク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。
【0041】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。例えば、有機溶剤の場合には、2,
2,4−トリメチル−1,3−ペンタジオールモノイソ
ベンチートなどが用いられ、水系溶剤の場合には、水溶
性である必要があり、モノマー及びバインダには、親水
性の官能基、例えばカルボキシル基が付加されている。
【0042】その付加量は酸価で表せば2〜300であ
り、好ましくは5〜100である。付加量が少ない場合
は水への溶解性、固定成分の粉末の分散性が悪くなり、
多い場合は熱分解性が悪くなるため、付加量は、水への
溶解性、分散性、熱分解性を考慮して、上述の範囲で適
宜付加される。
【0043】次に、誘電体層1a〜1eとなるグリーン
シートの各回路基板領域に、ビアホール導体3、サーマ
ルビアホール8となる貫通穴をパンチングによって形成
する。同時に、該貫通穴にビアホール導体3、サーマル
ビアホール8となる導体をAg系導電性ペーストの印刷
・充填によって形成するとともに、特に、誘電体層1b
〜1eとなるグリーンシート上には、内部配線導体2と
なる導体膜を、Ag系導電性ペーストの印刷・乾燥によ
って形成する。また、誘電体層1aとなるグリーンシー
ト上には、表面配線導体4となる導体膜を、Ag系導電
性ペーストの印刷・乾燥によって形成する。
【0044】ここで、ビアホール導体3、サーマルビア
ホール8、内部配線導体膜2のAg系導電性ペースト
は、Ag系(Ag単体、Ag−PdなどのAg合金)粉
末、ホウ珪酸系低融点ガラスフリット、エチルセルロー
スなどの有機バインダー、溶剤を均質混合したものが用
いられる。その他に、ビアホール導体3、サーマルビア
ホール8は、Ag系粉末、β石英、誘電体層1a〜1e
を構成するガラス成分と概略同一のガラス成分が挙げら
れる。
【0045】また、表面配線導体4のAg系導電性ペー
ストは、Ag系(Ag単体、Ag−PdなどのAg合
金)粉末、Pt粉末、低融点ガラスフリット、有機バイ
ンダー、溶剤を均質混合したものが用いられる。
【0046】次に、各回路基板領域にビアホール導体
3、サーマルビアホール8となる導体、内部配線導体2
となる導体膜が形成された誘電体層1b〜1eとなるグ
リーンシート、表面配線導体4となる導体膜が形成され
た誘電体層1aとなるグリーンシートを、積層順に応じ
て積層し、例えば60kgf/cm2の圧着等で一体化
して大型積層体を形成する。
【0047】次に、未焼成状態の大型積層体に、各回路
基板領域を区画するように分割溝を形成する。
【0048】次に、未焼成状態の大型積層体を、酸化性
雰囲気または大気雰囲気中で同時焼成処理する。なお、
この焼成工程は、脱バインダ過程と焼結過程からなる。
【0049】脱バインダ過程は、誘電体層1a〜1eと
なるグリーンシート、内部配線導体2となる導体膜、ビ
アホール導体3、サーマルビアホール8となる導体、表
面配線導体4となる導体膜に含まれる有機成分を焼失さ
せるためのものであり、例えば500〜600℃の温度
領域で行われる。
【0050】また、焼結過程は、ガラス−セラミックの
グリーンシートのガラス成分を結晶化させると同時にセ
ラミック粉末の粒界に均一に分散させ、積層体に一定強
度を与え、内部配線導体2となる導体膜、ビアホール導
体3、サーマルビアホール8となる導体、表面配線導体
4となる導体膜の導電材料の金属粉末、Ag粉末を粒成
長させ、低抵抗化させて、誘電体層1a〜1eと一体化
させるものである。これは、ピーク温度850〜105
0℃に達するまでに行われる。
【0051】ここで、ガラス−セラミック材料が焼結反
応(焼結収縮)を開始する温度(約600℃)よりも低
い温度(例えば550℃)で、導電材料の金属粉末が
(焼結収縮)を開始することになる。
【0052】これにより、各回路基板領域の内部に内部
配線導体2、ビアホール導体3、サーマルビアホール8
が形成され、且つ表面に表面配線導体膜4が形成された
大型回路基板が達成されることになる。
【0053】次に、表面配線導体4に接続する厚膜抵抗
素子、各種電子部品6を半田などで接合・実装を行う。
【0054】最後に、各回路基板を区画する分割溝に沿
って分割処理を行う。これにより、大型回路基板から
は、図1に示す複数の回路基板10が抽出されることに
なる。
【0055】かくして、本発明の回路基板10は、絶縁
基板1の内部に、該絶縁基板1の厚みを貫く方向に複数
のサーマルビアホール8が配置されている。そして、サ
ーマルビアホール8を形成するために用いる導電性ペー
ストは、Agを主成分とし、平均粒径が5μm以上であ
るAg粉末(以下、第1のAg粉末という)と、平均粒
径が1μm以下であるAg粉末(以下、第2のAg粉末
という)を含んでいる。すなわち、第1のAg粉末は、
平均粒径が5μm以上と大きいため、Agの異常粒成長
を抑制し、Agの粒子内の空隙が小さくなる。またサー
マルビアホール8の焼結反応をガラス−セラミック材料
の焼結反応と同時程度に遅らせる働きがあり、その結
果、サーマルビアホール8と絶縁基板1の収縮挙動差が
小さくなるため、基板の反りを防止することができる。
一方、第2のAg粉末は、第1のAg粉末の隙間に入
り、第1のAg粉末の粒界の空隙を小さくする働きがあ
る。これらのことから、第1のAg粉末と第2のAg粉
末を混合することにより、緻密なサーマルビアホール8
を形成することができる。
【0056】また、第1のAg粉末と第2のAg粉末の
混合比は60:40〜80:20の範囲にあることが望
ましい。さらに、第1のAg粉末の粒径が8〜12μ
m、第2のAg粉末の粒径が0.5〜1μmの範囲にあ
ることが好ましい。
【0057】また、サーマルビアホール8の熱伝導率が
150W/m・K以上であるため、半導体部品5から発
生する熱は補助配線基板自体による放熱はもとより、複
数個の熱伝導部材によっても効率良く伝導させて配線基
板の裏面から放熱させることが可能となり、優れた放熱
効果を得ることができる。その結果、半導体部品5の温
度上昇やそれによる悪影響を所望通りに抑制することが
でき、半導体部品5ならびに回路本来の性能を十分発揮
させ、電子回路モジュールとしての機能を十分に維持で
きる高信頼性の回路基板を提供することができる。
【0058】また、サーマルビアホール8の断面の空隙
率が30%以下であるため、サーマルビアホール8の熱
伝導率の低下を防ぐことができる。なお、空隙率5%未
満では、サーマルビア導体と表面配線導体間に、表面配
線導体に由来するガラスフリットの濃縮部が形成され易
くなり、場合によっては電気的導通が遮断される。この
ため、空隙率の下限は5%以上であることが望ましい。
【0059】なお、本発明は以上の実施形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲で種々
の変更・改良を加えることは何ら差し支えない。
【0060】例えば、熱伝導部材としてのサーマルビア
ホール8の形状を円形の他にも四角形や楕円形等の種々
の形状としてもよく、板状のものとしてもよい。
【0061】また、回路基板の表面に、表面配線導体を
保護するためのオーバーコートガラスを形成してもよ
い。オーバーコートガラスは、絶縁基板に含まれるセラ
ミック粉末、低融点ガラスフリットを含有する。
【0062】
【実施例】次に本発明について、実施例に基づき、更に
詳細に説明する。
【0063】本発明者は、上記製造方法により、回路基
板10を作製した。なお、誘電体層1a〜1eは100
μm×5層、内部配線導体2及び表面配線導体4の厚み
は10μmとなるようにした。
【0064】試料番号1〜4は、第1のAg粉末と第2
のAg粉末の混合比を70:30、第2のAg粉末の平
均粒径を1μmとし、第1のAg粉末の平均粒径を3〜
15μmに変化させた。
【0065】試料番号5〜6は、第1のAg粉末と第2
のAg粉末の混合比を70:30、第1のAg粉末の平
均粒径を5μmとし、第2のAg粉末の平均粒径を0.
5〜2μmに変化させた。
【0066】試料番号7〜8は、第1のAg粉末の平均
粒径を5μm、第2のAg粉末の平均粒径を1μmと
し、第1のAg粉末と第2のAg粉末の混合比を80:
20〜60:40に変化させた。
【0067】試料番号9〜10は、第1のAg粉末の平
均粒径を5〜10μmとし、第2のAg粉末を添加しな
かった。
【0068】このようにして得られた回路基板10のサ
ーマルビアホール8の空隙率、反り、熱伝導率を測定、
評価した。その結果を表1に示す。
【0069】
【表1】
【0070】なお、焼成後のサーマルビアホール8の空
隙率は、サーマルビアホール8を研磨し、SEM像を写
真撮影し、サーマルビアホール8全体の面積に対する空
隙の面積を測定し算出した。
【0071】反りの測定方法は、サーマルビアホール8
形成領域の焼成後の寸法が4mm角となるようにし、回
路基板両面のサーマルビアホール8領域にて、最低高さ
を示す部分と、最高高さを示す部分との高さの差を接触
膜厚計のプローブを当てることによって測定し、20μ
m未満のものを良品、20μm以上のものを不良品とし
た。
【0072】熱伝導率は、半導体部品5の温度に敏感な
パラメーターの温度依存データから、動作時のチップ温
度を算出して熱抵抗を計算するTSP法(Temper
ature Sensitive Parameter
Method)により行い、150W/m・K以上の
ものを良品、150W/m・K未満のものを不良品とし
た。
【0073】表1に示すように、第1のAg粉の平均粒
径が5μm以上であり、第2のAg粉の平均粒径が1μ
m以下である場合(試料No.1〜3、5、7〜8)
は、サーマルビアホール8の熱伝導率が150W/m・
K以上、断面の空隙率が30%以下となり、またサーマ
ルビアホール8領域の反りが20μm未満になった。な
お、第1のAg粉末と第2のAg粉末の混合比を80:
20〜60:40に変化させても(試料番号7〜8)、
目標をクリアすることができた。
【0074】これに対し、第1のAg粉の平均粒径が3
μmである場合(試料No.4)は、サーマルビアホー
ル8の熱伝導率が130W/m・K、断面の空隙率が3
8%、サーマルビアホール8領域の反りが30μmにな
った。
【0075】また、第2のAg粉の平均粒径が2μmで
ある場合(試料No.6)は、サーマルビアホール8の
熱伝導率が100W/m・Kになった。
【0076】また、第1のAg粉の平均粒径が3μmで
あり、第2のAg粉を添加しなかった場合(試料No.
9)は、サーマルビアホール8熱伝導率が120W/m
・K、断面の空隙率が35%になった。
【0077】また、第1のAg粉の平均粒径が1μmで
あり、第2のAg粉を添加しなかった場合(試料No.
10)は、サーマルビアホール8の断面の空隙率が40
%、サーマルビアホール8領域の反りが40μmになっ
た。
【0078】
【発明の効果】以上のように、本発明の回路基板及びそ
の製造方法によれば、サーマルビアホールを形成するた
めに用いる導電性ペーストは、Agを主成分とし、且つ
平均粒径が5μm以上であるAg粉末と、平均粒径が1
μm以下であるAg粉末を含有するため、半導体部品か
らの発熱をそれら複数個の熱伝導部材により効率良く伝
導させて放熱させることができるようになり、半導体部
品の温度上昇を所望通りに抑制することができて半導体
部品本来の性能を十分発揮させ、電子回路モジュールと
しての機能を十分に維持できる。
【図面の簡単な説明】
【図1】本発明にかかる回路基板の一実施形態を示す断
面図である。
【符号の説明】
10 回路基板 1 絶縁基板 1a〜1e ガラス−セラミック層 2 内部配線導体 3 ビアホール導体 4 表面配線導体 41 搭載部導体 42 裏面導体 5 半導体部品 51 ワイヤボンディング 6 電子部品 7 キャビティ 8 サーマルビアホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/02 H01L 23/12 J D Fターム(参考) 5E338 AA02 AA03 AA18 BB05 BB13 BB25 BB71 CC01 CC08 CD11 EE02 5E346 AA02 AA04 AA12 AA13 AA15 AA29 AA32 AA33 AA36 AA43 BB20 CC18 CC21 CC38 CC39 CC40 EE22 EE25 EE29 FF01 FF18 FF27 FF45 GG04 GG06 GG28 HH17

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板の内部に、該絶縁基板の厚みを
    貫く、Agを主成分とするサーマルビアホールを複数配
    置した回路基板であって、 前記サーマルビアホールの熱伝導率が150W/m・K
    以上であることを特徴とする回路基板。
  2. 【請求項2】 絶縁基板の内部に、該絶縁基板の厚みを
    貫く、Agを主成分とするサーマルビアホールを複数配
    置した回路基板であって、 前記サーマルビアホールの断面の空隙率が30%以下で
    あることを特徴とする回路基板。
  3. 【請求項3】 絶縁基板となるグリーンシートに貫通孔
    を複数形成し、該貫通孔に導体ペーストを充?するとと
    もに、前記グリーンシートと導体ペーストとを焼成処理
    して絶縁基板に複数のサーマルビアホールを設けた回路
    基板の製造方法において、 前記導体ペーストは、Agを主成分とし、且つ平均粒径
    が5μm以上であるAg粉末と、平均粒径が1μm以下
    であるAg粉末を含有することを特徴とする回路基板の
    製造方法。
JP2000396719A 2000-12-27 2000-12-27 回路基板及びその製造方法 Pending JP2002198660A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000396719A JP2002198660A (ja) 2000-12-27 2000-12-27 回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000396719A JP2002198660A (ja) 2000-12-27 2000-12-27 回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002198660A true JP2002198660A (ja) 2002-07-12

Family

ID=18861962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000396719A Pending JP2002198660A (ja) 2000-12-27 2000-12-27 回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002198660A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005106973A1 (ja) * 2004-04-27 2005-11-10 Kyocera Corporation 発光素子用配線基板
JP2006041230A (ja) * 2004-07-28 2006-02-09 Kyocera Corp 発光素子用配線基板ならびに発光装置
JP2006066409A (ja) * 2004-07-28 2006-03-09 Kyocera Corp 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法
JP2006086225A (ja) * 2004-09-14 2006-03-30 Murata Mfg Co Ltd セラミック多層基板
JP2006140360A (ja) * 2004-11-12 2006-06-01 Ngk Spark Plug Co Ltd 配線基板
JP2006147999A (ja) * 2004-11-24 2006-06-08 Kyocera Corp 発光素子用配線基板並びに発光装置
JP2006216764A (ja) * 2005-02-03 2006-08-17 Ngk Spark Plug Co Ltd 発光素子実装用配線基板
JP2007123482A (ja) * 2005-10-27 2007-05-17 Kyocera Corp 発光素子用配線基板および発光装置並びに発光素子用配線基板の製造方法
JP2007141978A (ja) * 2005-11-16 2007-06-07 Ngk Spark Plug Co Ltd 導電性ペーストの製造方法および配線基板の製造方法
WO2007083811A1 (ja) 2006-01-23 2007-07-26 Hitachi Metals, Ltd. 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
JP2008177516A (ja) * 2006-12-22 2008-07-31 Kyocera Corp コイル内蔵基板
JP2008288487A (ja) * 2007-05-21 2008-11-27 Citizen Electronics Co Ltd 表面実装型発光ダイオード
WO2009028812A3 (en) * 2007-08-28 2009-04-23 Lg Innotek Co Ltd Light emitting device
JP2009283561A (ja) * 2008-05-20 2009-12-03 Panasonic Electric Works Co Ltd 電子装置
KR101018231B1 (ko) 2009-09-11 2011-02-28 삼성전기주식회사 회로 기판 및 그 제조 방법
JP2011134956A (ja) * 2009-12-25 2011-07-07 Shinko Electric Ind Co Ltd 半導体装置
WO2013047520A1 (ja) * 2011-09-30 2013-04-04 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP2013062480A (ja) * 2011-09-14 2013-04-04 Samsung Electro-Mechanics Co Ltd 電力モジュールパッケージ

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005106973A1 (ja) * 2004-04-27 2005-11-10 Kyocera Corporation 発光素子用配線基板
US8314346B2 (en) 2004-04-27 2012-11-20 Kyocera Corporation Wiring board for light-emitting element
JP2006041230A (ja) * 2004-07-28 2006-02-09 Kyocera Corp 発光素子用配線基板ならびに発光装置
JP2006066409A (ja) * 2004-07-28 2006-03-09 Kyocera Corp 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法
JP2006086225A (ja) * 2004-09-14 2006-03-30 Murata Mfg Co Ltd セラミック多層基板
JP4599951B2 (ja) * 2004-09-14 2010-12-15 株式会社村田製作所 セラミック多層基板
JP2006140360A (ja) * 2004-11-12 2006-06-01 Ngk Spark Plug Co Ltd 配線基板
JP4630041B2 (ja) * 2004-11-12 2011-02-09 日本特殊陶業株式会社 配線基板の製造方法
JP2006147999A (ja) * 2004-11-24 2006-06-08 Kyocera Corp 発光素子用配線基板並びに発光装置
JP2006216764A (ja) * 2005-02-03 2006-08-17 Ngk Spark Plug Co Ltd 発光素子実装用配線基板
JP2007123482A (ja) * 2005-10-27 2007-05-17 Kyocera Corp 発光素子用配線基板および発光装置並びに発光素子用配線基板の製造方法
JP2007141978A (ja) * 2005-11-16 2007-06-07 Ngk Spark Plug Co Ltd 導電性ペーストの製造方法および配線基板の製造方法
WO2007083811A1 (ja) 2006-01-23 2007-07-26 Hitachi Metals, Ltd. 導体ペースト、多層セラミック基板及び多層セラミック基板の製造方法
US8501299B2 (en) 2006-01-23 2013-08-06 Hitachi Metals, Ltd. Conductive paste, multilayer ceramic substrate and its production method
JP2008177516A (ja) * 2006-12-22 2008-07-31 Kyocera Corp コイル内蔵基板
JP2008288487A (ja) * 2007-05-21 2008-11-27 Citizen Electronics Co Ltd 表面実装型発光ダイオード
WO2009028812A3 (en) * 2007-08-28 2009-04-23 Lg Innotek Co Ltd Light emitting device
JP2010538451A (ja) * 2007-08-28 2010-12-09 エルジー イノテック カンパニー リミテッド 発光素子
US8759846B2 (en) 2007-08-28 2014-06-24 Lg Innotek Co., Ltd. Light emitting device
JP2009283561A (ja) * 2008-05-20 2009-12-03 Panasonic Electric Works Co Ltd 電子装置
KR101018231B1 (ko) 2009-09-11 2011-02-28 삼성전기주식회사 회로 기판 및 그 제조 방법
JP2011134956A (ja) * 2009-12-25 2011-07-07 Shinko Electric Ind Co Ltd 半導体装置
US8373997B2 (en) 2009-12-25 2013-02-12 Shinko Electric Industries Co., Ltd. Semiconductor device
US8729680B2 (en) 2009-12-25 2014-05-20 Shinko Electric Industries Co., Ltd. Semiconductor device
JP2013062480A (ja) * 2011-09-14 2013-04-04 Samsung Electro-Mechanics Co Ltd 電力モジュールパッケージ
WO2013047520A1 (ja) * 2011-09-30 2013-04-04 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
US9635763B2 (en) 2011-09-30 2017-04-25 Fujikura Ltd. Component built-in board mounting body and method of manufacturing the same, and component built-in board

Similar Documents

Publication Publication Date Title
JP2002198660A (ja) 回路基板及びその製造方法
JP3652196B2 (ja) セラミック配線基板の製造方法
JP2008251782A (ja) セラミック配線基板およびその製造方法
JP3716088B2 (ja) 配線基板
JP2001015878A (ja) 高周波用配線基板およびその製造方法
JP2002050869A (ja) 多層配線基板の製造方法
JP2002134885A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP2001015895A (ja) 配線基板およびその製造方法
JPH11186727A (ja) 配線基板およびその製造方法
JP2001284819A (ja) 積層回路基板
JP2002076554A (ja) 高周波用回路基板
JP3493294B2 (ja) 回路基板
JP2001189550A (ja) 回路基板
JP2001015930A (ja) 多層配線基板およびその製造方法
JP2002198626A (ja) 低温焼成セラミック回路基板の製造方法
JP4157352B2 (ja) 配線基板
JP3152873B2 (ja) 低温焼成回路基板
JP3426920B2 (ja) 配線基板
JPH11135899A (ja) セラミック回路基板
JP2001102756A (ja) 多層配線基板及びその製造方法
JP2002198624A (ja) 回路基板
JP2002198646A (ja) 多層配線基板の製造方法
JP2002353576A (ja) 配線基板
JP2002231860A (ja) 電子部品装置
JP2002076640A (ja) 回路基板