JP4797534B2 - 多層セラミックス基板 - Google Patents

多層セラミックス基板 Download PDF

Info

Publication number
JP4797534B2
JP4797534B2 JP2005270697A JP2005270697A JP4797534B2 JP 4797534 B2 JP4797534 B2 JP 4797534B2 JP 2005270697 A JP2005270697 A JP 2005270697A JP 2005270697 A JP2005270697 A JP 2005270697A JP 4797534 B2 JP4797534 B2 JP 4797534B2
Authority
JP
Japan
Prior art keywords
firing
conductor
glass ceramic
ceramic substrate
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005270697A
Other languages
English (en)
Other versions
JP2007081324A (ja
Inventor
知子 中村
克彦 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005270697A priority Critical patent/JP4797534B2/ja
Publication of JP2007081324A publication Critical patent/JP2007081324A/ja
Application granted granted Critical
Publication of JP4797534B2 publication Critical patent/JP4797534B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えばビアホール導体等の配線導体を有する多層セラミックス基板及びその製造方法に関するものであり、特に、配線導体周囲の欠陥を防止する技術に関する。
電子機器等の分野においては、電子デバイスを実装するための基板が広く用いられているが、近年、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有する基板として、多層セラミッスク基板が提案され実用化されている。多層セラミックス基板は、複数のセラミックス層を積層することにより構成され、各セラミックス層に配線導体や電子素子等を一体に作り込むことで、高密度実装が可能となっている。
前記多層セラミックス基板は、複数のグリーンシートを積層して積層体を形成した後、これを焼成することにより形成される。そして、前記グリーンシートは、この焼成工程における焼結に伴って必ず収縮し、多層セラミックス基板の寸法精度を低下する大きな要因となっている。具体的には、前記収縮に伴って収縮バラツキが発生し、最終的に得られる多層セラミックス基板においては、寸法精度は0.5%程度に留まっている。
このような状況から、多層セラミックス基板の焼成工程において、グリーンシートの面内方向の収縮を抑制し、厚さ方向にのみ収縮させる、いわゆる無収縮焼成方法が提案されている(例えば、特許文献1等を参照)。特許文献1等にも記載されるように、前記焼成温度でも収縮しないシートをグリーンシートの積層体に貼り付け、この状態で焼成を行うと、前記面内方向の収縮が抑制され、厚さ方向にのみ収縮する。この方法によれば、多層セラミックス基板の面内方向の寸法精度を例えば0.05%程度にまで改善することが可能である。
ところで、多層セラミックス基板においては、層間接続を図るためのビアホール導体等の配線導体の形成が必須であり、前記多層セラミックス基板の作製に際しては、例えばビアホールを形成し、ここに導体ペーストを充填して焼成することが行われる。この場合、導体ペーストとグリーンシートの熱収縮挙動の相違等により、配線導体(例えばビアホール導体)の周囲に空隙(欠陥)が発生することが知られている。このような欠陥の発生は、導体ペーストの導電材料としてAgを用いた場合であって、特に無収縮焼成方法において顕著である。
そこで、このような欠陥を解消するための技術も各方面で検討されている(例えば、特許文献2、3等を参照)。特許文献2記載の発明では、ビア孔に充填される導体組成物として、Ag等の導電性粉末と、Mo化合物またはMo金属とを含有する多層セラミック基板用導電組成物を用いることで、焼成後の電極近傍に欠陥を生じない多層セラミック基板の製造を可能としている。同様に、特許文献3記載の発明では、ビアホール導体をAgとWとから構成することで、ビアホール導体とビアホールの内壁との間に隙間が生じないようにしている。
特開平10−75060号公報 特開2003−133745号公報 特許第2732171号公報
しかしながら、本発明者らが検討を重ねたところ、前記各特許文献に掲載されるような配線導体を形成するための導電ペースト自体の収縮挙動の制御のみでは、必ずしも満足し得る結果が得られず、特に、前記無収縮焼成法により多層セラミックス基板を作製する場合等において、配線導体周囲に発生する欠陥を十分に抑えきれないことがわかった。また、例えば、特許文献2,3に記載されるようにMoやWの添加により導電ペーストの収縮を抑えようとする場合、ある程度の添加量が必要となり、配線導体の電気抵抗を上昇する原因となることも懸念される。
本発明は、このような従来の実情に鑑みて提案されたものであり、配線導体を有する多層セラミックス基板において、製造コストを上昇することなく配線導体周囲に生ずる欠陥を確実に解消可能とすることを目的とし、これにより信頼性の高い多層セラミックス基板を提供し、さらにはその製造方法を提供することを目的とする。
本発明者らは、前述の目的を達成するために、長期に亘り種々研究を重ねてきた。その結果、前記欠陥発生の原因が配線導体からのAgの拡散にあり、これを抑えることで前記欠陥の発生を効果的に抑制し得るとの結論を得るに至った。本発明は、このような知見に基づいて完成されたものである。
すなわち、本発明の多層セラミックス基板は、複数のガラスセラミックスグリーンシートのうちの少なくとも一部にAgを含む導体ペーストにより配線パターンを形成した後、これらを積層して焼成することにより製造され、複数のガラスセラミックス層が積層されるとともに、配線導体を有する多層セラミックス基板であって、前記配線導体がAgを含有するとともに、酸素を含む雰囲気中で前記ガラスセラミックスグリーンシートに含まれるバインダを除去した後、前記焼成を行い、前記焼成においては、温度が前記ガラスセラミックスグリーンシートに含まれるガラス成分の軟化点に到達する前に非酸化雰囲気とすることにより前記Agが前記ガラスセラミックス層中に拡散していないことを特徴とする。
内部導体を有する多層セラミックス基板の焼成に際しては、配線導体とガラスセラミックス層(ガラスセラミックスグリーンシート)の熱収縮の相違により欠陥が発生するものと考えられており、前記各従来技術においても、この配線導体とガラスセラミックス層の熱収縮の相違を解消することに主眼が置かれている。しかしながら、本発明者らが子細に検討した結果、焼成時に配線導体に含まれる導電材料(Ag)が周囲に拡散し、この部分のガラスセラミックスの焼結開始温度が低下することにより、他の部分と熱収縮に差が生じ、前記欠陥が生ずることがわかった。
そこで、本発明では、導電材料であるAgの配線導体周囲への拡散を抑え、Agがガラスセラミックス層中に実質的に拡散していない状態とすることで、前記ガラスセラミックスの焼結開始温度の低下を回避し、欠陥の発生を解消する。また、このとき配線導体を形成するための導体ペーストに添加物を添加する必要もないので、電気抵抗の上昇も回避される。
前記のように導電材料であるAgがガラスセラミックス層へ拡散しないようにするには、多層セラミックス基板焼成時の雰囲気制御が必要である。通常、導電材料にAgを用いた場合には、酸素を含む雰囲気中(空気中)で焼成するのが一般的であるが、酸素を含む雰囲気下で焼成を行うと、Agがガラスセラミックス層中に拡散する。そこで、本発明では、非酸化性雰囲気で焼成を行うことにより、前記Agの拡散を抑えることとする。
ガラスセラミックスグリーンシートには、樹脂等のバインダが含まれており、焼成に際してはこれを除去する必要がある。このバインダの除去は、酸素を含む雰囲気で行う必要があり、したがって本発明でも酸素を含む雰囲気中でバインダの除去を行う。一方、バインダ除去後の焼成においては、酸素は必要なく、酸素を含む雰囲気下、高温(ガラスセラミックスグリーンシートに含まれるガラス成分の軟化点以上の温度)で焼成を行うとAgが拡散する原因となる。そこで、本発明では、温度が前記ガラス転移点に到達する前に焼成雰囲気を非酸化雰囲気に切り換え、焼成をこの非酸化雰囲気で行う。これにより、前記Agがガラスセラミックス層に拡散することがなくなる。
本発明によれば、Agの拡散による空隙の発生を抑えることができ、配線導体周囲に生ずる欠陥を確実に解消することが可能である。したがって、本発明によれば、欠陥が無く信頼性の高い多層セラミックス基板を提供することが可能である。また、本発明においては、配線導体に添加物を加える必要がなく、したがって、配線導体の電気抵抗が低い多層セラミックス基板を提供することができ、製造コストも削減可能である。
以下、本発明を適用した多層セラミックス基板及びその製造方法について、図面を参照して詳細に説明する。
本発明の多層セラミックス基板1は、図1に示すように、複数層のガラスセラミックス層2(ここでは4層のガラスセラミックス層2a〜2d)を積層し、これらガラスセラミックス層2a〜2dを貫通するビアホール導体3やガラスセラミックス層2a〜2dの両面に形成された表面導体4等の配線導体を設けてなるものである。
各ガラスセラミックス層2a〜2dは、所定のガラス組成を有する複合酸化物(ガラス成分)に例えばアルミナ(Al)等のセラミックス成分を加えたものを焼成することにより形成されるものである。ここで、ガラス成分を構成する各酸化物としては、SiOやB、CaO、SrO、BaO、La、ZrO、TiO、MgO、ZnO、PbO、LiO、NaO、KO等を挙げることができ、これらを適宜組み合わせて用いればよい。多層セラミックス基板1を構成する各セラミックス層を前記ガラスセラミックス層とすることにより、低温での焼成が可能となる。
一方、配線導体のうちのビアホール導体3は、各ガラスセラミックス層2a〜2dに形成されたビアホールに導電ペーストを充填し、これを焼成することにより形成されており、導電材料により形成されるビアホール導体3によって各セラミックス層2a〜2dに形成された表面導体4間を電気的に接続したり、熱を伝導する等の機能を果たしている。ビアホール導体3の断面形状は、通常は概ね円形であるが、これに限らず、限られた形状スペース範囲において大きな断面積を得るために、例えば楕円形、長円形、正方形等、任意の形状とすることができる。表面導体4は、所定の配線パターンや電極パッド等から構成されるものであり、やはり導電ペーストを所定のパターンで印刷し、これを焼成することにより形成される。
前記ビアホール導体3や表面導体4等の配線導体は、前述の通り、いずれも導電材料を含む導体ペーストの焼成により形成されるが、前記導電材料としてはAgを用いる。導電ペーストの導電材料としてAgを用いることで、低抵抗の配線導体の形成が可能であり、また、例えばAuやPd等の貴金属を用いる場合に比べて製造コストを抑えることが可能である。なお、導電材料としては、前記Agが含まれていればよく、Agを主体とするものであれば他の金属成分を含んでいてもよい。
ただし、導電材料としてAgを用いた場合、これが焼成時に前記ガラスセラミック層2a〜2dに拡散すると、配線導体周囲のガラスセラミックス層とその他の部分のガラスセラミックス層で焼結開始温度に差が生じ、欠陥の原因となる。図2は、ビアホール導体3近傍での欠陥発生のメカニズムを説明する図である。焼成後にガラスセラミックス層2a〜2dとなるセラミックス素地11に形成されたビアホールに導体ペースト12を充填して空気中で焼成を行った場合、図2(a)に示すように、焼成時の温度上昇に伴って、先ず、導体ペースト12中のAgが周囲のセラミックス素地11に拡散する。そして、このセラミックス素地11のうち前記Agが拡散した領域11aでは、焼結開始温度が低下して、セラミックス素地11の他の部分11bよりも先に焼結が始まる。このとき、前記領域11aでは焼結が始まって収縮するのに対して、前記他の部分11bでは焼結が始まらないので収縮せず、これらの収縮の差により空隙13が発生する。
さらに温度が上昇すると、図2(b)に示すように、セラミックス素地11の他の部分11bにおいても焼結が始まり、これに伴って外側に向かう矢印で示すような引き込みが始まる。このとき、導体ペースト12の焼結も始まり、導体ペースト12の周囲では内側に向かう矢印で示すような収縮が起こり、前記空隙13が拡大する。その結果、図2(c)に示すように、焼結完了時に導体ペースト12が焼成されて形成されるビアホール導体3の周囲に大きな空隙(欠陥)13が形成されることになる。
このような欠陥発生のメカニズムを考えた場合、前記Agの拡散による導体ペースト周囲のセラミック素地11の焼結開始温度の低下を抑えることが効果的と考えられる。そこで、本発明では、焼成時の雰囲気を制御することにより、Agがガラスセラミックス層に実質的に拡散しないようにしている。そこで次に、本発明の多層セラミックス基板1の製造方法について説明する。
多層セラミックス基板を作製するには、先ず、図3(a)に示すように、焼成後に各ガラスセラミックス層となるガラスセラミックスグリーンシート21a〜21dを用意する。ガラスセラミックスグリーンシート21a〜21dは、前述の酸化物粉末と有機ビヒクルとを混合して得られるスラリー状の誘電体ペーストを作り、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することにより形成する。前記有機ビヒクルとしては、公知のものがいずれも使用可能である。
前記ガラスセラミックスグリーンシート21a〜21dの形成後、所定の位置に貫通孔(ビアホール)を形成する。前ビアホールは、通常は円形の孔として形成され、ここに導体ペースト22を充填することによりビアホール導体が形成される。さらに、各ガラスセラミックスグリーンシート21a〜21dの表面に所定のパターンで導電ペーストを印刷し、表面導体パターン23を形成する。
前記ビアホールに充填される導体ペースト22や表面導体パターン23の形成に用いられる導体ペーストは、Agを主体とする導電材料と有機ビヒクルとを混練することにより調製されるものである。前記有機ビヒクルは、バインダと溶剤を主たる成分とするものであり、導電材料との配合比等は任意であるが、通常はバインダ1〜15質量%、溶剤が10〜50質量%となるように導電材料に対して配合される。導体ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されていてもよい。
各ガラスセラミックスグリーンシート21a〜21dに内部導体となる導体ペースト22を充填し、表面導体パターン23を形成した後、図3(b)に示すように、これらを重ねて積層体とするが、このとき、積層体の両側(最外層)に、収縮抑制用グリーンシート24を拘束層として配し、焼成を行う。
収縮抑制用グリーンシート24には、前記ガラスセラミックスグリーンシート21a〜21dの焼成温度では収縮しない材料、例えばトリジマイトやクリストバライト、さらには石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素等を含む組成物が用いられ、これら収縮抑制用グリーンシート24間に積層体を挟み込み、焼成を行うことで、前記積層体の面内方向での収縮が抑えられる。
図3(b)は、いわゆる積層体の仮スタックの状態であるが、次に、図3(c)に示すようにプレスを行い、さらに図3(d)に示すように焼成を行う。焼成に際しては、図4に示すように、先ず、ガラスセラミックスグリーンシート21a〜21dに含まれるバインダを除去するための脱バインダ処理を行う。この脱バインダ処理は、酸素を含む雰囲気中でバインダの分解温度まで昇温することにより行う。脱バインダ処理は、前記の通り、酸素を含む雰囲気、例えば大気中で行う必要があり、酸素を含まない雰囲気で昇温してもバインダの分解が進行しない。脱バインダ処理時の温度は、バインダ分解以上あればよいが、600℃以下とすることが好ましい。脱バインダ処理温度が600℃を超えると、ガラスセラミックスグリーンシート21a〜21dが緻密化して通気孔が閉塞し、バインダーの分解揮発が妨げられるおそれがあるからである。
前記脱バインダ処理の後、さらに温度を上げて焼成を行うが、この焼成の際の昇温時には、温度が前記ガラスセラミックスグリーンシート21a〜21dに含まれるガラス成分の軟化点Tmに到達する前に、焼成雰囲気を非酸化雰囲気に切り換える。すなわち、前記軟化点Tm未満の温度Tcとなった時点で、焼成雰囲気を非酸化雰囲気にする。焼成雰囲気を脱バインダ処理時と同様に酸素を含む雰囲気とすると、Agの拡散が問題となるが、温度が前記軟化点Tmに到達する前に非酸化雰囲気に切り換えれば、配線導体を構成するAgがガラスセラミックス素体中に拡散することはない。
ここで、非酸化雰囲気とは、酸素を実質的に含まない雰囲気であり、いわゆる中性雰囲気や還元雰囲気とすればよい。中性雰囲気としては、例えば窒素雰囲気や不活性ガス雰囲気等を挙げることができ、コスト等の観点からは窒素雰囲気とすることが好ましい。なお、非酸化雰囲気は、前記の通り酸素を実質的に含まなければよく、不可避レベルでの酸素の含有は許容するものとする。
また、焼成後の冷却期間においても、前記非酸化雰囲気としてもよいが、焼成を非酸化雰囲気で行うことにより若干焼結が不十分になり抗折強度が低下する傾向にあるので、前記冷却期間は酸素を含む雰囲気(例えば大気中)とすることが好ましい。
前記焼成後には、前記ガラスセラミックスグリーンシート21a〜21dはガラスセラミックス層2a〜2dとなり、前記ビアホール内の導体ペースト23はビアホール導体3になる。同様に、表面導体パターン24も表面導体4となる。
前記焼成において、各ガラスセラミックスグリーンシート21a〜21dは、焼成に伴い収縮しているが、最も外側のガラスセラミックスグリーンシート21a,21dでは前記収縮抑制用グリーンシート24の拘束力が強く働き、ほとんど収縮していない。これに対して、積層方向の中央部分のガラスセラミックスグリーンシート21b,21cは、前記収縮抑制用グリーンシート24から離れているため、その拘束力が弱く、ある程度収縮する。したがって、配線導体の周囲、例えばビアホール導体3の周囲には空隙等の欠陥が発生し易くなるが、前記導体ペースト23や表面導体パターン24からAgが周囲のガラスセラミックスグリーンシート21a〜21dに拡散しないので、Agの拡散による焼結開始温度の低下が抑えられ、前記空隙等の欠陥の発生が確実に抑えられる。
前述の焼成後には、図3(e)に示すように、熱膨張の差により前記収縮抑制用グリーンシート24は自然剥離され、本発明の多層セラミックス基板1が得られる。得られる多層セラミックス基板1においては、配線導体(ビアホール導体3や表面導体4)の周囲に欠陥が生ずることがなく、信頼性の高い多層セラミックス基板を実現することが可能である。
なお、前記Agの拡散の抑制による欠陥防止効果は、前述の収縮抑制用グリーンシート24を配して焼成を行う無収縮焼成とした場合に大きいが、これに限らず、収縮抑制用グリーンシートを用いない場合にも同様の効果を得ることができる。
以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。
<比較例1>
ガラスセラミックスグリーンシートに貫通孔を形成し、ここにビアホール導体となる導体ペーストを充填して焼成を行った。ガラスセラミックスグリーンシート材料は、軟化点560℃のSrO系ガラス成分とAlとを60質量%:40質量%の比率で混合して調整した。また、導体ペーストとしては、導電材料としてAgを含む導体ペーストを用いた。焼成は、α石英とトリジマイトを含む収縮抑制用グリーンシート(拘束層)を配し、無収縮焼成法により行った。
焼成に際しては、全工程を空気中で行った。すなわち、前記ガラスセラミックスグリーンシートを積層し圧着した後、空気中で550℃まで昇温して脱バインダ処理を行った後、やはり空気中で900℃で10分間、焼成を行った。
図5は、焼成後のビアホール導体近傍の様子を示す顕微鏡写真である。ビアホール導体の周囲に空隙が形成されていることがわかる。また、得られた多層セラミックス基板の抗折強度を測定したところ、211MPaであった。
ところで、図5にも示すように、欠陥として観察される空隙は、ビアホール導体とセラミックス素地の界面に形成されているわけではなく、ビアホール導体と空隙の間にセラミックス素地が存在する。そこで、このビアホール導体と空隙の間に存在するセラミックス素地組成分析を行ったところ、図6に示すように、ビアホール導体から拡散したAgが含まれることがわかった。図6は、ビアホール導体近傍を線分析した結果を示すものであり、平均カウント数がAgの拡散濃度に対応している。
さらに、前記ガラスセラミックス材料組成にAgを加えて縮率の相違を調べてみた。測定したのは、前記ガラスセラミックス材料組成(Ag無添加)、前記ガラスセラミックス材料組成にAgを2質量%添加したもの、前記ガラスセラミックス材料組成にAgを4質量%添加したものの3種類である。縮率の測定に際しては、温度を次第に上昇させながら収縮の様子を調べた。結果を図7に示す。図7から明らかなように、Agを添加することにより、低温で収縮が始まっており、Agがガラスセラミックス素地中に拡散することで焼結開始温度が低下することがわかった。
これらの測定結果より、Agが拡散することで、配線導体周囲のガラスセラミックス素地とその他の部分のガラスセラミックス素地とで焼結開始温度に差が生じ、図2(a)〜(c)に示すようなメカニズムで欠陥が発生するものと推測される。
<実施例1>
先の比較例1と同様のガラスセラミックスグリーンシートを積層、圧着することにより得られた成形体を空気中で550℃まで加熱し、脱バインダ処理を行った。次いで、窒素雰囲気として900℃で10分間、焼成を行った。その内部構造を観察したところ、配線導体周囲に欠陥は発生していなかった。また、抗折強度は198MPaであった。図8は、本例の多層セラミックス基板のビアホール導体近傍におけるAg線分析結果を示すものであり、本例の場合、配線導体に含まれるAgが全くガラスセラミックス層に拡散していないことがわかる。
<比較例2>
先の比較例1と同様のガラスセラミックスグリーンシートを積層、圧着することにより得られた成形体を空気中でガラス成分の軟化点を超える温度(580℃)まで加熱し、脱バインダ処理を行った。次いで、窒素雰囲気として900℃で10分間、焼成を行った。その内部構造を観察したところ、配線導体周囲に欠陥の発生が見られた。また、抗折強度は204MPaであった。この結果より、欠陥を解消するには、ガラス成分の軟化点未満の温度で窒素雰囲気に切り換える必要があることがわかる。
<実施例2>
軟化点700℃のCaO系ガラスとAlとを60質量%:40質量%の比率で含むガラスセラミックスシートを作製し、先の比較例1と同様に積層、圧着した後、空気中で680℃まで加熱して脱バインダ処理を行った。次いで、窒素雰囲気として900℃で10分間、焼成を行った。その内部構造を観察したところ、配線導体周囲に欠陥は発生していなかった。また、抗折強度は196MPaであった。
<実施例3>
実施例1と同様の焼成(空気中で580℃まで加熱し、脱バインダ処理を行った後、窒素雰囲気で900℃、10分間の焼成)の後、冷却を大気中で行った。その内部構造を観察したところ、配線導体周囲に欠陥は発生していなかった。また、抗折強度は209MPaであり、冷却を空気中で行うことにより抗折強度の改善が見られた。
多層セラミックス基板の一例を示す概略断面図である。 (a)〜(c)は欠陥発生のメカニズムを説明する図である。 多層セラミックス基板の製造プロセスを示す模式的な断面図であり、(a)はガラスセラミックスグリーンシート及び内部導体形成工程、(b)は仮スタック工程、(c)はプレス工程、(d)は焼成工程、(e)は収縮抑制用グリーンシート剥離工程を示す。 脱バインダ処理及び焼成における温度プロファイルの一例を示す図である。 ビアホール導体近傍の欠陥発生の様子を示す顕微鏡写真である。 空気中で焼成した場合のビアホール導体近傍のAg線分析結果を示す特性図である。 Agの拡散による焼結開始温度の変化を示す特性図である。 窒素雰囲気中で焼成した場合のビアホール導体近傍のAg線分析結果を示す特性図である。
符号の説明
1 多層セラミックス基板、2a〜2d ガラスセラミックス層、3 ビアホール導体、4 表面導体、11 ガラスセラミックス素地、12 導体ペースト、13 空隙(欠陥)、21a〜21d ガラスセラミックスグリーンシート、22 導体ペースト、23 表面導体パターン、24 収縮抑制用グリーンシート

Claims (4)

  1. 複数のガラスセラミックスグリーンシートのうちの少なくとも一部にAgを含む導体ペーストにより配線パターンを形成した後、これらを積層して焼成することにより製造され、複数のガラスセラミックス層が積層されるとともに、配線導体を有する多層セラミックス基板であって、
    前記配線導体がAgを含有するとともに、酸素を含む雰囲気中で前記ガラスセラミックスグリーンシートに含まれるバインダを除去した後、前記焼成を行い、前記焼成においては、温度が前記ガラスセラミックスグリーンシートに含まれるガラス成分の軟化点に到達する前に非酸化雰囲気とすることにより前記Agが前記ガラスセラミックス層中に拡散していないことを特徴とする多層セラミックス基板。
  2. 前記非酸化雰囲気は、中性雰囲気であることを特徴とする請求項1記載の多層セラミックス基板。
  3. 前記中性雰囲気は、窒素雰囲気であることを特徴とする請求項2記載の多層セラミックス基板。
  4. 前記焼成後の冷却を酸素を含む雰囲気中で行うことを特徴とする請求項1から3のいずれか1項記載の多層セラミックス基板。
JP2005270697A 2005-09-16 2005-09-16 多層セラミックス基板 Expired - Fee Related JP4797534B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005270697A JP4797534B2 (ja) 2005-09-16 2005-09-16 多層セラミックス基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005270697A JP4797534B2 (ja) 2005-09-16 2005-09-16 多層セラミックス基板

Publications (2)

Publication Number Publication Date
JP2007081324A JP2007081324A (ja) 2007-03-29
JP4797534B2 true JP4797534B2 (ja) 2011-10-19

Family

ID=37941268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005270697A Expired - Fee Related JP4797534B2 (ja) 2005-09-16 2005-09-16 多層セラミックス基板

Country Status (1)

Country Link
JP (1) JP4797534B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10375837B2 (en) 2015-01-13 2019-08-06 Ngk Spark Plug Co., Ltd. Method of manufacturing a ceramic substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179473A (ja) * 2013-03-15 2014-09-25 Ngk Spark Plug Co Ltd セラミック基板の製造方法および導体材料

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088509B2 (ja) * 1991-08-29 2000-09-18 ティーディーケイ株式会社 セラミック電子部品の製造方法
JPH05315720A (ja) * 1992-05-13 1993-11-26 Nippon Cement Co Ltd ガラス又はガラス・セラミックス基板用導体材料
JP2002080274A (ja) * 2000-09-08 2002-03-19 Natl Science Council Of Roc 電子回路デバイス及びその製造方法
JP3943341B2 (ja) * 2001-02-23 2007-07-11 日本電気硝子株式会社 ガラスセラミックス組成物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10375837B2 (en) 2015-01-13 2019-08-06 Ngk Spark Plug Co., Ltd. Method of manufacturing a ceramic substrate
US10524365B2 (en) 2015-01-13 2019-12-31 Ngk Spark Plug Co., Ltd. Ceramic substrate
US10785879B2 (en) 2015-01-13 2020-09-22 Ngk Spark Plug Co., Ltd. Circuit board and production method therefor

Also Published As

Publication number Publication date
JP2007081324A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
JP5077418B2 (ja) 多層セラミック基板の製造方法
JP3666321B2 (ja) 多層セラミック基板およびその製造方法
JP4107437B2 (ja) 多層セラミックス基板及びその製造方法
US7749592B2 (en) Multilayer ceramic substrate
JP4797534B2 (ja) 多層セラミックス基板
JP4420136B2 (ja) セラミック成形体の製造方法
JP4097276B2 (ja) 多層セラミックス基板及びその製造方法
JP2010080679A (ja) 半導体装置の製造方法
JP4732227B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
JP5015550B2 (ja) ガラスセラミック回路基板およびその製造方法
JP2009182285A (ja) 配線基板およびその製造方法
JP4466863B2 (ja) 多層セラミックス基板
JP2004200679A (ja) 多層回路基板の製造方法
JP4099097B2 (ja) ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP2004288915A (ja) ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP4021787B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
JP2009231301A (ja) 多層セラミック基板およびその製造方法
JP2005277058A (ja) セラミック電子部品の製造方法および導電ペースト
JP4099054B2 (ja) 銅メタライズ組成物、並びに、配線基板およびその製法
JP2007081319A (ja) 多層セラミックス基板及びその製造方法
JP2007081321A (ja) 多層セラミックス基板
JP2003078245A (ja) 多層配線基板の製造方法
JP5209563B2 (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees