JP2007081319A - 多層セラミックス基板及びその製造方法 - Google Patents
多層セラミックス基板及びその製造方法 Download PDFInfo
- Publication number
- JP2007081319A JP2007081319A JP2005270662A JP2005270662A JP2007081319A JP 2007081319 A JP2007081319 A JP 2007081319A JP 2005270662 A JP2005270662 A JP 2005270662A JP 2005270662 A JP2005270662 A JP 2005270662A JP 2007081319 A JP2007081319 A JP 2007081319A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- ceramic substrate
- multilayer ceramic
- firing
- glass ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 内部導体を有する多層セラミックス基板において、内部導体周囲に生ずる欠陥を確実に解消する。
【解決手段】 複数のガラスセラミックス層2が積層されるとともに、内部導体(ビアホール導体3及び表面導体4)を有する多層セラミックス基板である。これらビアホール導体3や表面導体4において、内側部分3a,4aと外側部分3b,4bで金属組成が異なる。例えば、内側部分3a,3bはAgにより構成されているのに対して、外側部分はAu、Pd、Ptから選ばれる少なくとも1種を含有する。
【選択図】 図3
【解決手段】 複数のガラスセラミックス層2が積層されるとともに、内部導体(ビアホール導体3及び表面導体4)を有する多層セラミックス基板である。これらビアホール導体3や表面導体4において、内側部分3a,4aと外側部分3b,4bで金属組成が異なる。例えば、内側部分3a,3bはAgにより構成されているのに対して、外側部分はAu、Pd、Ptから選ばれる少なくとも1種を含有する。
【選択図】 図3
Description
本発明は、例えばビアホール導体等の内部導体を有する多層セラミックス基板及びその製造方法に関するものであり、特に、内部導体周囲の欠陥を防止する技術に関する。
電子機器等の分野においては、電子デバイスを実装するための基板が広く用いられているが、近年、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有する基板として、多層セラミッスク基板が提案され実用化されている。多層セラミックス基板は、複数のセラミックス層を積層することにより構成され、各セラミックス層に配線導体や電子素子等を一体に作り込むことで、高密度実装が可能となっている。
前記多層セラミックス基板は、複数のグリーンシートを積層して積層体を形成した後、これを焼成することにより形成される。そして、前記グリーンシートは、この焼成工程における焼結に伴って必ず収縮し、多層セラミックス基板の寸法精度を低下する大きな要因となっている。具体的には、前記収縮に伴って収縮バラツキが発生し、最終的に得られる多層セラミックス基板においては、寸法精度は、0.5%程度に留まっている。
このような状況から、多層セラミックス基板の焼成工程において、グリーンシートの面内方向の収縮を抑制し、厚さ方向にのみ収縮させる、いわゆる無収縮焼成方法が提案されている(例えば、特許文献1等を参照)。特許文献1等にも記載されるように、前記焼成温度でも収縮しないシートをグリーンシートの積層体に貼り付け、この状態で焼成を行うと、前記面内方向の収縮が抑制され、厚さ方向にのみ収縮する。この方法によれば、多層セラミックス基板の面内方向の寸法精度を例えば0.05%程度にまで改善することが可能である。
ところで、多層セラミックス基板においては、層間接続を図るためのビアホール導体等の内部導体の形成が必須であり、前記多層セラミックス基板の作製に際しては、例えばビアホールを形成し、ここに導体ペーストを充填して焼成することが行われる。この場合、導体ペーストとグリーンシートの熱収縮挙動の相違等により、内部導体(例えばビアホール導体)の周囲に空隙(欠陥)が発生することが知られている。このような欠陥の発生は、特に無収縮焼成方法において顕著である。
そこで、このような欠陥を解消するための技術も各方面で検討されている(例えば、特許文献2、3等を参照)。例えば、特許文献2記載の発明では、ビア孔に充填される導体組成物として、Ag等の導電性粉末と、Mo化合物またはMo金属とを含有する多層セラミック基板用導電組成物を用いることで、焼成後の電極近傍に欠陥を生じない多層セラミック基板の製造を可能としている。同様に、特許文献3記載の発明では、ビアホール導体をAgとWとから構成することで、ビアホール導体とビアホールの内壁との間に隙間が生じないようにしている。
特開平10−75060号公報
特開2003−133745号公報
特許第2732171号公報
しかしながら、本発明者らがさらなる検討を重ねた結果、前記MoやWの添加では、必ずしも満足し得る結果が得られず、特に、前記無収縮焼成法により多層セラミックス基板を作製する場合等においては、MoやWを添加しても内部導体周囲に欠陥の発生が見られることがわかった。
前記のような内部導体周囲の欠陥を防ぐためには、例えば内部導体材料(導電材料)として、AuやPd等を用いることも有効であるが、Agを用いた場合に比べて大幅な製造コストの増加を招く。
本発明は、このような従来の実情に鑑みて提案されたものであり、内部導体を有する多層セラミックス基板において、製造コストの増加を極力抑えながら内部導体周囲に生ずる欠陥を確実に解消可能とすることを目的とし、これにより信頼性の高い多層セラミックス基板を提供し、さらにはその製造方法を提供することを目的とする。
前述の目的を達成するために、本発明の多層セラミックス基板は、複数のガラスセラミックス層が積層されるとともに、内部導体を有する多層セラミックス基板であって、前記内部導体の少なくとも一部において、内側部分と外側部分で金属組成が異なることを特徴とする。また、本発明の製造方法は、複数のガラスセラミックスグリーンシートのうちの少なくとも一部に導体ペーストからなる導体パターンを形成した後、これらを積層して焼成する多層セラミックス基板の製造方法であって、前記導体パターンの内側部分と外側部分を金属組成が異なる導体ペーストにより形成し、焼成することにより内部導体を形成することを特徴とする。
内部導体を有する多層セラミックス基板の焼成に際しては、内部導体とガラスセラミックス層(ガラスセラミックスグリーンシート)の熱収縮の相違により欠陥が発生するものと考えられており、前記各従来技術においても、この内部導体とガラスセラミックス層の熱収縮の相違を解消することに主眼が置かれている。しかしながら、本発明者らが子細に検討した結果、焼成時に内部導体(例えばAg)が周囲に拡散し、この部分のガラスセラミックスの焼結開始温度が低下することにより、他の部分と熱収縮に差が生じ、前記欠陥が生ずることがわかってきた。
本発明では、前記の通り、内部導体の内側部分と外側部分で金属組成を変えており、これにより内部導体に含まれるAg等の拡散が防止される。例えば、内部導体の導電材料としてAgを用いた場合、内部導体の周囲(外側部分)に異なる金属を含ませておけば、内側部分からAgが拡散してきたときに、これを合金化し、ガラスセラミック層への拡散を防ぐ。その結果、内部導体周囲における焼結開始温度の低下が解消され、内部導体近傍のガラスセラミックス層の焼結が他の部分よりも先に始まることによる空隙の発生が抑えられる。
本発明によれば、内部導体近傍におけるガラスセラミックス層の焼結開始温度の差による空隙の発生を抑えることができ、内部導体周囲に生ずる欠陥を確実に解消することが可能である。したがって、本発明によれば、欠陥が無く信頼性の高い多層セラミックス基板を提供することが可能である。また、本発明においては、内部導体を構成する導電材料として、主にAg等の安価な導電材料を用い、例えばAuやPd等の貴金属は外側部分にのみ用いればよいので、製造コストの増加を最小限に抑えることができる。
以下、本発明を適用した多層セラミックス基板及びその製造方法について、図面を参照して詳細に説明する。
本発明の多層セラミックス基板1は、図1に示すように、複数層のガラスセラミックス層2(ここでは4層のガラスセラミックス層2a〜2d)を積層し、これらガラスセラミックス層2a〜2dを貫通するビアホール導体3やガラスセラミックス層2a〜2dの両面に形成された表面導体4等の内部導体を設けてなるものである。
各ガラスセラミックス層2a〜2dは、所定のガラス組成を有する複合酸化物に例えばアルミナ(Al2O3)等を加えたものを焼成することにより形成されるものである。ここで、ガラス組成を有する複合酸化物を構成する各酸化物としては、SiO2やB2O3、CaO、SrO、BaO、La2O3、ZrO2、TiO2、MgO、ZnO、PbO、Li2O、Na2O、K2O等を挙げることができ、これらを適宜組み合わせて用いればよい。多層セラミックス基板1を構成する各セラミックス層を前記ガラスセラミックス層とすることにより、低温での焼成が可能となる。
一方、内部導体のうちのビアホール導体3は、各ガラスセラミックス層2a〜2dに形成されたビアホールに導電ペーストの焼成により残存する導電材が充填形成された形で形成されており、このビアホール導体3によって各セラミックス層2a〜2dに形成された表面導体4間を電気的に接続したり、熱を伝導する等の機能を果たしている。ビアホール導体3の断面形状は、通常は概ね円形であるが、これに限らず、限られた形状スペース範囲において大きな断面積を得るために、例えば楕円形、長円形、正方形等、任意の形状とすることができる。
ここで、前記ビアホール導体3や表面導体4等の内部導体は、いずれも導体ペーストを焼成することにより形成されるが、通常は、例えば導電材料として銀(Ag)が用いられている。この場合、Agが焼成時に前記ガラスセラミック層2a〜2dに拡散し、内部導体周囲のガラスセラミックス層とその他の部分のガラスセラミックス層で焼結開始温度に差が生ずるという現象が発生し、これが原因で空隙等の欠陥が生じている。
図2は、ビアホール導体3近傍での欠陥発生のメカニズムを説明する図である。焼成後にガラスセラミックス層2a〜2dとなるセラミックス素地11に形成されたビアホールに導体ペースト12を充填して焼成を行った場合、図2(a)に示すように、温度上昇に伴って、先ず、導体ペースト12中のAgが周囲のセラミックス素地11に拡散する。そして、このセラミックス素地11のうち前記Agが拡散した領域11aでは、焼結開始温度が低下して、セラミックス素地11の他の部分11bよりも先に焼結が始まる。このとき、前記領域11aでは焼結が始まって収縮するのに対して、前記他の部分11bでは焼結が始まらないので収縮せず、これらの収縮の差により空隙13が発生する。
さらに温度が上昇すると、図2(b)に示すように、セラミックス素地11の他の部分11bにおいても焼結が始まり、これに伴って外側に向かう矢印で示すような引き込みが始まる。このとき、導体ペースト12の焼結も始まり、導体ペースト12の周囲では内側に向かう矢印で示すような収縮が起こり、前記空隙13が拡大する。その結果、図2(c)に示すように、焼結完了時に導体ペースト12が焼成されて形成されるビアホール導体3の周囲に大きな空隙(欠陥)13が形成されることになる。
このような欠陥発生のメカニズムを考えた場合、前記Agの拡散による導体ペースト周囲のセラミック素地11の焼結開始温度の低下を抑えることが効果的と考えられる。そこで、本発明では、ビアホール導体3や表面導体パターン4を二重構造とし、内側部分と外側部分を異なる金属組成とすることで、前記拡散を抑えることとする。
図3は、前記二重構造とした内部導体の一例を示すものである。具体的には、図3(a)はビアホール導体3を二重構造とした例であり、円柱状のビアホール導体1の内側部分(中心部分)3aと外側部分(外周部分)3bとが異なる金属組成の導電材料により形成されている。図3(b)は、表面導体4を二重構造とした例であり、印刷等により内側部分4aの周囲に外側部分4bが形成された形になっている。
ここで、前記内部導体(ビアホール導体3や表面導体4)においては、内側部分3a,4aと外側部分3b,4bとでこれらの部分を構成する導電材料の金属組成が異なることが重要であり、これにより前記Agの拡散が防止される。各部分を構成する導電材料の金属組成は、前記要件を満たせば任意に選定することができるが、先ず、内側部分3a,4aに関して言えば、Agを主体とする組成とすることが好ましい。前記内側部分3a,4aは、ビアホール導体3や表面導体4の主要部となる部分であり、その導電材料として例えばAgを用いることで、導体としての信頼性を維持することができる。Agは電気抵抗が低く、また比較的安価であることから、信頼性の高いビアホール導体3、表面導体4を低コストで形成することが可能である。
一方、外側部分3b,4bに関しては、例えば内側部分3a,4aがAgにより構成される場合には、Ag以外の金属を含んでいる必要があり、Ag以外の金属としては任意に選定可能である。ただし、前記外側部分3b,4bを構成する金属組成には、それ自体がセラミックス素地になるべく拡散しないこと、内側部分3a,4aを構成するAgと合金化する等してAgのセラミック素地への拡散を抑えること等が要求される。したがって、前記外側部分3b,4bは、Au、Pd、Ptから選択することが好ましい。これら金属は、前記要求を満たし、Agの拡散を効果的に防止する。なお、前記Au、Pd、Ptは、単独で前記外側部分3b,4bに用いることもできるし、2種類以上を組み合わせて用いることもできる。さらに、前記外側部分3b,4bは、合金化されていてもよく、例えばAg合金とすることも可能である。合金の例としては、Agと前記Au、Pd、Ptのうちの少なくとも1種との合金等を挙げることができる。
前述のように内部導体を二重構造とし、Ag等の拡散を防止するためには、例えば内部導体を2種類の導体ペーストを用いて形成し、これを焼成すればよい。以下、前記多層セラミックス基板1の製造方法について説明する。
多層セラミックス基板を作製するには、先ず、図4(a)に示すように、焼成後に各ガラスセラミックス層となるガラスセラミックスグリーンシート21a〜21dを用意する。ガラスセラミックスグリーンシート21a〜21dは、前述の酸化物粉末と有機ビヒクルとを混合して得られるスラリー状の誘電体ペーストを作り、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することにより形成する。前記有機ビヒクルとしては、公知のものがいずれも使用可能である。
前記ガラスセラミックスグリーンシート21a〜21dの形成後、所定の位置に貫通孔(ビアホール)を形成する。前ビアホールは、通常は円形の孔として形成され、ここに導体ペースト22を充填することによりビアホール導体が形成される。さらに、各ガラスセラミックスグリーンシート21a〜21dの表面に所定のパターンで導電ペーストを印刷し、表面導体パターン23を形成する。
前記ビアホールに充填される導体ペースト22や表面導体パターン23の形成に用いられる導体ペーストは、例えばAg、Ag−Pd合金等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものであるが、前記二重構造とするためには、2種類の導体ペーストを用いる。例えば、ビアホール内の導体ペースト22は、比較的粘度の低い第1の導体ペーストによってビアホールの内壁を覆った後、比較的粘度の高い第2の導体ペーストを充填することにより形成する。粘度の低い第1の導体ペーストをビアホールに充填すると、ビアホールが完全には閉塞されず、例えば真空下で第1の導体ペーストの充填を行えば、中央部に孔が残った状態となる。ここに第2の導体ペーストを充填すれば、内側が第2の導体ペーストで形成され、外側が第1の導体ペーストで形成され、前記二重構造とされる。表面導体パターン23は、内側部分を第2の導体ペーストで印刷形成した後、外周部分に第1の導体ペーストを印刷すればよい。
この場合、内部導体(ビアホール導体や表面導体)の内側部分となる第2の導体ペーストには、Agを導電材料とする導体ペーストを用いる。一方、内部導体の外側部分となる第1の導体ペーストには、AuやPd、Pt、さらにはこれらとAgからなる合金等を導電材料とする導体ペーストを用いる。
なお、前記各導体ペーストにおいて、有機ビヒクルは、バインダと溶剤を主たる成分とするものであり、導電材料との配合比等は任意であるが、通常はバインダ1〜15質量%、溶剤が10〜50質量%となるように導電材料に対して配合される。導体ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されていてもよい。
各ガラスセラミックスグリーンシート21a〜21dに内部導体となる導体ペースト22を充填し、表面導体パターン23を形成した後、図4(b)に示すように、これらを重ねて積層体とするが、このとき、積層体の両側(最外層)に、収縮抑制用グリーンシート24を拘束層として配し、焼成を行う。
収縮抑制用グリーンシート24には、前記ガラスセラミックスグリーンシート21a〜21dの焼成温度では収縮しない材料、例えばトリジマイトやクリストバライト、さらには石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素等を含む組成物が用いられ、これら収縮抑制用グリーンシート24間に積層体を挟み込み、焼成を行うことで、前記積層体の面内方向での収縮が抑えられる。
図4(b)は、いわゆる積層体の仮スタックの状態であるが、次に、図4(c)に示すようにプレスを行い、さらに図4(d)に示すように焼成を行う。焼成後には、前記ガラスセラミックスグリーンシート21a〜21dはガラスセラミックス層2a〜2dとなり、前記ビアホール内の導体ペースト23はビアホール導体3になる。同様に、表面導体パターン24も表面導体4となる。
前記焼成において、各ガラスセラミックスグリーンシート21a〜21dは、焼成に伴い収縮しているが、最も外側のガラスセラミックスグリーンシート21a,21dでは前記収縮抑制用グリーンシート24の拘束力が強く働き、ほとんど収縮していない。これに対して、積層方向の中央部分のガラスセラミックスグリーンシート21b,21cは、前記収縮抑制用グリーンシート24から離れているため、その拘束力が弱く、ある程度収縮する。したがって、内部導体の周囲、例えばビアホール導体3の周囲には空隙等の欠陥が発生し易くなるが、前記導体ペースト23や表面導体パターン24を二重構造とし、内側部分の導電材料であるAgの拡散を抑え、セラミックス素地の焼結開始温度の低下を抑えるようにしているので、前記空隙等の欠陥の発生が確実に抑えられる。前記焼成に際しては、内部導体の外側部分をAu、Pd、Pt等とすることで、内側部分のAgの拡散が遮断される。あるいは、前記外側部分が焼成時にAgと合金化することで、Agの拡散が抑制される。
焼成後には、図4(e)に示すように、熱膨張の差により前記収縮抑制用グリーンシート24は自然剥離され、本発明の多層セラミックス基板1が得られる。得られる多層セラミックス基板1においては、内部導体(ビアホール導体3や表面導体4)の周囲に欠陥が生ずることがなく、信頼性の高い多層セラミックス基板を実現することが可能である。
なお、前記拡散元素の拡散による欠陥防止効果は、前述の収縮抑制用グリーンシート24を配して焼成を行う無収縮焼成とした場合に大きいが、これに限らず、収縮抑制用グリーンシートを用いない場合にも同様の効果を得ることができる。
以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。
欠陥発生メカニズムの解明
ガラスセラミックスグリーンシートに貫通孔を形成し、ここにビアホール導体となる導体ペーストを充填して焼成を行った。ガラスセラミックスグリーンシートの材料組成は、SiO232.87質量%、B2O32.19質量%、Al2O344.53質量%、MgO1.07質量%、CaO1.98質量%、SrO17.36質量%である。また、導体ペーストとしては、導電材料としてAgを含む導体ペーストを用いた。焼成は、α石英とトリジマイトを含む収縮抑制用グリーンシート(拘束層)を配し、無収縮焼成法により行った。
ガラスセラミックスグリーンシートに貫通孔を形成し、ここにビアホール導体となる導体ペーストを充填して焼成を行った。ガラスセラミックスグリーンシートの材料組成は、SiO232.87質量%、B2O32.19質量%、Al2O344.53質量%、MgO1.07質量%、CaO1.98質量%、SrO17.36質量%である。また、導体ペーストとしては、導電材料としてAgを含む導体ペーストを用いた。焼成は、α石英とトリジマイトを含む収縮抑制用グリーンシート(拘束層)を配し、無収縮焼成法により行った。
図5は、焼成後のビアホール導体近傍の様子を示す顕微鏡写真である。ビアホール導体の周囲に空隙が形成されているが、この空隙は、ビアホール導体とセラミックス素地の界面に形成されているわけではなく、ビアホール導体と空隙の間にセラミックス素地が存在する。そこで、このビアホール導体と空隙の間に存在するセラミックス素地組成分析を行ったところ、ビアホール導体から拡散したAgが含まれることがわかった。
一方、前記ガラスセラミックス材料組成にAgを加えて縮率の相違を調べた。測定したのは、前記ガラスセラミックス材料組成(Ag無添加)、前記ガラスセラミックス材料組成にAgを2質量%添加したもの、前記ガラスセラミックス材料組成にAgを4質量%添加したものの3種類である。縮率の測定に際しては、温度を次第に上昇させながら収縮の様子を調べた。結果を図6に示す。図6から明らかなように、Agを添加することにより、低温で収縮が始まっており、Agがガラスセラミックス素地中に拡散することで焼結開始温度が低下することがわかった。
これらの測定結果より、内部導体周囲のガラスセラミックス素地とその他の部分のガラスセラミックス素地とで焼結開始温度に差が生じ、図2(a)〜(c)に示すようなメカニズムで欠陥が発生するものと推測される。
内部導体を二重構造とすることによる効果の確認
ビアホール導体の内側部分と外側部分を表1に示すような異なる導電材料により構成し、前記と同様にガラスセラミックスグリーンシートを形成した。そして、両側にα石英とトリジマイトを含む収縮抑制用グリーンシート(拘束層)を配し、無収縮焼成法により焼成を行った。焼成後、ガラスセラミック層における欠陥の有無を調べた。また、比較のため、内部導体(ビアホール導体)をAgのみにより形成した場合(比較例)についても、同様の測定を行った。結果を表1に示す。
ビアホール導体の内側部分と外側部分を表1に示すような異なる導電材料により構成し、前記と同様にガラスセラミックスグリーンシートを形成した。そして、両側にα石英とトリジマイトを含む収縮抑制用グリーンシート(拘束層)を配し、無収縮焼成法により焼成を行った。焼成後、ガラスセラミック層における欠陥の有無を調べた。また、比較のため、内部導体(ビアホール導体)をAgのみにより形成した場合(比較例)についても、同様の測定を行った。結果を表1に示す。
この表1からも明らかな通り、内部導体(ビアホール導体)の外側部分をAuやPd、Pt、さらにはこれらの合金とすることにより、欠陥の発生が効果的に抑えられている。これに対し、比較例では、内部導体がAgのみにより構成されているので、拡散による欠陥の発生が見られた。
1 多層セラミックス基板、2a〜2d ガラスセラミックス層、2A 拡散領域、3 ビアホール導体、3a 内側部分、3b 外側部分、4 表面導体、4a 内側部分、4b 外側部分、11 ガラスセラミックス素地、12 導体ペースト、13 空隙(欠陥)、21a〜21d ガラスセラミックスグリーンシート、22 導体ペースト、23 表面導体パターン、24 収縮抑制用グリーンシート
Claims (9)
- 複数のガラスセラミックス層が積層されるとともに、内部導体を有する多層セラミックス基板であって、
前記内部導体の少なくとも一部において、内側部分と外側部分で金属組成が異なることを特徴とする多層セラミックス基板。 - 少なくとも前記内側部分にAgが含まれていることを特徴とする請求項1記載の多層セラミックス基板。
- 前記外側部分がAu、Pd、Ptから選ばれる少なくとも1種を含有することを特徴とする請求項1または2記載の多層セラミックス基板。
- 前記外側部分がAg合金により構成されていることを特徴とする請求項2記載の多層セラミックス基板。
- 前記Ag合金は、Au、Pd、Ptから選ばれる少なくとも1種との合金であることを特徴とする請求項4記載の多層セラミックス基板。
- 収縮抑制プロセスにより作製されたものであることを特徴とする請求項1から5のいずれか1項記載の多層セラミックス基板。
- 複数のガラスセラミックスグリーンシートのうちの少なくとも一部に導体ペーストからなる導体パターンを形成した後、これらを積層して焼成する多層セラミックス基板の製造方法であって、
前記導体パターンの内側部分と外側部分を金属組成が異なる導体ペーストにより形成し、焼成することにより内部導体を形成することを特徴とする多層セラミックス基板の製造方法。 - 前記焼成により、前記内側部分の導体ペーストに含まれる金属を外側部分に拡散させ、合金化することを特徴とする請求項7記載の多層セラミックス基板の製造方法。
- 前記内側部分を形成する導体ペーストが導電材料としてAgを含有し、前記焼成後に形成される内部導体の外側部分をAg合金化することを特徴とする請求項8記載の多層セラミックス基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005270662A JP2007081319A (ja) | 2005-09-16 | 2005-09-16 | 多層セラミックス基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005270662A JP2007081319A (ja) | 2005-09-16 | 2005-09-16 | 多層セラミックス基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007081319A true JP2007081319A (ja) | 2007-03-29 |
Family
ID=37941264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005270662A Abandoned JP2007081319A (ja) | 2005-09-16 | 2005-09-16 | 多層セラミックス基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007081319A (ja) |
-
2005
- 2005-09-16 JP JP2005270662A patent/JP2007081319A/ja not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5077418B2 (ja) | 多層セラミック基板の製造方法 | |
TWI331890B (ja) | ||
JP5012899B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP4107437B2 (ja) | 多層セラミックス基板及びその製造方法 | |
KR20080060184A (ko) | 다층 세라믹 기판 | |
JP4097276B2 (ja) | 多層セラミックス基板及びその製造方法 | |
US7749592B2 (en) | Multilayer ceramic substrate | |
JP2010098291A (ja) | 無収縮セラミック基板及び無収縮セラミック基板の製造方法 | |
JP5324247B2 (ja) | 積層セラミックコンデンサ | |
JP4059148B2 (ja) | 導電性ペーストおよびセラミック多層基板 | |
JP2008112787A (ja) | 多層セラミックス基板及びその製造方法 | |
JP2004319706A (ja) | 導体ペースト並びに多層基板及びその製造方法 | |
JP4797534B2 (ja) | 多層セラミックス基板 | |
JP4696443B2 (ja) | 多層セラミック基板の製造方法 | |
JP5015550B2 (ja) | ガラスセラミック回路基板およびその製造方法 | |
JP2007081319A (ja) | 多層セラミックス基板及びその製造方法 | |
JP4466863B2 (ja) | 多層セラミックス基板 | |
JP2008112786A (ja) | 多層セラミックス基板及びその製造方法 | |
JP2008078453A (ja) | セラミック電子部品およびその製造方法 | |
JP4018898B2 (ja) | 積層セラミック電子部品 | |
JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP2004200679A (ja) | 多層回路基板の製造方法 | |
JP2004235347A (ja) | 絶縁性セラミックスおよびそれを用いた多層セラミック基板 | |
JP2010153554A (ja) | セラミック基板及びその製造方法 | |
CN101246871B (zh) | 多层陶瓷衬底及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
A762 | Written abandonment of application |
Effective date: 20090225 Free format text: JAPANESE INTERMEDIATE CODE: A762 |