JP4018898B2 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP4018898B2
JP4018898B2 JP2001351097A JP2001351097A JP4018898B2 JP 4018898 B2 JP4018898 B2 JP 4018898B2 JP 2001351097 A JP2001351097 A JP 2001351097A JP 2001351097 A JP2001351097 A JP 2001351097A JP 4018898 B2 JP4018898 B2 JP 4018898B2
Authority
JP
Japan
Prior art keywords
inorganic compound
wiring pattern
via electrode
multilayer ceramic
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001351097A
Other languages
English (en)
Other versions
JP2003151851A (ja
Inventor
淳一 伊藤
秀夫 丹下
淳 大塚
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001351097A priority Critical patent/JP4018898B2/ja
Publication of JP2003151851A publication Critical patent/JP2003151851A/ja
Application granted granted Critical
Publication of JP4018898B2 publication Critical patent/JP4018898B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、例えば積層コンデンサ、積層インダクタ、積層コンデンサ内蔵基板、積層モジュール基板等として好適に使用される積層セラミック電子部品に関する。
【0002】
【従来の技術】
上記のような積層セラミック電子部品(例えば積層セラミックコンデンサ)は、従来、セラミックグリーンシートと配線パターン層とが交互に積層された積層グリーン体を作製し、この積層セラミックグリーン体を同時焼成することにより製造している。
【0003】
【発明が解決しようとする課題】
ところで、セラミックグリーンシートと配線パターン層とを積層体の形で同時焼成しようとした場合、その焼成温度は当然、セラミックの焼成が十分に進行する温度域に設定される。他方、配線パターン層は金属粉末により形成されるが、金属粉末は通常、セラミックよりも低温域で焼成が開始する。すなわち、積層体を焼成する際には、セラミックグリーンシートと配線パターン層との間で焼成温度域に差があるため、金属を主体とする配線パターン層の焼成が、セラミックグリーンシートの焼成よりも常に先んじる傾向にある。
【0004】
配線パターン層は焼成が開始すると面内方向に大きく収縮する。他方、セラミックグリーンシートは焼成温度域に到達していないため、収縮は未だほとんど進行していない状態である。この収縮量の差により、図13に示すように、未収縮のセラミックグリーンシート5は配線パターン層6に引っ張られる形で反りを生じやすくなる。その結果、得られる部品の表面に凹凸や曲がりなどの不具合が生じやすくなる問題がある。セラミックグリーンシート5の焼成が進行すれば、このような反りはある程度は減少するものの、ある程度の残留は避けがたい。
【0005】
今日、積層電子部品には、さらなる高性能化、高集積化及び小型化(薄型化)が求められており、シートの積層数増大と薄型化とが一層推し進められようとしている。シートの積層数が多くなるほど、上記のような収縮不均一の影響を受けやすくなり、セラミックグリーンシートが薄くなることも加重されて、焼成後の積層部品に反り等の不具合が出やすくなる。特に、配線部として大面積の電極が形成される積層セラミックコンデンサの場合は、この傾向が著しい。そして、このような反りの発生を防ぐために、製造における個々の工程を高精度に管理する必要があり、また焼成後における部品の品質検査の負担、不合格品を排除することによる歩留まり低下等のために、製造コストの上昇を招きやすく、このようなことがコストダウンを図る上での障害となる。
【0006】
この発明は、高性能化・薄型化が求められる積層セラミック電子部品において、セラミックグリーンシートの多層化及び薄型化に拘わらず、反り等の不具合が軽減し、品質の向上及びコストの低減を図ることを直接の課題とする。
【0007】
【課題を解決するための手段及び発明の効果】
上記の課題を解決するために、本発明の積層セラミック電子部品は、
誘電体セラミック層により絶縁された、対向する一対の配線パターン層を有し、該配線パターン層を、該誘電体セラミック層を貫いて形成されたビア電極に、1層おきに電気的に接続してなるコンデンサ層を1又は2以上備える積層セラミック電子部品であって、
誘電体セラミック層、配線パターン層、及びビア電極は、同時焼成により形成され、
配線パターン層は、平均粒径が500nm以下の無機化合物粒子が金属相中に分散した組織を有し、ビア電極は、少なくとも当該ビア電極に接続される配線パターン層から伸びる仮想の延長帯と交差する部分以外の部分は、無機化合物粒子を含有しない金属相のみからなることを特徴とする。
【0008】
なお、本明細書では、「ビア電極」と「配線パターン層」の両名称(及びその下位概念)を、便宜的に焼成前の状態と焼成後の状態の双方に共通に用いる。また、本明細書において「主成分」とは、その成分の重量含有率が、他の成分の重量含有率の合計よりも高くなっているものをいい、「2以上の成分が主成分である」とは、それら成分の合計が、他の成分の重量含有率の合計よりも高くなっていることをいう。また、無機化合物粒子の平均粒径は、組織断面の走査型電子顕微鏡観察画像において観察される1次粒子の、粒子外形線に外接する最小間隔の平行線距離d1と最大間隔の平行線距離d2との相加平均値を粒径と定義したときの、その平均値を意味するものとする。
【0009】
上記のような部品は、以下のようなセラミックグリーンシートを複数積層してなる積層グリーン体を焼成することにより得られる。すなわち、該セラミックグリーンシートは、セラミックグリーンシートを厚さ方向に貫通するように形成された1又は2以上のビアホールと、該ビアホールに充填されたビア電極と、該ビア電極の少なくとも1つに接続し、該セラミックグリーンシートの第1主表面に形成された配線パターン層とを有するセラミックグリーンシートであって、
配線パターン層は、平均粒径が0.1〜3μmの金属粉末と、平均粒径が500nm以下の無機化合物粉末とを含有し、
ビア電極は、平均粒径2〜20μmの金属粉末を含有するとともに、配線パターン層よりも少ない含有量で無機化合物粉末を含有するか、又は無機化合物粉末を含有しないことを特徴とする。以下、配線パターン層をなす粉末の全体を第1粉末、ビア電極をなす粉末の全体を第2粉末という。
【0010】
このようなセラミックグリーンシートを複数積層することより、配線パターン層が、平均粒径が500nm以下の無機化合物粒子が金属からなる金属相中に分散した組織を有するものとなる一方、ビア電極の、当該ビア電極により接続される配線パターン層間の誘電体セラミック層内に位置する部分が少なくとも、無機化合物粒子を含有しない金属相のみからなるものとなることは明らかである。
【0011】
配線パターン層用の第2粉末は、例えば図14に示すように、金属粉末粒子310(以下、第2金属粉末という)のみから構成されていると、セラミックに適合した焼成温度では、金属粉末粒子間における拡散や粒子の溶融により収縮が急激に進行し、図13に示すような反り等を招くことにつながる。しかしながら、図15に示すように、上記粒径の無機化合物粉末粒子315を含有させると、該セラミックグリーンシートを積層体となして焼成する際に、無機化合物粉末粒子315が金属粉末粒子310間の拡散を阻害し、また、無機化合物粉末粒子315が金属粉末粒子310の空間的な占有を排除することも手伝って、配線パターン層の焼成収縮を適度に遅らせることができる。その結果、前記した反り等の発生を効果的に抑制することができる。
【0012】
無機化合物粉末(焼成後では無機化合物粒子:以下、同様)の平均粒径を500nm以下としているのは、上記反り等の不具合を効果的に防止するための無機化合物粉末による第2金属粉末の焼成収縮抑制が効果的に得られるためである。無機化合物粉末の平均粒径が500nmを超えると、無機化合物粉末の粒子数が少ないため焼成収縮抑制効果の発現が損なわれ、反り防止効果を十分に達成できなくなる。また、第2金属粉末より大きくては均質な分散性が得られないため、同様に十分な焼成収縮抑制効果が得られない。一方、無機化合物粉末の平均粒径の下限値については特に制限はないが、極度に粒径の小さい粉末は凝集を起こしやすく、均一分散を図る上での限界が存在することがあり、また価格の高騰も招きやすい。これらのことを考慮して、無機化合物粉末の平均粒径は、例えば5nm程度を下限値の目安として設定することが望ましい。
【0013】
第2導電体粉末中の金属粉末(以下、第2金属粉末ともいう)の平均粒径を0.1〜3μmとしているのは、厚さ数μm以下の薄い配線パターン層でも均一に形成できるようにするためである。第2金属粉末の平均粒径が3μmを超えると表面粗さが悪化し、細線部での抵抗の増大や高周波領域での表皮効果によるインピーダンス増大(ひいては高周波信号の伝送損失の増大)、さらには導通不良等をもたらし、また、薄いセラミック層では耐電圧等の低下や最悪の場合、貫通によるショート不良が生じる。平均粒径を0.1μm以下とすると焼成収縮量が増大するだけでなく、ハンドリング性の悪さや価格的なデメリットも生じる。
【0014】
第2導電体粉末に含有される無機化合物粉末は、平均粒径が望ましくは100nm以下、さらに望ましくは平均粒径が50nm以下であることが、配線パターン層の収縮抑制効果を均一に発現させ、反り等の不具合を防止する上でより好都合である。また、第2導電体粉末に含有される無機化合物粉末は、第2導電体粉末中の配合比率を、例えば0.5〜30質量%に調整することが望ましい。該配合比率が0.5質量%未満では配線パターン層の収縮抑制効果が十分でなくなり、30質量%を超えると得られる配線パターン層の導電率が十分に確保できなくなる問題を生ずる。
【0015】
次に、ビア電極を形成する第1粉末中の金属粉末(以下、第1金属粉末ともいう)の平均粒径を2〜20μmとやや大きくするのは、ビアホール内への充填率を高め、緻密で導電率の高いビア電極を形成しやすくするためである。第1金属粉末の平均粒径が2μm未満ではビア電極内の粉末充填密度が不足して、緻密なビア電極が得られなくなったり、過度の収縮によりビア電極がビアホール内周面から剥離したりする不具合につながる。他方、第1金属粉末の平均粒径が20μmを超えると焼結性が損なわれ、緻密なビア電極が得られなくなる不具合につながる。第1金属粉末の平均粒径は、より望ましくは5〜10μmの範囲で調整するのがよい。
【0016】
なお、ビア電極は、配線パターン層ほどには焼成収縮のタイミングの不整合は問題となりにくいため、焼成収縮制御を配線パターン層ほどには考慮する必要がない。そのため、なるべく高い導電率を得ることができるようにするために、第1粉末は無機化合物粉末を含有しないものを用いる。
【0017】
誘電体セラミック層の材質としては、アルミナ含有量を98%以上としたアルミナ質セラミックス、ムライト質セラミックス、窒化アルミニウムセラミックス、窒化珪素セラミックス、炭化珪素セラミックスおよびガラスセラミックス等、高周波領域においても誘電損失が小さい材質が本発明に好適に使用される。特に、低抵抗で高周波での信号の損失の少ないCu,Ag等の低融点金属を導体層に使用できる点において、ガラスとガラス以外のセラミックフィラーとの複合材料(以下、これをガラスセラミックという)を使用することが望ましい。また、高周波における誘電体損失が少ないという点において、高純度アルミナ質セラミックスを使用することが望ましい。また、他の誘電体セラミック層の材質としては、強誘電性ペロブスカイト型酸化物を使用できる。これは、ATiO(A:アルカリ土類金属元素)の化学式で表され、Aのサイトを、アルカリ土類金属元素であるBaまたは、Baと、Mg、Ca、Srのうち1種もしくは2種以上とより構成したもの、さらには、上記ATiOのTiサイトの一部をZrもしくはHfで置換したもの、または、PbTiOもしくは、PbTiOとPbZrOとの固溶体であるPZT、もしくは、KNbOなどを挙げることができる。このような強誘電体酸化物としては、構成元素が少ないほど組成比が安定した状態で充填層に分散形成され、結果として安定した結晶形成、ひいては上記した誘電率向上の機能がさらに高められると考えられる。さらに、室温付近における誘電率および環境性を考慮すれば、特にBaTiOが好適である。
【0018】
このうちガラスセラミックは焼成温度が比較的低いので、Cu、Ag等の低抵抗の金属配線パターンとの同時焼成を考慮する上で最も有効な材質である。この場合、ホウケイ酸系ガラスあるいはホウケイ酸鉛系ガラスに無機セラミックフィラーを40〜60重量部添加した系が、金属配線部との同時焼成性が良好で好ましい。無機セラミックフィラーとしては、例えば、シリカ、アルミナ、石英、ガーナイト、ディオプサイド、スピネル、エンスタタイト、コージェライト、アノーサイト等を使用できる。
【0019】
配線パターン層及びビア電極を形成するための金属粉末の上記材質は、セラミックスとの同時焼結性を考慮して選定する必要があり、特に前記したセラミックスとの同時焼結性を考慮する場合は、Ag、Au、Ni、Cu、Pt及びPdから選ばれる1種又は2種以上を主成分とするものを使用することが望ましい。
【0020】
次に、第2粉末に含有される第1無機化合物粉末としては、酸化アルミニウム、二酸化珪素及び酸化チタンの少なくとも1種からなるものを特に好適に使用することができる。
【0021】
一方、第2粉末中に配合する無機化合物粉末は、セラミックグリーンシートを構成する誘電体セラミック粉末からなる第2無機化合物粉末を含有させることができる。このような第2無機化合物の使用により、焼成後の誘電体セラミック層と配線パターン層との線膨張係数を近づけることができ、特に焼成後に冷却する際の、誘電体セラミック層と配線パターン層との層間剥離等を抑制する効果も合わせて得られる。例えば、誘電体セラミックが強誘電性ペロブスカイト型酸化物を含有するものである場合、第2無機化合物粉末を、強誘電性ペロブスカイト型酸化物粉末を含有するものとすることで、上記の効果をより顕著なものとすることができる。
【0022】
無機化合物粉末は、酸化アルミニウム、二酸化珪素及び酸化チタンの少なくとも1種からなる第1無機化合物粉末と、セラミックグリーンシートを構成するセラミック粉末である第2無機化合物粉末のうち、少なくとも一方を含むものとして構成すればよく、両者を単独で用いることもできるし、両者を配合して用いることもできる。第1無機化合物粉末は、第2無機化合物粉末よりも平均粒径が小さいものを使用することができる。第2無機化合物粉末は上記の通りセラミックグリーンシートを構成する誘電体セラミック粉末を使用するので、セラミックグリーンシートの生産性を考慮して平均粒径の下限値をそれほど小さくすることができない。しかしながら、第1無機化合物粉末にはそのような制限がなく、第2無機化合物粉末よりも粒径の小さなものを使用することで、配線パターン層中への分散効果、ひいては前記の焼成収縮抑制効果を一層高めることができる。
【0023】
本発明の積層セラミック電子部品は、ビア電極が電気的に接続された、フリップチップ型の表面実装端子とを備えた、表面実装型の積層セラミックコンデンサとして構成することができる。コンデンサ電極は大面積であり、焼成時における誘電体セラミック層との間の収縮挙動の差の影響を特に受けやすい。しかしながら、本発明の適用により、誘電体セラミック層とコンデンサ電極との間の収縮差に基づく反りの発生が効果的に抑制されるので、反りや凹凸などの不具合の発生率が大幅に軽減され、波及効果が特に大きい。また、コンデンサ電極を接続するビア電極は、本発明においては前記した通りビア電極は、少なくとも当該ビア電極に接続される配線パターン層から伸びる仮想の延長帯と交差する部分以外の部分は、無機化合物粒子を含有しない金属相のみからなるものとして形成されるので、その導電性が大幅に向上し、コンデンサの寄生インダクタンスを軽減する上でも有利となる。この場合、当該ビア電極に接続される配線パターン層から伸びる仮想の延長帯と交差する部分を含めて、無機化合物粒子を含有しない金属相のみからなるものとすれば、寄生インダクタンス軽減効果がさらに向上する。該効果は、特に高周波用(例えば周波数1GHz以上)のコンデンサに本発明を適用した場合に、特に顕著である。
【0024】
次に、上記のセラミックグリーンシートは、第1主表面に配線パターン層が形成され、該第1主表面と対向して位置する第2主表面が剥離可能な樹脂フィルムにて覆われてなるものとすることができる。
【0025】
上記のような樹脂フィルムは、樹脂フィルムは、セラミックグリーンシートを形成する際に用いたキャリアフィルム(例えばドクターブレード法にて形成する際のキャリアフィルム)を流用することで、樹脂フィルム付セラミックグリーンシートを簡単に製造できる。この場合、ビアホールは、セラミックグリーンシートを樹脂フィルムとともに貫通する形態で形成すればより能率的である。
【0026】
特に薄いセラミックグリーンシートを用いる場合、樹脂フィルムをセラミックグリーンシートよりも厚く形成しておくと、セラミックグリーンシートのハンドリング性改善効果がより顕著である。一例として、セラミックグリーンシートの厚さが1〜25μmの場合、樹脂フィルムの厚さは15〜80μmに調整することが望ましい。樹脂フィルムの厚さが15μm未満では樹脂フィルム付セラミックグリーンシートのハンドリング性改善効果が不十分となり、80μmを超える厚さではハンドリング性改善効果が飽和して素材の無駄が多くなるほか、樹脂フィルムの剛性が高くなり、セラミックグリーンシートから剥がしとる際にセラミックグリーンシートの一部が樹脂フィルムに付着した形で抉り取られたりする不具合を生ずる場合がある。樹脂フィルムの厚さは、より望ましくは20〜50μmの範囲で調整するのがよい。
【0027】
【発明の実施の形態】
以下、この発明の実施の形態を図面に示す実施例を参照して説明する。
図7は、本発明の積層セラミック電子部品の一実施例たる表面実装型積層セラミックコンデンサ(以下、単にコンデンサともいう)40の断面構造を示すものである。該コンデンサ40は、誘電体セラミック層5と配線パターン層6とが交互に積層されるとともに、誘電体セラミック層5を隔てて対向する配線パターン層6が、誘電体セラミック層5を貫くビア電極8,8’により電気的に接続された構造を有する。配線パターン層6は、誘電体セラミック層5を介して対向する第1及び第2のコンデンサ電極6a,6bを含み、ビア電極8,8’が、第1のコンデンサ電極6aと電気的に導通し第2のコンデンサ電極6bとは導通しない第1のビア電極8と、第2のコンデンサ電極6bと電気的に導通し第1のコンデンサ電極6aとは導通しない第2のビア電極8’とを含む。そして、第1のビア電極8と第2のビア電極8’とには、それぞれ選択的に導通するフリップチップ型の表面実装端子31が、コンデンサ40の片側の主表面に形成され、それぞれ表面実装用の金属バンプ32が設けられている。
【0028】
ビア電極8,8’と配線パターン層6はいずれもAg、AgPt、AgPd、Au、Ni及びCuからなる金属にて構成される。配線パターン層6は、図9〜図11に示すように、平均粒径が500nm以下(望ましくは100nm以下、さらに望ましくは50nm以下)の無機化合物粒子317あるいは316が、上記金属からなる金属相313中に分散した組織を有する。他方、図7において、ビア電極8,8’の、当該ビア電極8,8’により接続される配線パターン層6,6間の誘電体セラミック層5内に位置する部分(以下、主要部ともいう)8aが少なくとも、無機化合物粒子を含有しない金属相のみからなる組織を有する。配線パターン層6が、平均粒径が500nm以下の無機化合物粒子が金属相中に分散した組織を有することにより、反り等の不具合が軽減された高品質の表面実装型積層セラミックコンデンサ40が実現される。他方、ビア電極8,8’は、主要部8aが無機化合物粉末を含有しないものとして形成されるので、導電性が大幅に向上し、ひいてはコンデンサ40の寄生インダクタンス軽減に有効である。
【0029】
以下、上記コンデンサ40の製造工程の一例について説明する。
コンデンサ40はセラミックグリーンシートを用いて製造される。該セラミックグリーンシートは、以下のようなドクターブレード法により製造することができる。まず、誘電体セラミックからなる原料セラミック粉末(例えば、ガラスセラミック粉末の場合、ホウケイ酸ガラス粉末とBaTiO等のセラミックフィラー粉末との混合粉末:平均粒径は0.3〜1μm程度)に溶剤(アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、キシレンなど)、結合剤(アクリル系樹脂(例えば、ポリアクリル酸エステル、ポリメチルメタクリレート)、セルロースアセテートブチレート、ポリエチレン、ポリビニルアルコール、ポリビニルブチラールなど)、可塑剤(ブチルベンジルフタレート、ジブチルフタレート、ジメチルフタレート、フタル酸エステル、ポリエチレングリコール誘導体、トリクレゾールホスフェートなど)、解膠剤(脂肪酸(グリセリントリオレートなど)、界面活性剤(ベンゼンスルホン酸など)、湿潤剤(アルキルアリルポリエーテルアルコール、ポチエチレングリコールエチルエーテル、ニチルフェニルグリコール、ポリオキシエチレンエステルなど)などの添加剤を配合して混練し、スラリーを作る。
【0030】
図8に示すように、容器301の開放底を、ポリエチレンテレフタレート等の樹脂フィルムからなるキャリアフィルム302にて塞ぎ、容器301内に上記のスラリー303を充填する。キャリアフィルム302は、容器301に対し面内長手方向に所定速度で送出可能とされる一方、容器301の該送出方向前方側の側壁部にはドクターブレード304が配置され、その下縁と、キャリアフィルム302との間には一定量の隙間305が形成されている。この状態でキャリアフィルム302の送出を開始すると、キャリアフィルム302上にはドクターブレード304により隙間305に対応した厚さに擦り切られる形で、スラリー塗布層306が形成される。そして、その送出方向下流側には乾燥チャンバ307が配置され、キャリアフィルム302上のスラリー塗布層306は、このチャンバ307内に流通される温風308に暴露されることにより溶媒が蒸発し、セラミックグリーンシート309となる。この工程からも明らかな通り、セラミックグリーンシート309は、片側の主表面にキャリアフィルム302が一体化された連続ストリップ形態で得られ、適当な寸法に切断されて、積層電子部品の製造に供される。
【0031】
なお、本実施形態では、セラミックグリーンシート309の厚さが3〜25μmとされ、キャリアフィルム302(樹脂フィルム)の厚さは30〜50μmとされている。
【0032】
次に、ビア電極形成用の第1粉末の印刷用ペースト(以下、ビア電極用ペーストという)を調製する。図12に示すように、使用する金属粉末312は、例えばAg、AgPt、AgPd、Au、Ni及びCuのいずれかにより構成され、平均粒径が2〜20μmの範囲で調整されたものである。この金属粉末312に、ブチルカルビトール等の有機溶剤を、適度な粘度が得られるように配合・調整することによりビア電極用ペーストが得られる。本実施形態ではAg、AgPd、AgPtを用いた。
【0033】
他方、配線パターン層形成用の第2粉末の印刷用ペースト(以下、配線パターン層用ペーストという)を調製する。図9〜図11に示すように、使用する金属粉末311は、例えば金属粉末312と材質は同じであるが、平均粒径が0.1〜3μmと小さく調整されたもである。この金属粉末311に、平均粒径500nm以下(望ましくは100nm以下、さらに望ましくは50nm以下)の無機化合物粉末を0.5〜30重量%の範囲にて配合し、さらに、エチルセルロース等の有機バインダと、ブチルカルビトール等の有機溶剤を、適度な粘度が得られるように配合・調整することにより配線パターン層形成用が得られる。
【0034】
無機化合物粉末は、図9に示すように、セラミックグリーンシート309の原料セラミック粉末を第2種無機化合物粉末316として使用してもよいし、図10に示すように、第2種無機化合物粉末316とともに、酸化アルミニウム(Al)、二酸化珪素(SiO)及び酸化チタン(TiO)の少なくとも1種からなる第1種無機化合物粉末(平均粒径100nm以下、望ましくは50nm以下)317を配合して使用してもよい。さらに、図11に示すように、第1種無機化合物粉末317を単独で使用してもよい。これらの無機化合物粉末は、いずれも焼成時において金属粉末311が収縮して配線パターン層の金属マトリックス313となる際に、その焼成収縮を抑制する働きをなす。この焼成抑制効果に特に優れるのは、第1種無機化合物粉末317を単独で使用した図11の態様、及び第2種無機化合物粉末316と配合して使用する図10の態様である。
【0035】
上記セラミックグリーンシート309及び金属ペーストを用い、コンデンサ40は以下のようにして製造することができる(以下、説明を容易にするため、焼成前の各部の符号及び名称を、焼成後のコンデンサ40の各部の符号ないし名称にて代用する)。図1は、その工程の概略を示すもので、(a)に示すように、第2のベース部用セラミックグリーンシート21を用意する一方、それよりも薄い積層用セラミックグリーンシート5を別途用意し、それぞれ複数のビアホール4を同じ位置に形成するとともに、各ビアホール4内にビア電極用ペーストを充填してビア電極8を形成しておく。また、セラミックグリーンシート5の片面には、各ビア電極8に導通する形で、配線パターン層としての内部電極6(以下、第1及び第2のコンデンサ電極6a,6bを総称する名称として使用する)を、配線パターン層用ペーストを用いて印刷形成しておく。次に、(b)に示すように、これら積層用セラミックグリーンシート5を第2のベース部用セラミックグリーンシート21上に順次積層する。そして、(c)に示すように、ビアホール2内にビア電極3を形成した第1のベース部用セラミックグリーンシート1を重ね合わせて圧着し、最終的に必要とする所定数Nのセラミックグリーンシート5(これにベース部用のセラミックグリーンシート1及び21が加わる)と所定数の配線パターン層とを交互に積層してなる積層グリーン体30を作製する。その後、(d)に示すように、ベース用のセラミックグリーンシート1に形成されたビア電極3の上に実装パッド31のパターンを形成し、さらに積層グリーン体30の焼成後にパッド31上に金属バンプ32を形成することにより、面実装型積層セラミックコンデンサ40が得られる。
【0036】
図2は、第1のベース部用セラミックグリーンシート1の製造工程をより詳しく示す図である。図8の方法により得られたセラミックグリーンシート309において、キャリアフィルム302は(1)に示すようにバックテープ11となり、これと一体化されたセラミックグリーンシート1を得る。このセラミックグリーンシート1は、積層用のセラミックグリーンシート5以上の厚みを有する(例えば2〜5倍程度の厚み)ものとされる。次に(2)に示すように、そのバックテープ付のベース部用セラミックグリーンシート1に、金型、数値制御のパンチング手段あるいはレーザ孔開け装置等のビア形成手段により、所定のパターンで複数のビアホール2を形成する。さらに(3)で、そのビアホール2に、前記したビア電極用ペーストを、例えば穴埋め印刷により充填して固化させることにより、ビア電極3を形成する。なお、第2のベース部用セラミックグリーンシート21は、ビアホールの穿孔とビア電極充填を行わない以外は、第1のベース部用セラミックグリーンシート1と同様に製造される。
【0037】
また、図3の(1)に示すように、積層用のセラミックグリーンシート5を用意する。これは上述と同様のバックテープ(キャリアフィルム)11を有し、ベース用のシートより薄く形成されたものである。さらに図3の(2)に示すように、上述のようなビア形成手段により積層用のセラミックグリーンシート5の所定の位置にビアホール4を形成する。次に(3)に示すように、ビア電極用ペーストをビアホール4内に、例えば穴埋め印刷により充填することにより、ビア電極8を形成する。そして、(4)に示すように、そのビアホール4が開けられたセラミックグリーンシート5のバックテープ11とは反対側のシート面(主表面)に、前記した配線パターン層ペーストを、例えばスクリーン印刷により所定のパターンで塗布することにより所定パターンの内部電極6(第1のコンデンサ電極6a)を形成する。
【0038】
また、同様に(5)〜(6)に示すように、積層用の別のセラミックグリーンシート5に、ビアホール4を導電ペーストで埋めてビア電極8を形成し、さらに(4)とは別の配置パターンで内部電極6(第1のコンデンサ電極6b)を形成する。つまり、シートに対する第1の配置パターンで内部電極6を保持するビア電極付の第1のセラミックグリーンシート5(図3の(4))と、シートに対する第2の配置パターンで内部電極6を保持する、ビア電極付の第2のセラミックグリーンシート5(図3の(6))とを作製する。
【0039】
これら2種類のものを交互に重ねることにより、セラミックグリーンシート5と内部電極6とを交互に積層し、かつ第1の内部電極6と第2の内部電極6も交互に積層することができる。ここで、セラミックグリーンシートは内部電極6の間に介在すべき誘電体としての機能と、2種類の内部電極をその種類毎に区別して保持(担持)する保持体ないし担持体の役割を果たす。
【0040】
そして、図4のように、ビア電極8が形成されるとともにバックテープ11とは反対側のシート面にそれぞれ内部電極6が形成された積層用のセラミックグリーンシート5を、第2のベース部となるセラミックグリーンシート21上に複数枚積層する。より詳しくは、第2のベース部となるセラミックグリーンシート21のバックテープ11とは反対側のシート面に、積層用のセラミックグリーンシート5の片面に形成された内部電極6が対面するように、セラミックグリーンシート5を圧着する。次にその圧着されたセラミックグリーンシート5のバックテープ11を剥がした後、その剥がした後のシート面に次のセラミックグリーンシート5を、自身の片面に形成された内部電極6が対面するようにして圧着する。
【0041】
以下同様にして、セラミックグリーンシート5を、各内部電極6を交互に挟み込んでラミネートするように順次圧着していき(図5参照)、予定された積層数に達すれば、図6に示すように、第1のベース部となるセラミックグリーンシート1を積層・圧着することにより、積層グリーン体30を得る。これらビア電極8(ビア電極形成用導電部とも言える)は、積層グリーン体30の厚さ方向(積層方向)にお互いに連結して適数本の連結(集合)ビア電極を構成し、さらにこれらのビア電極8が、第1のベース部となるセラミックグリーンシートのビア電極3とも電気的に接続されて、積層グリーン体30の片側の主表面に露出したビア電極となる。これらは通常2グループ、具体的にはコンデンサの正極・負極の各グループに分けることができる。図6に示すように、極性の異なるビア電極に導通する内部電極6は、セラミックグリーンシート5を介して絶縁形態にて部分的に対向することにより、コンデンサ構造を形成している。
【0042】
図6においては、さらに露出するビア電極3に対して、後の金属バンプの形成のための実装パッド31を、所定の導電ペースト、例えば前述のビア電極や内部電極と同様な導電ペーストを用いてスクリーン印刷等により印刷する。このような積層グリーン体30を必要に応じて所定のグリーンチップの形状に切断した後、これを所定の温度と雰囲気中で脱脂・焼成し、図7に示す積層セラミックコンデンサの積層焼成体40を得る。焼成後には、その積層焼成体40のパッド31上に、必要な金属バンプ32、例えばハンダバンプを形成し、積層セラミックコンデンサチップ(部品)とする。
【0043】
この焼成に際して、内部電極6(配線パターン層)を形成する配線パターン層用ペーストには、前記した平均粒径の無機化合物粉末が配合されており、図16に示すように、内部電極6の収縮に適度で均一な遅れが生ずるとともに、最終的な収縮量も抑制される。その結果、図13に示すようなセラミックグリーンシート5との間の収縮差に基づく反りの発生が抑制され、焼成後の積層セラミックコンデンサチップに反りや凹凸などの不具合が発生することが効果的に防止される。積層セラミックコンデンサの場合、内部電極6の面積が大きいので、焼成時におけるセラミックグリーンシート5との間の収縮挙動の差の影響を受けやすいので、本発明の適用による波及効果は特に大きい。他方、ビア電極3,8は無機化合物粉末を含有しないビア電極用ペーストが使用され、その金属粉末の粒径も配線パターン層用ペーストよりは大きく設定されてビアホール内への充填率も高められるから、導電性が良好である。
【0044】
上記の工程では、図3に示すように、積層用のグリーンシート5のビアホール4へのペースト充填を行ってから、ビアホール4の領域を包含する形で配線パターン層(内部電極)6を形成していた。従って、図20に示すように、縦に連なったビア電極8の、ビア電極に接続される配線パターン層(第1及び第2のコンデンサ電極6)から伸びる仮想の延長帯と交差する部分(以下、交差電極部という)8bは、配線パターン層6と同様に、平均粒径が500nm以下の無機化合物粒子315が金属相中に分散した組織を有するものとなる。この構造は、配線パターン層(内部電極)6間の個々のビア電極部分が、ペーストを逐次的に充填するために高密度化される利点がある。しかし、交差電極部8bには無機化合物粒子315が含有されるので、ビア電極の導電性改善の観点においてこの点が多少不利に作用する。
【0045】
他方、図17(a)に示すように、配線パターン層(内部電極)6は形成し、ビアホール4は充填しない状態のグリーンシート5(及びグリーンシート21,1)を先にまとめて積層しておき、(b)に示すように、その一体化されたビアホール4にペーストPを一括充填してビア電極8とすることもできる((c)参照)。さらに実装用パッド31を形成し(詳細な構造は図18に示す)、これを焼成した後金属バンプ32を設ければ、(d)に示すコンデンサ40が得られる(詳細な構造は図19)に示す。この場合、配線パターン層(内部電極)6よりも後にビア電極8が一括形成されるので、図21に示すように、縦に連なったビア電極8の、該ビア電極に接続される配線パターン層(第1及び第2のコンデンサ電極6)から伸びる仮想の延長帯と交差する部分(以下、交差電極部という)8bは、ビア電極8の他の部分と同様に、無機化合物粒子を含有しない金属相のみからなる組織を有するものとなる。この構造は、ビア電極8の主要部8aのみならず交差電極部8bからも無機化合物粒子が排除されるので、極めて導電性の高いビア電極が得られ、コンデンサ40の寄生インダクタンス軽減効果も大幅に高めることができる。
【0046】
なお、以上の実施形態は、すべて積層セラミックコンデンサを例にとったが、コンデンサ以外に、積層セラミックインダクタ等の他の積層セラミック電子部品にこの発明を適用することもできる。
【図面の簡単な説明】
【図1】積層セラミックコンデンサの製造方法の一例を示す工程説明図。
【図2】図1における第1のベース部用セラミックグリーンシートの製造工程を詳細に説明する図。
【図3】同じく積層用セラミックグリーンシートの製造工程を詳細に説明する図。
【図4】積層用セラミックグリーンシートの積層工程の説明図。
【図5】図4に続く説明図。
【図6】図1の工程を用いた場合の積層グリーン体の完成状態を示す説明図。
【図7】図6の積層グリーン体を用いて製造された面実装型積層セラミックコンデンサの断面構造を示す図。
【図8】ドクターブレード法によるセラミックグリーンシートの製造工程説明図。
【図9】第2導電体粉末における無機化合物粉末の第1の配合形態を示す模式図。
【図10】同じく第2の配合形態を示す模式図。
【図11】同じく第3の配合形態を示す模式図。
【図12】第1導電体粉末の模式図。
【図13】配線パターン層とセラミックグリーンシートとが焼成収縮の際により反りが生ずる様子を説明する図。
【図14】金属粉末のみからなる配線パターン層が大きく収縮する様子を説明する図。
【図15】金属粉末に無機化合物粉末を配合することにより収縮抑制を図る様子を説明する図。
【図16】その収縮抑制により反り防止がなされる様子を説明する図。
【図17】積層セラミックコンデンサの製造方法の別例を示す工程説明図。
【図18】図17の工程を用いた場合の積層グリーン体の完成状態を示す説明図。
【図19】図18の積層グリーン体を用いて製造された面実装型積層セラミックコンデンサの断面構造を示す図。
【図20】図1の工程により得られるビア電極の構造を模式的に示す図。
【図21】図17の工程により得られるビア電極の構造を模式的に示す図。
【符号の説明】
1,5,21 セラミックグリーンシート(セラミックグリーンシート)
6 内部電極(配線パターン層、コンデンサ電極)
6a 第1のコンデンサ電極
6b 第2のコンデンサ電極
3 ビア電極
8 ビア電極(第1のビア電極)
8’ビア電極(第2のビア電極)
8b 交差電極部
11 バックテープ(樹脂フィルム)
30 積層グリーン体
40 積層セラミックコンデンサ
311,312 金属粉末
317 第1種無機化合物粉末
316 第2種無機化合物粉末

Claims (6)

  1. 誘電体セラミック層により絶縁された、対向する一対の配線パターン層を有し、該配線パターン層を、該誘電体セラミック層を貫いて形成されたビア電極に、1層おきに電気的に接続してなるコンデンサ層を1又は2以上備える積層セラミック電子部品であって、
    前記誘電体セラミック層、前記配線パターン層、及び前記ビア電極は、同時焼成により形成され、
    前記配線パターン層は、平均粒径が500nm以下の無機化合物粒子が金属相中に分散した組織を有し、前記ビア電極は、少なくとも当該ビア電極に接続される配線パターン層から伸びる仮想の延長帯と交差する部分以外の部分は、前記無機化合物粒子を含有しない金属相のみからなることを特徴とする積層セラミック電子部品。
  2. 前記ビア電極は、当該ビア電極に接続される配線パターン層から伸びる仮想の延長帯と交差する部分を含めて、前記無機化合物粒子を含有しない金属相のみからなる請求項1記載の積層セラミック電子部品。
  3. 前記無機化合物粉末粒子は、酸化アルミニウム、二酸化珪素及び酸化チタンの少なくとも1種からなる第1無機化合物粒子と、前記誘電体セラミック層と同一材質からなる第2無機化合物粒子の少なくとも一方を含有する請求項1又は2に記載の積層セラミック電子部品。
  4. 前記第2無機化合物粒子は、強誘電性ペロブスカイト型酸化物粒子を含有するものである請求項3記載の積層セラミック電子部品。
  5. 前記第1無機化合物粉末は、前記第2無機化合物粉末よりも平均粒径が小さい請求項3又は4に記載の積層セラミック電子部品。
  6. 前記ビア電極が電気的に接続された、フリップチップ型の表面実装端子とを備えた、表面実装型の積層セラミックコンデンサとして構成されてなる請求項1ないし5のいずれか1項に記載の積層セラミック電子部品。
JP2001351097A 2001-11-16 2001-11-16 積層セラミック電子部品 Expired - Lifetime JP4018898B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001351097A JP4018898B2 (ja) 2001-11-16 2001-11-16 積層セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001351097A JP4018898B2 (ja) 2001-11-16 2001-11-16 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2003151851A JP2003151851A (ja) 2003-05-23
JP4018898B2 true JP4018898B2 (ja) 2007-12-05

Family

ID=19163463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001351097A Expired - Lifetime JP4018898B2 (ja) 2001-11-16 2001-11-16 積層セラミック電子部品

Country Status (1)

Country Link
JP (1) JP4018898B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373760B2 (en) 2016-09-05 2019-08-06 Samsung Electro-Mechanics Co., Ltd. Capacitor component

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033195A (ja) * 2003-06-20 2005-02-03 Ngk Spark Plug Co Ltd コンデンサ及びコンデンサの製造方法
JP7338588B2 (ja) * 2020-08-19 2023-09-05 株式会社村田製作所 インダクタ部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373760B2 (en) 2016-09-05 2019-08-06 Samsung Electro-Mechanics Co., Ltd. Capacitor component
US11031186B2 (en) 2016-09-05 2021-06-08 Samsung Electro-Mechanics Co., Ltd. Capacitor component

Also Published As

Publication number Publication date
JP2003151851A (ja) 2003-05-23

Similar Documents

Publication Publication Date Title
US6588097B2 (en) Method of manufacturing multilayered ceramic substrate and green ceramic laminate
JPH11353939A (ja) 導電性ペーストおよびセラミック多層基板
KR101514559B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2004186339A (ja) 積層電子部品の内部電極用導体ペーストおよびそれを用いた積層電子部品
JP2007129048A (ja) 多層セラミックス基板及びその製造方法
JP4018898B2 (ja) 積層セラミック電子部品
KR102078015B1 (ko) 커패시터 내장형 저온동시소성 세라믹 기판
JP4385726B2 (ja) 導体ペーストおよびそれを用いた積層セラミックコンデンサの製造方法
JP4097276B2 (ja) 多層セラミックス基板及びその製造方法
JP4578134B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2003151852A (ja) 積層セラミック電子部品の製造方法
JP2003158031A (ja) 積層セラミック電子部品の製造方法
JP2005268712A (ja) 積層セラミック電子部品およびその製造方法
JP2003151845A (ja) 積層セラミック電子部品の製造方法
JP2860734B2 (ja) 多層セラミック部品、その製造方法および内部導体ペースト
JP2010153554A (ja) セラミック基板及びその製造方法
JP2003151844A (ja) セラミックグリーンシート及びそれを用いた積層セラミック電子部品の製造方法
JP4817855B2 (ja) コンデンサ内蔵配線基板およびその製造方法
JP6527612B2 (ja) 積層セラミックコンデンサ
JP2003151853A (ja) 積層セラミック電子部品の製造方法
JP2008159940A (ja) 多層配線基板およびその製造方法
JP2004235374A (ja) コンデンサ内蔵基板及びチップ状コンデンサ
JP3987810B2 (ja) セラミック配線基板
JP2006156595A (ja) コンデンサ内蔵配線基板
JPH05315757A (ja) 多層セラミック部品の製造方法および多層セラミック部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070921

R150 Certificate of patent or registration of utility model

Ref document number: 4018898

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term