KR102078015B1 - 커패시터 내장형 저온동시소성 세라믹 기판 - Google Patents
커패시터 내장형 저온동시소성 세라믹 기판 Download PDFInfo
- Publication number
- KR102078015B1 KR102078015B1 KR1020130135056A KR20130135056A KR102078015B1 KR 102078015 B1 KR102078015 B1 KR 102078015B1 KR 1020130135056 A KR1020130135056 A KR 1020130135056A KR 20130135056 A KR20130135056 A KR 20130135056A KR 102078015 B1 KR102078015 B1 KR 102078015B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- capacitor
- ceramic substrate
- temperature
- fired ceramic
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 239000003990 capacitor Substances 0.000 title claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 238000010304 firing Methods 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 claims description 19
- 239000000203 mixture Substances 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 9
- 239000003985 ceramic capacitor Substances 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 230000009477 glass transition Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 22
- 230000000052 comparative effect Effects 0.000 description 18
- 241000220259 Raphanus Species 0.000 description 15
- 235000006140 Raphanus sativus var sativus Nutrition 0.000 description 15
- 239000010949 copper Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 239000000945 filler Substances 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000006664 bond formation reaction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 239000006112 glass ceramic composition Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 커패시터 내장형 저온동시소성 세라믹 기판에 관한 것이다. 본 발명의 일 실시예에 따르면, 커패시터를 내장하는 저온동시소성 세라믹 기판에 포함되는 다양한 전극의 금속 함량비를 조절함으로써 저온 소성 후에도 전극의 확산, 박리 또는 소실 등을 방지할 수 있으며, 이에 따라 세라믹 기판과 커패시터 사이의 양호한 접착성을 확보할 수 있다.
Description
본 발명은 커패시터 내장형 저온동시소성 세라믹 기판에 관한 것이다. 보다 구체적으로 Ag 또는 Ag의 합금을 포함하는 전극을 포함하는 커패시터 내장형 저온동시소성 세라믹 기판에 관한 것이다.
최근 각종 전자 제품의 소형화 및 고주파수화 추세에 따라, 표면실장소자(surface mount device) 칩 형태의 소자를 기판 표면에 실장하는 것이 아니라 회로패턴이 인쇄된 기판 내부에 내장(embedding)시켜 전체 제품의 부피를 줄이는 동시에 기판의 집적도를 높이는 기술이 주목받고 있다.
상기와 같이 기판 위에 부품으로 존재하던 칩 형태의 소자를 층(layer) 형태(예를 들면, 커패시터)로 제조하여 기판 내에 내장시키면 기판 표면에 실장하는 경우보다 전체 부피 감소 효과를 얻을 수 있다. 또한, 커패시터의 경우에는 칩 형태의 커패시터보다 층형태의 커패시터가 고주파 특성(기생 인덕턴스가 작음)이 우수한 면이 있다. 따라서, 다양한 방법으로 칩을 기판 내에 내장시키려는 시도가 이루어지고 있다.
종래 기술로는 한국공개특허공보 제2002-0042698호가 있다.
본 발명의 목적은 Ag 또는 Ag의 합금을 포함하는 전극을 포함하는 커패시터 내장형 저온동시소성 세라믹 기판을 제공하는 것이다.
본 발명의 일 측면에 따르면, 내부에 제1전극이 인쇄된 복수의 세라믹 그린 시트가 적층되며, 내부에 캐비티를 형성하는 저온동시소성 세라믹 기판에 있어서, 상기 캐비티의 내부에 상기 세라믹 그린 시트와 이격되어 배치되며, 상기 제1전극과 전기적으로 연결된 제2전극을 포함하는 적층 세라믹 커패시터를 포함하고, 상기 제1전극은 95 ~ 100 중량%의 Ag를 포함하며, 상기 제2전극은 65 ~ 90 중량%의 Ag 및 상기 Ag 보다 융점이 높은 금속을 포함하는 커패시터 내장형 저온동시소성 세라믹 기판이 제공될 수 있다.
일 실시예에 있어서, 상기 제1전극은 Au, Cu, Pd, W 및 이의 임의의 합금으로부터 선택되는 적어도 하나를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1전극은 세라믹 그린 시트를 관통하는 비아 전극; 및 상기 제2전극을 전기적으로 연결하는 연결 전극;을 포함할 수 있다.
일 실시예에 있어서, 상기 비아 전극과 상기 연결 전극 사이에 패드 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2전극은 65 ~ 90 중량%의 Ag; 및 Au, Cu, Pd, W 및 이의 임의의 합금으로부터 선택되는 적어도 하나인 금속을 포함할 수 있다.
일 실시예에 있어서, 상기 Ag는 70 ~ 90 중량%일 수 있다.
일 실시예에 있어서, 상기 제1전극은 0.5 ~ 5 중량%의 CaO-BaO-SiO2-B2O3계 글래스를 더 포함할 수 있다.
일 실시예에 있어서, 상기 글래스의 유리 전이 온도는 600 ~ 850 ℃일 수 있다.
일 실시예에 있어서, 상기 글래스의 조성식은 20CaO-25BaO-50SiO2-5B2O3 또는 20CaO-20BaO-55SiO2-5B2O3일 수 있다.
일 실시예에 있어서, 상기 커패시터 내장형 저온동시소성 세라믹 기판의 소성 온도는 800 ~ 950 ℃일 수 있다.
본 발명의 일 실시예에 따르면, 커패시터를 내장하는 저온동시소성 세라믹 기판에 포함되는 다양한 전극의 금속 함량비를 조절함으로써 저온 소성 후에도 전극의 확산, 박리 또는 소실 등을 방지할 수 있으며, 이에 따라 세라믹 기판과 커패시터 사이의 양호한 접착성을 확보할 수 있다.
도 1은 본 발명의 일 실시예에 따른 커패시터 내장형 저온동시소성 세라믹 기판의 단면도이다.
본 발명을 더 쉽게 이해하기 위해 편의상 특정 용어를 본원에 정의한다. 본원에서 달리 정의하지 않는 한, 본 발명에 사용된 과학 용어 및 기술 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미를 가질 것이다. 또한, 문맥상 특별히 지정하지 않는 한, 단수 형태의 용어는 그것의 복수 형태도 포함하는 것이며, 복수 형태의 용어는 그것의 단수 형태도 포함하는 것으로 이해되어야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 커패시터 내장형 저온동시소성 세라믹 기판을 설명한다. 다만, 본 발명의 실시예는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기에 설명하는 바에 따라 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 커패시터 내장형 저온동시소성 세라믹(Low temperature co-fired ceramic; 이하 "LTCC"라 함) 기판의 단면도이다.
본 발명에 따른 LTCC 기판은 주로 글라스-세라믹 재료를 기반으로 이루어진 복수의 세라믹 그린 시트(111 내지 116) 층에 주어진 회로를 구현하기 위한 소자를 스크린 프린팅 공정으로 구현하고, 그린 시트 층을 적층하여 세라믹 적층체(110)를 구성한 후 세라믹과 금속 도체를 동시 소성함으로써 제조된다. LTCC 기판은 세라믹과 금속의 동시 소성이 가능하다는 점에서 모듈 내부에 소자를 구현할 수 있기 때문에, 부품의 복합화 및 경박화가 가능하다.
일 실시예에 있어서, 상기 세라믹 그린 시트(111 내지 116)는 세라믹 충전재 및 글래스 성분을 포함할 수 있다. 상기 세라믹 충전재는 LTCC 기판의 강도 및 열팽창율 등과 같은 특성을 조절할 수 있는 충전재이다. 상기 충전재는 예를 들어, 알루미나 또는 실리카인 것이 바람직하나, 반드시 이에 제한되는 것은 아니며, 티타니아, Forsterite, ZrO2, Cordierite 등 다른 세라믹 또는 이의 임의의 혼합일 수 있다. 또한, 상기 충전재는 상기 글래스 성분의 소결에 따라 치밀화될 수 있는 것이면 충분하다.
일 실시예에 있어서, 상기 세라믹 그린 시트(111 내지 116)는 용매에 상기 세라믹 충전재, 글래스 성분 및 결합제를 혼합하여 제조될 수 있다. 상기 세라믹 시트는 물성 향상을 위하여 분산제 등의 첨가제를 더 혼합하여 제조될 수 있다.
일 실시예에 있어서, 본 발명에 따른 LTCC 기판은 LTCC 기판 내에 캐비티(cavity, 또는 공간이라 함)을 형성하고, 상기 캐비티(150) 내부에 적층 세라믹 커패시터(Multilayer ceramic capacitor; 이하 "MLCC"라 함)는 상기 세라믹 적층체(110)와 이격되어 배치된다.
여기서, 상기 캐비티(150) 내부에 상기 세라믹 적층체(110)와 이격되어 배치된 MLCC (140)가 외부와의 신호 교환을 하기 위해서는 외부단자와 연결되도록 내부 연결 패턴이 형성되어야 한다. 이 때, 상기 내부 연결 패턴은 전극에 의한 연결일 수 있으며, 상기 연결은 상기 LTCC 기판의 내부에 존재하는 전극을 통하여 이루어질 수 있다. 또한, 상기 전극은 적층되는 복수의 그린 시트(111 내지 116) 중 임의의 층에 선택적으로 존재할 수 있다.
예를 들어, 상기 MLCC (140)는 복수의 유전체층 및 각 유전체층 사이에 형성된 복수의 커패시터 내부 전극을 형성하며, 상기 복수의 커패시터 내부 전극은 상기 제1전극(120)과 전기적으로 연결된 상기 제2전극(130)에 전기적으로 연결될 수 있다.
보다 구체적으로, 제1전극(120)은 적층된 복수의 세라믹 그린 시트(111 내지 116)의 내부에 인쇄될 수 있다. 상기 제1전극(120)은 세라믹 그린 시트(111 내지 116) 간의 전기적 연결, 세라믹 적층체(110) 및 MLCC (140) 간의 전기적 연결 및 캐퍼시터 내장형 LTCC 기판과 외부 전원을 연결하기 위한 전극일 수 있다. 여기서, 캐퍼시터 내장형 LTCC 기판과 외부 전원을 연결하기 위한 전극은 세라믹 그린 시트에 인쇄된 제1전극(120) 중 외부에 노출된 영역에서 외부 전극을 형성하여 외부 전원과 연결될 수 있다.
일 실시예에 있어서, 상기 제1전극(120)은 세라믹 그린 시트를 관통하는 비아 전극(121); 및 상기 제2전극(130)을 전기적으로 연결하는 연결 전극(123);을 포함할 수 있다. 다른 실시예에 있어서, 상기 비아 전극(121)과 상기 연결 전극(123) 사이에 패드 전극(122)을 더 포함할 수 있다.
상기 비아 전극(121)은 적층된 복수의 세라믹 그린 시트(111 내지 116) 중 하나의 층 이상을 관통하여 형성될 수 있다. 상기 비아 전극(121)은 상기 연결 전극(123)을 통하여 상기 제2전극(130)에 전기적으로 연결되며, 상기 제2전극(130)은 상기 MLCC (140)에 전기적으로 연결되어 있다. 상기 패드 전극(122)은 상기 비아 전극(121) 및 상기 연결 전극(123) 사이에 선택적으로 포함될 수 있다.
예를 들어, 바인더의 양이 많고, 점성이 높은 접속 전극용 페이스트를 사용하여 상기 패드 전극(122)을 인쇄하는 경우, 소성 후 상기 패드 전극(122) 및 상기 연결 전극(123)을 구별하기 어려운 경우가 발생할 수 있다. 만약, 소성 후 상기 비아 전극(121)이 상기 연결 전극(123) 또는 제2전극(130)에 직접적으로 접합 또는 전기적으로 연결될 수 있는 경우, 상기 패드 전극(122)은 선택적으로 포함될 수 있다.
일 실시예에 있어서, 만약 상기 패드 전극(122)을 포함할 경우, 상기 패드 전극(122) 및 상기 연결 전극(123)은 LTCC와 동시에 소성이 가능하여야 하며, 소성 후 상기 비아 전극(121) 및 상기 제2전극(130)에 전기적으로 양호한 연결 상태를 유지할 수 있어야 한다.
본 발명의 실시예는 MLCC를 내장하는 LTCC 기판이 저온 소성 후에도 단자 전극의 확산, 박리 또는 소실 등의 문제가 발생하지 않도록 전극에 포함되는 금속의 종류 및 상기 금속의 함량을 조절하는 것을 특징으로 한다.
일 실시예에 있어서, 상기 제1전극(120)은 95 ~ 100 중량%의 Ag를 포함하며, 다른 실시예에 있어서, 상기 제1전극(120)은 Au, Cu, Pd, W 및 이의 임의의 합금으로부터 선택되는 적어도 하나를 더 포함할 수 있다.
하기의 실시예에 기재된 바와 같이, 상기 제1전극(120)의 Ag의 함량이 95 중량% 미만일 경우, 상기 제1전극(120)에 포함된 Ag 이외의 성분이 서로 다른 종류의 전극 사이의 접합 계면에 편재화됨으로써 전극 사이의 약화된 연결 또는 접착을 야기하게 된다. 이에 따라, 서로 다른 종류의 전극의 충분한 접착 강도를 확보하기 어렵다. 반면, 상기 제1전극(120)의 Ag의 함량이 95 중량% 이상일 경우, 서로 다른 종류의 전극 사이의 접합 계면에서 충분한 접합 면적이 확보되기 때문에 상기 제1전극(120) 및 상기 제2전극(130) 사이의 양호한 접합 상태를 확보할 수 있다.
또한, 일 실시예에 있어서, 상기 제1전극(120)은 서로 다른 종류의 전극 사이의 접합 계면에서의 Ag의 확산을 촉진함으로써 Ag-Ag 결합 생성을 유도하기 위한 글래스를 더 포함할 수 있다. 일 실시예에 있어서, 상기 글래스의 함량은 0.5 ~ 5 중량%일 수 있다. 상기 글래스의 함량이 상기 제1전극(120) 대비 5 중량%를 초과할 경우, 서로 다른 종류의 전극 사이의 접합 계면에 상기 글래스가 편재화됨으로써 Ag-Ag 결합 생성을 저해하게 된다. 따라서, 서로 다른 종류의 전극의 충분한 접착 강도를 확보하기 어렵다.
일 실시예에 있어서, 상기 글래스는 붕규산계, 비스마스계, 아연계 또는 이의 임의의 혼합일 수 있으며, 반드시 이에 제한되는 것은 아니다. 상기 글래스의 예로 바람직하게는 CaO-BaO-SiO2-B2O3계 글래스, 보다 바람직하게는 20CaO-25BaO-50SiO2-5B2O3 또는 20CaO-20BaO-55SiO2-5B2O3일 수 있다. 상기 글래스의 유리 전이 온도는 600 ~ 850 ℃일 수 있다.
다른 실시예에 있어서, 상기 제1전극(120)은 제2전극(130)과의 전기적인 연결에 영향을 주지 않는 범위 내에서의 무기 산화물을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2전극(130)은 65 ~ 90 중량%, 바람직하게는 70 ~ 90 중량%의 Ag 및 상기 Ag 보다 융점이 높은 금속을 포함하는 커패시터 내장형 저온동시소성 세라믹 기판이 제공될 수 있다. 여기서, 상기 Ag 보다 융점이 높은 금속은 바람직하게는 Au, Cu, Pd, W 및 이의 임의의 합금으로부터 선택되는 적어도 하나인 금속을 포함할 수 있다.
예를 들어, 본 발명에 따른 MLCC 내장 LTCC 기판은 약 1200 ℃ 정도의 온도에서 소성한 MLCC를 LTCC의 세라믹 적층체(110) 내부의 캐비티(150) 내부에 실장한 후 약 900 ℃ 정도의 상대적으로 저온에서 소성하여 제조될 수 있다. 여기서, LTCC를 소성하는 온도가 전극에 포함된 금속의 융점보다 높을 경우, 상기 전극에 포함된 금속은 융해되어 확산될 수 있으며, 결국 전극의 확산, 박리 또는 소실 등의 문제가 발생할 수 있다.
따라서, 상기 제2전극(130)은 Ag와의 합금의 형성이 가능하고, Ag 보다 융점이 높은 금속을 더 포함함으로써 상기 제1전극(120)과의 충분한 접합 계면을 확보할 수 있으며, 상기 MLCC (140)와도 양호한 접합 상태를 유지할 수 있다.
하기의 실시예에 기재된 바와 같이, 상기 제2전극(130)의 Ag의 함량이 65 중량% 미만일 경우, 상기 제1전극(120)와의 접합 계면에서 충분한 Ag-Ag 결합 생성을 유도하기 어렵기 때문에 전극 사이의 접합 강도가 약화되는 결과를 야기한다. 반면, 상기 제2전극(130)의 Ag의 함량이 90 중량% 초과할 경우, 융해에 따른 Ag의 확산 가능성이 높아져 상기 MLCC (140)와의 접합 면적이 좁아지거나 공극이 생기는 등의 문제가 발생할 수 있다.
이하에서는 실시예를 통하여 본 발명을 더욱 상세히 설명하고자 한다. 다만, 이들 실시예는 오로지 본 발명을 예시하기 위한 것으로서, 본 발명의 범위가 이들 실시예에 의해 제한되는 것으로 해석되지는 않는다 할 것이다.
실시예
본 발명의 실시예에서는 제1전극(패드 전극 및 연결 전극) 및 제2전극의 조성에 따른 제2전극의 박리 유무, 제2전극의 소실 면적비, 접착 강도 및 박리 형태를 측정하였다.
하기의 표 1에는 제1전극(패드 전극 및 연결 전극) 및 제2전극의 조성이 기재되어 있다.
| No. | 제1전극 조성 | 제2전극 조성 | |||
| Ag (wt%) | Glass (wt%) | Ag (wt%) | 고융점 금속 | 함유량 (wt%) | |
| 실시예 1 | 100 | - | 70 | Pd | 30 |
| 실시예 2 | 100 | - | 70 | Au | 30 |
| 실시예 3 | 100 | - | 70 | Cu | 30 |
| 실시예 4 | 100 | - | 90 | W | 10 |
| 실시예 5 | 95 | - | 70 | Pd | 30 |
| 실시예 6 | 100 | - | 65 | Pd | 35 |
| 실시예 7 | 100 | - | 90 | Pd | 10 |
| 실시예 8 | 98 | 2 | 70 | Pd | 30 |
| 실시예 9 | 99.5 | 0.5 | 70 | Pd | 30 |
| 실시예 10 | 99 | 1 | 70 | Pd | 30 |
| 실시예 11 | 95 | 5 | 70 | Pd | 30 |
| 실시예 12 | 98 | 2 | 80 | Pd | 20 |
| 실시예 13 | 98 | 2 | 90 | Pd | 10 |
| 비교예 1 | 94 | - | 70 | Pd | 30 |
| 비교예 2 | 100 | - | 63 | Pd | 37 |
| 비교예 3 | 100 | - | 92 | Pd | 8 |
| 비교예 4 | 94 | 6 | 70 | Pd | 30 |
| 비교예 5 | 98 | 2 | 95 | Pd | 5 |
* Ag = 은; Pd = 팔라듐; Au = 금; Cu = 구리; W = 텅스텐;
* Glass = 20CaO-25BaO-50SiO2-5B2O3 (유리 전이 온도 660 ℃; 20CaO에 있어서 숫자 20은 mol%를 의미함)
상기 표 1을 참조하면, 비교예 1는 제1전극의 Ag의 함유량; 비교예 2 및 3은 제2전극의 Ag의 함유량; 비교예 4는 제1전극의 Ag의 함유량; 및 비교예 5는 제2전극의 Ag의 함유량이 본 발명의 실시예의 범위 밖의 조성을 가지고 있다.
하기의 표 2에는 제1전극 및 제2전극이 상기 표 1의 조성을 가질 경우, 제2전극의 박리 유무, 제2전극의 소실 면적비, 제1전극 및 제2전극의 접착 강도 및 박리 모드의 측정 결과가 기재되어 있다.
| No. | 제2전극의 박리 유무 |
제2전극의 소실 면적비(%) |
접착 강도 (N) |
박리 형태 |
| 실시예 1 | 무 | 3 | 8 | A |
| 실시예 2 | 무 | 3 | 7 | A |
| 실시예 3 | 무 | 5 | 6 | A |
| 실시예 4 | 무 | 0.5 | 5 | A |
| 실시예 5 | 무 | 2 | 6 | A |
| 실시예 6 | 무 | 0.3 | 6 | A |
| 실시예 7 | 무 | 18 | 5 | A |
| 실시예 8 | 무 | 0.7 | 15 | A |
| 실시예 9 | 무 | 0.5 | 10 | A |
| 실시예 10 | 무 | 0.5 | 12 | A |
| 실시예 11 | 무 | 1.5 | 9 | A |
| 실시예 12 | 무 | 10 | 10 | A |
| 실시예 13 | 무 | 20 | 6 | A |
| 비교예 1 | 무 | 2 | 4 | B |
| 비교예 2 | 무 | 0.2 | 4 | B |
| 비교예 3 | 유 | 25 | 3 | C |
| 비교예 4 | 유 | 2 | 4 | B |
| 비교예 5 | 유 | 35 | 0.1 | C |
* 박리 형태 : A = LTCC/패드(또는 연결) 전극 계면; B = 패드(또는 연결)전극/제2전극 계면; 및 C = 제2전극/MLCC 계면
상기 표 2에 기재된 결과를 참조하면, 본 발명에 따른 실시예 1 ~ 13은 제2전극에서의 박리 발생이 전혀 없으며, 박리 모드 측면에서도 LTCC/패드(또는 연결) 전극 계면에서의 박리 모드를 나타내어 패드(또는 연결)전극/제2전극 계면 또는 제2전극/MLCC 계면에서 박리되는 문제를 야기하지 않는다. 또한, 실제 MLCC 내장 LTCC 기판에 적용하기 위해 고려해야 되는 제2전극의 소실 면적비 및 접착 강도에 있어도 양호한 결과를 나타내었다.
반면, 제1전극 또는 제2전극에서의 Ag의 함량이 본 발명의 실시예의 범위 밖의 조성을 가지는 비교예 1 ~ 5의 경우, 비교예 3 ~ 5는 제2전극에서 박리가 발생하였으며, 비교예 1, 2 및 4는 패드(또는 연결)전극/제2전극 계면에서, 비교예 3 및 5는 제2전극/MLCC 계면에서 박리되는 문제를 야기하였다.
상기에 기술한 바와 같이, 본 발명은 내부에 제1전극이 인쇄된 복수의 세라믹 그린 시트가 적층되며, 내부에 캐비티를 형성하는 저온동시소성 세라믹 기판에 있어서, 상기 캐비티의 내부에 상기 세라믹 그린 시트와 이격되어 배치되며, 상기 제1전극과 전기적으로 연결된 제2전극을 포함하는 적층 세라믹 커패시터를 포함하고, 상기 제1전극은 95 ~ 100 중량%의 Ag를 포함하며, 상기 제2전극은 65 ~ 90 중량%의 Ag 및 상기 Ag 보다 융점이 높은 금속을 포함하는 커패시터 내장형 저온동시소성 세라믹 기판에 관한 것으로, 본 발명에 따르면 커패시터를 내장하는 저온동시소성 세라믹 기판에 포함되는 다양한 전극의 금속 함량비를 조절함으로써 저온 소성 후에도 전극의 확산, 박리 또는 소실 등을 방지할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110 : 세라믹 적층체
111, 112, 113, 114, 115, 116 : 세라믹 그린 시트
120 : 제1전극 121 : 비아 전극
122 : 패드 전극 123 : 연결 전극
130 : 제2전극 140 : 적층 세라믹 커패시터
150 : 캐비티
111, 112, 113, 114, 115, 116 : 세라믹 그린 시트
120 : 제1전극 121 : 비아 전극
122 : 패드 전극 123 : 연결 전극
130 : 제2전극 140 : 적층 세라믹 커패시터
150 : 캐비티
Claims (11)
- 내부에 제1전극이 인쇄된 복수의 세라믹 그린 시트가 적층되며, 내부에 캐비티를 형성하는 저온동시소성 세라믹 기판에 있어서,
상기 캐비티의 내부에 상기 세라믹 그린 시트와 이격되어 배치되며, 상기 제1전극과 전기적으로 연결된 제2전극을 포함하는 적층 세라믹 커패시터를 포함하고,
상기 제1전극은 95 ~ 100 중량%의 Ag를 포함하며,
상기 제2전극은 65 ~ 90 중량%의 Ag 및 상기 Ag 보다 융점이 높은 금속을 포함하고,
상기 적층 세라믹 커패시터는 복수의 유전체층 및 상기 복수의 유전체층 사이에 형성되는 복수의 커패시터 내부 전극을 더 포함하고, 상기 복수의 커패시터 내부 전극은 상기 제2전극에 접속되는 커패시터 내장형 저온동시소성 세라믹 기판.
- 제1항에 있어서,
상기 제1전극은, 상기 제1전극의 Ag가 100 중량% 미만인 경우, Au, Cu, Pd, W 및 이의 임의의 합금으로부터 선택되는 적어도 하나를 더 포함하는 커패시터 내장형 저온동시소성 세라믹 기판.
- 제1항에 있어서,
상기 제1전극은 세라믹 그린 시트를 관통하는 비아 전극; 및 상기 제2전극을 전기적으로 연결하는 연결 전극;을 포함하는 커패시터 내장형 저온동시소성 세라믹 기판.
- 제3항에 있어서,
상기 비아 전극과 상기 연결 전극 사이에 패드 전극을 더 포함하는 커패시터 내장형 저온동시소성 세라믹 기판.
- 제1항에 있어서,
상기 제2전극은 65 ~ 90 중량%의 Ag; 및
Au, Cu, Pd, W 및 이의 임의의 합금으로부터 선택되는 적어도 하나인 금속을 포함하는 커패시터 내장형 저온동시소성 세라믹 기판.
- 제5항에 있어서,
상기 Ag는 70 ~ 90 중량%인 것을 특징으로 하는 커패시터 내장형 저온동시소성 세라믹 기판.
- 제1항에 있어서,
상기 제1전극은 0.5 ~ 5 중량%의 CaO-BaO-SiO2-B2O3계 글래스를 더 포함하는 커패시터 내장형 저온동시소성 세라믹 기판.
- 제7항에 있어서,
상기 글래스의 유리 전이 온도는 600 ~ 850 ℃인 커패시터 내장형 저온동시소성 세라믹 기판.
- 제8항에 있어서,
상기 글래스의 조성식은 20CaO-25BaO-50SiO2-5B2O3 또는 20CaO-20BaO-55SiO2-5B2O3인 커패시터 내장형 저온동시소성 세라믹 기판.
- 제1항에 있어서,
상기 커패시터 내장형 저온동시소성 세라믹 기판의 소성 온도는 800 ~ 950 ℃인 커패시터 내장형 저온동시소성 세라믹 기판.
- 제1항에 있어서,
상기 적층 세라믹 커패시터는 상기 캐비티의 내부를 형성하는 세라믹 그린 시트 각각과 이격 배치되는 커패시터 내장형 저온동시소성 세라믹 기판.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130135056A KR102078015B1 (ko) | 2013-11-07 | 2013-11-07 | 커패시터 내장형 저온동시소성 세라믹 기판 |
| US14/260,950 US9681551B2 (en) | 2013-11-07 | 2014-04-24 | Low temperature co-fired ceramic substrate with embeded capacitors |
| CN201410337839.4A CN104637674B (zh) | 2013-11-07 | 2014-07-16 | 具有嵌入式电容器的低温共同烧制的陶瓷基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130135056A KR102078015B1 (ko) | 2013-11-07 | 2013-11-07 | 커패시터 내장형 저온동시소성 세라믹 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150053188A KR20150053188A (ko) | 2015-05-15 |
| KR102078015B1 true KR102078015B1 (ko) | 2020-04-07 |
Family
ID=53006158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130135056A KR102078015B1 (ko) | 2013-11-07 | 2013-11-07 | 커패시터 내장형 저온동시소성 세라믹 기판 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9681551B2 (ko) |
| KR (1) | KR102078015B1 (ko) |
| CN (1) | CN104637674B (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018098327A (ja) * | 2016-12-13 | 2018-06-21 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
| KR102216901B1 (ko) * | 2020-01-13 | 2021-02-18 | (주)샘씨엔에스 | 커패시터 내장형 공간 변환기와 그 제조 방법 |
| JP7535005B2 (ja) * | 2021-03-31 | 2024-08-15 | Tdk株式会社 | 積層電子部品 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080000061A1 (en) * | 2006-06-30 | 2008-01-03 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate |
| KR100930184B1 (ko) | 2007-11-29 | 2009-12-07 | 삼성전기주식회사 | 유전체 조성물 및 이를 이용한 적층 세라믹 커패시터내장형 저온동시소성 세라믹 기판 |
| US20100220427A1 (en) * | 2007-11-06 | 2010-09-02 | Ferro Corporation | Lead And Cadmium Free, Low Temperature Fired X7R Dielectric Ceramic Composition And Method Of Making |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992983A (ja) * | 1995-07-17 | 1997-04-04 | Sumitomo Kinzoku Electro Device:Kk | セラミック多層基板の製造方法 |
| JPH11329073A (ja) * | 1998-05-19 | 1999-11-30 | Murata Mfg Co Ltd | 導電ペースト及びそれを用いたセラミック電子部品 |
| KR100289959B1 (ko) * | 1998-12-30 | 2001-06-01 | 김덕중 | 저온동시소성세라믹의 내장 커패시터 제조방법 |
| US6611419B1 (en) | 2000-07-31 | 2003-08-26 | Intel Corporation | Electronic assembly comprising substrate with embedded capacitors |
| EP1786249A4 (en) * | 2004-09-03 | 2010-07-21 | Murata Manufacturing Co | CERAMIC SUBSTRATE WITH A CHIP TYPE ELECTRONIC COMPONENT AND PRODUCTION PROCESS THEREFOR |
| US7518229B2 (en) * | 2006-08-03 | 2009-04-14 | International Business Machines Corporation | Versatile Si-based packaging with integrated passive components for mmWave applications |
| KR101397835B1 (ko) * | 2012-07-18 | 2014-05-20 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
-
2013
- 2013-11-07 KR KR1020130135056A patent/KR102078015B1/ko active IP Right Grant
-
2014
- 2014-04-24 US US14/260,950 patent/US9681551B2/en active Active
- 2014-07-16 CN CN201410337839.4A patent/CN104637674B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080000061A1 (en) * | 2006-06-30 | 2008-01-03 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing capacitor-embedded low temperature co-fired ceramic substrate |
| US20100220427A1 (en) * | 2007-11-06 | 2010-09-02 | Ferro Corporation | Lead And Cadmium Free, Low Temperature Fired X7R Dielectric Ceramic Composition And Method Of Making |
| KR100930184B1 (ko) | 2007-11-29 | 2009-12-07 | 삼성전기주식회사 | 유전체 조성물 및 이를 이용한 적층 세라믹 커패시터내장형 저온동시소성 세라믹 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9681551B2 (en) | 2017-06-13 |
| CN104637674B (zh) | 2018-09-25 |
| CN104637674A (zh) | 2015-05-20 |
| US20150122536A1 (en) | 2015-05-07 |
| KR20150053188A (ko) | 2015-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8124883B2 (en) | Ceramic multilayer substrate and method for manufacturing the same | |
| KR102093157B1 (ko) | 다층 세라믹 기판 | |
| JP4788544B2 (ja) | 多層セラミック基板およびその製造方法 | |
| KR100922079B1 (ko) | 다층 세라믹 기판 | |
| JP2005209881A (ja) | セラミック積層基板および高周波電子部品 | |
| US10638603B2 (en) | Multilayer ceramic substrate | |
| JP2005244070A (ja) | 多層セラミック基板及びその製造方法 | |
| JP2000281436A (ja) | 誘電体セラミック組成物及びセラミック多層基板 | |
| KR102078015B1 (ko) | 커패시터 내장형 저온동시소성 세라믹 기판 | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JP2010016141A (ja) | 部品内蔵セラミックス基板およびその製造方法 | |
| JP2003224338A (ja) | ガラスセラミック配線基板 | |
| JP2003040670A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
| JP2004200679A (ja) | 多層回路基板の製造方法 | |
| JP4018898B2 (ja) | 積層セラミック電子部品 | |
| JP2007201276A (ja) | 配線基板 | |
| KR100896610B1 (ko) | 다층 세라믹 기판 및 그 제조방법 | |
| WO2014115358A1 (ja) | モジュールおよびその製造方法 | |
| JP2010053010A (ja) | セラミック焼結体の製造方法およびマイクロ波加熱用治具 | |
| JP2009147160A (ja) | 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品 | |
| JP3934910B2 (ja) | 回路基板 | |
| JPH04280496A (ja) | コンデンサ内蔵セラミック多層回路基板及びその製造方法 | |
| JP5046099B2 (ja) | 多層セラミックス基板の製造方法 | |
| KR101963274B1 (ko) | 다층 세라믹 기판 및 그 제조 방법 | |
| EP3418265A1 (en) | Logic power module with a thick-film paste mediated substrate bonded with metal or metal hybrid foils |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |