JP2005209881A - セラミック積層基板および高周波電子部品 - Google Patents

Abstract

【課題】セラミック積層基板および、これを用いた高周波電子部品において、セラミック多層基板の表面に形成される端子電極とセラミック積層基板との密着強度を向上させ、さらにセラミック積層基板の隅部と回路基板との干渉による割れ等の欠陥の発生を抑制すること。
【解決手段】複数のセラミックス層70と電極パターンを備えたセラミック積層基板において、前記セラミック積層基板の外表面には端子電極と絶縁層15を有し、前記端子電極は、電極パターンで形成された下地層60aと上部層60bを有し、前記下地層の外縁部の少なくとも一部と前記セラミック層を前記絶縁層１５で被覆するとともに、前記絶縁層の少なくとも一部を前記上部層６０ｂで被覆し、もって前記上部層と前記下地層とで前記絶縁層を挟持したセラミック積層基板とする。
【選択図】図１

Description

本発明はセラミック積層基板と、これを用いた面実装タイプの高周波電子部品に関し、特にセラミック積層基板に形成される端子電極の構造に関するものである。

プラスチックやセラミックスなどからなる基板の表面に、ＦＥＴ、ダイオード等の半導体素子や、抵抗素子、キャパシタンス素子、インダクタンス素子などの電子部品を搭載した高周波スイッチ、ＶＣＯ、増幅器等々の高周波電子部品が知られている。この様な基板は、半導体素子や電子部品の機械的応力からの保護、電気的特性の向上、熱的な保護が要求される。
近年、半導体素子の動作時発熱が大きくなって来ているが、この発熱は半導体素子自身及び、他の電子部品の動作に影響を及ぼす。このため前記発熱を効率的に放熱することが回路基板の重要な要求特性の一つとなっている。そこで回路基板材料として放熱性、電気的特性、信頼性等に優れた機能材料であるＡｌ₂ Ｏ₃ などのセラミックスが多用されている。

一方、携帯電話などの移動体通信分野においては、構成回路部品を小型化する要求が強く、現在ではキャパシタンス素子、インダクタンス素子などをＬＴＣＣ（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅａｂｌｅ ｃｅｒａｍｉｃｓ ｕｓｅｄ）技術により、セラミック体に内蔵させたＬＣフィルタ等が広く用いられる様になってきている。
このようなＬＴＣＣ技術による回路部品は、例えば１０００℃以下で焼結可能な低温焼結セラミックス材料と、これと同時焼成可能な導体ペーストを用いて構成される。例えば、ドクターブレード等によりキャリアフィルムに塗こう形成（キャスティング）したセラミックスグリーンシートを用い、これを所望形状に切断した前記グリーンシートに、キャパシタンス素子やインダクタンス素子を構成する所望の回路パターン（電極パターン）をＡｇやＣｕなどの導体ペーストで形成し、さらに孔開け装置によりグリーンシートの上下を貫通するビアホールを形成する。次いで、各グリーンシートに形成したビアホールに、ＡｇやＣｕなどの金属を主成分とする導体ペーストを印刷充填し、そして前記グリーンシートを必要枚数重ね、積層、圧着し、その後、必要な寸法に切断し、グリーンシートと導体ペーストとの同時焼成を行う事によって得られる。

最近、このようなＬＴＣＣ技術を前記基板に採用し、キャパシタンス素子、インダクタンス素子の少なくとも一部を電極パターンにより積層内蔵するとともに、キャビティーを形成して、このキャビティーにベアチップ状態の半導体素子を実装することが行われている。さらに移動体通信機器の小型化、高性能化に対する要求の高まりとともに、様々な回路機能が盛り込まれるように成り、携帯電話の高周波回路部を構成するアンテナスイッチ、フィルタ、方向性結合器、高周波増幅器などを前記基板に複合一体化することも提案されている。
以下、ＬＴＣＣ技術を用いて構成した基板をセラミック積層基板と呼ぶ。

このようなセラミック積層基板を用いる高周波電子部品にあっては、セラミック積層基板の表面に様々な機能をもつ端子電極、例えばプリント基板などの回路基板とはんだ接続され、半導体素子への駆動電圧を供給する端子電極、高周波信号が入力及び／又は出力する端子電極、接地電極等々の複数の端子電極が、スクリーン印刷や電極転写などの方法で形成される。
前記のように移動体通信機器の小型化、高性能化にともない、高周波電子部品も小型化が強く求められている。このためセラミック積層基板に、限られた外形寸法の中で様々な機能の端子電極を配置せねばならず、その結果、前記端子電極の形成面積を小さくせざるを得ない。

携帯電話においては、時として利用者が落下等の事象を生じさせることがあることから、高周波電子部品の端子電極も耐外的衝撃性に優れたものが求められている。また、高周波電子部品を回路基板に実装した後、前記回路基板に撓みやねじりを加えるような外力が加わり端子電極に応力が作用する場合がある。このような場合、端子電極の形成面積が小さくなるに従い、前記端子電極とセラミック積層基板との密着強度は自ずと不十分となりやすくなるため、端子電極が回路基板との実装面で剥離が生じる場合があった。

また、セラミック積層基板に用いられるセラミック材料の２０℃〜５００℃熱膨張係数５．０〜１０×１０^−６／℃、端子電極の熱膨張係数は１８〜２１×１０^−６／℃であり、セラミック材料とエポキシ樹脂、ガラス−エポキシ系複合材料等からなる回路基板の熱膨張係数（１２〜７５×１０^−６／℃）及びはんだの熱膨張係数（２４×１０^−６／℃）と大きく相違する。このためセラミック積層基板と端子電極との界面には応力が内在することとなる。密着強度が劣る場合には、セラミック積層基板に搭載した半導体素子の動作時発熱や、環境温度の変化による熱膨張により、セラミック積層基板、回路基板及びこれらを接合するはんだに繰り返し応力が作用し、セラミック積層基板から端子電極が剥離してしまう場合があり、このような場合には、高周波電子部品が要求される機能を発揮出来ないばかりか、携帯電話そのものの通話を不能としてしまう。

また他の問題として、密着強度が確保される場合であっても、前記回路基板に撓みやねじりが生じた場合に、セラミック積層基板の隅部が回路基板と接触・干渉し、セラミック積層基板の隅部から近傍の端子電極の間にクラック・割れなどが生じることもあった。

特許文献１には、上記の問題点の内の幾つかを改善する方法が提案されている。金属リードがろう付けされるメタライズパッド（端子電極）を形成したセラミック積層基板を製作する際に、端子電極となる金属ペーストパターン６０ａの外周部を含むセラミックグリーンシート全面にセラミックの泥漿物から成る絶縁ペーストを印刷塗布しておき、焼結一体化して、図７に示す断面図のように前記端子電極の外周部をセラミック層１５で覆い、金属リードと端子電極とのろう付け強度不足、不均一を解消し、セラミックとの熱膨張差からセラミックに割れが生じるのを防ぐことが提案されている。
実開昭５７ー７８６５１号

特許文献１のように、端子電極の周囲をセラミック層で被覆することで、端子電極とセラミックとの密着強度を向上させることは可能であるが、端子電極の形成面積の小面積化による密着強度の低下を補うには不十分であった。また、回路基板との接続は金属リードを介して行うことから、外的衝撃の影響や、セラミック積層基板の隅部が回路基板との干渉については何等考慮されていない。
そこで本発明では、セラミック積層基板および、これを用いた高周波電子部品において、セラミック多層基板の表面に形成される端子電極とセラミック積層基板との密着強度を向上させることを第１の目的とし、さらにセラミック積層基板の隅部と回路基板との干渉による割れ等の欠陥の発生を抑制することを第２の目的とする。

第１の発明は、複数のセラミックス層と電極パターンを備えたセラミック積層基板において、前記セラミック積層基板の外表面には端子電極と絶縁層を有し、前記端子電極は、電極パターンで形成された下地層と上部層を有し、前記下地層の外縁部の少なくとも一部と前記セラミック層を前記絶縁層で被覆するとともに、前記絶縁層の少なくとも一部を前記上部層で被覆し、もって前記上部層と前記下地層とで前記絶縁層を挟持したセラミック積層基板である。

本発明においては、前記端子電極を前記セラミック積層基板の表面に対して突出させるのが好ましい。また、前記下地層の外縁部を前記セラミック層に対して傾斜して埋設するのも好ましい。前記上部層の表面に電界めっき又は無電界めっきで形成される導体層を形成し、前記導体層の外縁部が前記絶縁層の一部を覆うのも好ましい。さらに、セラミック積層基板の表面に延出するビアホールと前記下地層を接続することで、さらに密着強度を向上させることが出来好ましい。

第２に発明は、第１の発明のセラミック積層基板において、セラミック積層基板の内部に形成された他の電極パターンでインダクタンス素子及び／又はキャパシタンス素子を形成し、ビアホールを介して前記端子電極と接続した高周波電子部品である。

本発明によれば、外表面に端子電極を有するセラミック積層基板において、端子電極を下地層と上部層で構成し、前記下地層の外縁部を被覆する絶縁層を、前記下地層と前記上部層とで挟持することにより、端子電極とセラミックとの密着強度を向上させることが出来る。また、前記端子電極を前記セラミック積層基板の表面に対して突出させることにより、セラミック積層基板の表面と回路基板までの距離（バッギング高さ）を確保することが出来る。前記セラミック積層基板が回路基板に実装された後、前記回路基板に撓みやねじりが生じた場合でも、セラミック積層基板の隅部が実装基板と接触・干渉することを防ぎ、ひいては前記干渉によって生じるセラミック積層基板のクラック・割れなどを生じることを低減することが出来る。

本発明に係る高周波電子部品の一例を斜視図として図２に示す。また裏面の平面図を図３に示す。
この高周波電子部品１は高周波スイッチであって、セラミック積層基板１２に形成された実装電極５５にコンデンサ、抵抗、ダイオード等の電子部品５１が搭載され、前記電子部品５１を金属ケース（図示せず）で覆ったり、樹脂封止している。
セラミック積層基板１２は、焼成により多層一体化された複数のセラミックス層と、電極パターンを主構成とするものであり、チップインダクタやチップコンデンサ、チップ抵抗などの電子部品５１を実装するための実装電極５５（図２中ハッチングして図示）と、裏面側の主面に形成され、回路基板とろう付けされる裏面電極３１０と、セラミック層に形成されたコンデンサ素子やインダクタンス素子、グランド電極を構成する内部導体パターンや、これらを接続する接続線路、ビアホールが設けられている。さらに、回路基板との接合強度を確保するために、前記コンデンサ素子や前記インダクタンス素子等と電気的に接続しないが、回路基板との固着接続を行うダミー電極３１５を形成する場合もある。
上記のように高周波電子部品においては様々な電極を有するが、本発明においては、積層基板１２の主面に形成され、回路基板との電気的な接続を担う裏面電極３１０、ダミー電極３１５を端子電極として定義する。

図１（ａ）、（ｂ）に端子電極部の拡大平面図及び、その断面図に示す。前記絶縁層１５は、セラミック積層基板１２の主面（回路基板側）に電極パターンで形成された下地層６０ａの縁部を覆うように、かつ、下地層６０ａの一部が露出するように被覆形成される。前記下地層６０ａの形状は特に規定はされないが、もっぱら平面視で略円形状や、略方形状などに形成される。セラミック層との接触面積を増やすためには、下地層を略方形状とするのが好ましい。
また絶縁層１５から露出する部分（図中破線で示す）も上部層６０ｂとの接触面積を大きく得られることから、略方形状とするのが好ましく、上部層６０ｂと積層基板内に形成された配線パターンやインダクタンス素子やキャパシタンス素子等の回路素子との電気的接続、また上部層と下地層との間の接続強度を損なわないようにし、前記下地層６０ａがビアホールと接続する場合では、少なくとも前記絶縁層１５に覆われていない露出部の面積を、前記下地層と接続するビアホールの面積よりも大きくなるように設定するのが好ましい。

下地層６０ａの上部には、前記絶縁層１５の一部を被覆するように上部層６０ｂを形成し、前記上部層と前記下地層とで前記絶縁層を挟持する。前記絶縁層は下地層の外縁部全周に設けているが、図６（ａ）（ｂ）のように、応力集中する部位に選択して設けることも出来る。また、下地層の一部を除き、ほぼセラミック積層基板の主面全体を覆うように絶縁層を形成しても良い。
下地層６０を覆う絶縁層１５の覆い幅Ｗ１（下地層６０ａの外縁部から絶縁層１５の内縁部の距離）は２０μｍ以上とするのが好ましく、また外縁部からの覆い幅を少なくとも２０μｍ以上とするのが好ましく、さらに覆い幅は４０μｍ〜１００μｍとすると密着強度を向上することが出来好ましい。前記覆い幅の上限は下地層の外形面積によって規定されるが、上部層６０ｂと積層基板内に形成された回路素子との電気的接続、また上部層と下地層との間の接続強度を損なわないように設定する。
また、前記絶縁層１５を覆う上部層６０ｂの覆い幅Ｗ２（上部層６０ｂの外縁部から絶縁層１５の内縁部の距離）は、少なくとも２０μｍ以上とするのが好ましく、さらに４０μｍ〜１００μｍとすると密着強度を向上することが出来好ましい。
本発明においては、下地層の厚みを５〜２０μｍとし、上部層の厚みを１５〜３０μｍとし、前記上部層の厚みを前記下地層の厚みよりも厚く形成するのが好ましい。また絶縁層の厚みは５μｍ以上、好ましくは１０〜３０μｍである。

また、本発明においては図４（ｂ）に示すように前記下地層の外縁部を、前記セラミック層に対して傾斜して埋設することで、端子電極６０に外力が作用するとき、下地層６０ａの外縁部に作用する外力を低減できるので、下地層６０ａの外縁部を起点として端子電極が剥離するのを防ぐことが出来、セラミック層と下地層６０ａとの界面部分での強度を向上することが出来るので好ましい。

さらに上部層６０ｂの全体と絶縁層１５の一部を覆うように、めっき層からなる導体層（図示せず）が形成される。導体層が絶縁層１５の縁部を覆う幅は、導体層６５の厚みで調整するが、１μｍ以上とするのが好ましい。

この絶縁層１５は、セラミック積層基板１２を主として構成しホウ珪酸ガラスを含む誘電体粉末を樹脂（エチルセルロース）、可塑剤（ジメチルフタレート）、溶剤（ＢＣＡ、エタノール、ブタノール）とともに所定量混合してペースト化した誘電体ペーストを焼結したものや、ホウ珪酸ガラスにＡｌ_２Ｏ_３、ＭｇＯ、ＴｉＯ_２の少なくとも一つをフィラーとして含みペースト化したものを焼結したてなるものである。なお前記誘電体粉末はセラミック積層基板を構成するセラミック層との一体焼結性を向上させるため、Ｂｉを添加、含有するものであるのが好ましい。この絶縁層１５の色調をセラミック層と異なるものとする場合には、前記誘電体ペーストに、Ｆｅ、Ｃｕ、Ｃｏ、Ｎｉ、Ｃｒ等の金属の少なくとも１種含有する着色ガラス粉を０．５〜５重量％程度添加すれば良い。
絶縁層１５を構成するペーストにガラスを含有させることで、下地層６０ａ、上部層６０ｂとの界面に析出するガラスによるアンカー効果により、挟持部での密着強度を向上させることが出来る。

以下セラミック積層基板の製造方法について、詳細に説明する。
まず、低温焼成セラミック材料と適量の有機バインダや有機溶剤とを共に混合し、これをキャリアフィルム上にドクターブレート法によってキャスティングして、セラミックグリーンシートを成形する。前記キャリアフィルムは、例えばポリエステル、ポリエチレンテレフタレートで出来ており、熱的安定性、機械的強度にすぐれており、柔らかいセラミックグリーンシートを保持するのに適している。前記本実例では低温焼成セラミック材料として、Ａｌ−Ｓｉ−Ｂａ−Ｏ系誘電体材料を用いた。セラミックグリーンシートの厚さは、セラミック積層基板内にコンデンサ素子が形成される場合にはセラミック層厚さで１０〜２５μｍとし、他の層には１００〜１５０μｍのものを用いた。なお、セラミック層厚さは適宜設定されるものであり、前記厚さに限定されるものではないが、好ましくは１０〜１５０μｍの範囲で選択する。

他の低温焼成セラミック材料としては、例えば低誘電率（比誘電率５〜１０）のＡｌ−Ｍｇ−Ｓｉ−Ｇｄ−Ｏ系誘電体材料、Ｍｇ−Ｓｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系誘電体材料、Ａｌ−Ｓｉ−Ｓｒ−Ｏ系誘電体材料、Ａｌ−Ｓｉ−Ｂａ−Ｏ系誘電体材料、高誘電率（比誘電率５０以上）のＢｉ−Ｃａ−Ｎｂ−Ｏ系誘電体材料等様々な材料が開発されている。セラミック積層基板には、これらの低温焼成セラミック材料を単独で使用する場合もあるし、インダクタンス素子、コンデンサ素子を構成するセラミック層に応じて低誘電率の材料、高誘電率の材料の選択的に用いる場合もある。

次に、キャスティングされたセラミックグリーンシートをキャリアフィルムごと切断し、その一部のセラミックグリーンシートにビアホールを形成する。ビアホールは、セラミックグリーンシート側からＣＯ_２レーザを照射して、照射面側の孔径がセラミック層としたときに０．０５ｍｍ〜０．３ｍｍとなる、円筒又は略円錐形状を有するビアホールを形成する。前記ビアホールは、積層配置、実装配置される回路素子間、セラミック積層基板底部に形成される端子電極との接続に利用される。

次に、セラミックグリーンシートに形成されたビアホールに導体ペーストを埋込む。導体ペーストとしては銀，銅等が用いられ、メタルマスク又はメッシュマスクによるスクリーン印刷によってビアホール部に埋込まれる。

次に、セラミックグリーンシートの表面にインダクタンス素子やキャパシタンス素子を構成する回路パターン、インダクタンス素子やキャパシタンス素子等を接続する接続電極を形成する。信号配線、及び電源配線の導体パターンを形成する導体ペースト材はビアホール部と同じものを用いても良いし、異なるものを用いても良い。なお、導体パターンの形成と前記ビアホールへの導体ペーストの充填を同時に行ってもよい。

以上の様にして、キャリアフィルムを付けたままセラミックグリーンシートを作成した。そして、これを積層用金型に配置するが、前記金型の下側金型には吸着孔が形成されており、これにより最下層となるセラミックグリーンシートをキャリアフィルムが付いたまま、かつキャリアフィルムを積層治具側として吸着固定する。

そして、キャリアフィルムを付けたままセラミックグリーンシートを、セラミックグリーンシートが相対向するようにして積層し、熱圧着させ、キャリアフィルムをとり除く。これを数次繰り返し仮圧着体とした。
この仮圧着体の主面に導体ペーストを用いて電極パターンを印刷形成し、端子電極６０を構成する下地層６０ａを形成した。このとき、前記下地層６０ａは圧着体の表面上に盛り上がるように形成されている（図４（ａ））。さらに、セラミックグリーンシートに用いたものと同じ低温焼成セラミック材料粉末をペースト化した誘電体ペーストを用いて、下地層６０の縁部に絶縁層１５を印刷形成した（図４（ｂ））。この仮圧着体７０を金型に配置し、前記圧着体の両主面に一対の金属板を配置し、これをＣＩＰ（静水圧等方プレス装置）により本圧着した。この時の圧着体表面に形成された放熱用電極や端子電極は図４（ｃ）に示すように圧着体に押込まれ、実質的に平坦に形成される。
さらに導体ペーストを用いて、絶縁層１５の一部を覆うように電極パターンを印刷形成し、端子電極６０を構成する上部層６０ｂを形成してセラミックグリーンシート積層体とした（図４（ｄ））。前記導体層は同一の導体ペーストを用いても良いし、一方のペーストをガラスを含有させたものとしたり、下地層、上部層を構成する金属材料を、例えば下地層をＣｕ、上部層をＡｇとするなど、異ならせることも可能である。

このセラミックグリーンシート積層体に分割溝を鋼刃で刻設形成した後、セッタ等の焼成治具上に配置して大気中９００℃で焼成した。なお導体ペーストとしてＡｇを用いる場合には、焼成時に水蒸気を含まない乾燥空気を用いるのが好ましい。水蒸気を含む場合には、Ａｇの緻密化が進まず、密着強度が著しく低下する場合がある。また導体ペーストとしてＣｕを用いる場合には、所定のガス雰囲気中（還元雰囲気、例えばＮ_２、Ａｒガス）で焼成する。そして、この上部層６０ｂに、無電界めっき処理（Ｎｉ−Ｐめっき、Ａｕめっき）を行い導体層を形成した。
以上のような工程を経て、下地層の外縁部の少なくとも一部とセラミック層を前記絶縁層で被覆するとともに、前記絶縁層の少なくとも一部を前記上部層で被覆して、前記上部層と前記下地層とで前記絶縁層を挟持するとともに、前記端子電極の下地層６０ａの縁部が埋め込まれ、かつ前記端子電極６０が主面に対して実質的に突出したセラミック積層基板を得た。

他の態様として、図５に示す端子電極構造がある。この端子電極は、図１のものと同様に、下地層６０ａ、上部層５０ｂを備え、絶縁層１５を挟持するものであるが、前記下地層６０ａの縁部は、セラミック層に埋め込まない構成を有する。このような端子電極構造は、例えば以下の手順で作製することが出来る。
まず、ＣＩＰ（静水圧等方プレス装置）により本圧着された圧着体の主面に導体ペーストを用いて電極パターンを印刷形成し、端子電極６０を構成する下地層６０ａを形成する。そして、セラミックグリーンシートに用いたものと同じ低温焼成セラミック材料粉末をペースト化した誘電体ペーストを用いて、下地層６０の縁部に絶縁層１５を印刷形成する。 さらに導体ペーストを用いて、絶縁層１５の一部を覆うように電極パターンを印刷形成し、端子電極６０を構成する上部層６０ｂを形成してセラミックグリーンシート積層体とする。これを大気中９００℃で焼成し、上部層６０ｂに無電界めっきを行い、導体層を形成した。 以上のような工程を経て、他の態様のセラミック積層基板を得ることが出来る。

なお、図４（ｃ）のように形成した積層体の両主面に、低温焼成セラミック材料の焼結温度よりも焼結温度の高い無機組成物（例えばアルミナ）で構成された拘束層を配置して焼結しても良い。この拘束層により平面方向の収縮を拘束することで高い寸法精度のセラミック積層基板とすることが出来る。なお前記拘束層は、グリーンシートやペーストにより形成することが出来、圧着や、印刷などにより積層体と一体化する。

セラミック積層基板の構成する低温焼成セラミック材料として、重量％でＡｌ_２Ｏ_３：５０、ＳｉＯ_２：３６、ＳｒＯ：１０、ＴｉＯ_２：４、Ｂｉ_２Ｏ_３：２．５、Ｎａ_２Ｏ：２、Ｋ_２Ｏ：０．５、ＣｕＯ：０．３、Ｍｎ_３Ｏ_４０．５に換算される誘電体材料を使用した。
前記、組成の材料を作製するため、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＴｉＯ_２、Ｂｉ_２Ｏ_３、ＣｕＯ、Ｍｎ_３Ｏ_４およびＳｒＣＯ_３、Ｎａ_２ＣＯ_３、Ｋ_２ＣＯ_３の原料粉を秤量し、純水と一緒に、ボールミルで混合し、混合スラリーを得た。前記スラリーにＰＶＡをスラリー重量に対して１ｗｔ％添加した後、スプレードライヤーにて乾燥し、平均粒径が約０．１ｍｍの顆粒状の乾燥粉を得た。前記顆粒粉を、連続炉にて最高温度８００℃にて仮焼して、目的とする組成である仮焼粉を得た。
次に、仮焼粉を、エタノール中に分散させてボールミルで平均粒径１．２μｍまで粉砕し、更に、シート成形用のバインダーであるＰＶＢ（ポリビニルブチラール）を仮焼粉重量に対して１２ｗｔ％、および可塑剤であるＢＰＢＧ（ブチルフタリルブチルグリコレート）７．５ｗｔ％を添加し、同一のボールミルにて、溶解・分散を行い、シート成形用のスラリーを得た。前記スラリーを減圧下で、脱泡および一部の溶剤の蒸発を行い、約１００００ｍＰａ・ｓの粘度になるように調整した。粘度調整後、ドクターブレードにて、シート成形を行い、乾燥後約１００μｍの厚さのセラミックグリーンシートを得た。後工程のハンドリングのため、所定の大きさに裁断した。

以下の製造工程は、前記した製造工程と実質的に同じとしているので、その説明を省く。なお、端子電極の下地層を形成する導体ペーストは銀ペーストを用いており、主成分の銀に対して、０．２ｗｔ％の白金が添加されているものである。これを焼結後の寸法で、外形が０．６ｍｍ×０．６ｍｍとなるように印刷形成している。そして、その下地層の一部を露出させて絶縁層で覆った。前記絶縁層は、前記したセラミック積層基板の誘電体材料Ａｌ、Ｓｉ、Ｓｒ、Ｎａ、Ｋ、Ｔｉの酸化物を混合し、８００℃で仮焼して、粉砕したセラミック粉末に溶剤、有機ビヒクル等を混合してペースト状にしたものを用いている。さらに下地層と同一の導体ペーストで上部層を形成した。そして仮焼温度よりも高い温度で本焼結し、その後に、前記絶縁層から露出する下地層に無電解めっきにてＮｉ−ＰめっきおよびＡｕめっきを施し、図１に示した端子電極構造を有するセラミック積層基板を作製した（実施例１）。なお、下地層、上部層、絶縁層の焼成後の厚みは、それぞれ１０μｍ、３０μｍ、２０μｍであり、覆い幅Ｗ１，Ｗ２はそれぞれ６０μｍであり、端子電極の突出高さｈは、導体層を含めて４０μｍであった。

他の実施例として、図５の端子構造を有するセラミック積層基板を作製した（実施例２）。本実施例で用いた誘電体材料、導体ペースト材料は実施例と同一であり、下地層、上部層、絶縁層の平面視形状、製造工程も前記したものと同じであるのでその説明を省く。
なお下地層、上部層、絶縁層の焼成後の厚みは、それぞれ１０μｍ、３５μｍ、２０μｍであり、覆い幅Ｗ１，Ｗ２はそれぞれ６０μｍであり、端子電極の突出高さｈは、導体層を含めて４５μｍであった。

比較例として、図７の端子構造を有するセラミック積層基板を作製した。この端子電極は、上部層を有さず、下地層の表面に導電層が形成されている点で、実施例のものと異なる。ここで用いた誘電体材料、導体ペースト材料は実施例と同一であり、下地層、絶縁層の平面視形状、製造工程も前記したものと同じであるのでその説明を省く。
なお下地層、絶縁層の焼成後の厚みは、それぞれ１０μｍ、２０μｍであり、覆い幅Ｗ１は６０μｍであり、端子電極の突出高さｈは、導体層を含めて１８μｍであった。
なお、実施例１、２及び比較例においては、各端子電極の略中央部でφ０．１ｍｍのビアホールと接続する構造となっている。

このように形成したセラミック積層基板を用いて、以下の落下試験と端子電極引張試験を各２０個づつ行った。試験結果を表１と図８に示す。

（落下試験）
前記セラミック積層基板に半導体素子や電子部品を実装し、さらにケースを取り付けた高周波電子部品を所定の評価基板に共晶はんだではんだ接続し、前記評価基板をアルミダイキャストで構成された試験治具内にねじ止め固定して、１．８ｍｍの高さからコンクリート板に自由落下させる。これを１００回繰り返して、高周波部品の評価基板との接合状況や、セラミック積層基板に実装された回路素子の接合状況を拡大鏡で目視評価するともに、ミリオーム計を用いて端子電極と評価基板との間の導通評価を行った。

（端子電極引張試験）
電子部品等を実装しない状態のセラミック積層基板の端子電極に共晶はんだで、φ０．５ｍｍ×２０ｍｍのコバールピンを接続し、これを固定治具に配置し、前記固定治具を引張試験器（島津製作所製オートグラフ 型式ＡＧ−１）にねじ止め固定し、前記コバールピンを引張側の固定部材に固定し、ロードセル１００Ｎ、引張速度０．５ｍｍ／ｍｉｎで引張試験を行った。

表１において、落下試験後、拡大鏡で端子電極を観察したところ、比較例のものでは複数の端子電極に剥離が認められた。また剥離のない端子電極について導通確認したところ、５０％程度の端子電極において抵抗値が増加した。
また引張試験では、本発明のものでは従来のものと比較し、図８に示すように端子強度がおよそ２〜３倍となった。さらに、引張試験後の試料について電極剥離のモードを分類したところ、従来例のものでは、もっぱら下地層とセラミック層との界面での剥離していたい、本発明の実施例１においては、セラミック層部分での破壊であり、端子電極とセラミックとが強固に接続していることがわかった。また、実施例２のものでは、セラミック層部分での破壊と下地層とセラミック層との界面で剥離の２つのモードが存在していた。下地層とセラミック層との界面で剥離する場合であっても、挟持部での密着強度を向上していることで、従来のものより優れた密着強度が得られた。
また本発明においては、端子電極を１０μｍ以上を突き出したことで、前記セラミック積層基板が回路基板に実装された後、前記回路基板に撓みやねじりが生じた場合でも、セラミック積層基板の隅部が実装基板と接触・干渉することを防ぎ、ひいては前記干渉によって生じるセラミック積層基板のクラック・割れなどを生じることを低減することが出来る。
さらに本発明のセラミックセ積層基板では、端子電極の上部層は基板主面に対して、実質的に突き出ているので、基板の隅部が実装基板と接触・干渉することを防ぎ、セラミック積層基板のクラック・割れなどを生じることを低減することが出来た。

本発明によれば、端子電極とセラミックとの密着強度を向上させることで、端子電極に作用する様々な応力による端子電極の剥離を防ぎ、かつセラミック積層基板の隅部が実装基板と接触・干渉によるクラック・割れなどを減じる端子電極構造を提供することが出来る。また本発明のセラミック積層基板によれば、耐衝撃性に優れた面実装型の高周波電子部品を提供することが出来、ひいては、携帯電話などの移動体通信機器の信頼性を向上するものである。

（ａ）本発明の一実施例に係るセラミック積層基板の端子電極の平面図であり、（ｂ）その断面図である。 本発明の一実施例に係る高周波電子部品の斜視図である。 本発明の一実施例に係る高周波電子部品の裏面平面図である。 本発明の一実施例に係る高周波電子部品に用いるセラミック積層基板の端子電極の形成工程を示す斜視図である。 本発明の他の実施例に係るセラミック積層基板の端子電極の平面図である。 （ａ）本発明の他の実施例に係るセラミック積層基板の端子電極の平面図であり、（ｂ）本発明の他の実施例に係るセラミック積層基板の端子電極の平面図である。 従来のセラミック積層基板の端子電極の断面図である。 端子電極の剥離強度特性図である。

符号の説明

１ 高周波電子部品
１２ セラミック積層基板
１５ 絶縁層
１８ ビアホール
６０ 端子電極
６０ａ 下地層
６０ｂ 上部層
７０ セラミック層

Claims (6)

1. 複数のセラミックス層と電極パターンを備えたセラミック積層基板において、
   前記セラミック積層基板の外表面には端子電極と絶縁層を有し、前記端子電極は、電極パターンで形成された下地層と上部層を有し、前記下地層の外縁部の少なくとも一部と前記セラミック層を前記絶縁層で被覆するとともに、前記絶縁層の少なくとも一部を前記上部層で被覆し、もって前記上部層と前記下地層とで前記絶縁層を挟持したことを特徴とするセラミック積層基板。
2. 前記端子電極を前記セラミック積層基板の表面に対して突出させたことを特徴とする請求項１に記載のセラミック積層基板。
3. 前記下地層の外縁部を前記セラミック層に対して傾斜して埋設したことを特長とする請求項１又は２に記載のセラミック積層基板。
4. 前記上部層の表面に電界めっき又は無電界めっきで形成される導体層を形成し、前記導体層の外縁部が前記絶縁層の一部を覆うことを特徴とする請求項１乃至３のいずれかに記載のセラミック積層基板。
5. セラミック積層基板の表面に延出するビアホールと前記下地層を接続することを特長とする請求項１乃至４のいずれかに記載のセラミック積層基板。
6. 請求項１乃至５のいずれかに記載のセラミック積層基板において、セラミック積層基板の内部に形成された電極パターンでインダクタンス素子及び／又はキャパシタンス素子を形成したことを特徴とする高周波電子部品。

Images