JP2007184314A - セラミック多層基板の製造方法およびセラミック多層基板 - Google Patents
セラミック多層基板の製造方法およびセラミック多層基板 Download PDFInfo
- Publication number
- JP2007184314A JP2007184314A JP2005380695A JP2005380695A JP2007184314A JP 2007184314 A JP2007184314 A JP 2007184314A JP 2005380695 A JP2005380695 A JP 2005380695A JP 2005380695 A JP2005380695 A JP 2005380695A JP 2007184314 A JP2007184314 A JP 2007184314A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- conductor
- green sheet
- hole conductor
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】セラミックグリーンシート1に、ビアホール導体4を形成した後、セラミックグリーンシート1の表面に、ビアホール導体4の端面4aの少なくとも一部から、セラミックグリーンシート1の表面の少なくとも一部に跨るように、欠落防止パターン5を形成し、該ビアホール導体4および欠落防止パターン5を備えたセラミックグリーンシート1を含む複数のセラミックグリーンシートを積層してグリーンシート積層体11を形成した後、該グリーンシート積層体を焼成して、グリーンシート積層体を焼結させる。
また、欠落防止パターン5を形成した後、セラミックグリーンシートの表面に、グリーンシート積層体において面内導体となる導体パターン6を形成する。
【選択図】図1
Description
(1)セラミックグリーンシート用スラリーを塗工して、セラミックグリーンシートを形成する工程、
(2)セラミックグリーンシートに、ビアホール導体形成用の貫通孔を形成する工程、
(3)ビアホール導体形成用の貫通孔に導電性ペーストを充填してビアホール導体を形成する工程、
(4)セラミックグリーンシートの表面に導電性ペーストを印刷して面内導体用導体パターンを形成する工程、
(5)セラミックグリーンシートを順次、積層することにより、未焼成のセラミック積層体を形成する工程、
(6)未焼成のセラミック積層体を焼成する工程
などを経て製造されている。
セラミックグリーンシートにビアホール導体を形成する工程と、
前記セラミックグリーンシートの表面に、前記ビアホール導体の端面の少なくとも一部から、前記セラミックグリーンシートの表面の少なくとも一部に跨るように、前記セラミックグリーンシートから前記ビアホール導体が欠落することを防止するための欠落防止パターンを形成する工程と、
前記ビアホール導体および前記欠落防止パターンを備えたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層してグリーンシート積層体を形成する工程と、
前記グリーンシート積層体を焼成して、前記グリーンシート積層体を焼結させる工程と
を具備することを特徴としている。
複数のセラミック層を積層してなるセラミック積層体と、前記セラミック積層体を構成する前記セラミック層の層間に配設された面内導体と、前記セラミック層の層間を接続するためのビアホール導体とを備えたセラミック多層基板であって、
前記ビアホール導体の端面の少なくとも一部から、前記ビアホール導体の端面と同一面となる前記セラミック層の表面の少なくとも一部に跨るように、かつ、前記ビアホール導体の端面の少なくとも一部が露出するような態様で絶縁性パターンが設けられていること、を特徴としている。
なお、欠落防止パターンが形成された段差のある領域を経て、面内導体をビアホール導体に接続するようにした場合、段差部分で断線を生じる場合があり、段差のない領域から面内導体を引き出す場合に比べると信頼性が低くなることがある。
なお、この実施例では、セラミックグリーンシート1として、例えば、酸化バリウム、酸化アルミニウム、酸化ケイ素、酸化カルシウムおよび酸化ホウ素などを混合した低温焼結セラミック原料粉末に、ポリビニルブチラールなどの有機バインダ、ジ−n−ブチルフタレートなどの可塑剤、トルエンやイソプロピルアルコールなどの溶剤をそれぞれ添加、混合して調製したスラリーをドクターブレード法などの方法によってキャリアフィルム2上にシート状に成形したものを用いた。
また、有機バインダ、可塑剤、溶剤などについては、公知の種々のものを用いることが可能である。さらに、分散剤などの添加物を添加することも可能である。
D/t>3.0 ……(1)
欠落防止パターン5を形成するためのペーストとして、例えば、ポリプロピレンなどの樹脂を主成分とする樹脂ペーストを用いることが可能である。このような樹脂ペーストを用いた場合、グリーンシート積層体の焼成時に欠落防止パターンが焼失するため、欠落防止パターンの形状を自由に選択することが可能になり、製造工程の自由度を向上させることが可能になる。
例えば、樹脂ペーストを用いた場合、ビアホール導体4の端面4aを含むセラミックグリーンシート1の全面に欠落防止パターン5を配設することが可能であり、このとき欠落防止パターン5がビアホール導体4の端面4aの全体およびセラミックグリーンシート1の表面全体の広い領域と接しているため、ビアホール導体4の欠落防止効果をより大きくすることが可能になる。
欠落防止パターン5を形成するためのペーストとして、金属を主成分とする導電性ペーストを用いてもよい。この場合、配線パターンなどを構成する導体パターン6に使用している導電性ペーストと同系統の組成のものを用いることが焼結性の点から望ましい。
また、欠落防止パターン5を形成するのに導電性ペーストを用いた場合、欠落防止パターン5はビアホール導体4の端面4aの全体およびビアホール導体4の端面4aの周囲のセラミックグリーンシート1の表面を覆うように配設することができる。また、このとき、欠落防止パターン5はビアホール導体4の端面4a全体と接しており、さらに、ビアホール導体4との密着性にも優れるため、ビアホール導体4をより確実に保持し、大きな欠落防止効果を得ることができる。
また、欠落防止パターン5を形成するためのペーストとして、導電性ペーストを用いた場合、欠落防止パターン5の、ビアホール導体4の端面4aの外周部からセラミックグリーンシート1の表面への突出距離(例えば、図4(a),(c)、及び、図5(a),(b)の距離A)は、20〜200μmとすることが望ましく、50〜100μmとすることが最も望ましい。距離Aが20μm未満になると十分な欠落防止効果が得られず、また、200μmを超えると、小型化への障害となるため好ましくない。一方、距離Aを50〜100μmとすることにより、製品の小型化を妨げることなく、十分な欠落防止効果を確保することが可能になる。
欠落防止パターン5を形成するためのペーストとして、セラミックを主成分として含むセラミックペーストを用いてもよい。欠落防止パターン5を形成するのにセラミックペーストを用いる場合、セラミックグリーンシート1(すなわち、セラミック積層体21(図2))を構成するセラミックと同系統のセラミックを用いることが焼結性の点から望ましい。
また、欠落防止パターン5を形成するのにセラミックペーストを用いる場合、欠落防止パターン5は、ビアホール導体4の端面4aの少なくとも一部が露出するような態様でビアホール導体4の端面4aの外周部から、ビアホール導体4の端面4aの周囲のセラミックグリーンシート1の表面に跨るように配設することができる。また、セラミックペーストを用いた場合、絶縁体からなる欠落防止パターン5が形成されるため、導電性ペーストを用いる場合に比べて、ビアホール導体4の端面4aの面積、すなわち、電極面積が大きくなりすぎることを回避しつつ、ビアホール導体4の欠落を防止することが可能になる。
なお、欠落防止パターン5を形成するためのペーストとして、セラミックペーストを用いた場合も、欠落防止パターン5の、ビアホール導体4の端面4aの外周部からセラミックグリーンシート1の表面への突出距離(例えば、図5(a),(b)の距離A)は、20〜200μmとすることが望ましく、50〜100μmとすることが最も望ましい。距離Aが20μm未満になると十分な欠落防止効果が得られず、また、200μmを超えると、小型化への障害となるため好ましくない。ただし、セラミックペーストの場合は200μmを超えた場合でも、他のビアホール導体の全面を覆うことがなければ問題はない。一方、距離Aを50〜100μmとすることにより、製品の小型化を妨げることなく、十分な欠落防止効果を確保することが可能になる。
面内導体を構成する導体パターン6は、欠落防止パターン5を乗り越えてビアホール導体4の端面4a上に達するように配設される導通接続部6aと、引き出し部6bと、前記導体接続部6aと引き出し部6bを接続する接続部6cとを含んでおり、引き出し部6b、接続部6c、導体接続部6aを介して、ビアホール導体4に接続されている。
また、端子電極を構成する導体パターン6は、欠落防止パターン5の上からビアホール導体4の端面4a上に至る領域に配設され、ビアホール導体4に確実に接続されている。
なお、この実施例1では、図2(c)に示すように、セラミック多層基板(セラミック積層体)21の下面側に露出したビアホール導体4の下側の端面4aがセラミック多層基板の端子電極6'''となっている。
なお、図2(c),図3は、焼成後にも欠落防止パターン5が残留している例を示している。
この実施例2では、欠落防止パターンの形成用材料として、樹脂ペーストを用い、セラミックグリーンシートの全面に欠落防止パターンを形成した。
(1)まず、図9(a)に示すように、キャリアフィルム2に裏打ちされたセラミックグリーンシート1を用意する。
なお、上記実施例では焼結性の観点から、前記欠落防止パターンは積層体の最外層となる位置に配設するように積層しているが、場合によっては最外層以外のセラミックグリーンシートにも、樹脂ペースト層からなる欠落防止パターン5(5a)を設けるように構成することも可能である。
り、図11(a)に示すような、ビアホール導体4が表面に露出した表面導体6'(4)、面内導体6''、ビアホール導体4の端面4aによって形成されている端子電極6'''(4a)などを構成する導体パターン6、ビアホール導体4などを備えたセラミック多層基板(セラミック積層体)21を得る。
この実施例3では、グリーンシート積層体の焼成温度では実質的に焼結しない難焼結性セラミックを主成分とする材料からなる欠落防止パターンを形成することにより、欠落防止パターンがビアホール導体の脱落を防止する機能を果たすとともに、焼成工程において、グリーンシート積層体の積層方向に直交する方向(平面方向)の収縮を抑制する機能を果たすようにした。
(1)まず、図13(a)に示すように、キャリアフィルム2に裏打ちされたセラミックグリーンシート1を用意する。
また、欠落防止パターン5(収縮抑制層5b)は、焼成後の厚みが1〜20μmとなるように、塗布厚みを調整する。これは、焼成後の厚みが1μm未満になると、収縮を抑制する効果が不十分になり、また厚みが20μmを超えると、セラミック材料からのガラス成分の欠落防止パターンへの拡散が十分にゆきわたらず、そのためセラミック層間の接着性が確保できなくなることがあることによる。
なお、難焼結性セラミックを主成分とする欠落防止パターン5(収縮抑制層5b)は、焼成工程における収縮がほとんどなく、焼成の前後においてその厚みに大きな変化が起こることはない。
なお、この実施例3では、欠落防止パターン5として、収縮抑制層5bが用いられているので、グリーンシート積層体11の焼成工程で、グリーンシート積層体11が積層方向には収縮するが、積層方向に直交する方向(平面方向)にはほとんど収縮しないようにすることが可能になり、所望の寸法精度、形状精度を備え、かつ、ビアホール導体4の欠落のない信頼性の高いセラミック多層基板を得ることができる。また、欠落防止パターンとしての収縮抑制層が、ビアホール導体とセラミックグリーンシートとの両者にまたがっているので、焼成時、それらの間に生じることのあるボイドの発生を防ぐことができる。
したがって、本願発明は、セラミック多層基板やそれを用いたセラミック多層モジュールおよびそれらの製造技術の分野に広く適用することができる。
2 キャリアフィルム
3 ビアホール用の貫通孔
4 ビアホール導体
4a ビアホール導体の端面
5(5a) 欠落防止パターン
5b 収縮抑制層
6 導体パターン
6' 表面導体
6'' 面内導体
6''' 端子電極
6a 導体接続部
6b 引き出し部
6c 接続部
7 半導体デバイス
8 表面実装部品
9 金属ケース
10 はんだ
11 グリーンシート積層体(未焼成セラミック積層体)
21 セラミック多層基板(セラミック積層体)
31 セラミック多層モジュール
31a 金属ケース付きセラミック多層モジュール
D ビアホール用の貫通孔の平面形状の最大寸法
t セラミックグリーンシートとキャリアフィルムの厚みを加算した厚さ
Claims (18)
- セラミックグリーンシートにビアホール導体を形成する工程と、
前記セラミックグリーンシートの表面に、前記ビアホール導体の端面の少なくとも一部から、前記セラミックグリーンシートの表面の少なくとも一部に跨るように、前記セラミックグリーンシートから前記ビアホール導体が欠落することを防止するための欠落防止パターンを形成する工程と、
前記ビアホール導体および前記欠落防止パターンを備えたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層してグリーンシート積層体を形成する工程と、
前記グリーンシート積層体を焼成して、前記グリーンシート積層体を焼結させる工程と
を具備することを特徴とする、セラミック多層基板の製造方法。 - 前記セラミックグリーンシートはキャリアフィルムによって裏打ちされており、前記セラミックグリーンシートと前記キャリアフィルムの両方を貫通するビアホール導体充填用の貫通孔を形成し、該貫通孔に導電性ペーストを充填することにより前記ビアホール導体を形成することを特徴とする、請求項1記載のセラミック多層基板の製造方法。
- 前記欠落防止パターンを形成した後、前記セラミックグリーンシートの表面に、前記グリーンシート積層体において面内導体となる導体パターンを形成する工程を備えることを特徴とする、請求項1または2のセラミック多層基板の製造方法。
- 前記欠落防止パターンを、前記グリーンシート積層体と同時に焼成されるセラミックおよび/またはガラスを主成分とする絶縁性材料によって、前記ビアホール導体の端面の少なくとも一部が露出するような態様で形成することを特徴とする、請求項1〜3のいずれかに記載のセラミック多層基板の製造方法。
- 前記欠落防止パターンを、前記ビアホール導体の端面の外周全体を覆うように形成することを特徴とする、請求項4記載のセラミック多層基板の製造方法。
- 前記欠落防止パターンを、前記ビアホール導体の端面の外周の要部を覆い、かつ、少なくとも外周の一部を覆わないような態様で形成することを特徴とする、請求項4記載のセラミック多層基板の製造方法。
- 前記面内導体が、前記ビアホール導体の端面の前記露出した部分を覆うように形成される導体接続部と、前記導体接続部に接続される引き出し部とを備えており、前記引き出し部と前記導体接続部との接続部が、前記ビアホール導体の端面の外周の、前記欠落防止パターンにより覆われていない部分に形成されることを特徴とする、請求項6記載のセラミック多層基板の製造方法。
- 前記欠落防止パターンを、前記グリーンシート積層体を焼成する工程で消失する樹脂により形成することを特徴とする、請求項1〜3のいずれかに記載のセラミック多層基板の製造方法。
- 前記欠落防止パターンを、前記ビアホール導体の端面全体を覆うように形成することを特徴とする、請求項8記載のセラミック多層基板の製造方法。
- 前記欠落防止パターンを、前記ビアホール導体が形成された前記セラミックグリーンシートの表面全体を覆うように形成することを特徴とする、請求項9記載のセラミック多層基板の製造方法。
- 前記欠落防止パターンを、前記グリーンシート積層体の焼成温度では実質的に焼結しない難焼結性セラミックを主成分とする絶縁性材料により、前記ビアホール導体の端面の少なくとも一部が露出するように形成することを特徴とする、請求項1〜3のいずれかに記載のセラミック多層基板の製造方法。
- 難焼結性セラミックを主成分とする絶縁性材料よりなる前記欠落防止パターンの厚みを1〜20μmとするとともに、前記欠落防止パターンを前記ビアホール導体の端面の前記露出した部分を除く前記セラミックグリーンシートの表面全体を覆うように形成することを特徴とする、請求項11記載のセラミック多層基板の製造方法。
- 前記セラミックグリーンシートがAg系導体材料またはCu系導体材料と同時に焼成することが可能な低温焼結セラミック材料を主成分とするものであり、前記ビアホール導体はAg系導体材料またはCu系導体材料を主成分とするものであることを特徴とする、請求項1〜12のいずれかに記載のセラミック多層基板の製造方法。
- 複数のセラミック層を積層してなるセラミック積層体と、前記セラミック積層体を構成する前記セラミック層の層間に配設された面内導体と、前記セラミック層の層間を接続するためのビアホール導体とを備えたセラミック多層基板であって、
前記ビアホール導体の端面の少なくとも一部から、前記ビアホール導体の端面と同一面となる前記セラミック層の表面の少なくとも一部に跨るように、かつ、前記ビアホール導体の端面の少なくとも一部が露出するような態様で絶縁性パターンが設けられていること、を特徴とするセラミック多層基板。 - 前記絶縁性パターンが、前記セラミック積層体と同時に焼結されるセラミックおよび/またはガラスを主成分とするものであることを特徴とする、請求項14記載のセラミック多層基板。
- 前記絶縁性パターンが、前記セラミック層の焼成温度では実質的に焼結しない難焼結性セラミックを主成分とし、厚みが1〜20μmのものであることを特徴とする、請求項14のセラミック多層基板。
- 前記ビアホール導体の端面が、前記セラミック積層体の最上層および/または最下層に露出していることを特徴とする、請求項14〜16のいずれかに記載のセラミック多層基板。
- 前記セラミック層が、Ag系導体材料またはCu系導体材料と同時焼成可能な低温焼結セラミック材料を主成分とするものであり、前記ビアホール導体はAg系導体材料またはCu系導体材料を主成分とするものであることを特徴とする、請求項14〜17のいずれかに記載のセラミック多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005380695A JP4826253B2 (ja) | 2005-12-30 | 2005-12-30 | セラミック多層基板の製造方法およびセラミック多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005380695A JP4826253B2 (ja) | 2005-12-30 | 2005-12-30 | セラミック多層基板の製造方法およびセラミック多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007184314A true JP2007184314A (ja) | 2007-07-19 |
JP4826253B2 JP4826253B2 (ja) | 2011-11-30 |
Family
ID=38340160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005380695A Expired - Fee Related JP4826253B2 (ja) | 2005-12-30 | 2005-12-30 | セラミック多層基板の製造方法およびセラミック多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4826253B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199534A (ja) * | 2009-01-28 | 2010-09-09 | Kyocera Corp | 電子部品搭載用基板 |
JP2012151277A (ja) * | 2011-01-19 | 2012-08-09 | Mitsubishi Electric Corp | セラミック基板の製造方法および多層セラミック基板の製造方法 |
WO2016021397A1 (ja) * | 2014-08-06 | 2016-02-11 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6047495A (ja) * | 1983-08-25 | 1985-03-14 | 株式会社日立製作所 | セラミツク配線基板 |
JPH0493096A (ja) * | 1990-08-08 | 1992-03-25 | Shinko Electric Ind Co Ltd | 多層セラミック基板 |
JPH08111587A (ja) * | 1994-10-11 | 1996-04-30 | Fujitsu Ltd | 配線板構造及びその製造方法並びに半導体装置 |
JPH08169776A (ja) * | 1994-12-19 | 1996-07-02 | Sumitomo Metal Ind Ltd | セラミックス多層基板 |
JPH08274467A (ja) * | 1995-03-30 | 1996-10-18 | Mitsubishi Electric Corp | 多層セラミック基板のバイア形成方法 |
JP2000315864A (ja) * | 1999-03-03 | 2000-11-14 | Murata Mfg Co Ltd | セラミック多層基板の製造方法 |
JP2001007524A (ja) * | 1999-06-23 | 2001-01-12 | Denso Corp | 配線基板の製造方法 |
JP2005209881A (ja) * | 2004-01-22 | 2005-08-04 | Hitachi Metals Ltd | セラミック積層基板および高周波電子部品 |
JP2005223226A (ja) * | 2004-02-06 | 2005-08-18 | Murata Mfg Co Ltd | 複合多層基板 |
-
2005
- 2005-12-30 JP JP2005380695A patent/JP4826253B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6047495A (ja) * | 1983-08-25 | 1985-03-14 | 株式会社日立製作所 | セラミツク配線基板 |
JPH0493096A (ja) * | 1990-08-08 | 1992-03-25 | Shinko Electric Ind Co Ltd | 多層セラミック基板 |
JPH08111587A (ja) * | 1994-10-11 | 1996-04-30 | Fujitsu Ltd | 配線板構造及びその製造方法並びに半導体装置 |
JPH08169776A (ja) * | 1994-12-19 | 1996-07-02 | Sumitomo Metal Ind Ltd | セラミックス多層基板 |
JPH08274467A (ja) * | 1995-03-30 | 1996-10-18 | Mitsubishi Electric Corp | 多層セラミック基板のバイア形成方法 |
JP2000315864A (ja) * | 1999-03-03 | 2000-11-14 | Murata Mfg Co Ltd | セラミック多層基板の製造方法 |
JP2001007524A (ja) * | 1999-06-23 | 2001-01-12 | Denso Corp | 配線基板の製造方法 |
JP2005209881A (ja) * | 2004-01-22 | 2005-08-04 | Hitachi Metals Ltd | セラミック積層基板および高周波電子部品 |
JP2005223226A (ja) * | 2004-02-06 | 2005-08-18 | Murata Mfg Co Ltd | 複合多層基板 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199534A (ja) * | 2009-01-28 | 2010-09-09 | Kyocera Corp | 電子部品搭載用基板 |
JP2012151277A (ja) * | 2011-01-19 | 2012-08-09 | Mitsubishi Electric Corp | セラミック基板の製造方法および多層セラミック基板の製造方法 |
WO2016021397A1 (ja) * | 2014-08-06 | 2016-02-11 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
JP2016039195A (ja) * | 2014-08-06 | 2016-03-22 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
CN106664794A (zh) * | 2014-08-06 | 2017-05-10 | 大日本印刷株式会社 | 贯通电极基板及其制造方法以及使用贯通电极基板的半导体装置 |
US10008442B2 (en) | 2014-08-06 | 2018-06-26 | Dai Nippon Printing Co., Ltd. | Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used |
CN106664794B (zh) * | 2014-08-06 | 2019-03-29 | 大日本印刷株式会社 | 贯通电极基板及其制造方法以及使用贯通电极基板的半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4826253B2 (ja) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5195903B2 (ja) | 電子部品モジュール及び該電子部品モジュールの製造方法 | |
JP2001291955A (ja) | 多層セラミック基板、その製造方法および設計方法、ならびに電子装置 | |
US6942833B2 (en) | Ceramic multilayer substrate manufacturing method and unfired composite multilayer body | |
KR100922079B1 (ko) | 다층 세라믹 기판 | |
JP4826253B2 (ja) | セラミック多層基板の製造方法およびセラミック多層基板 | |
EP2120522A1 (en) | Method for the production of laminated ceramic electronic parts | |
US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
JP3591437B2 (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
JP2004247334A (ja) | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 | |
WO2009119198A1 (ja) | セラミック基板の製造方法 | |
JP2001339166A (ja) | 多層配線基板及びその製造方法 | |
JP4826348B2 (ja) | 突起状電極付き多層セラミック電子部品の製造方法 | |
JP4535801B2 (ja) | セラミック配線基板 | |
JP4595199B2 (ja) | 多層セラミック基板の製造方法 | |
JP2006108483A (ja) | キャビティを備えた多層セラミック基板およびその製造方法 | |
JP2002050869A (ja) | 多層配線基板の製造方法 | |
JP4038616B2 (ja) | 多層セラミック基板の製造方法 | |
JP3994795B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 | |
JP2010153554A (ja) | セラミック基板及びその製造方法 | |
JP2009147160A (ja) | 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品 | |
JP2006032442A (ja) | 多層基板及びその製造方法 | |
JP2010232257A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110829 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4826253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |