JPH08169776A - セラミックス多層基板 - Google Patents
セラミックス多層基板Info
- Publication number
- JPH08169776A JPH08169776A JP6314875A JP31487594A JPH08169776A JP H08169776 A JPH08169776 A JP H08169776A JP 6314875 A JP6314875 A JP 6314875A JP 31487594 A JP31487594 A JP 31487594A JP H08169776 A JPH08169776 A JP H08169776A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- multilayer substrate
- ceramic
- diameter
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【構成】 多層基板の最表層８１ａ、８１ｎに形成され
るスルーホール１１における外側部１１ａの径ｄより
も、内側部１１ｂの径Ｄの方が大きく設定されているセ
ラミックス多層基板１０。 【効果】 スルーホール１１、１２と導体部１３、１４
との間に隙間が生じても、基板外部側の径の小さいスル
ーホール部分１１ａと、基板内部側の端部面１１ｄ、１
２ａとに挟まれ、導体部１３、１４の上下方向移動が規
制される。このため、導体部１３，１４と配線層８２ａ
〜８２ｎ-1との切断や、導体部１３、１４の抜け落ち、
ＩＣチップ９０の脱落を防止し、信頼性を高めることが
できる。また導体部１３、１４の表面に形成されていた
パッドを省略し、コストを削減すると共に、導体部１
３、１４間の距離を短くして高密度実装及び小形化を図
ることができる。
るスルーホール１１における外側部１１ａの径ｄより
も、内側部１１ｂの径Ｄの方が大きく設定されているセ
ラミックス多層基板１０。 【効果】 スルーホール１１、１２と導体部１３、１４
との間に隙間が生じても、基板外部側の径の小さいスル
ーホール部分１１ａと、基板内部側の端部面１１ｄ、１
２ａとに挟まれ、導体部１３、１４の上下方向移動が規
制される。このため、導体部１３，１４と配線層８２ａ
〜８２ｎ-1との切断や、導体部１３、１４の抜け落ち、
ＩＣチップ９０の脱落を防止し、信頼性を高めることが
できる。また導体部１３、１４の表面に形成されていた
パッドを省略し、コストを削減すると共に、導体部１
３、１４間の距離を短くして高密度実装及び小形化を図
ることができる。
Description
【０００１】
【産業上の利用分野】本発明はセラミックス多層基板に
関し、より詳細には、例えば高周波領域で使用される高
速のマイクロプロセッサ、ＣＰＵ、通信機器等を構成
し、電極部が高密度に形成されたＩＣチップを実装する
のに用いられるセラミックス多層基板に関する。
関し、より詳細には、例えば高周波領域で使用される高
速のマイクロプロセッサ、ＣＰＵ、通信機器等を構成
し、電極部が高密度に形成されたＩＣチップを実装する
のに用いられるセラミックス多層基板に関する。
【０００２】
【従来の技術】ＩＣチップは通常セラミックス多層基板
上の所定箇所に接着・固定されると共に、前記ＩＣチッ
プの引き出し電極部は金（Ａｕ）やアルミニウム（Ａ
ｌ）等のボンディングワイヤを用いて前記セラミックス
多層基板の電極部に接続されている。近年、ＩＣチップ
がセラミックス多層基板上に複数個搭載され、高周波領
域で使用されるＭＣＭ（Multi Chip Module)の用途が拡
大してきており、中でもＩＣチップの下面全体に引き出
し電極部（以下、パッドと記す）が高密度に形成された
タイプのＭＣＭの利用が増大してきている。
上の所定箇所に接着・固定されると共に、前記ＩＣチッ
プの引き出し電極部は金（Ａｕ）やアルミニウム（Ａ
ｌ）等のボンディングワイヤを用いて前記セラミックス
多層基板の電極部に接続されている。近年、ＩＣチップ
がセラミックス多層基板上に複数個搭載され、高周波領
域で使用されるＭＣＭ（Multi Chip Module)の用途が拡
大してきており、中でもＩＣチップの下面全体に引き出
し電極部（以下、パッドと記す）が高密度に形成された
タイプのＭＣＭの利用が増大してきている。
【０００３】このような高周波領域で用いられる前記Ｍ
ＣＭにおいては、ノイズが発生し易いため、ＩＣチップ
とセラミックス多層基板との接続距離を短くしてインピ
ーダンスやインダクタンスの増加を極力抑える必要があ
る。またＩＣチップの下面に前記パッドが高密度に形成
された前記ＭＣＭにおいては、前記パッドを前記ボンデ
ィングワイヤを用いて前記セラミックス多層基板に接続
することは困難である。これらの問題に対処するため、
最近では前記ＩＣチップのパッドと前記セラミックス多
層基板の電極部とが対向させられ、これらが前記ボンデ
ィングワイヤの替わりにハンダバンプ等を用いてフリッ
プチップ接続されたタイプのＭＣＭが製造されている。
ＣＭにおいては、ノイズが発生し易いため、ＩＣチップ
とセラミックス多層基板との接続距離を短くしてインピ
ーダンスやインダクタンスの増加を極力抑える必要があ
る。またＩＣチップの下面に前記パッドが高密度に形成
された前記ＭＣＭにおいては、前記パッドを前記ボンデ
ィングワイヤを用いて前記セラミックス多層基板に接続
することは困難である。これらの問題に対処するため、
最近では前記ＩＣチップのパッドと前記セラミックス多
層基板の電極部とが対向させられ、これらが前記ボンデ
ィングワイヤの替わりにハンダバンプ等を用いてフリッ
プチップ接続されたタイプのＭＣＭが製造されている。
【０００４】図８は従来のスルーホール及びパッドが形
成されたセラミックス多層基板上にＩＣチップがフリッ
プチップ接続された状態を模式的に示した断面図であ
り、図中８１ａ、８１ｂ、…は例えばガラスセラミック
ス材料を用いて形成された複数個のセラミックス層を示
している。セラミックス層８１ａ、８１ｂ、…間の所定
箇所には例えばＣｕ（銅）やＡｇ（銀）を用いて形成さ
れた複数個の配線層８２ａ、８２ｂ、…が介装されてい
る。セラミックス層８１ａ、８１ｂ、…の所定箇所には
径が約０．１５〜０．０５ｍｍの略円柱形状または多角
柱形状の複数個のスルーホール８３、８４が形成されて
いる。スルーホール８３、８４の一端部側はセラミック
ス層８１ａ上部に開口し、スルーホール８３、８４の他
端部側は所定のセラミックス層８１ｂ、８１ｃ、…によ
り閉じられている。スルーホール８３内には例えばＣ
ｕ、Ａｇ−Ｐｄ等を用いた導体部８５、８６がそれぞれ
充填されており、導体部８５、８６には配線層８２ａ、
８２ｂ、…が接続されている。また導体部８５、８６近
傍のセラミックス層８１ａと導体部８５、８６上部とに
はＡｇ等を用いて所定形状のパッド８７が形成されてお
り、パッド８７上にはＮｉ（ニッケル）／Ａｕ（金）を
用いたメッキ部８７ａが形成されている。これらセラミ
ックス層８１ａ、８１ｂ、…、配線層８２ａ、８２ｂ、
…、スルーホール８３、８４、導体部８５、８６、パッ
ド８７等を含んでセラミックス多層基板８０が構成され
ている。
成されたセラミックス多層基板上にＩＣチップがフリッ
プチップ接続された状態を模式的に示した断面図であ
り、図中８１ａ、８１ｂ、…は例えばガラスセラミック
ス材料を用いて形成された複数個のセラミックス層を示
している。セラミックス層８１ａ、８１ｂ、…間の所定
箇所には例えばＣｕ（銅）やＡｇ（銀）を用いて形成さ
れた複数個の配線層８２ａ、８２ｂ、…が介装されてい
る。セラミックス層８１ａ、８１ｂ、…の所定箇所には
径が約０．１５〜０．０５ｍｍの略円柱形状または多角
柱形状の複数個のスルーホール８３、８４が形成されて
いる。スルーホール８３、８４の一端部側はセラミック
ス層８１ａ上部に開口し、スルーホール８３、８４の他
端部側は所定のセラミックス層８１ｂ、８１ｃ、…によ
り閉じられている。スルーホール８３内には例えばＣ
ｕ、Ａｇ−Ｐｄ等を用いた導体部８５、８６がそれぞれ
充填されており、導体部８５、８６には配線層８２ａ、
８２ｂ、…が接続されている。また導体部８５、８６近
傍のセラミックス層８１ａと導体部８５、８６上部とに
はＡｇ等を用いて所定形状のパッド８７が形成されてお
り、パッド８７上にはＮｉ（ニッケル）／Ａｕ（金）を
用いたメッキ部８７ａが形成されている。これらセラミ
ックス層８１ａ、８１ｂ、…、配線層８２ａ、８２ｂ、
…、スルーホール８３、８４、導体部８５、８６、パッ
ド８７等を含んでセラミックス多層基板８０が構成され
ている。
【０００５】一方、セラミックス多層基板８０の上方に
はＩＣチップ９０が配設され、ＩＣチップ９０下面には
この内部回路（図示せず）にそれぞれ接続された複数個
のパッド９１が形成されており、このパッド９１とセラ
ミックス多層基板８０における所定のパッド８７とはそ
れぞれ対向させられると共に、ハンダバンプ９２等を用
いてフリップチップ接続されている。これらＩＣチップ
９０、セラミックス多層基板８０、ハンダバンプ９２等
を含んでＭＣＭ１００が構成されている。
はＩＣチップ９０が配設され、ＩＣチップ９０下面には
この内部回路（図示せず）にそれぞれ接続された複数個
のパッド９１が形成されており、このパッド９１とセラ
ミックス多層基板８０における所定のパッド８７とはそ
れぞれ対向させられると共に、ハンダバンプ９２等を用
いてフリップチップ接続されている。これらＩＣチップ
９０、セラミックス多層基板８０、ハンダバンプ９２等
を含んでＭＣＭ１００が構成されている。
【０００６】このように構成されたセラミックス多層基
板８０を製造する場合、図９に示したように、まずセラ
ミックス層８１ａ、８１ｂ、…形成用のグリーンシート
８１ａ´、８１ｂ´、…をダイス１０１上に置き、所定
の大きさを有する略円柱または多角柱形状の打ち抜きピ
ン１０２をＣ方向に押入することにより、スルーホール
８３及びスルーホール８４を形成する。図示しないが、
次にスルーホール８３及びスルーホール８４内に導体部
８５、８６形成用の導体ペーストを充填した後、グリー
ンシート８１ｂ´、８１ｃ´、…上に配線層８２ａ、８
２ｂ、…形成用の導体ペーストを所定パターンに印刷す
る。また最表層のグリーンシート８１ａ´における前記
導体ペースト上に、パッド８７形成用の導体ペーストを
スルーホール８３、８４面より大きい所定形状に印刷す
る。次にグリーンシート８１ａ´、８１ｂ´、…を下か
ら順番に積層し、約１００℃程度に加熱して所定圧力で
加圧・接着する。次に例えば大気雰囲気中約９００℃で
焼成した後、パッド８７上にＮｉ／Ａｕメッキ処理を施
してメッキ部８７ａを形成することにより、セラミック
ス多層基板８０を製造する。
板８０を製造する場合、図９に示したように、まずセラ
ミックス層８１ａ、８１ｂ、…形成用のグリーンシート
８１ａ´、８１ｂ´、…をダイス１０１上に置き、所定
の大きさを有する略円柱または多角柱形状の打ち抜きピ
ン１０２をＣ方向に押入することにより、スルーホール
８３及びスルーホール８４を形成する。図示しないが、
次にスルーホール８３及びスルーホール８４内に導体部
８５、８６形成用の導体ペーストを充填した後、グリー
ンシート８１ｂ´、８１ｃ´、…上に配線層８２ａ、８
２ｂ、…形成用の導体ペーストを所定パターンに印刷す
る。また最表層のグリーンシート８１ａ´における前記
導体ペースト上に、パッド８７形成用の導体ペーストを
スルーホール８３、８４面より大きい所定形状に印刷す
る。次にグリーンシート８１ａ´、８１ｂ´、…を下か
ら順番に積層し、約１００℃程度に加熱して所定圧力で
加圧・接着する。次に例えば大気雰囲気中約９００℃で
焼成した後、パッド８７上にＮｉ／Ａｕメッキ処理を施
してメッキ部８７ａを形成することにより、セラミック
ス多層基板８０を製造する。
【０００７】
【発明が解決しようとする課題】上記したセラミックス
多層基板８０においては、高温で焼成する際、前記導体
ペースト中の溶媒や有機バインダが分解・飛散するた
め、導体ペーストの体積が収縮し、導体部８５、８６と
スルーホール８３、８４との間に隙間ｔが発生し易い。
この結果、セラミックス多層基板８０に熱応力や振動が
加わると、導体部８５、８６と配線層８２ａ、８２ｂ、
…との接続部が切断されたり、導体部８５、８６がスル
ーホール８３、８４より抜けてＩＣチップ９０が外れる
おそれがあるという課題があった。この抜け防止を目的
の一つとしてパッド８７が設けられているが、面積が狭
いとパッド８７とセラミックス層８１ａとの結合が不十
分となり、パッド８７が外れ易くなる。一方、面積が広
いと導体部８５、８６の間隔を広げなければならず、高
密度実装やセラミックス多層基板８０の小形化を図るこ
とが難しいという課題があった。
多層基板８０においては、高温で焼成する際、前記導体
ペースト中の溶媒や有機バインダが分解・飛散するた
め、導体ペーストの体積が収縮し、導体部８５、８６と
スルーホール８３、８４との間に隙間ｔが発生し易い。
この結果、セラミックス多層基板８０に熱応力や振動が
加わると、導体部８５、８６と配線層８２ａ、８２ｂ、
…との接続部が切断されたり、導体部８５、８６がスル
ーホール８３、８４より抜けてＩＣチップ９０が外れる
おそれがあるという課題があった。この抜け防止を目的
の一つとしてパッド８７が設けられているが、面積が狭
いとパッド８７とセラミックス層８１ａとの結合が不十
分となり、パッド８７が外れ易くなる。一方、面積が広
いと導体部８５、８６の間隔を広げなければならず、高
密度実装やセラミックス多層基板８０の小形化を図るこ
とが難しいという課題があった。
【０００８】本発明はこのような課題に鑑みなされたも
のであり、導体部と配線層との接続を確実なものにする
と共に、ＩＣチップの脱落を防止して信頼性を確保する
ことができ、パッドの形成を省略してコストを削減し、
かつ小形化を図ることができるセラミックス多層基板を
提供することを目的としている。
のであり、導体部と配線層との接続を確実なものにする
と共に、ＩＣチップの脱落を防止して信頼性を確保する
ことができ、パッドの形成を省略してコストを削減し、
かつ小形化を図ることができるセラミックス多層基板を
提供することを目的としている。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るセラミックス多層基板は、該多層基板の
最表層に形成されるスルーホールにおける基板外部側の
径よりも、基板内部側の径の方が大きく設定されている
ことを特徴としている。
に本発明に係るセラミックス多層基板は、該多層基板の
最表層に形成されるスルーホールにおける基板外部側の
径よりも、基板内部側の径の方が大きく設定されている
ことを特徴としている。
【００１０】なお、前記径とは前記スルーホール各部に
おける水平断面の最大寸法をいう。
おける水平断面の最大寸法をいう。
【００１１】
【作用】上記構成のセラミックス多層基板によれば、該
多層基板の最表層に形成されるスルーホールにおける基
板外部側の径よりも、基板内部側の径の方が大きく設定
されているので、前記スルーホールと該スルーホール内
に形成された導体部との間に隙間が発生しても、前記基
板外部側の径の小さいスルーホール部分と前記基板内部
側の端部面とにより前記導体部が挟まれ、該導体部の上
下方向への移動が規制されることとなる。このため、該
導体部と前記基板内部に形成された配線層との切断や、
前記導体部の抜け落ち及びこれに伴うＩＣチップの脱落
を防止し得ることとなり、この結果、信頼性を高め得る
こととなる。また前記導体部の表面に形成されていた従
来の大形パッドの形成を省略し得ることとなり、コスト
を削減し得ると共に、前記導体部間の距離を短くして高
密度実装及び小形化を図り得ることとなる。
多層基板の最表層に形成されるスルーホールにおける基
板外部側の径よりも、基板内部側の径の方が大きく設定
されているので、前記スルーホールと該スルーホール内
に形成された導体部との間に隙間が発生しても、前記基
板外部側の径の小さいスルーホール部分と前記基板内部
側の端部面とにより前記導体部が挟まれ、該導体部の上
下方向への移動が規制されることとなる。このため、該
導体部と前記基板内部に形成された配線層との切断や、
前記導体部の抜け落ち及びこれに伴うＩＣチップの脱落
を防止し得ることとなり、この結果、信頼性を高め得る
こととなる。また前記導体部の表面に形成されていた従
来の大形パッドの形成を省略し得ることとなり、コスト
を削減し得ると共に、前記導体部間の距離を短くして高
密度実装及び小形化を図り得ることとなる。
【００１２】
【実施例】以下、本発明に係るセラミックス多層基板の
実施例を図面に基づいて説明する。なお、従来例と同一
機能を有する構成部品には同一の符号を付すこととす
る。図１は実施例１に係るセラミックス多層基板にＩＣ
パッケージがフリップチップ接続されている状態を示し
た模式的断面図であり、図中８１ａ〜８１ｎは例えばガ
ラスセラミックス材料を用いて形成された複数個のセラ
ミックス層を示している。セラミックス層８１ａ〜８１
ｎ間の所定箇所には例えばＣｕやＡｇを用いて形成され
た複数個の配線層８２ａ〜８２ｎ-1が介装されている。
最表層のセラミックス層８１ａ、８１ｎにおける所定箇
所には複数個のスルーホール１１が形成されており、こ
れらスルーホール１１は略円柱形状または多角柱形状を
有する径がｄの外側部１１ａと径がＤの内側部１１ｂと
により構成されている。径ｄに比べて径Ｄの方が大きく
設定されており、外側部１１ａと内側部１１ｂとの間に
は略水平方向に境界面１１ｃが形成されている。また中
間のセラミックス層８１ｂ〜８１ｎ-1における所定箇所
にはスルーホール１１に接続される複数個のスルーホー
ル１２が形成されており、スルーホール１２は径がＤの
略円柱形状または多角柱形状となっている。またスルー
ホール１１の内側端部１１ｄまたはスルーホール１２の
内側端部１２ａは所定のセラミックス層８１ｂ、８１
ｃ、…により閉じられている。スルーホール１１、１２
内には例えばＡｇ、Ｃｕ等を用いた導体部１３、１４が
充填されており、導体部１３、１４の内側端部は所定の
配線層８２ａ〜８２ｎ-1にそれぞれ接続され、導体部１
３、１４の外側端部にはＮｉ／Ａｕ材料を用いたメッキ
部１６が形成されている。これらセラミックス層８１ａ
〜８１ｎ、配線層８２ａ〜８２ｎ-1、スルーホール１
１、１２、導体部１３、１４等を含んでセラミックス多
層基板１０が構成されている。
実施例を図面に基づいて説明する。なお、従来例と同一
機能を有する構成部品には同一の符号を付すこととす
る。図１は実施例１に係るセラミックス多層基板にＩＣ
パッケージがフリップチップ接続されている状態を示し
た模式的断面図であり、図中８１ａ〜８１ｎは例えばガ
ラスセラミックス材料を用いて形成された複数個のセラ
ミックス層を示している。セラミックス層８１ａ〜８１
ｎ間の所定箇所には例えばＣｕやＡｇを用いて形成され
た複数個の配線層８２ａ〜８２ｎ-1が介装されている。
最表層のセラミックス層８１ａ、８１ｎにおける所定箇
所には複数個のスルーホール１１が形成されており、こ
れらスルーホール１１は略円柱形状または多角柱形状を
有する径がｄの外側部１１ａと径がＤの内側部１１ｂと
により構成されている。径ｄに比べて径Ｄの方が大きく
設定されており、外側部１１ａと内側部１１ｂとの間に
は略水平方向に境界面１１ｃが形成されている。また中
間のセラミックス層８１ｂ〜８１ｎ-1における所定箇所
にはスルーホール１１に接続される複数個のスルーホー
ル１２が形成されており、スルーホール１２は径がＤの
略円柱形状または多角柱形状となっている。またスルー
ホール１１の内側端部１１ｄまたはスルーホール１２の
内側端部１２ａは所定のセラミックス層８１ｂ、８１
ｃ、…により閉じられている。スルーホール１１、１２
内には例えばＡｇ、Ｃｕ等を用いた導体部１３、１４が
充填されており、導体部１３、１４の内側端部は所定の
配線層８２ａ〜８２ｎ-1にそれぞれ接続され、導体部１
３、１４の外側端部にはＮｉ／Ａｕ材料を用いたメッキ
部１６が形成されている。これらセラミックス層８１ａ
〜８１ｎ、配線層８２ａ〜８２ｎ-1、スルーホール１
１、１２、導体部１３、１４等を含んでセラミックス多
層基板１０が構成されている。
【００１３】一方、セラミックス多層基板１０の上方に
は図８に示したものと同様のＩＣチップ９０が配設さ
れ、この下面に形成されたパッド９１とセラミックス多
層基板１０における所定の導体部１３、１４とはそれぞ
れ対向させられると共に、ハンダバンプ９２等を用いて
フリップチップ接続されている。これらＩＣチップ９
０、セラミックス多層基板１０、ハンダバンプ９２等を
含んでＭＣＭ２０が構成されている。
は図８に示したものと同様のＩＣチップ９０が配設さ
れ、この下面に形成されたパッド９１とセラミックス多
層基板１０における所定の導体部１３、１４とはそれぞ
れ対向させられると共に、ハンダバンプ９２等を用いて
フリップチップ接続されている。これらＩＣチップ９
０、セラミックス多層基板１０、ハンダバンプ９２等を
含んでＭＣＭ２０が構成されている。
【００１４】次に、このように構成されたセラミックス
多層基板１０の製造方法を図２に基づいて説明する。ま
ずドクターブレード法等によりグリーンシートを成形し
（Ｓ１）、これを所定形状に切断する（Ｓ２）。次に図
３に示したように、最表層のセラミックス層８１ａ、８
１ｎとしてのグリーンシート８１ａ´、８１ｎ´をダイ
ス１０１上に置き、略円柱形状または多角柱形状の径が
略ｄのピン部１０３ａ及び径が略Ｄのピン部１０３ｂで
構成された打ち抜きピン１０３をＣ方向に押入すること
により、スルーホール１１を形成する。また図９に示し
たように、セラミックス層８１ｂ〜８１ｎ-1としてのグ
リーンシート８１ｂ´〜８１ｎ-1´をダイス１０１上に
置き、略円柱形状または多角柱形状の径が略Ｄの打ち抜
きピン１０２をＣ方向に押入することにより、スルーホ
ール１２を形成する（Ｓ３）。次にスルーホール１１及
びスルーホール１２内に導体部１３、１４形成用の導体
ペーストを充填し（Ｓ４）、この後、グリーンシート８
１ｂ´〜８１ｎ-1´上に配線層８２ａ〜８２ｎ-1形成用
の導体ペーストを所定パターンに印刷する（Ｓ５）。次
にグリーンシート８１ａ´〜８１ｎ´を下から順番に積
層し（Ｓ６）、約１００℃程度に加熱して所定圧力で加
圧・接着した後、基板形状に切断する（Ｓ７）。次に例
えば大気雰囲気中約９００℃で焼成し（Ｓ８）、この
後、導体部１３、１４上にＮｉ／Ａｕメッキ処理を施す
ことにより、セラミックス多層基板１０を製造する。
多層基板１０の製造方法を図２に基づいて説明する。ま
ずドクターブレード法等によりグリーンシートを成形し
（Ｓ１）、これを所定形状に切断する（Ｓ２）。次に図
３に示したように、最表層のセラミックス層８１ａ、８
１ｎとしてのグリーンシート８１ａ´、８１ｎ´をダイ
ス１０１上に置き、略円柱形状または多角柱形状の径が
略ｄのピン部１０３ａ及び径が略Ｄのピン部１０３ｂで
構成された打ち抜きピン１０３をＣ方向に押入すること
により、スルーホール１１を形成する。また図９に示し
たように、セラミックス層８１ｂ〜８１ｎ-1としてのグ
リーンシート８１ｂ´〜８１ｎ-1´をダイス１０１上に
置き、略円柱形状または多角柱形状の径が略Ｄの打ち抜
きピン１０２をＣ方向に押入することにより、スルーホ
ール１２を形成する（Ｓ３）。次にスルーホール１１及
びスルーホール１２内に導体部１３、１４形成用の導体
ペーストを充填し（Ｓ４）、この後、グリーンシート８
１ｂ´〜８１ｎ-1´上に配線層８２ａ〜８２ｎ-1形成用
の導体ペーストを所定パターンに印刷する（Ｓ５）。次
にグリーンシート８１ａ´〜８１ｎ´を下から順番に積
層し（Ｓ６）、約１００℃程度に加熱して所定圧力で加
圧・接着した後、基板形状に切断する（Ｓ７）。次に例
えば大気雰囲気中約９００℃で焼成し（Ｓ８）、この
後、導体部１３、１４上にＮｉ／Ａｕメッキ処理を施す
ことにより、セラミックス多層基板１０を製造する。
【００１５】上記説明から明らかなように、実施例１に
係るセラミックス多層基板１０では、最表層のセラミッ
クス層８１ａ、８１ｎに形成されるスルーホール１１の
外側部１１ａの径ｄよりも、内側部１１ｂの径Ｄの方が
大きく設定されているので、スルーホール１１、１２と
これらの内部に形成された導体部１３、１４との間に隙
間が発生しても、基板外部側の径の小さいスルーホール
部分１１ａと基板内部側の端部面１１ｄ、１２ａとによ
り導体部１３、１４が挟まれ、導体部１３、１４の上下
方向への移動が規制される。このため、導体部１３、１
４と基板内部に形成された配線層８２ａ〜８２ｎ-1との
切断や、導体部１３、１４の抜け落ち及びこれに伴うＩ
Ｃチップ９０の脱落を防止することができ、この結果、
信頼性を高めることができる。また導体部１３、１４の
表面に形成されていた従来の大形パッドの形成を省略す
ることができ、コストを削減すると共に、導体部１３、
１４間の距離を短くして高密度実装及び小形化を図るこ
とができる。
係るセラミックス多層基板１０では、最表層のセラミッ
クス層８１ａ、８１ｎに形成されるスルーホール１１の
外側部１１ａの径ｄよりも、内側部１１ｂの径Ｄの方が
大きく設定されているので、スルーホール１１、１２と
これらの内部に形成された導体部１３、１４との間に隙
間が発生しても、基板外部側の径の小さいスルーホール
部分１１ａと基板内部側の端部面１１ｄ、１２ａとによ
り導体部１３、１４が挟まれ、導体部１３、１４の上下
方向への移動が規制される。このため、導体部１３、１
４と基板内部に形成された配線層８２ａ〜８２ｎ-1との
切断や、導体部１３、１４の抜け落ち及びこれに伴うＩ
Ｃチップ９０の脱落を防止することができ、この結果、
信頼性を高めることができる。また導体部１３、１４の
表面に形成されていた従来の大形パッドの形成を省略す
ることができ、コストを削減すると共に、導体部１３、
１４間の距離を短くして高密度実装及び小形化を図るこ
とができる。
【００１６】図４は実施例２に係るセラミックス多層基
板の最表層部に形成されたスルーホールの形状及び形成
方法を説明するため、模式的に示した断面図であり、図
中８１ａ、８１ｎは最表層のセラミックス層を示してい
る。セラミックス層８１ａ、８１ｎの外面８１１側の所
定箇所には略円柱形状または多角柱形状を有する径がｄ
の外側スルーホール部３１ａが形成され、内面８１２側
の所定箇所には略円柱形状または多角柱形状を有する径
がＤの内側スルーホール部３１ｂが形成されており、径
ｄに比べて径Ｄの方が大きく設定されている。また外側
スルーホール部３１ａと内側スルーホール部３１ｂとの
間には中間スルーホール部３１ｃが形成されており、中
間スルーホール部３１ｃは半径ｒの曲面３１ｄを有し、
径がｄからＤに次第に拡がる態様の略台形状に形成され
ている。これら外側スルーホール部３１ａ、内側スルー
ホール部３１ｂ及び中間スルーホール部３１ｃによりス
ルーホール３１が構成されている。スルーホール３１内
には例えばＡｇ、Ｃｕ等を用いた導体部１３、１４の一
部が充填されている。その他の構成は図１に示したもの
と同様であるので、ここではその構成の詳細な説明は省
略することとする。これらセラミックス層８１ａ〜８１
ｎ、配線層８２ａ〜８２ｎ-1、スルーホール１２、導体
部１３、１４（共に図１）、スルーホール３１等を含ん
で実施例２に係るセラミックス多層基板が構成されてい
る。
板の最表層部に形成されたスルーホールの形状及び形成
方法を説明するため、模式的に示した断面図であり、図
中８１ａ、８１ｎは最表層のセラミックス層を示してい
る。セラミックス層８１ａ、８１ｎの外面８１１側の所
定箇所には略円柱形状または多角柱形状を有する径がｄ
の外側スルーホール部３１ａが形成され、内面８１２側
の所定箇所には略円柱形状または多角柱形状を有する径
がＤの内側スルーホール部３１ｂが形成されており、径
ｄに比べて径Ｄの方が大きく設定されている。また外側
スルーホール部３１ａと内側スルーホール部３１ｂとの
間には中間スルーホール部３１ｃが形成されており、中
間スルーホール部３１ｃは半径ｒの曲面３１ｄを有し、
径がｄからＤに次第に拡がる態様の略台形状に形成され
ている。これら外側スルーホール部３１ａ、内側スルー
ホール部３１ｂ及び中間スルーホール部３１ｃによりス
ルーホール３１が構成されている。スルーホール３１内
には例えばＡｇ、Ｃｕ等を用いた導体部１３、１４の一
部が充填されている。その他の構成は図１に示したもの
と同様であるので、ここではその構成の詳細な説明は省
略することとする。これらセラミックス層８１ａ〜８１
ｎ、配線層８２ａ〜８２ｎ-1、スルーホール１２、導体
部１３、１４（共に図１）、スルーホール３１等を含ん
で実施例２に係るセラミックス多層基板が構成されてい
る。
【００１７】このように構成された実施例２に係るセラ
ミックス多層基板のスルーホール３１を形成する場合、
最表層のセラミックス層８１ａ、８１ｎとしてのグリー
ンシート８１ａ´、８１ｎ´をダイス（図示せず）上に
置き、スルーホール３１と略同様の形状を有する打ち抜
きピン１０４をＣ方向に押入することにより、スルーホ
ール３１を形成することができる。
ミックス多層基板のスルーホール３１を形成する場合、
最表層のセラミックス層８１ａ、８１ｎとしてのグリー
ンシート８１ａ´、８１ｎ´をダイス（図示せず）上に
置き、スルーホール３１と略同様の形状を有する打ち抜
きピン１０４をＣ方向に押入することにより、スルーホ
ール３１を形成することができる。
【００１８】上記説明から明らかなように、実施例２に
係るセラミックス多層基板では、基板外部側の径の小さ
い中間スルーホール部３１ｃと、基板内部側の端部面１
１ｄ、１２ａ（図１）とにより導体部１３、１４が挟ま
れ、導体部１３、１４における上下方向への移動が規制
されるため、実施例１のものと同様の効果を得ることが
できる。
係るセラミックス多層基板では、基板外部側の径の小さ
い中間スルーホール部３１ｃと、基板内部側の端部面１
１ｄ、１２ａ（図１）とにより導体部１３、１４が挟ま
れ、導体部１３、１４における上下方向への移動が規制
されるため、実施例１のものと同様の効果を得ることが
できる。
【００１９】なお、別の実施例では中間スルーホール部
３１ｃの半径ｒが徐々に変化したもの、あるいは半径ｒ
が無限大のものであってもよい。
３１ｃの半径ｒが徐々に変化したもの、あるいは半径ｒ
が無限大のものであってもよい。
【００２０】図５は実施例３に係るセラミックス多層基
板の最表層部に形成されたスルーホールの形状及び形成
方法を説明するため、模式的に示した断面図であり、図
中８１ａ、８１ｎは最表層のセラミックス層を示してい
る。セラミックス層８１ａ、８１ｎの外面８１１側の所
定箇所には略円柱形状または多角柱形状を有する径がｄ
の外側スルーホール部４１ａが形成され、内面８１２側
の所定箇所には内側スルーホール部４１ｂが形成されて
おり、内側スルーホール部４１ｂは半径ｒの曲面４１ｃ
を有し、径がｄからＤに次第に拡がる態様の略台形状に
設定されている。これら外側スルーホール部４１ａ、内
側スルーホール部４１ｂによりスルーホール４１が構成
されている。スルーホール４１内には例えばＡｇ、Ｃｕ
等を用いた導体部１３、１４の一部が充填されている。
その他の構成は図１に示したものと同様であるので、こ
こではその構成の詳細な説明は省略することとする。こ
れらセラミックス層８１ａ〜８１ｎ、配線層８２ａ〜８
２ｎ-1、スルーホール１２、導体部１３、１４（共に図
１）、スルーホール４１等を含んで実施例３に係るセラ
ミックス多層基板が構成されている。
板の最表層部に形成されたスルーホールの形状及び形成
方法を説明するため、模式的に示した断面図であり、図
中８１ａ、８１ｎは最表層のセラミックス層を示してい
る。セラミックス層８１ａ、８１ｎの外面８１１側の所
定箇所には略円柱形状または多角柱形状を有する径がｄ
の外側スルーホール部４１ａが形成され、内面８１２側
の所定箇所には内側スルーホール部４１ｂが形成されて
おり、内側スルーホール部４１ｂは半径ｒの曲面４１ｃ
を有し、径がｄからＤに次第に拡がる態様の略台形状に
設定されている。これら外側スルーホール部４１ａ、内
側スルーホール部４１ｂによりスルーホール４１が構成
されている。スルーホール４１内には例えばＡｇ、Ｃｕ
等を用いた導体部１３、１４の一部が充填されている。
その他の構成は図１に示したものと同様であるので、こ
こではその構成の詳細な説明は省略することとする。こ
れらセラミックス層８１ａ〜８１ｎ、配線層８２ａ〜８
２ｎ-1、スルーホール１２、導体部１３、１４（共に図
１）、スルーホール４１等を含んで実施例３に係るセラ
ミックス多層基板が構成されている。
【００２１】このように構成された実施例３に係るセラ
ミックス多層基板のスルーホール４１を形成する場合、
最表層のセラミックス層８１ａ、８１ｎとしてのグリー
ンシート８１ａ´、８１ｎ´をダイス（図示せず）上に
置き、スルーホール４１と略同様の形状を有する打ち抜
きピン１０５をＣ方向に押入することにより、スルーホ
ール４１を形成することができる。
ミックス多層基板のスルーホール４１を形成する場合、
最表層のセラミックス層８１ａ、８１ｎとしてのグリー
ンシート８１ａ´、８１ｎ´をダイス（図示せず）上に
置き、スルーホール４１と略同様の形状を有する打ち抜
きピン１０５をＣ方向に押入することにより、スルーホ
ール４１を形成することができる。
【００２２】上記説明から明らかなように、実施例３に
係るセラミックス多層基板では、基板外部側の径の小さ
い内側スルーホール部４１ｂと、基板内部側の端部面１
１ｄ、１２ａ（図１）とにより導体部１３、１４が挟ま
れ、導体部１３、１４における上下方向への移動が規制
されるため、実施例１のものと同様の効果を得ることが
できる。
係るセラミックス多層基板では、基板外部側の径の小さ
い内側スルーホール部４１ｂと、基板内部側の端部面１
１ｄ、１２ａ（図１）とにより導体部１３、１４が挟ま
れ、導体部１３、１４における上下方向への移動が規制
されるため、実施例１のものと同様の効果を得ることが
できる。
【００２３】なお、別の実施例では内側スルーホール部
４１ｂの半径ｒが徐々に変化したもの、あるいは半径ｒ
が無限大のものであってもよい。
４１ｂの半径ｒが徐々に変化したもの、あるいは半径ｒ
が無限大のものであってもよい。
【００２４】図６は実施例４に係るセラミックス多層基
板の最表層部に形成されたスルーホールの形状及び形成
方法を説明するため、模式的に示した断面図であり、図
中８１ａ、８１ｎは最表層のセラミックス層を示してい
る。セラミックス層８１ａ、８１ｎの内面８１２側の所
定箇所には略円柱形状または多角柱形状を有する径がＤ
の内側スルーホール部５１ｂが形成され、外面８１１側
の所定箇所には外側スルーホール部５１ａが形成されて
おり、外側スルーホール部５１ａは半径ｒの曲面５１ｃ
を有し、径がＤからｄに次第に狭まる態様の略台形状に
設定されている。これら外側スルーホール部５１ａ、内
側スルーホール部５１ｂによりスルーホール５１が構成
されている。スルーホール５１内には例えばＡｇ、Ｃｕ
等を用いた導体部１３、１４の一部が充填されている。
その他の構成は図１に示したものと同様であるので、こ
こではその構成の詳細な説明は省略することとする。こ
れらセラミックス層８１ａ〜８１ｎ、配線層８２ａ〜８
２ｎ-1、スルーホール１２、導体部１３、１４（共に図
１）、スルーホール５１等を含んで実施例４に係るセラ
ミックス多層基板が構成されている。
板の最表層部に形成されたスルーホールの形状及び形成
方法を説明するため、模式的に示した断面図であり、図
中８１ａ、８１ｎは最表層のセラミックス層を示してい
る。セラミックス層８１ａ、８１ｎの内面８１２側の所
定箇所には略円柱形状または多角柱形状を有する径がＤ
の内側スルーホール部５１ｂが形成され、外面８１１側
の所定箇所には外側スルーホール部５１ａが形成されて
おり、外側スルーホール部５１ａは半径ｒの曲面５１ｃ
を有し、径がＤからｄに次第に狭まる態様の略台形状に
設定されている。これら外側スルーホール部５１ａ、内
側スルーホール部５１ｂによりスルーホール５１が構成
されている。スルーホール５１内には例えばＡｇ、Ｃｕ
等を用いた導体部１３、１４の一部が充填されている。
その他の構成は図１に示したものと同様であるので、こ
こではその構成の詳細な説明は省略することとする。こ
れらセラミックス層８１ａ〜８１ｎ、配線層８２ａ〜８
２ｎ-1、スルーホール１２、導体部１３、１４（共に図
１）、スルーホール５１等を含んで実施例４に係るセラ
ミックス多層基板が構成されている。
【００２５】このように構成された実施例４に係るセラ
ミックス多層基板のスルーホール５１を形成する場合、
最表層のセラミックス層８１ａ、８１ｎとしてのグリー
ンシート８１ａ´、８１ｎ´をダイス（図示せず）上に
置き、スルーホール５１と略同様の形状を有する打ち抜
きピン１０６をＣ方向に押入することにより、スルーホ
ール５１を形成することができる。
ミックス多層基板のスルーホール５１を形成する場合、
最表層のセラミックス層８１ａ、８１ｎとしてのグリー
ンシート８１ａ´、８１ｎ´をダイス（図示せず）上に
置き、スルーホール５１と略同様の形状を有する打ち抜
きピン１０６をＣ方向に押入することにより、スルーホ
ール５１を形成することができる。
【００２６】上記説明から明らかなように、実施例４に
係るセラミックス多層基板では、基板外部側の径の小さ
い外側スルーホール部５１ａと、基板内部側の端部面１
１ｄ、１２ａ（図１）とにより導体部１３、１４が挟ま
れ、導体部１３、１４における上下方向への移動が規制
されるため、実施例１のものと同様の効果を得ることが
できる。
係るセラミックス多層基板では、基板外部側の径の小さ
い外側スルーホール部５１ａと、基板内部側の端部面１
１ｄ、１２ａ（図１）とにより導体部１３、１４が挟ま
れ、導体部１３、１４における上下方向への移動が規制
されるため、実施例１のものと同様の効果を得ることが
できる。
【００２７】なお、別の実施例では内側スルーホール部
５１ｂの半径ｒが徐々に変化したもの、あるいは半径ｒ
が無限大のものであってもよい。
５１ｂの半径ｒが徐々に変化したもの、あるいは半径ｒ
が無限大のものであってもよい。
【００２８】図７は実施例５に係るセラミックス多層基
板の最表層部に形成されたスルーホールの形状を説明す
るため、模式的に示した断面図であり、図中８１ａ、８
１ｎは最表層のセラミックス層を示している。セラミッ
クス層８１ａ、８１ｎの所定箇所には錐面６１ａを有す
る略円錐台形状または多角錐台形状のスルーホール６１
が形成されており、外部８１１側の径ｄよりも内部８１
２側の径Ｄの方が大きく設定されている。スルーホール
６１内には例えばＡｇ、Ｃｕ等を用いた導体部１３、１
４の一部が充填されている。その他の構成は図１に示し
たものと同様であるので、ここではその構成の詳細な説
明は省略することとする。これらセラミックス層８１ａ
〜８１ｎ、配線層８２ａ〜８２ｎ-1、スルーホール１
２、導体部１３、１４（共に図１）、スルーホール６１
等を含んで実施例５に係るセラミックス多層基板が構成
されている。
板の最表層部に形成されたスルーホールの形状を説明す
るため、模式的に示した断面図であり、図中８１ａ、８
１ｎは最表層のセラミックス層を示している。セラミッ
クス層８１ａ、８１ｎの所定箇所には錐面６１ａを有す
る略円錐台形状または多角錐台形状のスルーホール６１
が形成されており、外部８１１側の径ｄよりも内部８１
２側の径Ｄの方が大きく設定されている。スルーホール
６１内には例えばＡｇ、Ｃｕ等を用いた導体部１３、１
４の一部が充填されている。その他の構成は図１に示し
たものと同様であるので、ここではその構成の詳細な説
明は省略することとする。これらセラミックス層８１ａ
〜８１ｎ、配線層８２ａ〜８２ｎ-1、スルーホール１
２、導体部１３、１４（共に図１）、スルーホール６１
等を含んで実施例５に係るセラミックス多層基板が構成
されている。
【００２９】このように構成された実施例５に係るセラ
ミックス多層基板のスルーホール６１を形成する場合、
最表層のセラミックス層８１ａ、８１ｎとしてのグリー
ンシート８１ａ´、８１ｎ´をダイス上に置き、スルー
ホール６１と略同様の形状を有する打ち抜きピン（共に
図示せず）を押入することにより、スルーホール６１が
形成される。あるいは絞られた光線が所定範囲に拡がる
ように調整されたレーザービームを最表層のセラミック
ス層８１ａ、８１ｎに照射することにより、スルーホー
ル６１が形成される。
ミックス多層基板のスルーホール６１を形成する場合、
最表層のセラミックス層８１ａ、８１ｎとしてのグリー
ンシート８１ａ´、８１ｎ´をダイス上に置き、スルー
ホール６１と略同様の形状を有する打ち抜きピン（共に
図示せず）を押入することにより、スルーホール６１が
形成される。あるいは絞られた光線が所定範囲に拡がる
ように調整されたレーザービームを最表層のセラミック
ス層８１ａ、８１ｎに照射することにより、スルーホー
ル６１が形成される。
【００３０】上記説明から明らかなように、実施例５に
係るセラミックス多層基板では、基板外部側の径の小さ
いスルーホール６１と、基板内部側の端部面１１ｄ、１
２ａ（図１）とにより導体部１３、１４が挟まれ、導体
部１３、１４における上下方向への移動が規制されるた
め、実施例１のものと同様の効果を得ることができる。
係るセラミックス多層基板では、基板外部側の径の小さ
いスルーホール６１と、基板内部側の端部面１１ｄ、１
２ａ（図１）とにより導体部１３、１４が挟まれ、導体
部１３、１４における上下方向への移動が規制されるた
め、実施例１のものと同様の効果を得ることができる。
【００３１】なお、別の実施例では錐面６１ａが曲率を
有していてもよい。また、上記実施例ではいずれもセラ
ミックス層８１ａ〜８１ｎにガラスセラミックス、配線
層８２ａ〜８２ｎ-1にＣｕやＡｇ、導体部１３、１４に
ＡｇやＣｕの材料を用いた場合について説明したが、何
らこれらの材料に限定されるものではなく、セラミック
ス層８１ａ〜８１ｎにアルミナセラミックス、配線層８
２ａ〜８２ｎ-1や導体部１３、１４にモリブデンやタン
グステンの材料等を用いてもよい。
有していてもよい。また、上記実施例ではいずれもセラ
ミックス層８１ａ〜８１ｎにガラスセラミックス、配線
層８２ａ〜８２ｎ-1にＣｕやＡｇ、導体部１３、１４に
ＡｇやＣｕの材料を用いた場合について説明したが、何
らこれらの材料に限定されるものではなく、セラミック
ス層８１ａ〜８１ｎにアルミナセラミックス、配線層８
２ａ〜８２ｎ-1や導体部１３、１４にモリブデンやタン
グステンの材料等を用いてもよい。
【００３２】また、上記実施例のものではいずれも導体
部１３、１４にパッドが形成されていない場合について
説明したが、別の実施例ではパッドが形成されていても
よい。
部１３、１４にパッドが形成されていない場合について
説明したが、別の実施例ではパッドが形成されていても
よい。
【００３３】
【発明の効果】以上詳述したように本発明に係るセラミ
ックス多層基板にあっては、該多層基板の最表層に形成
されるスルーホールにおける基板外部側の径よりも、基
板内部側の径の方が大きく設定されているので、前記ス
ルーホールと該スルーホール内に形成された導体部との
間に隙間が発生しても、前記基板外部側の径の小さいス
ルーホール部分と前記基板内部側の端部面とにより前記
導体部が挟まれ、該導体部の上下方向への移動が規制さ
れる。このため、該導体部と前記基板内部に形成された
配線層との切断や、前記導体部の抜け落ち及びこれに伴
うＩＣチップの脱落を防止することができ、この結果、
信頼性を高めることができる。また前記導体部の表面に
形成されていた従来の大形パッドの形成を省略すること
ができ、コストを削減すると共に、前記導体部間の距離
を短くして高密度実装及び小形化を図ることができる。
ックス多層基板にあっては、該多層基板の最表層に形成
されるスルーホールにおける基板外部側の径よりも、基
板内部側の径の方が大きく設定されているので、前記ス
ルーホールと該スルーホール内に形成された導体部との
間に隙間が発生しても、前記基板外部側の径の小さいス
ルーホール部分と前記基板内部側の端部面とにより前記
導体部が挟まれ、該導体部の上下方向への移動が規制さ
れる。このため、該導体部と前記基板内部に形成された
配線層との切断や、前記導体部の抜け落ち及びこれに伴
うＩＣチップの脱落を防止することができ、この結果、
信頼性を高めることができる。また前記導体部の表面に
形成されていた従来の大形パッドの形成を省略すること
ができ、コストを削減すると共に、前記導体部間の距離
を短くして高密度実装及び小形化を図ることができる。
【図１】本発明に係るセラミックス多層基板の実施例１
と、この多層基板にＩＣパッケージがフリップチップ接
続されている状態とを示した模式的断面図である。
と、この多層基板にＩＣパッケージがフリップチップ接
続されている状態とを示した模式的断面図である。
【図２】実施例１に係るセラミックス多層基板の製造方
法を概略的に示したフローチャートである。
法を概略的に示したフローチャートである。
【図３】実施例１に係るセラミックス多層基板における
スルーホール１１の形成方法を説明するため、模式的に
示した断面図である。
スルーホール１１の形成方法を説明するため、模式的に
示した断面図である。
【図４】実施例２に係るセラミックス多層基板の最表層
部に形成されたスルーホールの形状及び形成方法を説明
するため、模式的に示した断面図である。
部に形成されたスルーホールの形状及び形成方法を説明
するため、模式的に示した断面図である。
【図５】実施例３に係るセラミックス多層基板の最表層
部に形成されたスルーホールの形状及び形成方法を説明
するため、模式的に示した断面図である。
部に形成されたスルーホールの形状及び形成方法を説明
するため、模式的に示した断面図である。
【図６】実施例４に係るセラミックス多層基板の最表層
部に形成されたスルーホールの形状及び形成方法を説明
するため、模式的に示した断面図である。
部に形成されたスルーホールの形状及び形成方法を説明
するため、模式的に示した断面図である。
【図７】実施例５に係るセラミックス多層基板の最表層
部に形成されたスルーホールの形状を説明するため、模
式的に示した断面図である。
部に形成されたスルーホールの形状を説明するため、模
式的に示した断面図である。
【図８】従来のスルーホール及びパッドが形成されたセ
ラミックス多層基板上にＩＣチップがフリップチップ接
続された状態を模式的に示した断面図である。
ラミックス多層基板上にＩＣチップがフリップチップ接
続された状態を模式的に示した断面図である。
【図９】従来のスルーホール及び実施例に係るスルーホ
ールの形成方法を説明するために、打ち抜きピン等を模
式的に示した断面図である。
ールの形成方法を説明するために、打ち抜きピン等を模
式的に示した断面図である。
１０ セラミックス多層基板 １１ スルーホール １１ａ 外側部 １１ｂ 内側部 ８１ａ、８１ｎ 最表層のセラミックス層
Claims (1)
- 【請求項１】 多層基板の最表層に形成されるスルーホ
ールにおける基板外部側の径よりも、基板内部側の径の
方が大きく設定されていることを特徴とするセラミック
ス多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06314875A JP3102287B2 (ja) | 1994-12-19 | 1994-12-19 | セラミックス多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06314875A JP3102287B2 (ja) | 1994-12-19 | 1994-12-19 | セラミックス多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08169776A true JPH08169776A (ja) | 1996-07-02 |
| JP3102287B2 JP3102287B2 (ja) | 2000-10-23 |
Family
ID=18058678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06314875A Expired - Fee Related JP3102287B2 (ja) | 1994-12-19 | 1994-12-19 | セラミックス多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3102287B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281448B1 (en) * | 1996-12-26 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and electronic components |
| JP2004214428A (ja) * | 2003-01-06 | 2004-07-29 | Hitachi Ltd | 厚膜多層配線基板 |
| JP2006041242A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
| JP2007184314A (ja) * | 2005-12-30 | 2007-07-19 | Murata Mfg Co Ltd | セラミック多層基板の製造方法およびセラミック多層基板 |
| JP2008034884A (ja) * | 2007-10-18 | 2008-02-14 | Hitachi Metals Ltd | セラミック積層基板およびこれを用いた積層電子部品 |
| US7701319B2 (en) | 2006-10-04 | 2010-04-20 | Ngk Insulators, Ltd. | Inductor element and method of manufacturing the same |
| WO2011102535A1 (ja) * | 2010-02-18 | 2011-08-25 | パナソニック株式会社 | セラミック基板および電気回路モジュールならびにそれらの製造方法 |
-
1994
- 1994-12-19 JP JP06314875A patent/JP3102287B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281448B1 (en) * | 1996-12-26 | 2001-08-28 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and electronic components |
| EP1250033A3 (en) * | 1996-12-26 | 2003-01-02 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and electronic component |
| JP2004214428A (ja) * | 2003-01-06 | 2004-07-29 | Hitachi Ltd | 厚膜多層配線基板 |
| JP2006041242A (ja) * | 2004-07-28 | 2006-02-09 | Kyocera Corp | セラミック配線基板 |
| JP4535801B2 (ja) * | 2004-07-28 | 2010-09-01 | 京セラ株式会社 | セラミック配線基板 |
| JP2007184314A (ja) * | 2005-12-30 | 2007-07-19 | Murata Mfg Co Ltd | セラミック多層基板の製造方法およびセラミック多層基板 |
| US7701319B2 (en) | 2006-10-04 | 2010-04-20 | Ngk Insulators, Ltd. | Inductor element and method of manufacturing the same |
| JP2008034884A (ja) * | 2007-10-18 | 2008-02-14 | Hitachi Metals Ltd | セラミック積層基板およびこれを用いた積層電子部品 |
| JP4573185B2 (ja) * | 2007-10-18 | 2010-11-04 | 日立金属株式会社 | セラミック積層基板ならびにセラミック積層電子部品の製造方法 |
| WO2011102535A1 (ja) * | 2010-02-18 | 2011-08-25 | パナソニック株式会社 | セラミック基板および電気回路モジュールならびにそれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3102287B2 (ja) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7847197B2 (en) | Multilayer circuit board and manufacturing method thereof | |
| US7807499B2 (en) | Stacked module and manufacturing method thereof | |
| US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
| EP1154481A2 (en) | Interposer and semiconductor device using it | |
| JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
| US20080223606A1 (en) | Ceramic Substrate and Method for Manufacturing the Same | |
| JP6140834B2 (ja) | 配線基板および電子装置 | |
| EP3136430B1 (en) | Wiring board, electronic device, and electronic module | |
| EP0987748A2 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
| US10249564B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| US6485814B1 (en) | High density thin film circuit board and method of production thereof | |
| EP3030060B1 (en) | Wiring base plate and electronic device | |
| JP4503871B2 (ja) | セラミック基板の製造方法 | |
| JPH08169776A (ja) | セラミックス多層基板 | |
| JP2000012736A (ja) | フリップチップ用セラミック多層配線基板 | |
| US20230144181A1 (en) | Ceramic laminated substrate, module, and method of manufacturing ceramic laminated substrate | |
| JP2006270082A (ja) | 配線基板及びそれを用いた電子装置 | |
| US8232481B2 (en) | Wiring board with columnar conductor and method of making same | |
| JP2004056115A (ja) | 多層配線基板 | |
| JP2001345559A (ja) | 配線基板及びその製造方法 | |
| JP2003249598A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2017152433A (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
| JPH10242335A (ja) | 半導体装置 | |
| JP2015159139A (ja) | 配線基板、電子装置および電子モジュール | |
| JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |